RU2678165C1 - Устройство селекции двоичных чисел - Google Patents

Устройство селекции двоичных чисел Download PDF

Info

Publication number
RU2678165C1
RU2678165C1 RU2018111384A RU2018111384A RU2678165C1 RU 2678165 C1 RU2678165 C1 RU 2678165C1 RU 2018111384 A RU2018111384 A RU 2018111384A RU 2018111384 A RU2018111384 A RU 2018111384A RU 2678165 C1 RU2678165 C1 RU 2678165C1
Authority
RU
Russia
Prior art keywords
output
binary numbers
elements
binary
inputs
Prior art date
Application number
RU2018111384A
Other languages
English (en)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
Дмитрий Васильевич Андреев
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Дмитрий Васильевич Андреев filed Critical Дмитрий Васильевич Андреев
Priority to RU2018111384A priority Critical patent/RU2678165C1/ru
Application granted granted Critical
Publication of RU2678165C1 publication Critical patent/RU2678165C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02Comparing digital values
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06Arrangements for sorting, selecting, merging, or comparing data on individual record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

Изобретение относится к вычислительной технике. Технический результат заключается в уменьшении аппаратурных затрат при сохранении функциональных возможностей прототипа. Устройство селекции двоичных чисел предназначено для выполнения селекции минимального либо максимального из двух двухразрядных двоичных чисел, задаваемых двоичными сигналами. Устройство содержит четыре мажоритарных элемента (1, …, 1) и элемент НЕ. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны устройства селекции двоичных чисел (патент РФ 2298219, кл. G06F 7/02, 2007 г.; патент РФ 2300133, кл. G06F 7/02, 2007 г.), выполняющие селекцию экстремального из двух двухразрядных двоичных чисел, задаваемых двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств селекции двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция второго экстремального из двух двухразрядных двоичных чисел, задаваемых двоичными сигналами.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции двоичных чисел (патент РФ 2622841, кл. G06F 7/02, 2017 г.), которое содержит логические элементы и выполняет селекцию минимального либо максимального из двух двухразрядных двоичных чисел, задаваемых двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит три элемента НЕ и шесть мажоритарных элементов.
Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве селекции двоичных чисел, содержащем элемент НЕ и четыре мажоритарных элемента, первые входы первого, четвертого мажоритарных элементов соединены с настроечным входом устройства селекции двоичных чисел, особенность заключается в том, что i-е (
Figure 00000001
) входы первого и четвертого мажоритарных элементов соединены соответственно с вторым входом и выходом i-го мажоритарного элемента, третий вход i-го и выход первого мажоритарных элементов подключены соответственно к выходу и входу элемента НЕ, а первый, второй входы i-го и выход четвертого мажоритарных элементов соединены соответственно с (2×i-3)-им, (2×i-2)-ым информационными входами и первым выходом устройства селекции двоичных чисел, второй выход которого подключен к выходу первого мажоритарного элемента.
На чертеже представлена схема предлагаемого устройства селекции двоичных чисел.
Устройство селекции двоичных чисел содержит мажоритарные элементы 11, …, 14 и элемент НЕ 2, причем i-e (
Figure 00000002
) входы элементов 11 и 14 соединены соответственно с вторым входом и выходом элемента 1i, третий вход элемента 1i, и выход элемента 11 подключены соответственно к выходу и входу элемента 2, а первый, второй входы элемента 1i и выход элемента 14 соединены соответственно с (2×i-3)-им, (2×i-2)-ым информационными входами и первым выходом устройства селекции двоичных чисел, настроечный вход и второй выход которого подключены соответственно к первым входам элементов 11, 14 выходу элемента 11.
Работа предлагаемого устройства селекции двоичных чисел осуществляется следующим образом. На его первый, второй, третий, четвертый информационные входы подаются соответственно двоичные сигналы x0, xl, y0, yl∈{0,l}, которые задают подлежащие обработке двухразрядные двоичные числа x1x0, у1у0, причем х11 и х00 определяют значения старших и младших разрядов соответственно. На его настроечном входе фиксируется необходимый сигнал ƒ∈{0,l}. Сигнал на выходе трехвходово- го мажоритарного элемента равен 1 (0), если на двух или на трех входах этого элемента действуют сигналы, равные 1 (0). В представленной ниже таблице приведены значения выходных сигналов z0, zx предлагаемого устройства, полученные с учетом работы элементов 11, …, 14, 2 при всех возможных наборах значений сигналов x0, xl, y0, yl, ƒ.
Figure 00000003
Согласно представленной таблицы имеем
Figure 00000004
где z1z0 - двухразрядное двоичное число, задаваемое двоичными сигналами z1z0∈{0,1} (z1 и z0 определяют значения старшего и младшего разрядов соответственно).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство селекции двоичных чисел выполняет селекцию минимального либо максимального из двух двухразрядных двоичных чисел, задаваемых двоичными сигналами, и обладает меньшими по сравнению с прототипом аппаратурными затратами, поскольку содержит на два элемента НЕ и два мажоритарных элемента меньше чем содержится в прототипе.

Claims (1)

  1. Устройство селекции двоичных чисел, содержащее элемент НЕ и четыре мажоритарных элемента, причем первые входы первого, четвертого мажоритарных элементов соединены с настроечным входом устройства селекции двоичных чисел, отличающееся тем, что i-е (
    Figure 00000005
    ) входы первого и четвертого мажоритарных элементов соединены соответственно с вторым входом и выходом i-го мажоритарного элемента, третий вход i-го и выход первого мажоритарных элементов подключены соответственно к выходу и входу элемента НЕ, а первый, второй входы i-го и выход четвертого мажоритарных элементов соединены соответственно с (2×i-3)-ым, (2×i-2)-ым информационными входами и первым выходом устройства селекции двоичных чисел, второй выход которого подключен к выходу первого мажоритарного элемента.
RU2018111384A 2018-03-29 2018-03-29 Устройство селекции двоичных чисел RU2678165C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018111384A RU2678165C1 (ru) 2018-03-29 2018-03-29 Устройство селекции двоичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018111384A RU2678165C1 (ru) 2018-03-29 2018-03-29 Устройство селекции двоичных чисел

Publications (1)

Publication Number Publication Date
RU2678165C1 true RU2678165C1 (ru) 2019-01-23

Family

ID=65085141

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018111384A RU2678165C1 (ru) 2018-03-29 2018-03-29 Устройство селекции двоичных чисел

Country Status (1)

Country Link
RU (1) RU2678165C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2785554C1 (ru) * 2022-04-19 2022-12-08 "Московский технический университет связи и информатики" (МТУСИ) Устройство для формирования максимальных и минимальных двоичных чисел

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0319421B1 (fr) * 1987-12-02 1992-06-17 ETAT FRANCAIS représenté par le Ministre Délégué des Postes et Télécommunications Comparateur binaire et opérateur de tri de nombres binaires
US5515306A (en) * 1995-02-14 1996-05-07 Ibm Processing system and method for minimum/maximum number determination
RU2300133C1 (ru) * 2005-12-02 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство селекции минимального из двух двоичных чисел
RU2363038C1 (ru) * 2008-02-22 2009-07-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство селекции двоичных чисел
RU2622841C1 (ru) * 2016-01-11 2017-06-20 Олег Александрович Козелков Устройство селекции экстремального числа из двух двоичных чисел
RU2626329C1 (ru) * 2016-03-23 2017-07-26 Олег Александрович Козелков Компаратор двоичных чисел

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0319421B1 (fr) * 1987-12-02 1992-06-17 ETAT FRANCAIS représenté par le Ministre Délégué des Postes et Télécommunications Comparateur binaire et opérateur de tri de nombres binaires
US5515306A (en) * 1995-02-14 1996-05-07 Ibm Processing system and method for minimum/maximum number determination
RU2300133C1 (ru) * 2005-12-02 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство селекции минимального из двух двоичных чисел
RU2363038C1 (ru) * 2008-02-22 2009-07-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство селекции двоичных чисел
RU2622841C1 (ru) * 2016-01-11 2017-06-20 Олег Александрович Козелков Устройство селекции экстремального числа из двух двоичных чисел
RU2626329C1 (ru) * 2016-03-23 2017-07-26 Олег Александрович Козелков Компаратор двоичных чисел

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2785554C1 (ru) * 2022-04-19 2022-12-08 "Московский технический университет связи и информатики" (МТУСИ) Устройство для формирования максимальных и минимальных двоичных чисел

Similar Documents

Publication Publication Date Title
RU2580801C1 (ru) Мажоритарный модуль
RU2700554C1 (ru) Мажоритарный модуль
RU2542920C2 (ru) Логический модуль
RU2647639C1 (ru) Логический преобразователь
RU2701461C1 (ru) Мажоритарный модуль
RU2621281C1 (ru) Логический преобразователь
RU2580799C1 (ru) Логический преобразователь
RU2704735C1 (ru) Пороговый модуль
RU2363037C1 (ru) Устройство сравнения двоичных чисел
RU2678165C1 (ru) Устройство селекции двоичных чисел
RU2641454C2 (ru) Логический преобразователь
RU2629451C1 (ru) Логический преобразователь
RU2703675C1 (ru) Логический преобразователь
RU2248034C1 (ru) Логический преобразователь
RU2543307C2 (ru) Ранговый фильтр
RU2677371C1 (ru) Устройство сравнения двоичных чисел
RU2697727C2 (ru) Мажоритарный модуль
RU2681693C1 (ru) Устройство селекции двоичных чисел
RU2361266C1 (ru) Компаратор двоичных чисел
RU2713862C1 (ru) УМНОЖИТЕЛЬ ПО МОДУЛЮ q
RU2580798C1 (ru) Логический преобразователь
RU2700557C1 (ru) Логический преобразователь
RU2676888C1 (ru) Логический модуль
RU2700555C1 (ru) Мажоритарный модуль
RU2760252C1 (ru) Параллельный счетчик единиц

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200330