DE2227702C3 - Bistabile Kippschaltung - Google Patents

Description

A = KTE

Dabei ist I die Eingangsvariable und A, B₁ C oder D können als Ausgangsvariable gewählt werden. Diese Schaltung kann durch Verknüpfungsglieder vom UND-NOR-Typ mit MOS-Transistoren ausgeführt werden (siehe auch IEEE-Proceedings, Vol. 57, Nr. 9, September 1969, S. 1528 bis 1532). Weiterhin ist es möglich, diese Gleichungen durch eine Schaltungsanordnung mit Invertem und »Übertragungs-Verknüpfungsgliedern« auszubilden (siehe »Bericht der ISSCC, 1967, S. 52 bis 53).

Dieses bekannte Gleichungssystem weist den Nachteil auf, daß die Eingangvariable in wahrer (I) und invertierter (I) Form benöugt. Weiterhin ergibt sich eine schaltungsbedingte Unsicherheit dadurch, daß die Frequenzteilerschaltung nicht mehr teilt, wenn I gegenüber I stark verzögert ist, und es ist erforderlich, das die Gleichung A ausführende Verknüpfungs-B = XTCTI
C = DTI

ίο _

D = ÄTC
E = BTF

~~ \^ "T" M—i

Dabei ist I die Eingangsvariable, und jede der sechs anderen Variablen kann als Ausgangsvariable gewählt werden. Diese Anordnung wird durch sechs NOR-Verknüpfungsglieder mit insgesamt 13 Eingängen ausgeführt, wie dies in F i g. 1 der Zeichnungen

ao gezeigt ist. Die Ausführung dieser Anordnung durch komplementäre MOS-Transistoren erfordert zwei MOS-Transistoren pro Eingang und damit insgesamt 26 MOS-Transistoren.

Der Erfindung liegt die Aufgabe zugrunde, diese

»5 Frequenzteilerschaltung so weit wie möglich zu vereinfachen.

Diese Aufgabe wird ausgehend von einer durch logische Verknüpfungsglieder gebildeten Frequenzteilerschaltung erfindungsgemäß dadurch gelöst, daß fünf logische Verknüpfungen vorgesehen sind, die eine Eingabevariable (I) mit fünf Ausgangsvariablen (A, B, C, D und E) verknüpfen und den folgenden logischen Gleichungen oder entsprechenden dualen Gleichungen gehorchen, die durch Vertauschen von ODER- und UND-Verknüpfungen erzielt werden:

A = ET
B = D
C = E

D = A(B + I)
E= AD+CI

Da die erfindungsgemäße Frequenzteilerschaltung die Eingangsvariable nicht mehr in direkter und invertierter Form benötigt, ergibt sich die obenerwähnte Unsicherheit nicht mehr. Weiterhin benötigt diese Frequenzteilerschaltung eine wesentlich geringere Anzahl von aktiven Halbleiterelementen.

Gemäß einer bevorzugten Ausgestaltung der Erfindung ist vorgesehen, daß die Operation gemäß der Gleichung A = EI mit Hilfe eines NAND-Gatters, die Operationen gemäß der Gleichungen B = D und C = E mit Hilfe zweier Inverter, die Operation gemaß der Gleichung D = A(B +1) mit Hilfe eines ODER-NAND-Gatters und die Operation gemäß der Gleichung E = Ä"DTCT mit Hilfe eines UND-NOR-Gatters durchgeführt wird, daß das NAND-Gatter einen Ausgang und zwei Eingänge, jeder der beiden Inverter einen Ausgang und einen Eingang, das ODER-NAND-Gatter einen Ausgang und drei Eingänge, das UND-NOR-Gatter einen Ausgang und viele Eingänge aufweisen, daß die Eingabevariable (I) mit einem Eingang des NAND-Gatters, einem Eingang des UND-NOR-Gatters und einem Eingang des ODER-NAND-Gatters verbunden ist, daß dei Ausgang des NAND-Gatters mit einem zweiten Eingang des UND-NOR-Gatters und einem zweiten Ein-

gang des ODER-NAND-Gatters verbunden ist, daß der Eingang des einen Inverters mit dem dritten Eingang des ODER-NAND-Gatters verbunden ist, daß der Ausgang des anderen Inverters mit dem dritten Eingang des UND-NOR-Gatters verbunden ist, daß der Ausgang des ODER-NAND-Gatters mit dem Eingang des einen Inverters und dem vierten Eingang des UND-NOR-Gatters verbunden ist, daß der Ausgang des UND-NOR-Gatters mit dem zweiten Eingang des NAND-Gatters und dem Eingang des anderen Inverters verbunden ist.

Gemäß einer bevorzugten Ausgestaltung der Erfindung ist vorgesehen, daß die Frequenzteilerschaltung ausschließlich UND-NOR-Gatter mit komplementären MOS-Transistoren aufweist.

Hierbei ist es in vorteilhafter Weise möglich, daß mehrere MOS-Transistoren zu einem einzigen Transistor zusammengefaßt sind, so daß die Schaltung insgesamt 19 MOS-Transistoren umfaßt.

Eine bevorzugte Ausführung dieser Schaltung mit 19 MOS-Transistoren ist im Patentanspruch 5 angegeben.

Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen noch näher erläutert.

In den F i g. 2 bis 5 sind zwei Ausführungsbeispiele der Frequenzteilerschaltung sowie zwei erläuternde Diagramme dargestellt.

In F i g. 6 ist ein logisches Blockschaltbild dargestellt, in dem die einzelnen Verknüpfungsglieder in üblicher logischer Darstellung herausgezeichnet sind.

Die sechs Variablen der logischen Gleichung der Frequenzteilerschaltung ermöglichen die Definition von 2^e = 64 unterschiedlichen Zuständen. Zur Vereinfachung der folgenden Erläuterung wird jeder dieser Zustände durch eine Dezimalziffer kodiert, die dadurch erzielt wird, daß jeder Variablen eine unterschiedliche binäre Wertigkeit zugeordnet wird, beispielsweise:

Wertigkeit I ABCDE Variable 32 16 8 4 2 1

Beispielsweise wird der Zustand

I = 0
A=I
B = I
C=O
D=O
E=I

wie folgt kodiert 0 - 32+1 · 16+1 · 8+0 · 4+0 · 2 + 1-1 = 25

Die Untersuchung der Gleichungen der Frequenzteilerschaltung zeigt, daß diese gleichzeitig für die folgendem vier Zustände erfüllt sind:

Code	I	A	B	C	D	E
25	0	1	1		"θ	1
35	1	0	0	0	1	1
22	0	Ϊ	0	1	1	0
60	1	1	1	1	0	0

Dies sind die stabilen Zustände der Frequenzteilerschaltung.

Wenn ausgehend von einem beliebigen dieser stabilen Zustände die Eingangsvariable I wechselt, nimmt das System einen neuen Zustand ein, für den eine der Gleichungen nicht mehr erfüllt ist (Übergangszustand). Die entsprechende Variable wechselt und bringt das System in einen neuen Zustand und so fort, bis ein neuer stabiler Zustand erreicht ist.

Diese verschiedenen Übergänge sind durch Pfeile in dem Diagramm nach F i g. 2 dargestellt, wobei die

ίο stabilen Zustände durch stark ausgezogene Kreise dargestellt sind, die die Ziffern 22, 25, 35 und 60 umgeben. Es ist zu erkennen, daß eine Folge von Wechseln der Eingangsvariablen I es der Frequenzteilerschaltung ermöglicht, zyklisch die stabilen Zustände 25, 35, 22 und 60 anzunehmen.

Die Entwicklung der stabilen Zustände der sechs Variablen ist in F i g. 3 dargestellt.

Die Frequenz der Übergänge jeder dieser Variablen A, B, C, D und E entspricht der halben Frequenz

so der Übergänge der Eingangsvariablen I. Somit ergibt sich eine Teilung durch den Faktor 2.

Die Untersuchung der F i g. 2 zeigt weiterhin, daß jeder Übergangszustand zu einem einzigen Zustand führt, was ein System ohne wesentliche Unsicherheit charakterisiert. Ein System mit Unsicherheit weist im Gegensatz hierzu einen oder mehrere Übergangszustände auf, für die mehrere Gleichungen gleichzeitig nicht erfüllt sind. Mehrere Variablen haben somit eine Neigung zu Übergängen, wobei der darauffol-

gende Zustand von der relativen Übergangsgeschwindigkeit dieser Variablen abhängt.

Die Ausführung der erfindungsgemäßen Schaltung kann beispielsweise mit Hilfe von UND-NOR-Gliedern mit komplementären MOST-Transistoren ver-

wirklicht werden, wie dies in Fi g. 4 gezeigt ist.

Die Bezeichnungen der durch die einzelnen Verknüpfungsglieder erzeugten Variablen sind durch einen Kreis umgeben. Zur Vereinfachung des Schaltbildes weist jedes Verknüpfungsglied die Bezeichnung

der das Verknüpfungsglied steuernden Variablen auf, so daß keine Verbindungen der Steuerkreise eingezeichnet sind. Es ist zu erkennen, daß die Grundschaltung insgesamt 22 Transistoren umfaßt, wobei die MOS-Transistoren vom p-Kanal-Typ mit ungera-

den Ziffern bezeichnet und in der oberen Hälfte dei Fig. 4 angeordnet sind, während die MOS-Transistoren vom n-Kanal-Typ gerade Ziffern aufweisen und in der unteren Hälfte der Fig. 4 angeordnet sind.

Diese Schaltung der Frequenzteilerschaltung verwirklicht genau das System der logischen Gleichungen, wie sie im vorhergehenden in Spalten 4/5 angegeben sind. Die Schaltung umfaßt 22 Transistoren. Sie ist jedoch nicht zwangläufig die einfachste Schal-SS tang. In der Praxis ist es möglich, daß zwei Punkt« der Schaltung galvanisch verbanden werden k-ömren, ohne die Wirkungsweise der Schaltung zu beeinträchtigen. Wenn diese Verbindung zwei Transistoren parallel schaltet, die durch die gleiche Variable ge-

steuert werden, wird einer dieser Transistoren unwirksam und kann fortgelassen werden.

Es seien die MOS-Transistoren 2 and 6 betrachtet Sie weisen zwei gemeinsame Elektroden auf. DSe Frage ist, ob die dritten Elektroden dieser Tranaste· ren zusammengeschaltet werden können, wie die gestrichelt angedeutet ist Dies ist nur dann mögSeH wenn die entsprechenden Ausgangsvariablen A und ϊ nicht durch erne leitende Verbindung zwischen del

MOS-Transistoren 4 und 8 gestört werden. Da die Transistoren 2 und 6 gesperrt sind und die Transistoren 4 und 8 leiten, müssen die Variablen A und E den gleichen Wert haben. Dies bedeutet, daß die Zustände, für die

I = 0

C = 1

A=O

ist, d. h. die Zustände 5, 7, 13 und 15 niemals während des Betriebszyklus auftreten. Aus F i g. 2 ist zu erkennen, daß dies tatsächlich nicht der Fall ist. Die drei Elektroden der Transistoren 2 und 6 können somit miteinander verbunden werden, was bedeutet, daß diese zwei MOS-Transistoren zu einem einzigen Transistor zusammengezogen werden können.

Die gleichen Überlegungen treffen für die MOS-Transistoren 12 und 14 zu. Diese Transistoren können zu einem einzigen Transistor vereinigt werden, da die Zustände 10, 14, 34, 38, 42 und 46, die durch diese Zusammenfassung gestört werden, niemals auftreten.

In bezug auf die Vereinigung der MOS-Transistoren 5 und 15 treten die Zustände 37, 38 und 53, die durch eine leitende Verbindung zwischen MOS-Transistoren 19 und 9 oder 11 gestört würden, niemals auf. Es ist weiterhin zu erkennen, daß die Parallelschaltung des Transistors 7 mit dem Transistor 15 den Ausgang D nicht stört. Wenn die Transistoren 13 und 14 gesperrt sind und der Transistor 17 leitet, leitet der Transistor 7 nicht. Die Zustände, für die

I = 1
A = 1
B=O
C=O

ist, d. h. die Zustände 48, 49, 50 und 51 dürfen nicht in dem Betriebszyklus auftreten. Die F i g. 2 zeigt, daß dies tatsächlich der Fall ist, so daß die MOS-Transistoren 5 und 15 zu einem einzigen Transistor zusammengezogen werden können.

Somit ergibt sich die Schaltung nach Fig. 5, die insgesamt 19 MOS-Transistoren umfaßt und die 10 durch ungerade Ziffern bezeichneten Transistoren vom p-Kanal-Typ und 9 durch gerade Ziffern bezeichnete Transistoren vom n-KanalTyp aufweist. Zur Erleichterung des Verständnisses der Schaltung nach F i g. 5 ist in F i g. 6 ein logisches Blockschaltbild dargestellt, in dem die einzelnen Verknüpfungsglieder in üblicher logischer Darstellung herausgezeichnet sind. Die zwei Inverter und das NAND-Gatter sind in F i g. 6 mit Hufe der üblichen Zeichnungsweise dargestellt Das ODER-NAND-Gatter und das UND-NOR-Gatter wurde aufgespalten, um gebräuchlichere Symbole verwenden zu können, da es für Gatter, die auf einmal die Operationen D = A(B+1) oder E = AD+CT insgesamt durchführen, kein Symbol gibt Diese Zerlegung ist aber nur fiktiv, die logischen Zwischenknoten (in dem Schaltbild) existieren in Wirküehkeit nicht Es ist auch zu beachten, daß eine derartige Zerlegung in ODER-NOR- und UND-NAND-Gatter und Inverter in der Praxis als Folge von »Wettrennen« zwischen AD und CI einerseits und zwischen (B +1) und A andererseits zu Unsicherheiten führen würde. Diese Unsicherheiten sind in der tatsächlichen Schaltung nach F i g. 5 jedoch nicht zu finden.

Wie ein Vergleich der F i g. 5 und 6 zeigt, weist das NAND-Gatter einen ersten und zweiten P-Kanal-Transistor 1, 3 und einen ersten und einen zweiten n-Kanal-Transistor 4, 2/6 auf, während der eine Inverter (der die Gleichung B = D erfüllt) einen dritten p-Kanal-Transistor 19 und einen dritten n-Kanal-Transistor 20 aufweist. Der andere Inverter (der die Gleichung C = E erfüllt) weist einen vierten p-Kanal-Transistor 21 und einen vierten n-Kanal-Transistor 22 auf, während das ODER-NAND-Gatter einen fünften, sechsten und siebten p-Kanal-Transistor 5/15, 13 bzw. 17 und einen fünften, sechsten und siebten n-Kanal-Transistor 18, 16 bzw. 12/14 aufweist. Das UND-NOR-Gatter weist einen achten,

»ο neunten und zehnten p-Kanal-Transistor 7, 11 bzw. 9 sowie den fünften p-Kanal-Transistor 5/15 und einen achten und neunten n-Kanal-Transistor 8, 10 sowie den zweiten und vierten n-Kanal-Transistor 2/6, 12/14 auf. Die Kathodenelektroden der ersten, zwei-

»5 ten, dritten, vierten, fünften, sechsten und achten p-Kanal-Transistoren 1, 3, 19, 21, 5/15, 13, 7 sind jeweils mit dem positiven Pol einer Batterie verbunden, während die Kathodenelektrode der zweiten, dritten, vierten und siebten n-Kanal-Transistoren 2/6, 20, 22, 12/14 jeweils mit der negativen Klemme der Batterie verbunden ist. Die Gitter- oder Gatt-Elektroden des ersten und fünften p-Kanal-Transistors 1, 5/15 und des zweiten und sechsten n-Kanal-Transistors 2/6, 16 sind zusammengeschaltet und mil der Eingangsklemme für die Eingangsvariabit I verbunden, während die Anodenelektroden des erster und zweiten p-Kanal-Transistors 1, 3 und des ersten n-Kanal-Transistors 4 zusammengeschaltet und mit den Gitter- oder Gatt-Elektroden des sechsten und neunten p-Kanal-Transistors 13, 11 und des siebten n-Kanal-Transistors 12/14 verbunden, um die Verbindung für die Variable A zu bilden. Die Anodenelektroden des dritten p-Kanal-Transistors 19 und des dritten n-Kanal-Transistors 20 sind mit den Gatt-Elektroden des siebten p-Kanal-Transistors Π und des fünften n-Kanal-Transistors 18 verbunden um die Verbindung für die Variable B zu bilden, während die Anodenelektroden des vierten p-Kanal-Transistors 21 und des vierten n-Kanal-Transistors 22 mit den Gatt-Elektroden des achten p-Kanal-Transistors 7 und des achten n-Kanal-Transistors ί verbunden sind, um die Verbindung für die Variable C zu bilden. Die Anodenelektroden des sechster und siebten p-Kanal-Transistors 13, 17 und des fünften und sechsten n-Kanal-Transistors 18, 16 sind mit den Gatt-Elektroden des dritten und zehnter p-Kanal-Transistors 19, 9 und des dritten und neunten n-Kanal-Transistors 20, 10 verbunden, um dif Verbindung für die Variable D zu bilden, während die Anodenelektroden des neunten und zehnter p-Kanal-Transistors 11, 9 und des achten und neunten n-Kanal-Transistors 8, 10 mit den Gatt-Elektroden des zweiten und vierten p-Kanal-Transistors 3, 21 und des ersten und vierten n-Kanal-Transistors 4, 22 verbunden sind, um die Verbindung für die Variable E zu bilden. Schließlich sind die Anodenelektroden des fünften und achten p-Kanal-Transistors 7,5/15 mit den Kathodenelektroden des siebten,

709610/224

h Hf

neunten und zehnten p-Kanal-Transistors 17, 11, 9 verbunden, während die Anodenelektrode des zweiten n-Kanal-Transistors 2/6 mit den Kathodenelektroden des ersten und achten n-Kanal-Transistors 4, 8 verbunden ist, und die Anodenelektrode des siebten n-Kanal-Transistors 12, 14 ist mit den Kathodenelektroden des fünften, sechsten und zehnten n-Kanal-Transistors 18,16,10 verbunden.

Diese Schaltung weist den Schaltungen mit komplementären MOS-Transistoren kennzeichnenden Vorteil auf, daß sie keinen Ruhestrom verbraucht. Lediglich die Übergänge zwischen den einzelnen Zuständen erfordern einen gewissen Strom, der erforderlich ist, um die parasitären Kapazitäten der Schaltung zu laden.

Es ist zu erkennen, daß unter Verwendung von nur

10

der Hälfte der Schaltung (nur p-Kanal-MOS-Transistoren oder nur n-Kanal-MOS-Transistoren) und durch Ersetzen der anderen Hälfte durch mit den fünf Knoten A, B, C, D und E verbundene Ladewiderstände durch eine Schaltung ergibt, die die gleichen Verknüpfungen ausführt, die weniger MOS-Transistoren aufweist, jedoch einen Ruhestrom verbraucht.

Es ist weiterhin erkennbar, daß sich durch systematisches Ersetzen aller p-Kanal-Transistoren durch n-Kanal-Transistoren und umgekehrt eine Schaltung ergibt, die in der gleichen Weise arbeitet und einem Gleichungssystem gehorcht, das durch Negation aller Variablen erzielt wird, d. h. einem System von dualen Gleichungen, die durch Vertauschen der ODER- und UND-Verknüpfungen erzielt werden.

Hierzu 4 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Durch logische Verknüpfungsglieder gebildete bistabile Kippschaltung, dadurch gekennzeichnet, daß fünf logische Verknüp- S fungen vorgesehen sind, die eine Eingangsvariable (I) mit fünf Ausgangsvariablen (A, B, C, D und E) verknüpfen und den folgenden logischen Gleichungen oder entsprechenden dualen Gleichungen gehorchen, die durch Vertauschen von ODER- und UND-Verknüpfungen erzielt werden:

A= ET
B = D

C=E

D = A(B+I)
E= AD+Cl.

2. Bistabile Kipschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Operation ge- βο maß der Gleichung A = EI mit Hilfe eines NAND-Gatters, die Operationen gemäß der Gleichungen B = D und C = E mit Hilfe zweier Inverter, die Operation gemäß der Gleichung D = A(B +1) mit Hufe eines ODER-NAND- as Gatters und die Operation gemäß der Gleichung E = SD+CI mit Hilfe eines UND-NOR-Gatters durchgeführt wird, daß das NAND-Gatter einen Ausgang und zwei Eingänge, jeder der beiden Inverter einen Ausgang und einen Eingang, das ODER-NAND-Gatter einen Ausgang und drei Eingänge, das UND-NOR-Gatter einen Ausgang und viele Eingänge aufweisen, daß die Eingangsvariable (I) mit einem Eingang des NAND-Gatters, einem Eingang des UND-NOR-Gatters und einem Eingang des ODER-NAND-Gatters verbunden ist, daß der Ausgang des NAND-Gatters mit einem zweiten Eingang des UND-NOR-Gatters und einem zweiten Eingang des ODER-NAND-Gatters verbunden ist, daß der Eingang des einen Inverters mit dem dritten Eingang des ODER-NAND-Gatters verbunden ist, daß der Ausgang des anderen Inverters mit dem dritten Eingang des UND-NOR-Gatters verbunden ist, daß der Ausgang des ODER-NAND-Gatters mit dem Eingang des einen Inverters und dem vierten Eingang des UND-NOR-Gatters verbunden ist, daß der Ausgang des UND-NOR-Gatters mit dem zweiten Eingang des NAND-Gatters und dem Eingang des anderen Inverters verbunden ist. so

3. Bistabile Kippschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie ausschließlich UND-NOR-Gatter mit komplementären MOS-Transistoren aufweist.

4. Bistabile Kippschaltung nach Anspruch 3, dadurch gekennzeichnet, daß mehrere MOS-Traineistorer zu einem einzigen Transistor zusammengefaßt sind und daß die Schaltung insgesamt 19 MOS-Transistoren umfaßt.

5. Bistabile Kippschaltung nach Anspruch 4, dadurch gekennzeichnet, daß sie 10 (durch ungerade Bezugsziffern bezeichnete) P-Kanal-Transistoren und neun (mit geraden Bezugsziffern bezeichnete) n-Kanal-Transistoren aufweist, daß das NAND-Gatter einen ersten und zweiten P-Kanal-Transistor (1, 3) und einen zweiten n-Kanal-Transistor (4, 2/(Q aufweist, daß der eine Inverter einen dritten p-Kanal-Transistor (19) und einen dritten n-Kanal-Transistor (20) aufweist, daß de andere Inverter einen vierten p-Kanal-Tran sistor (21) und einen vierten n-Kanal-Tran sistor (22) aufweist, daß das ODER-NAND Gatter einen fünften, einen sechsten um einen siebenten p-Kanal-Transistor (5/15, 13,17 und einen fünften, sechsten und siebenten n-Ka nal-Transistor (18, 16, 12/14) aufweist, daß da; UND-NOR-Gatter einen achten, neunten unc zehnten p-Kanal-Transistor (7, 11, 9) sowie der fünften p-Kanal-Transistor (5/15) und einer achten und neunten n-Kanal-Transistor (8, IO; sowie den zweiten und vierten n-Kanal-Transistoi (2/6, 12/14) aufweist, daß die Kathodenelektrode des ersten, zweiten, dritten, vierten, fünften, sechsten und achten p-Kanal-Transistors (1, 3, 19, 21, 5/15, 13, 7) J5weils mit dem positiven Pol einet Batterie verbunden ist, daß die Kathodenelektrode des zweiten, dritten, vierten und siebenten n-Kanal-Transistors (2/6, 20, 22, 12/14) jeweils mit der negativen Klemme der Batterie verbunden ist, daß die Gatt-Elektroden des ersten und fünften p-Kanal-Transistors (1, 5/15) und des zweiten und sechsten n-Kanal-Transistors (2/6, 16) zusammengeschaltet und mit der Eingangsklemme für die Eingangsvariable (I) verbunden sind, daß die Anodenelektroden des ersten und zweiten p-Kanal-Transistors (1, 3) und des ersten n-Kanal-Transistors (4) zusammengeschaltet und mit den Gatt-Elektroden des sechsten und neunten p-Kanal-Transistors (13, 11) und des siebenten n-Kanal-Transistors (12/14) verbunden sind, um die Verbindung für die Variable (A) zu bilden, daß die Anodenelektroden des dritten p-Kanal-Transistors (19) und des dritten n-Kanal-Transistors (20) mit den Gatt-Eelektroden des siebenten p-Kanal-Transistors (17) und den fünften n-Kanal-Transistors (18) verbunden sind, um die Verbindung für die Variable (B) zu bilden, daß die Anodenelektroden des vierten p-Kanal-Transistors (21) und des vierten n-Kanal-Transistors (22) mit den Gatt-Elektroden des achten p-Kanal-Transistors (7) und des achte;» n-Kanal-Transistors (8) verbunden sind, um die Verbindung für die Variable (C) zu bilden, daß die Anodenelektroden des sechsten und siebenten p-Kanal-Transistors (13, 17) und des fünften und sechsten n-Kanal-Transistors (18, 16) mit den Gatt-Elektroden des dritten und zehnten p-Kanal-Transistors (19, 9) und des dritten und neunten n-Kanal-Transistors (20, 10) verbunden sind, um die Verbindung für die Variable (D) zu bilden, daß die Anodenelektroden des neunten und zehnten p-Kanal-Transistors (11, 9) und des achten und neunten n-Kanal-Transistors (8, 10) mit den Gatt-Elektroden des zweiten und vierten p-Kanal-Transistors (3, 21) und des ersten und vierten n-Kanal-Transistors (4, 22) verbunden sind, um die Verbindung für die Variable (E) zu bilden, daß die Anodenelektroden des fünften und achten p-Kanal-Transistors (7, 5/15) mit den Kathodenelektroden des siebenten, neunten und zehnten p-Kanal-Transistors (17, 11, 9) verbunden sind, daß die Anodenelektrode des zweiten n-Kanal-Transistors (2/6) mit den Kathodenelektroden des ersten und achten n-Kanaltransistors (4, 8) verbunden ist und daß die Anodenelektrode des siebenten n-Kanal-Transistors (12/14) mit den Ka-

thodenelektroden des fünften, sechsten und zehnten n-Kanal-Transistors (18, 16, 10) verbunden sind.

Die Erfindung bezieht sich auf eine durch logische Verknüpfungsglieder gebildete bistabile Kippschaltung, die insbesondere zur Ausführung mit Hilfe von M03-(Metalloxyd-Halbleiter-)Transistoren geeignet und vollständig an integrierte Schaltungstechniken angepaßt ist.

Die Verwendung von absolut bistabilen Kippschaltungen, die mit zwei (0 und 1 genannten) Zuständen arbeiten, weist den Vorteil auf, daß eine leichte Ausführbarkeit in integrierter Schaltungstechnik möglich ist.

Die Struktur eines logischen Systems kann vollständig durch eine gewisse Anzahl von logischen Gleichungen definiert werden, in denen logische Variable auftreten.

Eine derartige Struktur wird dadurch ausgeführt, daß jede dieser Gleichungen mit Hilfe eines Verknüpfungsgliedes verwirklicht und die verschiedenen Verknüpfungsglieder entsprechend der Gleichungen verbunden werden.

Es ist eine Vielzahl von Frequenzteilerschaltungen in Form von bistabilen Kippschaltungen bekannt (deutsche Offenlegungsschriften 19 26 604, 17 62 218 sowie deutsche Auslegeschrift 15 12 403), die durch entsprechendes Zusammenschalten von Verknüpfungsgliedern gebildet sind. Diese bekannten Frequenzteilerschaltungen weisen jedoch eine relativ große Anzahl von einzelnen Halbleiterelementen für die einzelnen Verknüpfungsglieder auf, wodurch der für die Ausführung in integrierter Schaltung benötigte Raum pro Frequenzteilerschaltung auf einem Schaltungsplättchen vergrößert wird.

Es ist weiterhin eine Frequenzteilerschaltung bekannt (deutsche Offenlegungsschrift 19 56 458), die eine geringere Anzahl von aktiven Halbleiterelementen benötigt und die durch die folgenden Gleichungen difiniert ist:

glied zu verzögern, um diese Verzögerung zu kompensieren.

Die einfachste bekannte Frequenzteilerschaltung, bei der eine derartige Unsicherheit nicht auftritt, ist durch die folgenden Gleichungen definiert: