DE1945613A1 - Integrierte Flip-Flop-Schaltung - Google Patents

Description

Dl-5010

zu der Patentanmeldung

der Firma

NORTHERN ELECTRIC COMPANY LIMITE» P.O.Box 6123, Montreal, Quebec, Canada

betreffend Integrierte FjLip-fflop-Schaltung

Prioritäten; 11, 9.1968, Nr. 029 748, Canada 8.11.1968, Nr₀ 774 241, USA

Die Erfindung bezieht sich auf integrierte binäre Flip-Flop-Schaltungen, die ainen Betrieb mit sogenannter J-K-Flip-Flop-Eigenscha.fi; gestatten.

Dies bedeutet in xoglaoher Schreibweise, daß ein Flip-Flop in der Lage ist, jeden der in der nachstehenden Wertetabelle aufgestellten Modi zu erfüllen:

i ^K

Modu3 (a) O O Qn

Modus (b) 10

Modus (c) 0'

Modus (d) 1 1

BAD ORIGINAL

009844/1560

In dieser Tabelle bedeutet

Q . den Zustand am Ausgang nach n-ü-1 vollständigen

Taktimpulsen;
Q den Zustand am Ausgang nach η vollständigen Takt-

impulsen; während
Qn der Kehrwert von Qn ist₀

Ein sogenanntes R-S-Flip-Flop vermittelt die logischen Modi (a), (b) und (e)₉ ist jedoch in dem Modus (d) zweideutig= Ein J-K-Flip-Flop unterscheidet sich davon durch die Fähigkeit, den logischen Modus (d) zu erfüllen» Da jedoch Fälle auftreten können, in denen nur der Modus (d) ' erforderlich ist, und da es unter solchen Umständen keinen Sinn hätte, eine Schaltung mit den zusätzlichen komplizierten Maßnahmen zu bauen,, die dann erforderlich sind ₉ wenn die Modi (a)_s (b) und (c) erfüllt werden sollen, definiert man ein J~K-Flip-Flop ■- und lift dieser Bedeutimg wird der Ausdruck'in der vorliegenden Beschreibung und in den Ansprüchen verwendet ~ auch als ein Flip-Flop^ das mindestens in dem Modus (d) funktioniert« Der nachstehenden speziellen und detaillierten Beschreibung lassen sich zwei Beispiele für J K-Flip-Flop-Schaltungen gemäß der Erfindung entnehmen: Ec' jiner dieser Schaltungen sind die beiden Eingänge J ujuci K effektiv ständig auf dem Niveau 1 festgelegt, und infolgedessen leistet diese Schaltung nur den Modus (d);

BAD ORIGINAL

009844/ 1 560

dagegen vermittelt die andere Schaltung einen Betrieb in sämtlichen vier Modi und weist somit sowohl R-S- als auch J-K-Eigenschaften, d_oh. sämtliche vier Modi gleichzeitig auf.

Ein Ziel der vorliegenden Erfindung besteht darin, ein J-K-Flip-Flop zu schaffen, das sich mit MOS-Transistoren zur Verwendung in integrierter Schaltkreistechnik, insbesondere bei umfangreicher Integration, bestücken läßt.

Ein MOS-Transistor (auch als Metalloxyd-Halblelter-Feldsffslri; trans is tor, abgekürzt MOSFET oder MOS-Transistor beseiaanet) unterscheidet sich von einem awei-poligen Transistor in einigen wesentlichen Punkten, insbesondere in der Herstellungsart, die einen einfachen Aufbau von integrierten Sehaltkreisen mit einer Ansahl von MOS-Transistoren entweder allein oder in Kombination mit anderen Schaltelementen gestattet. Hinsichtlich der Arbeitsweise besteht einer der Hauptunterschiede eines MOS-Transistors gegenüber sonstigen Steuerschaltelementen darin, daß die steuernde Elektrode (genannt'Tor") von den gesteuerten Stromelektroden (genannt "Quellelektrode" und "Saugelektrode") galvanisch isoliert ist. Eine weitere spezielle Eigenschaft des MOS-Transistors vom Verstärkungstyp liegt in der Anwesenheit einer sogenannten "Schwelle", die eine vorbestiiiimte Spannung zwischen dem Tor und ,der Quellelektrode

009844/1660 bad original

des Elementes darstellt, an der in dem Strompfad, d_oh₀ zwischen Quell- und Saugelektrode, eine abrupte Widerstandsänderung auftritt.

Ein Ziel der Erfindung besteht insbesondere darin, ein J-K-Flip-Flop zu schaffen, das aus MOS-Transistoren des Verstärkungstyps besteht und eine kleinere aktive Gesamttorfläche aufweist, als sie sich bei für die gleiche Funktion entworfenen Schaltungen nach dem Stand der Technik als notwendig ©rwiesen hatte. Eine kleinere Gesamttorfläche führt bei der Herstellung zu einer höheren Ausbeute, da die dünne Tor-Oxydschicht (einer Dicke von 1300 ^ 100 A) sehr kritisch und schwierig zu kontrollieren ist und daher den größten Seil des Ausschusses verursacht. Die Ausbeute (der Prozentsatz an hergestellten Schaltungen, die die erforderlichen Annahme-Tests passieren) hängt hauptsächlich von der Gesamttorflache pro Schaltung ab, und deshalb stellt jede Verminderung dieses Parameters einen bedeutenden Vorteil hinsichtlich einer verbesserten Ausbeute dar.

Die Reduzierung der Gesamttorfläche erhöht aber nicht nur die Ausbeute, sondern auch die Arbeitsgeschwindigkeit der Schaltung durch Verminderung der in der Schaltung vorhandenen Kapazität. Darüber hinaus führt sie aus dem gleichen Grund zu einer Steigerung des Fan-Out-Vermögens einer An ordnung derartiger Schaltungen, wobei das Fan-Out-Vermögen

009944/1560

einsr Schaltung ihre Fähigkeit, eine verhältnismäßig große Anzahl von Eingängen nachfolgender Stufen zuverlässig zu speisen, darstellt. Bei geringerer aktiver Torfläeh® stellt die einzelne Stufe eine kleinere kapazitive Last für die vorhergehende Stufe dar, was dasu fiüirt, daß bei gleicher kapazitiver Belastung eine größere Anzahl von Folgestufen an den Ausgang einer vorhergehenden Stufe angeschlossen werden kann.

Bin weiterer rein äußerlicher Vorteil einer reduzierten Gesamttorflache besteht in der generellen Verminderung des Gesamtplatzbedarfs der Schaltung auf dem Plättchen und in einsr entsprechenden Steigerung der Anzahl von Schaltungen, die ouf einem Plättchen gegebener Größe untergebracht werden können.

Zii3l der Erfindung ist weiterhin eine Schaltung, die die obigen Anforderungen zur Verminderung der Torfläche erfüllt und außerdem nicht em£ eine hohe Taktfrequenz zur Berücksichtigung von Leokströmen und dergleichen angewiesen ist, sondern einen zuverlässigen Betrieb bei sehr tiefen Frequenzen, doh. bis hinunter zum Gleichstrom, gewährleistet.

Die Merkmale der Erfindung, die diese Vorteile bietet, sind nachstehend sowohl generell als auch speziell in Verbindung mit den in den Zeichnungen dargestellten Ausführwngsbeispielen der Erfindung beschrieben.

_ 5 —

09844/156Q bad original

In den Zeichnungen sind zwei Beispiele für Schaltungen nach dem Stand der Technik sowie zwei Ausführung· >eispiele von erfindungsgemäßen Schaltungen gezeigt, wobei die Darstellung der ersteren daisu dient, den erforderlichen Vergleich zwischen deren Gesamttorflachen und denjenigen der erfindungsgemäßen Schaltungen zu ermöglichen und somit den "Vorteil der Erfindung zu demonstrieren. In den Zeichnungen zeigen

Figur 1 eine erste mit MOS-Transistoren arbeitende integrierte J-K-Flip-Flop-Schaltung nach dem Stand der Technik:
Figur 2 eine zweite derartige Schaltung nach dem Stand der

Technik;
Figur 3 ein erstes Ausführungsbeispiel eines erfindungs-

gemäßen J-K-Flip-Plops;
Figur 3a eine teilweise äquivalente Schaltung für Figur 3

gur Darstellung eines ersten Schaltsustands: Figur 3b eine teilweise äquivalente Schaltung für Figur 3

zur Darstellung eines sweiten Schaltzustands: Figur 4 eine fragmentarische Schaltung mit einem Paar von seriengeschalteten MOS-Transistoren in einer typischen Anordnung, wie sie in den Schaltungen nach Figur 1 bis 3 verwendet wird;

Figur 4a eine schematische Draufsicht auf die äußere Struktur der Schaltung nach Figur 4, wie sie in integrierter Schaltkreistechnik erscheint:

009844/1560 ^BAD

Figur 4b einen Schnitt längs der Linie ITb - ITb der Figur 4a in vergrößertem Maßstab:

Figur 5 eine fragmentarische Schaltung von drei MOS-Transistoren, wie sie ebenfalls in Serienschaltung in den Schaltungen der Figuren 1 und 2 verwendet wird;

Figur 5a eine schematische Draufsicht auf den äußeren Aufbau der Schaltung nach Figur 5;

Figur 6 ein zweites Ausführungsbeispiel einer erfindungsgemäßen, J-K-Flip-Flop-Sehaltung:

Figur 6a eine teilweise äquivalente Schaltung für Figur 6 zur Darstellung eines ersten Schaltsustands; und

Figur 6b eine teilweise äquivalente Schaltung für Figur 6 'zvj? 'Darstellung eines sweiten Schalt zuStands. ·

Erste jSchaJ-vmi^i.,ach eiern Stand der Technik (Figur 1)

Es sei angenommen, daß -V typischerweise -20 Volt betrage. Die Schwel;-enspar«nung der einzelnen MOS-Transistoren vom VerstärKertyp liege bei etwa -4 ToIt, und jeder Transistor kenne einen AN-(leitenden) und einen AUS-(nicht-leitenden) Zustand. Das Niveau der logischen "O" sei mit etwa O ToIt und das der logischen "1" mit etwa -15 ToIt angenommen. An der Klemme C werden Taktimpulse empfangen, die gleichmäßig zwischen dem O- und dem 1»Niveau alternieren.

— 7 —

009844/1 S80. _BAD

Die Transistoren Q13 und QR13 stellen ein typischss Paar von MOS-Transistoren des Verstärkertyps dar, wie es bei einem derartigen Schaltungstyp verwendet wird. Der Transistor Q13 wirkt als Inverter und der Transistor QR13 als Widerstand. Befindet sich das Tor des Transistors Q13 auf dem Niveau 1, so ist dieser Transistor AF. Der Verbindungspunkt B13 befindet sich somit nahezu auf Massepotential, doho auf dem Niveau O, wobei der Transistor QR13 als Lastwiderstand wirkt und so ausgelegt ist, daß sein Widerstandswert ',«wischen Quell- und Saugelektrode sin Vielfaches von dem Widerstandswert des Transistors Q13 beträgt. Typischerweise mag dieses Widerstandsverhältnis irgendwo im Bereich von 16:1 biß ca„9i1 gewählt sein, wie dies in Verbindung mit Figur'4 unten genauer abgehandelt werden soll» Befindet siöfe .andererseits das Tor des Transistors QI3 auf dem Niveau O₅ so ist dieser Transistor AUS, und der Punkt B13 steigt auf das Niveau 1. Eine derartige Xnvertex'funktion ist auch für alle anderen MOS-Transistoren in den noch nicht beschriebenen Schaltungsteilen typisch, bei denen das Tor von den beiden anderen Elektroden elektrisch unabhängig ist: diese Inverter-Transistoren sind mit dem Symbol Q und einer Ziffer bezeichnet. Die Lastwiderstands-Funktion des Transistors QR13 ist andererseits auch für alle anderen noch nicht beschriebenen MOS-Transistoren typisch, bei denen das Tor an eine Stromelektrode geklemmt ist. Diese Transistoren sind durchwegs mit den Symbolen QR sowie der gleichen Unterscheidungsziffer wie der zugeordnete Inverter-Transistor bezeichnet.

009844/1560 öad original

Das Haupt-Flip-Flop M "besteht .aus zwei solchen MOS-Transistor-Paaren Q1, QR1 imd Q2, QR2, wobei ihre Zwischenpunkte B1 und B2 nach der üblichen Flip-Flop-Manier über Kreua mit den Toren der Transistoren Q2 bsw_o Q1 verbunden sind. Diese Tore liegen ferner über Transistoren Q3 bzw. Q4 sowie gemeinsam über einen Transistor Q5 an Masse»

verbunden <>

Das Tor des Transistors Q5 ist mit dem Punkt B13/ während die Tore der Transistoren Q3 und Q4 an Zwischenpunkte B6 bzw. B7 eines Unter-Flip-Flops S angeschlossen sind, das Transistoren Q6, QR6 und Q7, QR7 umfaßte Die Punkte B? und B6 sind in ähnlicher Weise über Kreus mit den Toren der Transistoren Q6 bzw. Q7 "/erkunden sowie über Transistoren Q8 bz^v/. Q9 und gemeinsam über einen Transistor Q10 an Hasse angesahlosseJ*. Die Tore der Tranaistoren Q8 und Q9 sind auf die Punkte 22 bsw. B1 des H^upt-Flj^-Flopa M zurückgeschaltet, und das tor des Transistors QiO ist an die Talcfcklerane C angeschlossen.

Ferner ist ein Paar Ton Transistoren Q11 und Q12 ,'jeweils in Serie zv. den Transistoren Q8 bssw. Q9 geschaltet, wobei ihre T&re an Steuerklemmen J und K angeschlossen sind. Falls, wie oben definiert, das J~K-Flip~Flop nur in dem Modus (d) arbeiten soll, d.h. falls sowohl J als auch K kontinuierlich auf dem logischen Niveau 1 liegen, können die Transistoren Q11 und Q12 weggelassen und somit die Transistoren Q 8 und Q9 direkt mit dem Transistor Q10

009*44/15S0 bad original.

verbunden sein, ds dies die gleiche Wirkung hat, wie wenn das Niveau i an den Toren der Transistoren Qi1 und Q12 liegt«

Zur Beschreibung der Arbeitsweise sei angenommen» daß der Punkt B1 auf O und der Punkt B2 auf 1 liegt, Das Haupt-Flip-Flop M ist stabil, Ferner liege der Punkt B13 auf 1, was bewirkt, daß der Transistor Q5 AI ist. Der Transistor Q4 ist ebenfalls AN, verbindet somit den Punkt 31 mit Masse und hält ihn auf 0. Da der Transistor Q4 AN ist» muß der Punkt B? auf 1 und somit der Punkt B6 auf 0 liegen« Die Massetherbindung der Punkte B6 und B7 ist am Transistor Q10 unterbrochen, da der Punkt BI3 auf 1 liegt ipd daher der Taktimpuls an der Klemme G 0 sein muß.

Angenommen, beide Klemmen J und K liegen auf 1 und die Transistoren QI1 und'QI2 sind beide AN, so wird, wenn der Taktimpuls auf 1 wechselt und den Transistor QIO AN-sohaltet, über den Transistor Q8 (dessen Tor auf 1 liegt) eine Masseverbindung hergestellt, die den Punkt B? auf 0 umschaltet und gleichzeitig den Transistor Q6 AtlS-schaltet, so daß das Niveau am Punkt B6 auf 1 steigt, den Transistor Q7 widder öffnet und das T7nter-Flip~Flop S in seinem neuen Zustand stabil hält. Der ebenfalls auf 1 ansteigende Punkt B6 schaltet den Transistor Q3 AN, jedoch ist der Transistor Q5 3u diesem Zeitpunkt AUS, da der Punkt B13 auf 0 liegt.

- 10 -

009844/1560

■1845613 H

Beim Auftreten der zweiten Hälfte des Taktsyklus geht jedoch der Punkt B13 wieder auf 1, stellt eine Masseverbindung z.um Punkt B2 her und bringt diesen auf 0; gleichseitig wird der Transistor Q1 AUS-gesehaltet, der Punkt B1 steigt auf 1 und kehrt/somit den Zustand des Haupt-llip-Flops M um. Ausgänge können je nach der gewünschten Phase von allen beliebigen Punkten B1, B2» B6 und B? abgenommen werden.

Zweite Schaltung nach dem Stand der Technik (Figur 2)

Τ'έ ruttktioi::. <7es Cüraklianschlusses G sowie der Transistoren Qi3 vcä QRI? sind die gleichen wie vorher. Wie vorher besteht au2h. C13S -ViAp--]?iop aus ä'-L· transistoren Qi , QR1 _r Q2

DJIe Punkte Bi us:d B2 sind jev/eils mit einsr Kette von drei ■1:j?ansi8toreu QZ5* Q26_f Q27 fcsiv«. Q28, Q29, Q3C verbyjiden« Me Tore der Transistoren Q2? und Q30 sind mit den Klemmen J bzw. K verbunden und können daher entfallen, falls mar der Modus (d) benötigt wird. Für die vorliegende Beschreibung seien diese letzteren Transistoren entweder weggelassen oder ständig Ali-gescaaltet. Die Tore der Transistoren Q25 und Q28 sind gemeinsam mit dem Taktansehluß C verbunden. Die Punkte B1 und B2 sind außerdem jeweils über einen Transistor Q31 bsw. Q32- an das Tor der Transistoren Q26

- 11 -

bzw. Q29 angeschlossen, während die Tore der Transistoren Q 31 und Q32 gemeinsam mit dem Punkt B13 in Verbindung stehen. In dieser Schaltung wird die Eingangs-Torkapazität der Transistoren Q 26 und Q29 verwendet, wobei diese Kapazitäten bei G26 und C29 gezeigt sind; in Wirklichkeit. stellen diese Kapazitäten jedoch keine eignen Schaltelemente dar. Die Torkapazität braucht nur etwa 1 pF betragen; wegen des außerordentlich niedrigen Tor-Leckstroms kann jedoch die entsprechende Zeitkonstante immer noch groß im. Verhältnis zu den. Schaltzeiten des Taktimpulses sein.

Es sei angenommenf daß der Punkt B1 auf dem Niveau 1 und somit der Punkt B2 auf O liegen. Ferner sei die Klemme C auf 0, so daß die Transistoren Q25 und Q28 AUS sind, d@r Punkt B13 auf 1 liegt und die Transistoren Q31 und QJ2 AN sind. Das logische Niveau 1 am Punkt B1 ist jetzt in der Kapazität C26 gespeichert.

Schaltet der Taktimpuls um, so geht der Punkt B13 auf 0 und schaltet den Transistor Q31 AUS: das in der Kapazität C26 gespeicherte Niveau 1 bewirkt jedoch, daß der Transistor Q26 AN bleibt, wodurch das AN-Schalten des Transistors Q25 durch das Niveau 1 an der Klemme C den Punkt B1 mit Masse verbindet, ihn somit auf 0 umschaltet und damit das Flip-Flop umkehrt. Während des nächsten Halbzyklus des Taktinipulses wird der Transistor Q32 AN-geschal-

- 12 -

009044/1560 , badowqwal

te¹;; und speichert das nun am Punkt B2 liegende Uiireau 1 in 4er Kapazität C'29» bereit, beim Auftreten der nächsten Uri>.kahr des Takt impuls es eine entsprechende Funktion sur Umkehr des Flip-Flop-Zustands auszuführen»

Erste erfindungsgemäße Schaltung (Figuren 5» 3a und 3b)

Diese Schaltung besteht aus einer Haupt-Flip-Flop-Stufe M' mit iransistorpaaren Q33, QR33 und Q34» QR34 sowie einer UntßjLv-Flip-Flop-Stufe S^f mit Transistorpaaren Q35, QR35, wcid Q56, QR36, Anstells einer direkten Kreus^ei'bindung arbeitet ,1:-ifä^oh jades flip-Flop mit einer direkten Verbindung ir: tilti&a. RüokkoppXuiigsweg (ein Punkt B33 ist mit dem '•/sr ti?=-^ 5.^!j:-ari.r::lstor3 Q34_S ein Punkt B35 mit dem Tor des Trans.Jütnrs Q3ö verbunden) sowie mit einer Sweiweg-Übertr&gu'-'.g :"n aem anderen Rückkcjpplwn.gsweg (d',h. ein MOS-I'caiis.i.stör· Q'J.'jJ ist sv/isohen dem Punkt B'36 und dem Tor des Transistors Q35, ein MOS-Transistor QT4 swisohen dem Punkt B34 und dorn Tor des Transistors Q33 eingeschaltet). Außerdem v/eist die Schaltung zwei weitere Zweiweg-^bertragungs-Trar si stören in Form von MOS~Ti'ansistoren QT1 und QT2 zwiscfit-n den beiden Flip-Flops auf, wobei dor Transistor QT1 zwischen dem Punkt B36 und dem Tor des Transistors Q33 und der Trans ist er QT2 zv/lschen dem Punkt B33 und dem Tor des Transistors Q35 a«ßeord.fiet ist. Diese Schaltung verwendet auch das Kapasitäts-Markmal der Figur 2, und zwar mit Hilfe der Torkapazitäten 033 und C35 der Transistoren Q33 bzw. Q35.

— 13 —

BAD

0Q98U/156Q

Wie vorher bilden diesa Kapazitäten in Wirklichkeit keine eigenen S ehalt elemente. 'Der Saktxmpuls-Krsis Q13 und QR13 ist der gleiche wie oben. Pie Tore de.„ UOe^traguiigs-Transistoren QT3 und QT1 sind gemeinsam an den Punkt B13 angeschlossen, während diejenigen der Übertragungs-Transistoren QT2 und QTi gemeinsam mit der Klemme· C verbunden sind.

Figur 3a aeigt schematised den Zustand der Schaltung, wenn die Klemme C auf 1 liegt und die Transistoren QT2 und Q3?4 ,AN sind, wobei diese Transistoren ebenfalls sciiematiscfe • durch Widerstände r wiedergegeben sind₉ deren V/er te im Vergleich au fieri V/iderstandsv/ertsn der A'öS-geschaltetasi Übertx-agungstransistoren sehr niedrig sindo Die Transistoren QT1 unü QT3 sind AUS usi-i daher allenfalls schematisch durch geöffnete Schalter s wiedergsgebeiio Figur 3fe seigt den umgekehrten i-'ustanc der Schaltung, wobei r die Transistoren QTI und Q!^!3 und s dia Transistoren QT2 und QT4 wiedergibt«

Es sei angenommen, daiB gerade vor dem Umschalten des Flip-Flops durch das Taktsignal in den in Figur ;5a gezeigten Zustand die Punkte B34 und B36 auf dem logischen Niveau 1 und die Punkte B33 und B35 auf dem Niveau 0 liegen. In dem Augenblick, au dem der Taktimpuls an der Klemme C von 0 auf 1 umschaltet,, passiert gemäß Figur 3a folgendes:

- 14 —

0 9844/1580 bad original

I₁I) Der Transistor QT1 schaltat AUS und isoliert damit das üntsx-FlIp=Plop S^? von dem Heupt-Plip-Plop M¹:

(2/ der Transistor QT4 schaltst AN, stellt die Kreuzverbindung des Haupt-Flip-Flops M' her und gewährleistet dessen Stabilität unabhängig von der Länge des Ϊ f.ik t impul s e s;

(3) der Transistor QT3 schaltet AUS und isoliert damit den Punkt 336 gegenüber dem Tor des Transistors Q35, so daß dieses Tor das neue Niveau des Punktes B33 ifbftJr dsn Ausgeschalteten Transistor QT2 annehmen

[Das 21;>e;i-n da^ ; ogisu'^a 0 am Ρικικΐ B^J wirkt auf das Tor e=iS translators Q5? ei^ und schaltet dsn Pvsnkt BJ5 auf di® logische 1 ν-.κά -:xri Fi:3i]^t I>5& s.iif die» logisch® 0« Somit wird dar Zustand d-js ürt^r-Flip-Flops S¹ geänderte lach Yera3id4?rung :lr. den In Figur 3b gac-eigten Sustand wird die=» se ::m dem IJnirer-Flip-Flop S¹ gespeicherte neue Information in das Haupt™I'Iip~Flop M' auf sine Weise übertragen, die der soeben "beschriebenen analog ist, wobei die Übertra= gungstore ihre Rollen tauschen, nm. die entsprechenden Sperr- und Isclierfunktionen auszuüben.

Struktur-BgtröoLtungen (Piguren 4 bi3 5a)

Die Figuren 4a und 4b seigen einen Teil einer integrierten Schalt\ing, in der sin typisches MOS-Transistorpaar geformt

- 15 -

QQ9eU/15B0

Ist, wie es In Serie bei den oTbenstehenden Schaltungen verwendet Ist und einen typischen Invertertransistor "QA ,(Figur 4) mit niedrigem Widerstand in Verbindung mit einem typischen Lasttransistor QRA mit höherem Widerstand umfaßt. Diese Strukturen sind beispielsweise auf einer H-leitenden Grundschicht 10 (Figur 4b). mittels dreier diffundierter P+~Zonen 11, 12 und 13 gebildet» Die Zone 11 stellt eine über einen Ohm'sehen Kontakt H mit Masse verbundene Stromelektrode des Transistors QA dar: die Zone 12 bildet die miteinander verbundenen Stromelektroden zweier Transistoren und Ist an einen gemeinsamen Kontakt B angeschlossen; die Zonen 11 und 12 sinrl durch ein Tor überbrückt, das gegenüber den Elektroden durch eine Oxydschicht 16 isoliert ist; und die 2one 13 bildet die andere Stromslektrods des Transistors QRA und Ist sowohl mit einer Spannungsquelle -Y als auch mit dem. Tor 17 dieses Transistors ver build en.

In Figur 4a ist die Länge des Tors 15» d.h. die Dimension L1 in Stromflußrlchtiing als eine Einheit angenommen. Die Länge L2 des Tors 17 ist ebenfalls gleich eine Einheit. Die Breite W1 des Tors 15 ist jedoch gleich neun Einheiten geneigt, während die Breite W2 des Tors 17 nur eine Einheit beträgtο Da MOS-Transistoren des Verstärkungstyps mittels einer unterhalb des Tores und swischen den Strom«

0 0 9844/ 1580. bad original

elektroden-Zonen induzierten Sperrschicht leiten, ist die Leitfähigkeit einer gegebenen derartigen Schicht umgekehrt proportional zu ihrer Länge, d.h. zur Länge des Tores, und direkt proportional zu ihrer Breite, d.h. zur Torbreite. Nimmt man mit anderen Worten der Einfachheit halber L1 = L2 an, so hat das Verhältnis zwischen W1 und V/2 von 9 '· 1 die Wirkung, daß der Transistor QA bezüglich des Transistors QRA ein Leitfähigkeitsverhältnis Z von 9 erhält. Dies entspricht dem Erfordernis, daß der Lasttransistor QRA einen wesentlich größeren Widerstand als der Inverter-Transistor QA, nämlich den neunfachen, hat, um zu gewährleisten, daß dann_s wenn beide AN-geschaltet sind, bei weitem der größte Teil der Spannung an dem Lasttransistor abfällt. In der oben beschriebenen Schaltung stellt dies sicher, daß der Zwischenpunkt B nahezu Maasepotential erreicht und mit Sicherheit auf dem Niveau der logischen 0 liegt. Beim Entwurf von integrierten Digitalschaltungen ist es wichtig, darauf zu achten, daß dieses Niveau der logischen 0 in jeder Inverterstufe stets niedriger als die Schwellenspannung gehalten wird, so daß die folgende Stufe mit Sicherheit unter Berücksichtigung eines entsprechenden Rauschbandes AUS gehalten wird. In der Praxis mag eine möglichst wirtschaftliche Raumausnutzung auf dem Plättchen für ein Widerstandsverhältnis mit einem gegebenen entworfenen Wert Z dazu führen, daß das Verhältnis von W1 zu W2 reduziert und das von L2 zu L1 erhöht wird; das vorliegende Beispiel, bei dem L1 und L2 gleich sind, ist jedoch einfacher und erklärt das Prinzip vollständig.

- 17 -

009844/1560

Werden, wie in Figur 5 gezeigt, ■ zwei Inverter-Transistoren QA und QB in Reihe mit einem Lasttransistor QHA angeordnet, so müssen di© beiden Transistoren QA i.^l QB zusammen die gleiche Leitfähigkeit haben wie der Transistor QA in der Schaltung nach Figur 4 alleine, Dies bedingt, daß jedes Tor 15, 15' eine Breite W3 von 18 Einheiten hat, wie dies in Figur 5a dargestellt ist. Mit anderen V/orten muß jeder Inverter-Transistor ein Tor haben, dessen Fläche doppelt so groß ist wie bei dein in der Schaltung nach Figur 4 verwendeten Inverter-Transistor. Es folgt daraus_ä daß sich die Gesamttorfläche dadurch, reduzieren läßt, daß die SsrienschaJLtung zweier Inverter-Transistoren gemäß Figur 5 vermieden-und erhöht-sra Maße mit Anordnungen ron dem in .Figur 4 gezeigten Typ gearbeitet v/irel, bei der nur ein einziger Inverter-Transistor mit einem Last-Transistor in Reihe geschaltet ist. Der Kontakt 14' des Transistors QB entspricht d-ern Kontakt 14 des Transistors QA.

Vergleich der Schaltung nach Figur g mit denen nach Figur 1 i hina Achtlich jiej^Jresainttorfläche

Zunächst soll die Schaltung der Figur 1 im Hinblick auf die erforderliche Gesamttorfläche betrachtet werden. Unter der Annahme, daß sämtliche Torlängen gleich sind, machen die Lasttransistoren, d„h. die Transistorenreihe QR₅ jeweils ein Fläoheneiriheitsquadrat aus. Figur 1 hat fünf solcher

- 18' -

0098U/1S60 BAD OR₁GlNAL

Transistoren QR1_s QR2, QR6, QR? und QR13. Jeder nicht mit einem anderen Xmrerter-Transistor in Serie liegende Inverter-Transistor belegt Z Flächeneinheiten. Zu dieser Kategorie gehören die Transistoren Q1, Q2, Q6, Q7 und Q13, so daß ihre Gesamttorflache 5Z beträgt. Nimmt man an, daß die Transistoren Qi1 und Q12 fehlen, so liegen die Transistoren Q8 und Q9 jeweils mit dem Transistor Q10 in Serie, so daß diese drei jeweils 2Έ Torflächeneinheiten einnehmen, was insgesamt 6Z ausmacht. Ferner liegen die Transistoren Q3 und Q4 mit dem Transistor Q5 in Reihe und ergeben eir<e v/eitere Gesamtfläche von 6Zc Die Flächensumme fü-7 d.if Ceesatschaltung ergibt 1?Z -E- 5. Nimmt man Z ~ 9 ar, se beträgt die G-esamttorf lacke 158 Flächeneinheiten.

Si. :.g die Srsrsisteres. Qi 1 und Qi 2 vorhanden, so existiere:·:. sv;ei Ketten von ,iovreils drei in Reihe liegenden Inverte.'.'-Sr&Jißistcren, von denen jede einen Torflächenbedarf von 33 hat- (W entspricht nun nicht 18, sondern 27 Einheiten} : damit v/ird die Oe samt tor fläche 26Z + 5 = 239 FIa= c h «ne ii*he i t en.

Di« Schaltung nach Figur 2 ist in dieser Hinsicht besser als die nach Figur 1. Sie besitzt drei Lasttransistoren QR^s QR2 und QR13 sowie zwei Übertragungs-Transistoren Q3": und 032, die keinem so niedrigen Widerstand wie die Inverter-Transistoren zu haben brauchen und deshalb für

- 19 -

009844/1660

die Berechnung der Gesamttorfläche als Lasttransistoren behandelt werden können. Diese erfordern zusammen fünf Flächeneinheiten. Die Transistoren Q1, Q2 und Q13 "benötigen je Z Flächeneinheiten und die Transistoren Q25 bis Q30 je 32 Flächeneinheitenj da sie in zwei Ketten von jeweils drei Transistoren angeordnet sind. Dies ergibt eine Gesamttorfläche von 213+5 oder 194 Flächeneinheiten. Dies läßt sich auf 104 Flächeneinheiten reduzieren, indem die J- und K-Transistoren Q27 und Q30 weggelassen werden; dann ist jedoch nur der Modus (d) möglich. Das "beste, was die Schaltungen nach dem Stand der Technik hinsichtlich der erforderlichen Torflächeneinheiten leisten können, ist also 104 ?a@i ausschließlichem Betriebsmo&us (d) bzw. 194 bei säratliöhen Betriebsraodi.

Ein Vergleich mit der Schaltung nach Figur 3 offenbart sofort deren signifikante Verbesserung in dieser Hinsicht<, Diese Schaltung enthält insgesamt neun Last- und ÜbertragungB-TransistorerjL QR33, QR34, QR35, QR36, QR13, QT1, QT2, QT'3 und QS4f von denen, jeder nur eine Torflächeneinheit benötigt, plus fünf Inverter-Transistoren Q33, Q34, Q35_f Q36 und Q13, die jeweils Z-Flächeneinheiten erfordern, was eine Summe von 52 + 9 oder 54 Flächeneinheiten ergibt. Die Schaltung nach Figur 3 hat swar nicht die vollen Möglichkeiten für die Modi (a) bis (c) und ist insofern in

- 20 -

0 0 S % '■ '. ■ ^|; BAD ORIGINAL

ihrer !Punktion den Schaltungen nach Figur 1 oder 2 ohne die hinzukommenden J-K-Transistoren ähnlich; trotzdem fällt ein Vergleich mit deren Gesamttorflächen von 158 bzw. Flächeneinheiten ausschließlich für den Modus (d) zugunsten der Schaltung nach Figur 3 aus. Die Vorteile, die sich aus einer reduzierten Gesamttorfläche ergeben, sind oben abgehandelt worden und sollen hier nicht nochmals wiederholt werden, nachdem gezeigt worden ist, daß die Schaltung nach Figur 3 tatsächlich eine signifikante Reduzie·= rung dieser Gesamtfläche ohne Leistungsverlust erreicht.

Selbstverständlich wird diese Verbesserung dadurch erzielt, daß Serienschaltungen von Inverter-Transistoren und insbesondere Ketten von drei derartigen in Serie liegenden Transistoren vermieden werden.

Zweite erfindungsgemäße Schaltung (Figuren 6 bis 6b)

Die zweite erfindungsgemäße Ausführungsform umfaßt eine Schaltung mit der vollen Fähigkeit eines J-K-Flip-Flops, d.h. die in sämtlichen obigen Modi (a) bis (d) betriebsfähig ist und trotzdem nach wie vor eine erhebliche Einsparung an Gesamttorfläche bietet. Gemäß Figur 6 umfaßt diese Schaltung eine logische Torstufe 20, die aus Inverter-Transistoren Q40 und Q41 mit zugehörigen Lasttransistoren QR40 und QR41 besteht. Wie bei Figur 3 verbindet ein Rtickkopplungsweg einen Punkt B40'direkt mit dem Tor des

- 21 - ■ '

009944/1560

Transistors Q41. Der andere Rückkopplungsweg zwischen einem Punkt B41 und dem Tor des Transistors Q40 verläuft über einen Übertragungs-Transistor QT5. Eingänge J und K sind an die Tore von Inverter-Transistoren Q42 und Q43 angeschlossen, die jeweils mit den Transistoren Q40 bzw. Q41 in Reihe liegen. Ein weiterer Transistor Q44 liegt parallel zu dem Transistor Q43.

Den nächsten Teil der Schaltung bildet eine erste Speicherstiafe 21, die Inverter-Transistoren Q45 und Q46 mit zugehörigen Lasttransistoren QR45 und QR46 umfaßt. Ein Punkt B45 ist direkt mit dem Tor des Transistors Q46 quer verbunden, während ein Punkt B46 mit dem Tor des Transistors Q45 nur ülber einen weiteren Ttbertragungs-Transistor QT6 verbunden ist.

Eine Kopplung zwischen den Stufen 20 und 21 erfolgt über eine Verbindung, die vom Punkt B45 zum Tor des Transistors Q44 verläuft, sowie über einen weiteren Übertragungs-Transistor QT?, der den Punkt B41 mit dem Tor des Transistors Q45 verbindet, Ferner ist ein weiterer Übertragungs-'Transistor QT8 vorhanden, der zwischen dem Punkt B45 und dem Tor des Transistors Q40 eingeschaltet ist.

Es folgt eine zweite Speicher- und Ausgangsstufe 22, die zwei Inverter-Transistoren Q47 und Q48 mit zugehörigen

- 22 -

009844/1560

BAD ORIGINAL

Lasttransistoren QR47 und QR48 aufweist» Die letzteren unterscheiden sich von aen bisher beschriebenen Lasttransistoren darin, daß ihre Tore nicht an die Quelle -V, sondern an eine sweite Quelle -Va angeschlossen sind,, Diese Schaltung funktioniert zwar auch, wenn ~V - -Va = -20 Volt oder weniger ist; vorsxigsweise werden jedoch Werte für -V = cn. -17 ToIt und -Va - ca. -25 Volt gewählt, sofern zwei Sppxmmgs quell en zur Verfugung stehen» Diese Aufspaltung sw;.svshen -V und -Va bringt die Möglichkeit mit sieh,, daß lie Schaltung große Schwankungen in den Transistor-Para- ^:.?.e"'.··■?r.r verträgt und ein größeres Fan—Out·=-Vermögen sowie v.l.ic??, größeren Rauschabstand axifv/eist,

Der Punkt 247 ist direkt mit dem Tor des Transistors Q48 qrirtrvr-rbuncen, während der Punkt B48 an das Tor des Transistors Q47 über einen Übertragungs-Transistor QT9 angeschlossen ist. Die beiden Speicherstufen 21 und 22 sind über einen weiteren Übertragungs-Transistor QTiO gekoppelt, der zwischen dem Punkt B46 und dem Tor des Transistors Q47 liegt. Die Punkte B47 und E48 bilden den Ausgang.

Ein Taktimpulskreis, der dem bei den obigen Schaltungen beschriebenen gleich ist und eine Eingangsklemme C, einen Inverter-Transistor QI3, einen Lasttransistor.QR13 sowie

- 23 -

009844/1560

einen Zwisohenpunkt BI3 aufweist, erzeugt auf den Leitungen 23 und 24 zweiphasige Taktimpulse. Die Leitung 23 verläuft zu den Toren der Transistoren QT5, QT7 und QT9, während die Leitung 24 mit den Toren der Transistoren QT6, QT8 und QT1O in Verbindung steht.

Figur 6a zeigt die Zustände, wenn die Leitung 23 auf d©m Niveau 0 und die Leitung 24 auf dem Niveau 1 liegt, so daß die Transistoren QT6, QT8 und QTIO AH und die Transistoren QT5, QT? und QT9 AUS sind. Figur 6b zeigt den umgekehrten Zustand.

Diese Schaltung bedient sich beim Betrieb der Transistoren Q40 und Q45 des in Figur 2 und 3 gezeigten Merkmals der Eigenkapazität, obwohl dies in Figur f. nicht eigens dargestellt ist.

Arbeitsweise der Schaltung nach Figur 6

Zunächst sei der Zustand nach Figur 6a betrachtet und angenommen, daß die Eingänge J und K beide auf 1 liegen und die Transistoren Q42 und Q43 AN-schalten. Unter der Annahme, daß der Transistor Q40 AUS ist, befindet sich also der Punkt B40 auf 1, hält den Transistor Q41 AN und den Punkt B41 auf 0. Dieser Zustand ist stabil, da die Punkte B45 und B47 auf 0 und die Punkte B46 und 348 auf 1 liegen.

⁰⁰ ' ^{i r} WO ORIGINAL

Nach der ersten Hälfte des Taktzyklus werden die Zustände in die der Figur 6 b geändert, wobei' der auf O liegende Punkt B41 über den jetzt AN-geschalteten Transistor QT? mit dem Tor des Transistors Q45 verbunden wird, somit Transistor Q45 AUS-söhalfcet und .Punkt B45 auf 1 steigen läßt« Dies wiederum schaltet den Transistor Q46.AN und bringt den Punkt B46 auf 0, womit sich der Zustand des Flip-Flops der ersten Speicherstufe 21 umgekehrt hat. Anders ausgedrückt, ist der Zustand der logischen Torschaltung 20 auf die erste Speicherstufe 21 übertragen worden. Das Tor des Transistors Q40 ist nun durch den ATJS-geschalteten Transistor QT8 funktionell gegenüber dem Ausgang der ersten Speicherstufe 21 isoliert. In Wirklichkeit kann selbst der hohe Widerstand dieses Transistors QT8 im AUS-Zustand das Tor des Transistors Q40 nicht vollständig isolieren, wenn die Periode des Taktimpulses lang ist; da' jedoch der Transistor QT5 während dieser Zeit Abgeschaltet ist, um das Niveau 0 des Punktes B41 an das Tor des Transistors Q40 anzuschalten, überwiegt diese letztere Sperrwirkung jeden Leckeffekt am Transistor QT8 und hält das Flip-Flop bis hinunter zu sehr niedrigen Taktimpuls-Frequenzen, d.h, bis hinunter zu Gleichstrom, stabil.

Beim Auftreten der zweiten Hälfte des Taktzyklus wird der nun in der ersten Speicherstufe 21 gespeicherte Zustand

- 25 .-

009844/1560

auf die zweite Speicherstufe 22 mittels des Transistors QT10 übertragen, der jetzt AN ist (Figur 6) und den auf dem Niveau 0 liegenden Punkt B46 mit dem Tor des Transistors Q47 verbindet, um somit den Zustand der zweiten Speicherstufe umzukehrenc

Gleichzeitig verbindet der nun AN-geschaltete Transistor QT8 den auf 1 liegenden Punkt B45 mit dem Tor dss Transistors Q40, um diesen AN-zuschalten und den Zustand der logischen Torstxife 20 umzukehren,, Die soeben beschriebenen logischen Niveaus der Punkte B lassen sich in der folgenden Tabelle zusammenfassen:

340 B41 B45 B4-6 B47 B48

Anfänglich 1 0 0 10 1

Nach der ersten Hälfte

des	Taktimpulses	1	0	1	0	0	1
Nach des	der zweiten Hälfte Taktimpulses	0	1	1	0	1	0

Der Endzustand ist somit eine vollständige Umkehr vom Anfangszustand, und der nächste Taktsyklus bewirkt wieder eine vollständige Umkehr. Nach η + 1 vollständigen Taktzyklen ist somit der Zustand des Flip-Flop-Ausgangs (Punkt B47 oder B48) stets umgekehrt gegenüber dem Zustand nach η vollständigen Zyklen, was die Bedingung des Modus (d) ist.

- 26 -

BAD ORIGINAL

009844/1560

TTm zu zeigen, daß auch die anderen Modi erfüllt werden, sei J-K-O angenommen. Der Transistor Q42 ist dann stets AUS, so daß der Punkt B40 stets auf 1 und der Punkt B41 stets auf 0 liegt. Hat dieser Zustand die Ausgangspunkte B47 und B48 erreicht, so entspricht die Situation der letzten Zeile der obigen Tabelle mit der Ausnahme, daß die Punkte B40 und B41 nicht umgekehrt worden sind, sondern auf 1 bsw. O geblieben sind. Die folgenden Taktimpulse verändern den Zustand nicht, so daß der Zustand, des FXip-FXop-Ausgangs nach η + 1 Zyklen stets der gleiche ist wie nach η Zyklen, was die Bedingung des Modus (a) ist.

Für den Modus (b) wird J ~ 1 und K=O gesetzt und als ArfsE.g,3Eitstand angenommen, daß der Punkt B40 auf 0 und der Punkt 341 auf 1 liegt. Die Transistoren Q40 und Q42 sind ΑΉ und die transistoren Q41, Q43 und Q44 sind AUS. Der erste Halbzyklus des Taktimpuises (Figur 6a) verbindet den auf 0 liegenden Punkt B45 mit dem Tor des Transistors Q40, schaltet diesen AUS und bringt den Punkt B40 auf ". Diese Betätigung schaltet den Transistor Q41 AN: da jedoch die beiden Transistoren Q43 und Q44 AUS sind, bleibt der Punkt B41 a,uf 1. Die zweite Taktzyklushälfte verbindet den Punkt B41 mit dem Tor des Transistors Q40 und schaltet diesen AK_? so daß der Punkt B40 auf 0 zurückkehrt. Der Punkt B41 bleibt jedoch auf 1, und dieser

-" 27 -

003844/1560 _eAÜ

Zustand wird auf die erste und auf die zweite Speicherstufe übertragen, so daß die Punkte B45 und B47 stets auf 0 und die Punkte B46 und B48 stets auf 1 bleiben. Verwendet man den Punkt B48 als Ausgang, so ist dieser nach η -f Zyklen stets 1, was den Modus (b) erfüllt.

Hinsichtlich des Modus (c), bei dem J=O und K = 1 ist, befindet sich der Transistor Q42 stets im AUS-Zustand, so daß der Punkt B40 stets auf 1 und der Punkt B41 stets auf liegt. Dieser Zustand wird auf die erste und auf die zweite Speicherstiaf© übertragen, so daß die Punkte'B45 und B47 stets 1 und die Punkte B46 und B48 stets 0 bleiben. Ver- * wendet man wiederum den Punkt B48 als Ausgang» so ist dieser nach η ^Jt 1 Zyklen stets 0 und erfüllt somit den. Modus

Seta- und Löseheingänge gemäß Figur 6

Die Schaltung nach Figur 6 weist auch eine Setz-Eingangsklemme 30 und eine Löseh-Eingangsklemme 31 auf.; diese Klemmen sind mit den Toren der Transistoren Q50 bzw. Q51 verbunden, deren Stromelektroden mit denen der Transistoren Q45 bzw» Q46 der Stufe 21 parallelgeschaltet sind. Ein Eingangssignal an einer der Klemmen 30, 31 überwiegt das von der vorhergehenden Stufe 20 empfangene Eingangssignal; jedoch wird die resultierende Einstellung der Stufe 21

- 28 -

BAD ORIGINAL

unabhängig davon, in welchem Sinn sie vorgenommen werden soll, erst dann an die Ausgangsstufe 22 weitergegeben, wenn der nächste Taktimpuls den Übertragungs-Transistor AN-=schaltet„

Man sieht also, daß die Stufen 20 und 21 im wesentlichen die gleiche Funktion wie die Stufen S¹ und M¹ in Figur 3 erfüllen, während die dritte Stufe 22 gewährleistet, daß eine Umschaltung am Ausgang stets mit einem Taktimpuls zusammenfällt, selbst wenn zwischen den Taktimpulsen ein oder LÖsohimpuls empfangen werden sollte.

Struktur-Betrachtungen für die Schaltung nach Figur 6 bezüglich der Gesamttorfläche

Wendet man die oben entwickelten Überlegungen im Hinblick auf die Gesamttorfläche bei Figur 6 an, so findet man, daß insgesamt 7 Lasttransistoren QR40, QR41, QR45, QR46, QR47, QR48 und QR13 sowie insgesamt 6 Übertragungs-Transistoren QT5 bis QT10 vorhanden sind. Dies ergibt insgesamt 13 Tran sistoren mit verhältnismäßig großem Widerstand, von denen jeder eine Torflächeneinheit erfordert. Fünf Inverter-Transistoren, nämlich Q45 bis Q48 und Q13fSind nicht mit anderen InTerter-Transistoren in Serie geschaltet, was eine Torflächensumme von 5Z ergibt. Fünf Inverter-Transistoren, nämlich Q40 bis Q44, sind miteinander in Serie geschaltet

- 29 -

009844/1560

1S45613

und brauchen daher 2Z Torflächen, was eine Summe von iOZ ausmachte Die Gesamttorflache für die ganze Schaltung beträgt somit 15Z + 13 oder 148 Flächeneinheiten, so daß der Vergleich mit den von der Schaltung nach S¹IgUr 1 bei Funktionsfähigkeit in allen Modi benötigten 239 Flächeneinheiten sowie mit den unter den gleichen Bedingungen von der Schaltung nach Figur 2 benötig-ten 194 Flächeneinheiten zugunsten der Schaltung nach Figur 6 ausfällt.

Grundsätzliche unterschiede zwischen den erfindun^sgemäßen Schaltungen (Figuren 3_..und_.. 6)__j.md denjenigen nach dem Stand der Technik (Figuren 1 und *?)

Es dürfte in breiter Form aufgezeigt worden sain? daß die Schaltungen nach.. Figur. .3. .und_v6 in Anbetracht der treinninderten Gesamttorfläche gegenüfeei" denjenigen nach dem Stand der Technik einen signifikanten Vorteil aufweisen,' und daß dieser Vorteil zu Verbesserungen äei" Herstellung führt.

Im folgenden sollen diejenigen Sc'ialtungseigenschaften erforscht werden, auf denen diese reduzierte Gesamttorfläahe beruht. Selbstverständlich stammt sie hauptsächlich daher, daß seriengeschaltete Inverter-Transistoren (mit niedrigem Widerstand) vermieden oder in geringer· Anzahl vorhanden sind. In Figur 3 sind Serienschaltungen von Inverter-Transistoren gänslich vermieden, während sie in Figur 6 nur auf ein Mini-

_ 30 ·-

BAD ORIGHMAL

009844/1560

mum beschränkt sind. Jedoch ist in Figur 6 jede Serienschaltung von 3 Inverter-Transistcren in einer Kette und dieser Verbindungstyp ist für die Schaltungen nach Figur 1 und 2 bei Betriebsbereitschaft in allen Modi typisch - vollständig umgangen«,

Der grundsätzliche Schaltungsunterschied» der ein Vermeiden von Ketten zweier Xnverter-Transistoren bei Schaltungen ausschließlich für den Modus (d) bzw. von Ketten dreier Inverter-Transistoren bei Schaltungen für alle Modi ermöglicht, "beruht auf dem Konzept_f dass/eine der querverbindenden Rückkopplungen jeder Flip-FIop-Anor&nimg über einen von fen i'akt impuls an aus gesteuerten Übertragungs=Tran=· ■slete.-? geführt und nicht direkt hergestellt ist_? wie dies be:, der, Schaltungen nach Figur l und 2 der Fall ist, die deshalb die zusätzlichen seriengeschalteten Transistoren su Steuerswecken benötigen. Im Gegensatz zu Figur 1 und 2, wo di« Punkte B1, 32, B6 und E? direkt mit dem Tor des jeweils entgegengesetzten Inverter-Transistors verbunden sind, sind in Figur 3 und 6 beispielsweise die Punkt® B34, B36, 341, B46 und B48 an das Tor des entgegengesetzten Transistors nur über die jeweiligen Übertragungs-Transistoren QS4, QT3, QT5, QT6 und QT9 angeschlossen, die von den Taktimpulsen gesteuert werden.

- 31 -

0Q98U/15SQ _β/φ

Verschiedene gusätzliche Gesichtspunkte

Bei der praktischen Herstellung kann die Schaltung nach Figur 6 gweckmäßigerweise um eine an die Ausgangspunkte B47, B48 angeschlossene Treiberstufe vermehrt sein, um die Ausgangsleistung der Schaltung zu erhöhen. Da eine solche Anordnung an sich konventionell ist, wurde sie in den Schaltbildern weggelassen.

Ferner können Dioden Bi Ms D5 (Figur 6) eingebaut sein, die dl© Singangstore dar Transistoren Q42, Q43₅ Qi3, Q50 und Q5^ mit Masse verbinden, um die dünne Tor-Oxydschicht dieser Transistoren gegen Beschädigung auf Grund einer sich an ihren Metalltoren aufbauenden hohen elektrostatische» Spannung sau schützen, .Diese Dioden bestehen aus P<=dlffundisrten Inseln von minimaler Fläahenausdehnung auf der N-Grundschicht und werden während des gleichen F-Diffusionsschrittes vjie die Transistor-Stromelektroden gebildet, so daß kein eigener-Verfahrensschritt erforderlich ist. Selbstvex'ständlieh können bei e'ntspreö'aender Vorsseichenümkehr der angelegten Spannungen auch !!»Einlagerungen in einer Grundschic lit des P-Typs verwendet werden.

Patentansprüche

- 32 -

0098U/1560

Claims (1)

1. Patentanspruch©

   /I/ Integrierte Schaltung aus MOS-Transistoren des Verstärkungstyps mit zwei zusammengeschalteten Flip-Flop-Stufen zur Erzielung einer J-K-Funktion, dadurch gekennzeichnet, daß jede Stufe (S', M«/20,21) ein Paar von Seriensohaltungen (35₉ 36, 33, 34/40, 41, 45? 46) zur Aufnahme von binären logischen Niveaus umfaßt, daß jede Serienschaltung einen ersten als Inverter wirkenden MOS-Transistor (Q) des Verstärkungstyps sov/ie einen mit diesem in Serie geschalteten zweiten al a Last wirkenden MOS-Transistor (QR) des Verstärkungstyps enthälfe, wobei der Widerstand des zweiten Transistors größer ist als der des ersten Transistors, daß ferner in jeder Stufe ein erster gemeinsamer Punkt Q335, B33/B4O, B45) zwischen den Transistoren einer ersten Serienschaltung direkt mit dem Tor des Inverter-Transistors (Q36, Q34/Q41, Q46) der anderen Serienschaltung in der gleichen Stufe verbunden ist, daß ©in zweiter gemeinsamer Punkt (B36, B41) zwischen den Transistoren der anderen Serienschaltung der ersten Stufe über einen als erster Übertragungs-Transistor (QT3/QT5) wirkenden MOS-Transistor des Verstärkungstyps an das Tor des Inverter-Transistors (Q35/Q4O) der ersten Serienschaltung

   - 33 *·

   008844/1660

   der ersten Stufe angeschlossen ist, daß ein zweiter ge= meinsamer Punkt (B34/B36) zwischen den Transistoren der anderen Serienschaltung der anderen Stufe über einen als zweiter Übertragungs-Transistoi* (QT4/QT6) wirkenden MOS-Transistor des Verstärkungstyps an das Tor des Inverter-Transistors (Q33/Q45) der ersten Serienschaltung der anderen Stufe angeschlossen ist, und daß eine Einrichtung (C, 13) vorgesehen ist, die den Toren der Übertragungs-Transistoren Taktimpulse zuführt.

   2ο Schaltung nach Anspruch 1_? dadurch gekenn zeich η e t, daß die Stufen (S', M^f72O, "21) miteinander ver» toundeii sind, wobei der zweite gemeinsame Punkt (B36/B41) der ersten Stufe über einen als dritter Übertrag-angs=- Transistor (QT1/QT?) wirkenden MOS-Transistor des Verstärkungstyps an das Tor des Inverter-Transistors (Q33/ Q45) der ersten Serienschaltung der anderen Stufe angeschlossen ist und wobei der erste gemeinsame Punkt (B33/ B45) der anderen Stufe über einen als vierter Übertragungs-Transistor (QT2/QT8) wirkenden MOS-Transistor des Verstärkungstyps mit dem Tor des Inverter-Transistors (Q35/Q4O)- der ersten Serienschaltung der ersten Stufe in Verbindung steht und daß die Taktimpuls-Einrichtung (G, 13) eine Phase eines sweiphasigen Taktimpulsss gleichzeitig den ex'sten und dritten Übertragungs-Tran-

   - 34 -

   009844/1560 «D

   sistaren (QT3, QT1/QT5, QT?) und die andere Phase dieses Taktimpulses gleichzeitig den zweiten und vierten Übertragungs-Transistoren (QT4, QT2/QT6, QT8) zuführt.

   3ο Schaltung nach Anspruch 2, gekennzeichnet durch swei weitere MOS-Transistoren (Q42, Q43) des Verstärkungstyps, die jeweils mit dem Inverter-Transistor (Q4O, Q41) der betreffenden Serienschaltung der einen Stui'-'i in Serie liegen, wobei die Tore dieser weiteren DrauBistcTiin jeweils an Klemmen aur Aufnahme von J- und λ-Εir.gattgsSignalen angeschlossen sind.

   •i-o -"■»rjsgräe.'-tö Schaltung aus MOS-Transistor en des Verstär-■c V₄T, Ui-^p s, g e k e η η zeichnet durch drei mit« ?irin.r.d-'X':· ve^cu,udene Ilip-Flip-Stufen (20, 21, 22) aur .Sj'^^i-lung dar r=K-Fmilction mit jeweils einem Paar von Se.7it-a--3cbalt«ngen (40, 41; 45, 46; 47, 48} zur Auf nah-■?e ·>:η T-xTiSx'zn logischen Niveaus, wobei jede der Serien-3OhS.! tung'isEL einen als Inverter v/irkenden ersten MOS- Tra^fttVuOV (Q) äes Vorstärkungstyps sowie einen mit 'Jem Inverter-Transistor in Reihe liegenden als Last ■.'irkenden zweiten MOS-Transistor (QR) des Verstärkungs- ;yps umfaßt, dessen Widerstandswert höher ist als der <les ersten Transistors, wobei ferner der gemeinsame Punkt (B40, B45, B4T) zwischen den Transistoren einer ersten Serianschaltung jeder Stufe direkt mit dem Tor

   - 35 — "

   0Q98U/1560 _ßAo

   des Inverter-Transistors (Q41, Q46, Q48) der anderen Serienschaltung in der gleichen Stufe verbunden ist, wobei ferner der gemeinsame Punkt (B41, B46, B48) zwischen den Transistoren der anderen Serienschaltung jeder Stufe über einen als Rüekkopplungs-Übertragungs-Transistor (QT5, QT6, QT9) wirkenden MOS-Transistor des Verstärkungstyps an das Tor des Inverter-= Transistors (Q40, Q45, Q47) der ersten Serienschaltung in der gleichen Stufe angeschlossen ist, wobei ferner die einzel-- nen Stufen dadurch miteinander Yerbunden sind, daß" ein vierter als Übertragungs-Transistor (QT?) wirkender MOS-Transistor des Ve.rstärkiingstyps einen geraeinsamen Punkt (3341) zwischen den Transistoren der anderen Serienschaltung der ersten Stufe mit dem Tor des Inverter-Transistors " (Q45) der ersten Serienschaltung der zweiten Stufe verbindet, daß ein fünfter als Übertragungs-Transistor (QTIO) wirkender MOS-Transistor des Verstärkung^- typs einen gemeinsamen Punkt (B46) zwischen den Transistoren der arideren Seriensc'ialtung der zweiten Stufe mit dem Tor des Inserter-Transistors (Q47) der ersten Seriensohaltung der dritten Stufe verbindet und daß ein seefester als Übertragungs-Transistor (QTS) wirkender MOS--TransiiStox' des Verstärkungstyps einen gemeinsamen Punkt (B45) zwischen, den Tranaistoren der ersten Serien-= schaltximg der sweiten Stufe mit dem T©r das Inverter-Tran.s5.ait:?rs (Q40) der ersten Serienschaltung in der

   OO9844/I|60ν

   ^ ■■■■·-■" ' « BAD ORIGINAL

   ersten. Stufe verbindet, wobei schließlich eine Einrichtung (C, 13) zum Anlegen von Taktimpulsen an die Tore der Übertragungs-Transistoren vorgesehen ist, um eine Übertragung abwechselnd über die Rückkopplungs-Übertragungs-Transistoren (QT5, QT9) der ersten und dritten Stufe sowie den vierten Transistor (QT?) unter gleichzeitiger Sperrung der übrigen Übertragungs-Transistoren bzw. über den Rückkopplungs-Ülbertragungs=>Transistor (QT6) der zweiten Stufe sowie über die fünften und sechsten Transistoren (QT1O, QT8) unter gleichzeitiger Sperrung der übrigen Übertragungstransistoren herzuetellen_o

   Schaltung nach Anspruch 4, gekennzeichnet durch zwei weitere MOS-Transistoren (Q50, Q51) des-Verstärkungstyps, die.jeweils mit einem der Inverter-Transistoren (Q45, Q46) der zweiten Stufe parallelgeschalfcet sind, wobei Setz- und Lösch-Eingangsklemmen (30, 31) jeweils an die Tore dieser weiteren Transistoren angeschlossen sind.

   6. Schaltung nach Anspruch 4 oder 5, gekennzeichnet durch zwei zusätzliche MOS-Transistoren (Q42, Q43) des Verstärkungstyps, die jeweils mit den Inverter-Transistoren (Q40, Q41) einer der Serienschaltungen der ersten Stufe in Serie liegen und deren Tore jeweils an Klemmen zur Aufnahme von J- und K-Eingangssignalen angeschlossen sind.

   . - 37 -

   0 Q9&4k / 1 580 BAO original

   Leerseife