CN102412297A - 基于衬底偏压技术的硅基功率器件结构 - Google Patents

Abstract

本发明属于半导体功率器件技术领域。基于衬底偏压技术的硅基功率器件是通过导电类型相反的复合衬底结构形成反向偏置的PN结，衬底电场调制体内电场分布，降低纵向电场峰值，而且使器件纵向由常规功率器件的承担全部阻断电压变为仅承担阻断电压的一部分，二者使得器件耐压提高，改善功率器件在导通电阻和击穿电压间的折中关系。利用本发明提供的硅基衬底偏压技术，可灵活结合多种表面终端技术设计器件结构。利用本发明可制作各类性能优良高耐压器件，例如横向双扩散场效应晶体管、PN二极管和横向绝缘栅双极型功率晶体管等功率器件。

Description

基于衬底偏压技术的硅基功率器件结构

技术领域

基于衬底偏压技术的硅基功率器件结构，属于半导体功率器件技术领域，它特别涉及硅基功率器件耐压技术领域。

背景技术

一个理想的功率器件，应当具有理想的静态和动态特性，在截止状态时能承受高电压；在导通状态时具有大电流和很低的压降。横向器件电极都在芯片的表面，易于通过内部连接实现与低压信号电路集成，驱动电路简单。LDMOS(lateral double diffused MOS)作为一种常用的横向功率器件，具有抗二次击穿的热稳定性、不易发生电流局部集中、开关速度快和频率特性好等优点。

典型的常规n型LDMOS的结构如图1所示，由源电极1，n⁺源区2，栅氧化层3，n型有源半导体层4，n⁺漏区5，漏电极6，p型沟道区7，p型衬底半导体层8组成。器件的阻断电压主要由有源半导体层和衬底半导体层承担，有源半导体层越厚，击穿电压越高，但是随之而来的是功率器件与低压电路的隔离越困难，不仅工艺实施难度大，而且器件制造成本高。参考文献如：Ludikhuize A W.Performance and innovative trends in RESURF technology.Proceeding of solid-state device research conference，2001：35-44；或Imam.M，Quddus.M，Adams.J，et al.Efficacy of Charge Sharing in Reshaping the Surface Electric Field in High-VoltageLateral RESURF Devices.IEEE Transactions electron devices，2004，51(1)：141-148。

为了提高功率器件导通电阻和击穿电压间的折中关系，研究人员提出一系列新技术和结构，例如D-RESURF(double reduced surface field)技术、VLD(Variation in lateral doping)技术、场板技术、场限环技术和Superjunction结构等。以上技术和结构主要是针对提高器件的横向击穿电压，通过优化表面电场分布，从而达到提高功率器件开关特性的目的。

随着半导体制造技术的发展，功率集成电路要求集成度越来越高，器件横向特征尺寸的缩小，使得纵向尺寸也相应减小，因此薄有源半导体层功率器件的设计就成为功率集成电路技术的关键。功率器件的击穿电压由横向击穿电压和纵向击穿电压中的较小者决定，薄有源半导体层功率器件纵向击穿电压主要由衬底来承担，降低衬底掺杂浓度可以提高击穿电压。由于半导体工艺技术的限制，器件设计者提出了一些结构进一步改善功率器件的耐压特性。发明专利：罗小蓉，李肇基，张波.专利号200610020531.2，2006，如图2所示，在常规硅基功率器件有源层4和衬底层8之间加入埋介质层9和埋介质层10，介质层的临界击穿电场高于硅材料的临界击穿电场。其机理是利用埋介质层的低k特性提高埋层纵向电场强度，改变常规的SiO₂埋层的电场为Si层电场的3倍的关系；利用变k埋层界面处的高界面电场调制有源半导体层的电场，改善表面电场分布，二者均使功率器件的耐压提高。同时，埋层的低介电常数使有源半导体层-衬底层间的电容降低，提高器件的开关速度。衬底和有源层间的电学隔离以及介质层低的热导率会产生严重的自热效应，器件的工作环境受到限制。文献：Ramakrishna T，Shaym H，Sanakara N.Realizing high breakdown voltage in partial SOI technology.Solid-State Electronics，2004，48：1655-1660.如图3所示，在常规LDMOS中加入部分SiO₂埋介质层9，但没有使有源半导体层4和衬底层8完全隔离，在沟道区下面有一个开窗口。器件导通时产生的热量可以通过该开窗口由衬底向外散发，具有较好的热特性。有源半导体层4为变化掺杂浓度分布，掺杂浓度从源端到漏端依次增加。部分SiO₂埋介质层有利于缓解SOI(silicon on insulator)功率器件的自热效应，有源半导体层4的变化掺杂浓度分布可以改善器件表面电场分布，研制了600V-1200V的高压功率器件。以上是在硅基器件中插入不同材料的介质层，利用介质层的独特电学特性从而提高器件的纵向击穿电压，但是器件制造工艺难度大、成本高，安全工作区受到限制。文献Cheng J B，Zhang B，Li Z J.Anovel 1200V LDMOS withfloating buried layer in substrate.IEEE Electron Device Letters，2008，29(6)：645-647.如图4所示，在p型衬底层8中嵌入n型埋层9，n型埋层9可以扩展衬底耗尽层厚度，使得纵向耐压由两个pn结承担，击穿电压高达1332V，较常规LDMOS提高近80％。

衬底偏压(背栅)技术是SOI结构特有的、可显著提高击穿电压的一种技术，文献Qiao M，Zhang B，Li Z J.Analysis of back-gate effect on breakdown behaviour of over 600V SOI LDMOStransistors.Electronics Letters，2007，43(22)：1231-1233，如图5，常规SOI器件中，在p型衬底层8背面制作衬底电极9。当衬底加正电压时，衬底电场的调制作用使有源半导体层4的体内电场重新分布，漏极电场降低，源极电场增加。当衬底电压为330V时，器件的击穿电压为1020V，较常规LDMOS增加47.8％。

迄今为止，基于衬底偏压技术的功率器件结构无一例外采用SOI基结构，利用埋介质层的绝缘特性阻断半导体有源层和衬底层的电流通路，通过衬底电场对体内电场的调制作用，改善耐压特性。但SOI基功率器件不可避免的带来制造工艺难度大、成本高、安全工作区小和可靠性低的问题，基于衬底偏压技术的硅基功率器件结构尚未见报道。在硅基器件中采用衬底偏压技术可以避免上述SOI基器件结构的缺点，通过在硅基功率器件中衬底形成一个pn结，利用反向偏置pn结的阻断特性为基于衬底偏压技术提高硅基器件的耐压提供一条新的思路。

发明内容

本发明的目的在于提出基于衬底偏压技术的硅基功率器件结构，当硅基功率器件衬底电极施加偏置电压，通过衬底电场调制体内电场分布，不但降低纵向电场峰值，而且使器件纵向由常规功率器件承担全部阻断电压变为仅承担阻断电压的一部分，二者使得器件耐压提高，显著改善功率器件在导通电阻和击穿电压间的折中关系。

本发明的详细技术方案如下：

基于衬底偏压技术的埋层硅基功率器件结构，称为SB B-LDMOS，如图6所示，包括由源电极1，n⁺源区2，栅氧化层3，n型有源层4，n⁺漏区5，漏电极6，p型沟道区7，p型外延层8，衬底电极9，p型埋层10，n型衬底11，栅电极12，衬底电极区13。器件的漂移区由有源层4和埋层10组成。外延层8一侧与有源层4相连，另一侧与衬底层11相连；有源层4位于外延层8的上方，衬底电极区13与衬底层11相连。

在沟道区下方形成p型埋层10，p型埋层10与沟道区7、外延层8和有源层4相连；埋层10的电荷类型与沟道区7的电荷类型相同，与外延层8的电荷类型相同，与有源层4的电荷类型相反。

需要说明的是：

(1)衬底层11、外延层8和有源层4之间相邻层的杂质电荷类型相反，当衬底层11掺杂为n型时，外延层8掺杂为p型，有源层4为n型；当衬底层11掺杂为p型时，外延层8掺杂为n型，有源层4为p型。

(2)当器件处于阻断状态时，衬底电极9上所加的偏置电压应保证衬底层11和外延层8所构成的pn结处于反偏状态，当衬底层11为n型时，衬底电极电压相对地为正电压；当衬底层11为p型时，衬底电极电压相对地为负电压。

(3)衬底层11可采用低掺杂衬底，在衬底层背面离子注入形成衬底电极区13，在衬底电极区上制作衬底电极9；衬底层11也可采用高掺杂衬底，如图7所示，可直接在衬底层11背面制作衬底电极9。

(4)本发明提出的基于衬底偏压技术的硅基功率器件结构，主要是用来改善器件的纵向击穿特性，可以结合功率器件表面终端技术形成多种器件结构，这样的终端技术包括：场限环技术、场板技术、RESURF技术、double RESURF技术、横向变掺杂技术、和Superjunction结构等。

本发明的工作原理：

下面以一种典型的基于衬底偏压技术的埋层硅基功率器件结构为例，对上述基于衬底偏压技术的硅基功率器件的工作机理进行详细的说明。

图6是基于衬底偏压技术的埋层硅基功率器件结构示意图。它和常规的硅基LDMOS的区别在于衬底是由n型衬底层11和p型外延层8组层的复合结构衬底，在沟道下方有埋层10。图10是SB B-LDMOS器件的等势线分布图。图11是常规LDMOS的等势线分布图。与常规LDMOS相比可以看出，SB B-LDMOS器件衬底加反向偏置电压后，漏极密集的等势线有很大一部分分配到源端的低场区，纵向电压由常规LDMOS的漏端一个pn结单独承担变为SB B-LDMOS器件的源端和漏端两个pn结分担，漏端体内高电场降低，纵向耗尽区宽度显著增大加。数值结果由半导体数值仿真器MEDICI计算得到。

图12是功率器件表面电场分布。SB B-LDMOS器件在p型埋层电荷产生的附加电场的作用下漂移区中部出现一个新的较高电场峰值，在整个漂移区长度内，电场变化较平缓、均匀，其结果是导致更高的击穿电压。常规LDMOS整个漂移区的电场分布是严重非均匀的，呈“U”形分布，其中V_d是漏极偏压。

图13是功率器件漏端纵向电场分布。SB B-LDMOS硅基功率器件漏端纵向电场，在衬底层和外延层间反偏pn结处出现新的电场峰，新电场峰降低了体内漏端处的纵向电场，虽然SB B-LDMOS的漏极电压为735V，但是其漏端纵向最高电场与漏极电压为345V的常规LDMOS相同，SB B-LDMOS器件耐压显著提高。

图14是功率器件源端纵向电场分布。SB B-LDMOS硅基功率器件源端纵向电场，在衬底层和外延层间反偏pn结处出现一个强度几乎与源端表面相同的新的电场峰。从电场包围的面积可以看出，SB B-LDMOS源端纵向承担的电压远远高于常规LDMOS。图10至图14说明：相比常规LDMOS的漏端纵向一个pn结承担，SB B-LDMOS的漏端纵向电压由源端和漏端两个pn结分担，耐压特性获得显著改善。

图15为器件的击穿电压和导通电阻与漂移区浓度的关系。在保持较小导通电阻下，常规LDMOS最大击穿电压仅为370V，SB B-LDMOS最大击穿电压为760V，增大105％，其中N_d是有源层掺杂浓度。说明了SB B-LDMOS器件很大程度缓解了器件在击穿电压和导通电阻间的矛盾。

图8是基于衬底偏压技术的D-RESURF硅基功率器件结构，在有源层4中部形成表面离子注入区10，表面离子注入区10的电荷类型与有源层4电荷类型相反；表面离子注入区位于有源层上表面，与有源层相连。这种结构可以改善表面电场分布，同时增加优化的漂移区掺杂浓度，降低导通电阻。

图9基于衬底偏压技术的横向变掺杂硅基功率器件结构，有源半导体层4从源区到漏区由n₁，n₂，……，n_n构成，掺杂浓度从源区到漏区线性增大。这种结构可以在很大程度上改善器件的耐压特性。

基于衬底偏压技术的硅基功率器件结构也可以用于制作其他类型的功率器件结构，包括横向双扩散场效应晶体管，横向绝缘栅双极型功率晶体管(图16)，PN二极管(图17)、横向晶闸管等常见功率器件结构。

综上所述，本发明提出的基于衬底偏压技术的硅基功率器件，通过在常规器件的基础上，由外延层和衬底层形成pn结。当衬底加偏置电压，使衬底pn结反偏，衬底电场对体内电场调制，使漏端纵向电场显著降低，纵向电压由常规LDMOS的一个pn承担变为本发明结构的两个pn结分担，器件的阻断特性获得显著改善。随着衬底偏压的加大，衬底电场的调制作用增强，击穿电压进一步增大。本发明主要是针对器件的纵向击穿特性，可以结合表面终端技术改善功率器件在击穿电压和导通电阻间的折中关系。表面终端技术可以是埋层技术、场板技术、double RESURF技术和横向变掺杂技术等。

附图说明

图1是常规n型LDMOS的结构示意图。其中：源电极1，n⁺源区2，栅氧化层3，n型有源层4，n⁺漏区5，漏电极6，p型沟道区7，p型衬底8。

图2是变k埋层SOI高压器件结构示意图。其中：源电极1，n⁺源区2，栅氧化层3，n型有源层4，n⁺漏区5，漏电极6，p型沟道区7，p型衬底8，埋介质层9(介电常数k₁)，埋介质层10(介电常数k₂)。

图3是变掺杂部分SOI高压器件结构示意图。其中：源电极1，n⁺源区2，栅氧化层3，n型有源层4(从源极到漏极分为3个区，掺杂浓度依次为n₁，n₂和n₃)，n⁺漏区5，漏电极6，p型沟道区7，p型衬底层8，部分埋二氧化硅层9。

图4是具有埋层的硅基高压器件结构示意图。其中：源电极1，n⁺源区2，栅氧化层3，n型有源层4，n⁺漏区5，漏电极6，p型沟道区7，p型衬底层8，n型埋层9。

图5是具有背栅效应的SOI高压器件结构示意图。其中：源电极1，n⁺源区2，栅氧化层3，n型有源层4，n⁺漏区5，漏电极6，p型沟道区7，p型衬底层8，背栅电极9，埋二氧化硅层10。

图6是基于衬底偏压技术的埋层硅基功率器件结构示意图。其中：源电极1，n⁺源区2，栅氧化层3，n型有源层4，n⁺漏区5，漏电极6，p型沟道区7，p型外延层8，衬底电极9，p型埋层10，n型衬底11，栅电极12，衬底电极区13。

图7是基于衬底偏压技术的简单埋层硅基功率器件结构示意图。其中：源电极1，n⁺源区2，栅氧化层3，n型有源层4，n⁺漏区5，漏电极6，p型沟道区7，p型外延层8，衬底电极9，p型埋层10，n⁺型衬底11，栅电极12。

图8是基于衬底偏压技术的D-RESURF硅基功率器件结构示意图。其中：源电极1，n⁺源区2，栅氧化层3，n型有源层4，n⁺漏区5，漏电极6，p型沟道区7，p型外延层8，衬底电极9，表面注入p型区10，n型衬底11，栅电极12，衬底电极区13。

图9是基于衬底偏压技术的变掺杂硅基功率器件结构示意图。其中：源电极1，n⁺源区2，栅氧化层3，n型有源层4(从源到漏分为n个区，掺杂浓度依次为n₁，……n_i，……，n_n)，n⁺漏区5，漏电极6，p型沟道区7，p型外延层8，衬底电极9，衬底电极区10，n型衬底11，栅电极12。

图10是SB B-LDMOS等势线分布图。图10至图14的仿真参数相同，仿真参数为，SBB-LDMOS：有源层4掺杂浓度和厚度分别为6×10¹⁵cm^-3和2um，p型外延层8掺杂浓度和厚度分别为5×10¹⁴cm^-3和30um，衬底9电压530V，n型衬底11掺杂浓度5×10¹⁴cm^-3，击穿电压为735V；常规LDMOS：击穿电压为345V，有源层4掺杂浓度和厚度分别为4.5×10¹⁵cm^-3和2um，p型衬底掺杂浓度5×10¹⁴cm^-3。

图11是常规LDMOS器件等势线分布图。

图12是功率器件表面电场分布图。

图13是功率器件漏端纵向电场分布图。

图14是功率器件源端纵向电场分布图。

图15是功率器件击穿电压和导通电阻与漂移区浓度的关系。仿真参数为，SB B-LDMOS：有源层4掺杂浓度和厚度分别为5×10¹⁵cm^-3和2um，p型外延层8掺杂浓度和厚度分别为3×10¹⁴cm^-3和50um，衬底电压770V，n型衬底11掺杂浓度3×10¹⁴cm^-3，击穿电压为760V；常规LDMOS：击穿电压为370V，有源层掺杂浓度和厚度分别为3.5×10¹⁵cm^-3和2um，p型衬底掺杂浓度3×10¹⁴cm^-3。

图16是基于衬底偏压技术的横向绝缘栅双极型功率晶体管。其中：阴极1，n⁺阴极区2，栅氧化层3，n型有源层4，p⁺阳极区5，阳极6，p型沟道区7，p型外延层8，衬底电极9，p型埋层10，n型衬底11，栅电极12，衬底电极区13，n型缓冲层14。

图17是基于衬底偏压技术的PN二极管。其中：阳极1，n⁺阳极区2，p型外延层3，n型有源层4，n⁺阴极区5，阴极6，n⁺型衬底层7，衬底电极8。

具体实施方式

采用本发明的基于衬底偏压技术的硅基功率器件结构，可以得到性能优良的高击穿电压和低导通损耗的功率器件，尤其可以实现600V-1200V的高压硅基功率器件。根据本发明提供的基于衬底偏压技术的硅基高压器件结构，包括基于衬底偏压技术的埋层硅基功率器件结构(图6和图7)、基于衬底偏压技术的的D-RESURF硅基功率器件结构(图8)和基于衬底偏压技术的变掺杂硅基功率器件结构(图9)。基于衬底偏压技术的硅基器件结构可以结合表面终端技术形成多种器件结构，这些终端技术和结构为场限环技术、场板技术、RESURF技术、doubleRESURF技术、横向变掺杂技术、和Superjunction结构等。

采用本发明的基于衬底偏压技术的硅基功率器件结构可以用于制作性能优良的各类新结构功率器件，包括横向双扩散场效应晶体管，横向绝缘栅双极型功率晶体管(图16)，PN二极管(图17)、横向晶闸管等常见功率器件。

基于衬底偏压技术的硅基功率器件结构，器件的整体材料包括有源层、电极区、外延层，埋层和衬底层等，可以是硅，碳化硅，砷化镓或者锗硅，其导电类型可以是n型或p型。

Claims (9)

1.基于衬底偏压技术的硅基功率器件结构，包括有源层(4)，外延层(8)，衬底电极(9)和衬底层(11)，其特征是，所述外延层(8)一侧与有源层(4)相连，另一侧与衬底层(11)相连；有源层(4)位于外延层(8)的上方，衬底电极区(13)与衬底层(11)相连。

2.根据权利要求1所述的基于衬底偏压技术的硅基功率器件结构，其特征是，衬底层(11)可采用低掺杂衬底，在衬底层背面离子注入形成衬底电极区(13)，在衬底电极区(13)上制作金属电极(9)；衬底层也可采用高掺杂衬底，可直接在衬底背面制作金属电极。

3.根据权利要求1或2所述的基于衬底偏压技术的硅基功率器件结构，其特征是，衬底层(11)、外延层(8)和有源层(4)之间相邻层的杂质电荷类型相反，当衬底层(11)掺杂为n型时，外延层(8)掺杂为p型，有源层(4)为n型；当衬底层(11)掺杂为p型时，外延层(8)掺杂为n型，有源层(4)为p型。

4.根据权利要求1或2所述的基于衬底偏压技术的硅基功率器件结构，其特征是，衬底电极(9)上所加的偏置电压应保证衬底层(11)和外延层(8)所构成的pn结处于反偏状态，当衬底层(11)为n型时，衬底电压相对地为正电压；当衬底层(11)为p型时，衬底电压相对地为负电压。

5.根据权利要求1或2所述的基于衬底偏压技术的埋层硅基功率器件结构，其特征是，在沟道区下方形成p型埋层(10)，p型埋层(10)与沟道区(7)、外延层(8)和有源层(4)相连；p型埋层(10)的电荷类型与沟道区(7)的电荷类型相同，与外延层(8)的电荷类型相同，与有源层(4)的电荷类型相反。

6.根据权利要求1或2所述的基于衬底偏压技术的D-RESURF硅基功率器件结构，其特征是，在有源层(4)中部形成表面离子注入区(10)，表面离子注入区(10)的电荷类型与有源层(4)电荷类型相反；表面离子注入区(10)位于有源层(4)上表面，与有源层(4)相连。

7.根据权利要求1或2所述的基于衬底偏压技术的硅基功率器件结构，可以结合功率器件表面终端技术形成多种器件结构，这样的终端技术包括：场限环技术、场板技术、RESURF技术、double RESURF技术、横向变掺杂技术和Superjunction结构等。

8.根据权利要求1或2所述的基于衬底偏压技术的硅基功率器件结构，包括通常功率器件的所有结构组成部分，其特征是，它还具有这样的器件包括：横向双扩散场效应晶体管、横向绝缘栅双极型功率晶体管、PN二极管和横向晶闸管等常见功率器件。

9.根据权利要求1或2所述的基于衬底偏压技术的硅基功率器件结构，其特征是，器件的整体材料包括有源层、电极区、外延层，埋层和衬底层等，可以是硅，碳化硅，砷化镓或者锗硅，其导电类型可以是n型或p型。

Images