CN109801958B - 一种碳化硅沟槽肖特基二极管器件及其制备方法 - Google Patents
一种碳化硅沟槽肖特基二极管器件及其制备方法 Download PDFInfo
- Publication number
- CN109801958B CN109801958B CN201910051976.4A CN201910051976A CN109801958B CN 109801958 B CN109801958 B CN 109801958B CN 201910051976 A CN201910051976 A CN 201910051976A CN 109801958 B CN109801958 B CN 109801958B
- Authority
- CN
- China
- Prior art keywords
- layer
- type region
- type
- sic epitaxial
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 83
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 83
- 238000002360 preparation method Methods 0.000 title description 9
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 37
- 238000005468 ion implantation Methods 0.000 description 27
- 238000001259 photo etching Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 8
- 238000011049 filling Methods 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical group C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种碳化硅沟槽肖特基二极管器件，由下至上包括：阴极电极、衬底层、N型SiC外延层、沟槽、介质层、导电层及阳极电极，复数个的沟槽位于N型SiC外延层的顶部，介质层和导电层依次填充在沟槽内，还包括P型区，该P型区嵌入于部分沟槽之间并位于N型SiC外延层与阳极电极的连接处。本发明既可以提高器件的正向导通电流密度，又可以提高浪涌能力。
Description
技术领域
本发明属于半导体器件制作工艺，特别涉及一种碳化硅沟槽肖特基二极管器件及其制备方法。
背景技术
碳化硅（SiC）由于具有高禁带宽度、高热导率、高临界击穿电场强度、高电子迁移率等一系列优异的材料性能，满足了未来电力电子器件在高温、高频、大功率以及抗恶劣环境等方面的要求，其产业化进程备受瞩目。自从2001年开始商业化以来，SiC肖特基二极管在市场上已经得到了广泛应用，多家厂商的SiC肖特基二极管已经更新迭代了多次。
现阶段，市场上主流的SiC肖特二极管结构为JBS/MPS结构，如图1所示，这种结构通过离子注入的方式在N型SiC外延层表面引入规律性的P型区。通过调制P型区的间距，使得器件在反向工作时，由PN结来屏蔽肖特基表面的电场强度，从而降低反向漏电流。然而，由于P+区域为正向工作时为不导电区域，加上PN结自然耗尽层的存在，会极大的升高了器件的导通电阻，降低器件的正向特性。
为了降低P+区域引入的自然耗尽层的影响，传统的硅基肖特基二极管一般采用沟槽栅肖特基二极管（TMBS）结构，如图2所示。这种器件反向工作时可以通过沟槽深度与间距的调节控制降低器件的反向漏电流，而正向工作时，由于具有不具备P+耗尽层的影响，正向导通电流密度具有明显高于传统JBS/MPS结构。
然而，在实际电路工作过程中，由于存在一系列的干扰及震荡冲击，浪涌性能被视为碳化硅肖特基二极管的一项重要特性。为了提升抗浪涌特性，传统的SiC JBS/MPS结构。当器件受到浪涌电流冲击时，可以通过PiN开启引入电导调制效应来抗浪涌电流的作用。而对于TMBS结构，由于没有P型注入区不能通过电导调制效应提高抗浪涌电流能力。
因此，本发明人对此做进一步研究，研发出一种具有抗浪涌电流能力的碳化硅沟槽肖特基二极管器件及其制备方法，本案由此产生。
发明内容
本发明的目的在于克服现有技术之不足，提供一种碳化硅沟槽肖特基二极管器件及其制备方法，既可以提高器件的正向导通电流密度，又可以提高浪涌能力。
本发明解决其技术问题所采用的技术方案是：
一种碳化硅沟槽肖特基二极管器件，由下至上包括：阴极电极、衬底层、N型SiC外延层、沟槽、介质层、导电层及阳极电极，复数个的沟槽位于N型SiC外延层的顶部，介质层和导电层依次填充在沟槽内，还包括P型区，该P型区嵌入于部分沟槽之间并位于N型SiC外延层与阳极电极的连接处。
优选的，P型区呈规律性阵列嵌入。
优选的，P型区的上边界突出于沟槽之上并与阳极电极相连，下边界位于沟槽顶部或之上。
优选的，介质层从P型区的下边界向上延伸至P型区的侧边界。
优选的，P型区位于N型SiC外延层内，并且P型区的上边界与阳极电极相连。
优选的，P型区的上边界突出于沟槽之上并与阳极电极相连，P型区的下边界位于N型SiC外延层内。
优选的，嵌入P型区的沟槽间距与未嵌入P型区的沟槽间距相同或不同。
优选的，P型区掺杂元素为B、Al或B/Al共掺杂形成，P型区的掺杂浓度范围为1E14cm-3至5E21cm-3。
优选的，P型区的形成方式为离子注入或外延生长。
优选的，介质层的材料为SiO2、Al2O3、AlN、SiN中的一种或几种的组合，导电层的材料为金属、金属硅化物、多晶硅中的一种或几种的组合。
优选的，多晶硅的掺杂可以为N型、P型或本征。
一种碳化硅沟槽肖特基二极管器件的制备方法，包括以下步骤：N型SiC外延层层叠在衬底层上→形成P型区→形成沟槽→形成介质层和导电层→形成阴极电极和阳极电极。
具体的，包括以下步骤：
步骤一，将N型SiC外延层层叠在衬底层上；
步骤二，形成P型区：在N型SiC外延层上生长离子注入掩膜层，光刻后刻蚀离子注入掩膜层形成离子注入区窗口，离子注入形成P型区，去除离子注入掩膜区后高温激活注入离子；
步骤三，形成沟槽：生长刻蚀掩膜层，光刻后在掩膜层上开设复数个沟槽刻蚀窗口，刻蚀掩膜层，刻蚀N型SiC外延层形成沟槽，去除刻蚀掩膜层；
步骤四，形成介质层和导电层：在沟槽底部和侧壁生长一层介质层，在介质层上生长导电层，导电层填满沟槽；
步骤五，形成阳极电极和阴极电极：在衬底的底部生长欧姆接触金属形成阴极电极；N型SiC外延层的顶部生长肖特基金属形成阳极电极。
一种碳化硅沟槽肖特基二极管器件的制备方法，包括以下步骤：N型SiC外延层层叠在衬底层上→形成沟槽→形成P型区→形成介质层和导电层→形成阴极电极和阳极电极。
具体的，包括以下步骤：
步骤一，将N型SiC外延层层叠在衬底层上；
步骤二，形成沟槽：生长刻蚀掩膜层，光刻后在掩膜层上开设复数个沟槽刻蚀窗口，刻蚀掩膜层，刻蚀N型SiC外延层形成沟槽，去除刻蚀掩膜层；
步骤三，形成P型区：在N型SiC外延层上生长离子注入掩膜层，光刻后刻蚀离子注入掩膜层形成离子注入区窗口，离子注入形成P型区，去除离子注入掩膜区后高温激活注入离子；
步骤四，形成介质层和导电层：在沟槽底部和侧壁生长一层介质层，在介质层上生长导电层，导电层填满沟槽；
步骤五，形成阳极电极和阴极电极：在衬底的底部生长欧姆接触金属形成阴极电极；N型SiC外延层的顶部生长肖特基金属形成阳极电极。
一种碳化硅沟槽肖特基二极管器件的制备方法，包括以下步骤：N型SiC外延层层叠在衬底层上→外延生长P型层→形成P型区→形成沟槽→形成介质层和导电层→形成阴极电极和阳极电极。
一种碳化硅沟槽肖特基二极管器件的制备方法，包括以下步骤：
步骤一，将N型SiC外延层层叠在衬底层上；
步骤二，外延生长P型层：通过外延生长将P型层层叠生长在N型SiC外延层上；
步骤三，形成P型区：光刻后刻蚀SiC至N型SiC外延层上，形成P型区；
步骤四，形成沟槽：生长刻蚀掩膜层，光刻后在掩膜层上开设复数个沟槽刻蚀窗口，刻蚀掩膜层，刻蚀N型SiC外延层形成沟槽，去除刻蚀掩膜层；
步骤五，形成介质层和导电层：在沟槽底部和侧壁生长一层介质层，在介质层上生长导电层，导电层填满沟槽；
步骤六，形成阳极电极和阴极电极：在衬底的底部生长欧姆接触金属形成阴极电极；N型SiC外延层的顶部生长肖特基金属形成阳极电极。
本发明的有益效果是：
1．相比于传统的沟槽肖特基二极管结构，通过引入P型区，形成PN结二极管结构，当器件正向工作受到浪涌电流冲击时，可以通过P结的开启，降低正向压降，从而使得器件具有更高的抗浪涌电流能力，从而可以满足电路系统使用的要求；
2. 相比于传统的JBS/MPS结构，由于沟槽结构对于肖特基结与PN结的隔离屏蔽作用，降低了PN结自然耗尽层对于器件正向特性的影响，使得器件具有了更低比导通电阻；并且嵌入的PN结二极管更容易开启，使得器件具有更高的抗浪涌电流能力。
附图说明
图1是现有JBS/MPS的剖面结构示意图；
图2是现有沟槽肖特基二极管的剖面结构示意图；
图3是本发明实施例一的剖面结构示意图；
图4是本发明实施例二的剖面结构示意图；
图5是本发明实施例三的剖面结构示意图；
图6是本发明实施例四的剖面结构示意图；
图7是本发明实施例五的剖面结构示意图；
图8是本发明实施例六的剖面结构示意图。
标号说明
阴极电极1 衬底层2 N型SiC外延层3 沟槽4
顶部41 底部42 侧壁43 介质层5
导电层6 阳极电极7 P型区8 上边界81
下边界82 侧边界83 沟槽底部P型区9 内部P型区10。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。本发明所揭示的是一种碳化硅沟槽肖特基二极管器件，由下至上包括：阴极电极1、衬底层2、N型SiC外延层3、沟槽4、介质层5、导电层6及阳极电极7，复数个的沟槽4位于N型SiC外延层3的顶部，介质层5和导电层6依次填充在沟槽4内，还包括P型区8，该P型区8嵌入于部分沟槽4之间，位于N型SiC外延层3与阳极电极7的连接处，在垂直方向上该P型区8与N型SiC外延层3形成PN结二极管结构。本发明是通过在部分沟槽4之间嵌入一个P型区8，使得器件具有更高的抗浪涌电流能力，从而可以满足电路系统使用的要求。
优选的，P型区8呈规律性阵列嵌入，在本实施例中，是每间隔两个沟槽4形成一个P型区8，当然也可以根据需要进行设计，例如，可以每间隔三个沟槽4或者四个沟槽4或者更多，还可以间隔两个沟槽4形成一个P型区8后再间隔三个沟槽4形成一个P型区8，P型区8呈规律性阵列嵌入即可，规律性阵列嵌入方式不限，在此不予赘述。
优选的，嵌入P型区8的沟槽4间距与未嵌入P型区8的沟槽4间距相同或不同，在本实施例中，沟槽4间距是指相邻两个沟槽4之间的距离。这样就可以根据实际情况调节肖特基接触区域，从而优化器件结构结构设计，使得器件具有更低正向比导通电阻。
优选的，P型区8掺杂元素为B、Al或B/Al共掺杂形成，P型区8的掺杂浓度范围为1E14cm-3至5E21cm-3。这样可以根据实际情况调节P型区8的掺杂，从而使得PN结二极管的性能达到最佳状态。
优选的，P型区8的形成方式为离子注入或外延生长。
优选的，P型区8的俯视形状为方形、圆形、六边形或八边形。
优选的，还包括缓冲层，缓冲层位于衬底层2和N型SiC外延层3之间，使得此结构适用于不同的器件。
优选的，介质层的材料为SiO2、Al2O3、AlN、SiN中的一种或几种的组合。
优选的，导电层的材料为金属、金属硅化物、多晶硅中的一种或几种的组合。
优选的，多晶硅的掺杂可以为N型、P型或本征。调节多晶硅的掺杂可以改变导电层的功函数，从而调节MOS结构的夹断性能。
实施例一：
如图3所示，一种碳化硅沟槽肖特基二极管器件，由下至上包括：阴极电极1、衬底层2、N型SiC外延层3、沟槽4、介质层5、导电层6及阳极电极7，复数个的沟槽4位于N型SiC外延层3的顶部，介质层5和导电层6依次填充在沟槽4内，还包括P型区8，该P型区8嵌入于部分沟槽4之间，位于N型SiC外延层3与阳极电极7的连接处，P型区8位于N型SiC外延层3内，并且P型区8的上边界81与阳极电极7相连，P型区8的侧边界83与沟槽4侧壁43相接壤，该侧边界83为与沟槽4侧壁43平行的边界。
本实施例由以下方法制备，包括如下步骤：
步骤一，将N型SiC外延层3层叠在衬底层2上；
步骤二，形成P型区8：在N型SiC外延层3上生长离子注入掩膜层，光刻后刻蚀离子注入掩膜层形成离子注入区窗口，离子注入形成P型区8，去除离子注入掩膜区后高温激活注入离子；
步骤三，形成沟槽4：生长刻蚀掩膜层，光刻后在掩膜层上开设复数个沟槽刻蚀窗口，刻蚀掩膜层，刻蚀N型SiC外延层3形成沟槽4，去除刻蚀掩膜层；
步骤四，形成介质层5和导电层6：在沟槽4底部42和侧壁43生长一层介质层5，在介质层5上生长导电层6，导电层6填满沟槽4；
步骤五，形成阳极电极7和阴极电极1：在衬底2的底部生长欧姆接触金属形成阴极电极1；N型SiC外延层3的顶部生长肖特基金属形成阳极电极7。
实施例二：
如图4所示，P型区8的上边界81突出于沟槽4之上并与阳极电极7相连，下边界82位于沟槽4顶部41或之上。这种结构可以使得P型区8直接由外延生长形成，避免了离子注入与激活工艺形成的材料损伤，同时也简化了工艺。
在本发明的另一实施例中，介质层5从P型区8的下边界82向上延伸至P型区的侧边界，可以延伸至P型区8的上边界81，可以不延伸至P型区8的上边界81，根据实际需求设置。这样可以避免阳极电极7与N型SiC外延层3相连，防止P型区8与N型SiC外延层3短路造成正向工作时PN结不能开启。
本实施例由以下方法制备，包括如下步骤：
步骤一，将N型SiC外延层3层叠在衬底层2上；
步骤二，外延生长P型层：通过外延生长将P型层层叠生长在N型SiC外延层3上；
步骤三，形成P型区8：光刻后刻蚀SiC至N型SiC外延层3上，形成P型区8；
步骤四，形成沟槽4：生长刻蚀掩膜层，光刻后在掩膜层上开设复数个沟槽4刻蚀窗口，刻蚀掩膜层，刻蚀N型SiC外延层3形成沟槽4，去除刻蚀掩膜层；
步骤五，形成介质层5和导电层6：在沟槽4底部42和侧壁43生长一层介质层5，在介质层5上生长导电层6，导电层6填满沟槽4；
步骤六，形成阳极电极7和阴极电极1：在衬底2的底部生长欧姆接触金属形成阴极电极1；N型SiC外延层3的顶部生长肖特基金属形成阳极电极7。
实施例三：
如图5所示，与实施例一的不同点在于：P型区8的侧边界83与沟槽4侧壁43不接壤。而其制备方法相同。
实施例四：
如图6所示，在本发明的另一实施例中，P型区8的上边界81突出于沟槽4之上并与阳极电极7相连，P型区8的下边界82位于N型SiC外延层3内。
实施例五：
如图7所示，与实施例一的不同点在于：在沟槽4的底部42形成沟槽底部P型区9。该沟槽底部P型区9可以起到屏蔽作用，降低沟槽4底部42的电场强度，防止器件反向工作时介质层5的破坏性击穿。
实施例六：
如图8所示，与实施例一的不同点在于：在N型SiC外延层的内部形成内部P型区10。该内部P型区10即可以起到屏蔽作用，降低沟槽4底部42的电场强度，防止器件反向工作时介质层5的破坏性击穿；也可以与N型SiC外延层3工作作用，形成超级结结构，降低器件的比导通电阻。
本实施例由以下方法制备，包括如下步骤：
步骤一，将N型SiC外延层3层叠在衬底层2上；
步骤二，形成内部P型区10：生长离子注入掩膜层，光刻后刻蚀离子注入掩膜层，离子注入，形成内部P型区10；
步骤三，二次外延生长：在N型外延层3上进行继续进行外延生长，增加N型SiC外延层3的厚度，同时激活步骤二中注入的离子；
步骤四，形成沟槽4：生长刻蚀掩膜层，光刻后在掩膜层上开设复数个沟槽刻蚀窗口，刻蚀掩膜层，刻蚀N型SiC外延层3形成沟槽4，去除刻蚀掩膜层；
步骤五，形成P型区8：在N型SiC外延层3上生长离子注入掩膜层，光刻后刻蚀离子注入掩膜层形成离子注入区窗口，离子注入形成P型区8，去除离子注入掩膜区后高温激活注入离子；
步骤六，形成介质层5和导电层6：在沟槽4底部42和侧壁43生长一层介质层5，在介质层5上生长导电层6，导电层6填满沟槽4；
步骤七，形成阳极电极7和阴极电极1：在衬底2的底部生长欧姆接触金属形成阴极电极1；N型SiC外延层3的顶部生长肖特基金属形成阳极电极7。
上述实施例仅用来进一步说明本发明的一种碳化硅沟槽肖特基二极管器件及其制备方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (7)
1.一种碳化硅沟槽肖特基二极管器件，由下至上包括：阴极电极、衬底层、N型SiC外延层、沟槽、介质层、导电层及阳极电极，复数个的沟槽位于N型SiC外延层的顶部，介质层和导电层依次填充在沟槽内，其特征在于：还包括P型区和内部P型区，该P型区嵌入于部分沟槽之间并位于N型SiC外延层与阳极电极的连接处，P型区的上边界突出于沟槽之上并与阳极电极相连，下边界位于沟槽顶部或之上，P型区的形成方式为外延生长；在N型SiC外延层的内部形成内部P型区。
2.根据权利要求1所述的一种碳化硅沟槽肖特基二极管器件，其特征在于：P型区呈规律性阵列嵌入。
3.根据权利要求1所述的一种碳化硅沟槽肖特基二极管器件，其特征在于：介质层从P型区的下边界向上延伸至P型区的侧边界。
4.根据权利要求1所述的一种碳化硅沟槽肖特基二极管器件，其特征在于：嵌入P型区的沟槽间距与未嵌入P型区的沟槽间距相同或不同。
5.根据权利要求1所述的一种碳化硅沟槽肖特基二极管器件，其特征在于：P型区掺杂元素为B、Al或B/Al共掺杂形成，P型区的掺杂浓度范围为1E14cm-3至5E21cm-3。
6.根据权利要求1所述的一种碳化硅沟槽肖特基二极管器件，其特征在于：介质层的材料为SiO2、Al2O3、AlN、SiN中的一种或几种的组合，导电层的材料为金属、金属硅化物、多晶硅中的一种或几种的组合。
7.根据权利要求6所述的一种碳化硅沟槽肖特基二极管器件，其特征在于：多晶硅的掺杂可以为N型、P型或本征。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910051976.4A CN109801958B (zh) | 2019-01-21 | 2019-01-21 | 一种碳化硅沟槽肖特基二极管器件及其制备方法 |
| PCT/CN2020/070138 WO2020151475A1 (zh) | 2019-01-21 | 2020-01-02 | 一种碳化硅沟槽肖特基二极管器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910051976.4A CN109801958B (zh) | 2019-01-21 | 2019-01-21 | 一种碳化硅沟槽肖特基二极管器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109801958A CN109801958A (zh) | 2019-05-24 |
| CN109801958B true CN109801958B (zh) | 2020-09-15 |
Family
ID=66559904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910051976.4A Active CN109801958B (zh) | 2019-01-21 | 2019-01-21 | 一种碳化硅沟槽肖特基二极管器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109801958B (zh) |
| WO (1) | WO2020151475A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109801958B (zh) * | 2019-01-21 | 2020-09-15 | 厦门市三安集成电路有限公司 | 一种碳化硅沟槽肖特基二极管器件及其制备方法 |
| CN111799336B (zh) * | 2020-07-27 | 2021-09-24 | 西安电子科技大学 | 一种SiC MPS二极管器件及其制备方法 |
| CN113851525A (zh) * | 2021-09-18 | 2021-12-28 | 中山大学 | 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法 |
| CN115312591B (zh) * | 2022-10-10 | 2022-12-23 | 深圳市威兆半导体股份有限公司 | 一种快恢复二极管及其制备方法 |
| CN116598343A (zh) * | 2023-07-18 | 2023-08-15 | 深圳平创半导体有限公司 | 沟槽型碳化硅二极管器件结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204011440U (zh) * | 2013-09-24 | 2014-12-10 | 半导体元件工业有限责任公司 | 肖特基器件 |
| CN107256886A (zh) * | 2017-07-12 | 2017-10-17 | 付妮娜 | 沟槽式肖特基二极管及其制作方法 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
| CN108336152A (zh) * | 2018-03-20 | 2018-07-27 | 重庆大学 | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117739B2 (en) * | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| CN102354704B (zh) * | 2011-11-04 | 2014-03-05 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管制造方法 |
| US9263598B2 (en) * | 2014-02-14 | 2016-02-16 | Semiconductor Components Industries, Llc | Schottky device and method of manufacture |
| CN103928532B (zh) * | 2014-04-21 | 2017-06-06 | 西安电子科技大学 | 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法 |
| US9876011B2 (en) * | 2015-11-20 | 2018-01-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR20170075289A (ko) * | 2015-12-23 | 2017-07-03 | 서강대학교산학협력단 | 트렌치 필링을 이용한 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조 |
| CN205900554U (zh) * | 2016-08-12 | 2017-01-18 | 淄博汉林半导体有限公司 | 一种具备高正向浪涌能力的沟槽式肖特基芯片 |
| CN206332033U (zh) * | 2016-10-11 | 2017-07-14 | 扬州扬杰电子科技股份有限公司 | 优化表面电场的沟槽式势垒肖特基结构 |
| CN108281491B (zh) * | 2017-12-28 | 2021-04-16 | 厦门市三安集成电路有限公司 | 一种具有台阶结构的碳化硅功率器件及其制备方法 |
| CN108565295A (zh) * | 2018-02-12 | 2018-09-21 | 泰科天润半导体科技（北京）有限公司 | 一种碳化硅肖特基二极管及其制备方法 |
| CN109801958B (zh) * | 2019-01-21 | 2020-09-15 | 厦门市三安集成电路有限公司 | 一种碳化硅沟槽肖特基二极管器件及其制备方法 |
-
2019
- 2019-01-21 CN CN201910051976.4A patent/CN109801958B/zh active Active
-
2020
- 2020-01-02 WO PCT/CN2020/070138 patent/WO2020151475A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204011440U (zh) * | 2013-09-24 | 2014-12-10 | 半导体元件工业有限责任公司 | 肖特基器件 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
| CN107256886A (zh) * | 2017-07-12 | 2017-10-17 | 付妮娜 | 沟槽式肖特基二极管及其制作方法 |
| CN108336152A (zh) * | 2018-03-20 | 2018-07-27 | 重庆大学 | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109801958A (zh) | 2019-05-24 |
| WO2020151475A1 (zh) | 2020-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109801958B (zh) | 一种碳化硅沟槽肖特基二极管器件及其制备方法 | |
| CN107256864B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN110544723B (zh) | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN107275406A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN107256884B (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN108231866B (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN208608203U (zh) | 一种高浪涌电流能力碳化硅二极管 | |
| CN206697480U (zh) | 一种p型多晶硅沟槽结构的肖特基二极管 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN213905364U (zh) | 沟槽功率半导体器件 | |
| CN108735823A (zh) | 一种二极管及其制作方法 | |
| CN210325811U (zh) | 一种碳化硅异质结二极管功率器件 | |
| CN110061049B (zh) | 一种低功耗屏蔽栅型半导体功率器件及其制备方法 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| CN209626228U (zh) | 一种削减光罩层数的半导体功率器件 | |
| CN106158943A (zh) | N沟碳化硅静电感应晶闸管及其制造方法 | |
| CN206210802U (zh) | 一种碳化硅静电感应器件 | |
| CN206349369U (zh) | 一种碳化硅晶闸管 | |
| CN109713046A (zh) | 一种沟槽肖特基二极管及其制造方法 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230329 Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province Patentee after: Hunan San'an Semiconductor Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |
|
| TR01 | Transfer of patent right |