CN116525438A - 基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法 - Google Patents

基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法 Download PDF

Info

Publication number
CN116525438A
CN116525438A CN202310541776.3A CN202310541776A CN116525438A CN 116525438 A CN116525438 A CN 116525438A CN 202310541776 A CN202310541776 A CN 202310541776A CN 116525438 A CN116525438 A CN 116525438A
Authority
CN
China
Prior art keywords
alscn
algan
passivation
barrier layer
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310541776.3A
Other languages
English (en)
Inventor
杨凌
周立坤
芦浩
邓龙格
张濛
侯斌
武玫
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202310541776.3A priority Critical patent/CN116525438A/zh
Publication of CN116525438A publication Critical patent/CN116525438A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于AlScN钝化的AlGaN‑GaN HEMTs器件及制作方法，包括：外延生长由下到上叠层的衬底层、GaN缓冲层、AlGaN势垒层；在AlGaN势垒层上沉积AlScN钝化层；利用过曝光光刻方式在AlScN钝化层形成比源电极和漏电极区域略大的开孔区域，并刻蚀开孔区域的AlScN钝化层直至AlGaN势垒层；在AlGaN势垒层上的源电极和漏电极图形区域蒸发欧姆金属并退火形成欧姆接触，得到源、漏电极；在AlScN钝化层上刻蚀形成栅槽，在栅槽两侧的AlScN钝化层上光刻出栅电极区域，在栅槽内和栅电极区域蒸发栅金属形成T型栅电极。本发明进一步提高了AlGaN/GaN HEMTs器件性能。

Description

基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法
技术领域
本发明属于微电子技术领域，具体涉及一种基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法。
背景技术
随着科技水平的提高，现有的第一、二代半导体材料已经无法满足更高频率、更高功率电子器件的需求，而基于氮化物半导体材料的电子器件则可满足这一要求，大大提高了器件性能，使得以GaN为代表的第三代半导体材料在微波毫米波器件制造中有了广泛的应用。GaN具有高击穿场强、高电子漂移速度以及通过AlGaN/GaN异质结结构能够在异质结界面形成高浓度的二维电子气(2-DEG)等特性，基于GaN基高电子迁移率晶体管(HighElectronMobilityTransistor，简称HEMT)能够应用于手机SoC、5G毫米波基站系统、卫星通讯等场景。特别是现在热门的5G毫米波乃至6G、太赫兹等高频应用领域，需要优化目前器件的频率特性。
然而，由于GaN HEMT器件表面晶体生长是一个重复的周期过程，在生长中止时，器件表面会存在悬挂键和缺陷，这种悬挂键和缺陷被称为表面态。这些表面态会俘获捕获由栅极注入的电子并在表面产生一层电荷，耗尽栅极和漏极之间的高场区域的沟道，从而引起电流崩塌效应，导致在射频操作中，表面电子不能完全调制通道电荷，进而降低器件的输出功率，极大的影响器件的击穿电压。为了抑制电流崩塌效应，最大程度的发挥GaN HEMT器件的功率及射频能力，国内外研究人员经过大量研究，最终得到了表面钝化层的方法。表面钝化是在器件表面生长一层或多层晶格常数和AlGaN接近的多晶薄膜，如SiN、SiO2、AlN等。钝化层可以覆盖器件表面，通过连续的结晶层来减小势垒层表面态密度，提高器件的击穿电压以及输出功率；并且能防止制备和使用过程中水、氧气高温等外来因素对器件的损害，以提高器件的寿命和稳定性。目前的解决方法是采用不同的沉积方式制备钝化层，比如：2000年Bruce M.Green等人采用未掺杂的AlGaN势垒层和等离子体增强化学的气相沉积(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)设备生长Si3N4钝化层等措施，在未掺杂的蓝宝石衬底上生长了栅长为0.5μm的AlGaN/GaN HEMT器件，其在4GHz时饱和功率密度从1.0W/mm增加到2.0W/mm，并增加了25％的击穿电压；2012年Sen Huang等人先进行原位远程等离子体预处理，再通过等离子增强原子层沉积(Plasma Enhanced AtomicLayer Deposition，简称PEALD)设备生长AlN薄膜，作为AlGaN/GaN HEMTs器件的钝化层；在高漏极偏置条件下，ALD-AlN钝化的AlGaN/GaN HEMTs实现了明显的电流坍塌抑制和动态电阻降低。
但是，上述现有技术，仍存在以下问题：
(1)、现有制作工艺精度要求高，SiNx薄膜的质量对钝化效率影响非常大，必须精确地校准和监测硅与氮比；
(2)、由于PECVD以及PEALD的生长模式，会对AlGaN势垒层的表面造成plasma损伤，使得器件关态漏电提升，击穿降低，器件特性退化；
(3)、SiNx与AlN薄膜的晶格常数与AlGaN有一定差异，会对AlGaN势垒层造成不良应力，从而降低二维电子气(2DEG)面密度，进而影响器件的开态性能；
(4)、普遍使用“先退火再钝化”的工艺方案，不能在退火过程中对AlGaN势垒层的表面进行保护。
以上存在的问题，使得现有AlGaN/GaN HEMTs器件的性能无法进一步提高。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明实施例提供了一种基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，包括：
外延生长异质结材料；所述异质结材料包括由下到上叠层设置的衬底层、GaN缓冲层、AlGaN势垒层；
在所述AlGaN势垒层上沉积AlScN钝化层；
利用过曝光光刻方式在所述AlScN钝化层的两端区域形成比源电极和漏电极区域略大的开孔区域，并刻蚀所述开孔区域的所述AlScN钝化层直至所述AlGaN势垒层；
在所述AlGaN势垒层上光刻出所述源电极和漏电极图形区域，在所述源电极和漏电极图形区域蒸发欧姆金属并退火形成欧姆接触，得到源电极和漏电极；
在所述AlScN钝化层的中间区域刻蚀形成栅槽，并在所述栅槽两侧的AlScN钝化层上光刻出栅电极区域，在所述栅槽内和所述栅电极区域蒸发肖特基栅金属形成T型栅电极。
在本发明的一个实施例中，在所述AlGaN势垒层上沉积AlScN钝化层，包括：
采用磁控溅射设备在所述AlGaN势垒层上沉积AlScN钝化层。
在本发明的一个实施例中，采用磁控溅射设备在所述AlGaN势垒层上沉积AlScN钝化层，包括：
采用磁控溅射设备在所述AlGaN势垒层上生长厚度为20nm～120nm的AlScN薄膜。
在本发明的一个实施例中，采用磁控溅射设备在所述AlGaN势垒层上生长厚度为20nm～120nm的AlScN薄膜的工艺过程，包括：
将溅射反应仓真空度抽至1×10-6Torr，并将所述异质结材料加热至目标温度；
向所述溅射反应仓通入纯氩气，对Al靶进行预溅射，溅射功率为DC90W～110W，溅射时长为5min～10min，去除Al靶表面的杂质；
停止Al靶预溅射，对Sc靶进行预溅射，溅射功率为RF65W～85W，溅射时长为5min～10min，去除Sc靶表面的杂质；
向所述溅射反应仓通入1:1.5～1:3的氩氮混合气体，同时对Al靶和Sc靶进行预溅射，溅射功率为DC100W、RF75W，溅射时长为5min～10min，使得所述溅射反应仓内Al靶和Sc靶的电压和电流达到稳定状态；
在上述稳定状态下，在所述AlGaN势垒层上生长厚度为20nm～120nm的AlScN薄膜，反应时间为25min～30min。
在本发明的一个实施例中，利用过曝光光刻方式在所述AlScN钝化层的两端区域形成比源电极和漏电极区域略大的开孔区域，包括：
在所述AlScN钝化层上光刻源电极和漏电极区域；
在所述源电极和漏电极区域旋涂光刻胶；
通过控制曝光时间的方式以增加源电极和漏电极区域的光刻胶形成开孔区域。
在本发明的一个实施例中，所述曝光时间为500ms～1s。
在本发明的一个实施例中，在所述源电极和漏电极图形区域蒸发欧姆金属并退火形成欧姆接触，得到源电极和漏电极，包括：
将电子束蒸发台的反应腔室真空度抽至2×10-6Torr；
在所述源电极和漏电极图形区域蒸发由下到上依次由Ti、Al、Ni和Au四层金属组成的欧姆金属；
在快速退火炉中，对所述欧姆金属进行退火处理，以使所述源电极和漏电极区域的欧姆金属下沉至所述AlGaN势垒层形成欧姆接触，得到源电极和漏电极。
在本发明的一个实施例中，对所述欧姆金属进行退火处理的工艺过程，包括：
向快速退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为860℃，进行60s的高温退火。
在本发明的一个实施例中，在所述栅槽内和所述栅电极区域蒸发肖特基栅金属形成T型栅电极，包括：
将电子束蒸发台的反应腔室真空度抽至2×10-6Torr；
在所述栅槽内和所述栅电极区域蒸发由下到上依次由Ni、Au两层金属组成的肖特基栅金属。
第二方面，本发明实施例提供了一种基于AlScN钝化的AlGaN-GaN HEMTs器件，该器件通过上述任一所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法制作得到。
本发明的有益效果：
本发明提出的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，是一种基于AlScN钝化的新型制作方法，具体地：外延生长异质结材料；异质结材料包括由下到上叠层设置的衬底层、GaN缓冲层、AlGaN势垒层；在AlGaN势垒层上沉积AlScN钝化层；利用过曝光光刻方式在AlScN钝化层的两端区域形成比源电极和漏电极区域略大的开孔区域，并刻蚀开孔区域的AlScN钝化层直至AlGaN势垒层；在AlGaN势垒层上光刻出源电极和漏电极图形区域，在源电极和漏电极图形区域蒸发欧姆金属并退火形成欧姆接触，得到源电极和漏电极；在AlScN钝化层的中间区域刻蚀形成栅槽，并在栅槽两侧的AlScN钝化层上光刻出栅电极区域，在栅槽内和栅电极区域蒸发肖特基栅金属形成T型栅电极。可见，本发明实施例利用AlScN具有优良的物理化学性质且介电常数大、带隙宽、与AlGaN的晶格失配小、AlScN/AlGaN界面的界面态密度低的优势，实现AlGaN势垒层表面的钝化，显著地减小了AlGaN势垒层的晶格失配度，以及在工艺过程中保护AlGaN势垒层表面的基础上，抑制了电流崩塌效，提升了击穿电压，进一步提高了AlGaN/GaN HEMTs器件的性能；且在制作工艺中，通过过曝光光刻方式加大开孔图形，可以实现“先钝化后退火”工艺方案，在防止退火过程中对AlGaN势垒层提供保护的同时解决了同类型工艺方案中出现的金属外溢现象，更进一步提高了AlGaN/GaN HEMTs器件的性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法的流程示意图；
图2(a)～图2(g)是本发明实施例提供的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作过程对应的结构示意图；
图3是本发明实施例提供的基于AlScN钝化的AlGaN-GaN HEMTs器件的结构示意图。
附图标记说明：
1-衬底层；2-GaN缓冲层；3-AlGaN势垒层；4-AlScN钝化层；5-光刻胶；6-源电极；7-漏电极；8-T型栅电极。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
为了进一步提高AlGaN/GaN HEMTs器件的性能，本发明实施例提供了一种基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法。
第一方面，本发明实施例提供了一种基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，包括：
S10、外延生长异质结材料；异质结材料包括由下到上叠层设置的衬底层1、GaN缓冲层2、AlGaN势垒层3。
利用金属有机物化学气相淀积(Metal-OrganicChemicalVaporDeposition，简称MOCVD)工艺由下到上依次外延生长衬底层1、GaN缓冲层2、AlGaN势垒层3形成异质结材料如图2(a)所示；或直接采用现有由下到上叠层设置的衬底层1、GaN缓冲层2、AlGaN势垒层3的异质结材料如图2(a)所示。
对应，S10更为详细的工艺过程包括：
对外延生长或是现有的异质结材料进行材料表面清洗，去除材料储存中引入的有机、无机玷污以及表面氧化物，具体地：首先将样片(异质结材料)放置在丙酮中超声2min，然后在60℃水浴加热的正胶剥离液中加热10min，随后将样片依次放入丙酮和异丙醇中各超声3min，再利用去离子水清洗掉残留的丙酮、乙醇后，用HF(HF：H2O＝1：5)清洗样片30s，最后用去离子水清洗干净并用超纯氮气吹干。
S20、在AlGaN势垒层3上沉积AlScN钝化层4。
传统更多的是利用SiNx薄膜做钝化层，但SiNx的质量对钝化效率影响非常大，必须精确地校准和监测硅与氮比；同时，工艺制作过程中，更多的是利用PECVD生长模式在AlGaN势垒层3上生长SiNx薄膜，或利用PEALD生长模式在AlGaN势垒层3上生长AlN薄膜，而PECVD或PEALD生长模式会对AlGaN势垒层3表面造成plasma损伤，使得器件关态漏电提升，击穿降低，器件特性退化。经发明人研究发现，AlScN具有优良的物理化学性质且介电常数大、带隙宽、与AlGaN的晶格失配小、AlScN/AlGaN界面的界面态密度低，适用于AlGaN势垒层3的表面钝化，因此本发明实施例如图2(b)所示在AlGaN势垒层3上沉积AlScN钝化层4实现表面钝化。
进一步地，众所周知，磁控溅射工艺相较于PECVD或PEALD等传统钝化层生长技术而言，不会对AlGaN势垒层3表面造成plasma损伤，且生长成本低，能够满足工业上大面积批量生产需。但是因为目前尚没有任何将AlScN作为钝化层的先列，即使磁控溅射工艺是一种比较常规的工艺手段，在这样的先列中依然需要发明人对磁控溅射工艺参数进行摸索。本发明实施例在提出将AlScN作为钝化层基础上，还提供了在AlGaN势垒层3上沉积AlScN钝化层4的可实现工艺方案，包括：采用磁控溅射设备在AlGaN势垒层3上沉积AlScN钝化层4，优先地，采用磁控溅射设备在AlGaN势垒层3上生长厚度为20nm～120nm的AlScN薄膜，更优选地，采用磁控溅射设备在AlGaN势垒层3上生长厚度为60nm的AlScN薄膜。
进一步地，本发明实施例采用磁控溅射设备在AlGaN势垒层3上生长厚度为20nm～120nm的AlScN薄膜更为详细的工艺过程，包括：
将溅射反应仓真空度抽至1×10-6Torr，保证溅射反应仓内杂质气体含量足够低，并将异质结材料加热至目标温度，比如目标温度为650℃；
向溅射反应仓通入纯氩气，对Al靶进行预溅射，溅射功率为直流源(DirectCurrent，简称DC)90W～110W，溅射时长为5min～10min，去除Al靶表面的杂质；
关闭Al靶功率，停止Al靶预溅射，对Sc靶进行预溅射，溅射功率为射频源(RadioFrequency，简称RF)65W～85W，溅射时长为5min～10min，去除Sc靶表面的杂质；
向溅射反应仓通入1:1.5～1：3的氩气与氮气混合气体，同时对Al靶和Sc靶进行预溅射，溅射功率为DC100W、RF75W，溅射时长为5min～10min，并设置在此工艺下的溅射速率为2nm/min～2.4nm/min，使得溅射反应仓内Al靶和Sc靶的电压和电流达到稳定状态；
在上述稳定状态下，打开挡板，在AlGaN势垒层3上生长厚度为20nm～120nm的AlScN薄膜，反应时间为25min～30min。
S30、利用过曝光光刻方式在AlScN钝化层4的两端区域形成比源电极和漏电极区域略大的开孔区域，并刻蚀开孔区域的AlScN钝化层4直至AlGaN势垒层3。
现有制作工艺大多采用“先退火后钝化”的工艺方案，但这种方案存在退火过程中对AlGaN势垒层表面带来plasma损伤的问题，因此更倾向于采用“先钝化后退火”的工艺方案，因为这种方案可以在器件退火过程中对器件进行保护，提高了AlGaN势垒层3的晶格完整度；但是，因为退火过程中欧姆金属会受热膨胀，就会导致部分欧姆金属在高温退火后被挤出钝化层预留孔洞，形成金属外溢；金属外溢不仅改变了器件的设计参数(如源漏间距)，还会产生一些金属尖端，电荷在尖端积累造成器件的击穿电压降低。一般对上述存在问题的处理是改变欧姆金属方案，并降低退火温度，但改变欧姆金属方案一般会影响器件的性能指标。基于现有方法存在的问题，本发明实施例提出略微增大AlScN钝化层4开孔面积，且本发明实施例设计的增大开孔面积方案，是通过增加光刻曝光时间，来增加曝光区域面积，从而增加AlScN钝化层4开孔面积，方案简单且安全。具体本发明实施例在源电极和漏电极区域，形成比源电极和漏电极区域略大的开孔区域，且利用过曝光光刻方式增大开孔面积的工艺手段，具体利用过曝光光刻方式在AlScN钝化层4的两端区域形成比源电极和漏电极区域略大的开孔区域，包括：
在AlScN钝化层4上光刻源电极和漏电极区域；在源电极和漏电极区域旋涂光刻胶；通过控制曝光时间的方式以增加源电极和漏电极区域的光刻胶形成开孔区域，优选开孔区域比源电极和漏电极区域大于10nm～30nm，更优选开孔区域比源电极和漏电极区域大于20nm。这里，曝光时间合理的控制对形成开孔区域很关键，经发明人研究发现，本发明实施例对应开孔区域的优选曝光时间为500ms～1s，更优选曝光时间为800ms。曝光过程中，若曝光时间过短，开孔面积无法扩大；曝光时间过长，会造成光刻图像面积过大，影响设计参数的同时，还会使源漏电极之间的一部分工作区域失去钝化层保护，并且因为失去钝化层后应力释放的原因，会造成器件的电子迁移率降低，从而影响器件的开态特性。
对应，S30更为详细的过程包括：
A1、在AlScN钝化层4的两端区域形成比源电极和漏电极区域略大的开孔区域如图2(c)所示。
首先，将生长有AlScN钝化层4的样片放在200℃的热板上烘烤5min；然后，对样片甩光刻胶，转速为3500rpm，完成甩胶后在90℃的热板上烘1min；接着，将样片放入光刻机中对源电极和漏电极区域内的光刻胶进行曝光500ms～1s，即过曝光光刻处理；最后，将完成过曝光后的样片放入显影液中以移除源电极和漏电极区域内的光刻胶，只保留AlScN钝化层4上的光刻胶5作为掩膜，并对其进行超纯水冲洗和氮气吹干。
A2、刻蚀开孔区域的AlScN钝化层4直至AlGaN势垒层3如图2(d)所示。
对完成光刻的样片，采用电感耦合等离子体(Inductively Coupled Plasma，简称ICP)工艺Cl基干法刻蚀开孔区域的AlScN钝化层4，具体刻蚀工艺为：刻蚀采用的气体Cl2/BCl3，压力为5mTorr，上电极功率为100W，下电极功率为10W，刻蚀时间为8min，刻蚀速率为7.5nm/min，刻蚀的深度为AlScN钝化层4的厚度，直至AlGaN势垒层3。
A3、去除刻蚀后的光刻胶掩膜。
将完成A2刻蚀的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除开孔区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
S40、在源电极和漏电极图形区域蒸发欧姆金属并退火形成欧姆接触，得到源电极6和漏电极7。
在本发明的一个实施例中，在源电极和漏电极图形区域蒸发欧姆金属并退火形成源电极6和漏电极7如图2(e)所示，包括：
将电子束蒸发台的反应腔室真空度抽至2×10-6Torr；在源电极和漏电极图形区域蒸发由下到上依次由Ti、Al、Ni和Au四层金属组成的欧姆金属；在快速退火炉中，对欧姆金属进行退火处理，以使源电极和漏电极区域的欧姆金属下沉至AlGaN势垒层3形成源电极6和漏电极7。
在本发明的一个实施例中，对欧姆金属进行退火处理的工艺过程，包括：向快速退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为860℃，进行60s的高温退火。
对应，S40更为详细的工艺过程包括：
B1、在AlGaN势垒层3上光刻源电极区域和漏电极区域。
首先，将完成台面刻蚀的样片放在200的热板上烘烤5min；然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200的热板上烘5min；接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90热板上烘1min；之后，将样片放入光刻机中对源电极和漏电极区域的光刻胶进行曝光280ms；最后，将完成曝光的样片放入显影液中移除源电极和漏电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
B2、打底膜。
将完成源电极和漏电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率。
B3、蒸发源电极和漏电极区域的欧姆金属。
将完成等离子去胶的样片放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在源电极和漏电极区域内的AlGaN势垒层3上以及源电极和漏电极区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构。
B4、剥离欧姆金属及退火。
首先，将完成源电极和漏电极区域的欧姆金属蒸发的样片在丙酮中浸泡40min以上后进行超声处理；然后，将样片放入温度为60℃的剥离液中水浴加热10min，剥离源电极和漏电极区域外的光刻胶；之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；接着，用超纯水冲洗样片并用氮气吹干；最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为860℃，进行60s的高温退火，以使源电极和漏电极区域上欧姆金属下沉至AlGaN势垒层3，从而形成欧姆金属与异质结沟道之间的欧姆接触，最终形成源电极6和漏电极7。
S50、在AlScN钝化层4的中间区域刻蚀形成栅槽，并在栅槽两侧的AlScN钝化层4上光刻出栅电极区域，在栅槽内和栅电极区域蒸发肖特基栅金属形成T型栅电极8。
在本发明的一个实施例中，首先在AlScN钝化层4的利用光刻技术光刻出栅槽区域，在该栅槽区域刻蚀AlScN钝化层4直至AlGaN势垒层的表面形成栅槽如图2(f)所示，再利用光刻技术光刻出栅电极区域，并在栅槽内和栅电极区域蒸发肖特基栅金属形成T型栅电极8如图2(g)，包括：将电子束蒸发台的反应腔室真空度抽至2×10-6Torr；在栅槽内和栅电极区域蒸发由下到上依次由Ni、Au两层金属组成的肖特基栅金属。
对应，S50更为详细的工艺过程包括：
C1、刻蚀AlScN钝化层4的中间区域，在AlScN钝化层4上形成栅槽区域。
首先，将完成S40的样片放在200的热板上烘烤5min；然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；之后，将样片放入光刻机中对栅槽区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中移除栅槽区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
C2、利用ICP设备干法刻蚀去除栅槽区域的AlScN钝化层4形成槽栅。
利用ICP设备Cl基干法刻蚀栅槽区域的AlScN钝化层4直至AlGaN势垒层的表面形成槽栅，ICP干法刻蚀的条件为：反应气体Cl2/BCl3，压力为5mTorr，上电极功率为100W，下电极功率为10W，刻蚀时间为8min，刻蚀速率为7.5nm/min，刻蚀的深度为AlScN钝化层4的厚度，直至AlGaN势垒层3的表面。
C3、再次在AlScN钝化层4上光刻栅电极区域。
首先，将完成槽栅刻蚀的样片放在200℃的热板上烘烤5min；然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；之后，将样片放入光刻机中对栅电极区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中移除栅电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
C4、打底膜。
将完成栅电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率。
C5、蒸发肖特基栅金属。
将完成等离子去胶的样片放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在凹槽内和栅电极区域内的AlGaN势垒层3上以及栅电极区域外的光刻胶上蒸发肖特基栅金属，该肖特基栅金属是由下向上依次由Ni，Au两层金属组成的金属堆栈结构。
C6、剥离肖特基栅金属。
首先，将完成肖特基栅金属蒸发的样片在丙酮中浸泡40min以上后进行超声处理；然后，将样片放入温度为60℃的剥离液中水浴加热10min，剥离栅电极区域外的光刻胶；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干。
综上所述，本发明实施例提出的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，是一种基于AlScN钝化的新型制作方法，具体地：外延生长异质结材料；异质结材料包括由下到上叠层设置的衬底层1、GaN缓冲层2、AlGaN势垒层3；在AlGaN势垒层3上沉积AlScN钝化层4；利用过曝光光刻方式在AlScN钝化层4的两端区域形成比源电极和漏电极区域略大的开孔区域，并刻蚀开孔区域的AlScN钝化层4直至AlGaN势垒层3；在AlGaN势垒层3上光刻出源电极6和漏电极7图形区域，在源电极6和漏电极7图形区域蒸发欧姆金属并退火形成欧姆接触，得到源电极6和漏电极7；在AlScN钝化层4的中间区域刻蚀形成栅槽，并在栅槽两侧的AlScN钝化层4上光刻出栅电极区域，在栅槽内和栅电极区域蒸发肖特基栅金属形成T型栅电极8。可见，本发明实施例利用AlScN具有优良的物理化学性质且介电常数大、带隙宽、与AlGaN的晶格失配小、AlScN/AlGaN界面的界面态密度低的优势，实现AlGaN势垒层3表面的钝化，显著地减小了AlGaN势垒层3的晶格失配度，以及在工艺过程中保护AlGaN势垒层3表面的基础上，抑制了电流崩塌效，提升了击穿电压，进一步提高了AlGaN/GaN HEMTs器件的性能；且在制作工艺中，通过过曝光光刻方式加大开孔图形，可以实现“先钝化后退火”工艺方案，在防止退火过程中对AlGaN势垒层3提供保护的同时解决了同类型工艺方案中出现的金属外溢现象，更进一步提高了AlGaN/GaN HEMTs器件的性能。
同时，本发明实施例制作过程中，采用磁控溅射技术沉积AlScN钝化层4，其生长成本低，能够满足工业上大面积批量生产需求，可应用在手机SoC、5G毫米波基站系统、卫星通讯等场景。
第二方面，请参见图3，本发明实施例提供了一种基于AlScN钝化的AlGaN-GaNHEMTs器件，该器件通过上述第一方面任一所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法制作得到。对于第二方面的器件结构实施例而言，由于其基本相近于第一方面的方法实施例，所以在此不再赘述，相关之处参见第一方面的方法实施例的部分说明即可。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看说明书及其附图，可理解并实现所述公开实施例的其他变化。在说明书中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。相互不同的实施例中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，其特征在于，包括：
外延生长异质结材料；所述异质结材料包括由下到上叠层设置的衬底层、GaN缓冲层、AlGaN势垒层；
在所述AlGaN势垒层上沉积AlScN钝化层；
利用过曝光光刻方式在所述AlScN钝化层的两端区域形成比源电极和漏电极区域略大的开孔区域，并刻蚀所述开孔区域的所述AlScN钝化层直至所述AlGaN势垒层；
在所述AlGaN势垒层上光刻出所述源电极和漏电极图形区域，在所述源电极和漏电极图形区域蒸发欧姆金属并退火形成欧姆接触，得到源电极和漏电极；
在所述AlScN钝化层的中间区域刻蚀形成栅槽，并在所述栅槽两侧的AlScN钝化层上光刻出栅电极区域，在所述栅槽内和所述栅电极区域蒸发肖特基栅金属形成T型栅电极。
2.根据权利要求1所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，其特征在于，在所述AlGaN势垒层上沉积AlScN钝化层，包括：
采用磁控溅射设备在所述AlGaN势垒层上沉积AlScN钝化层。
3.根据权利要求2所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，其特征在于，采用磁控溅射设备在所述AlGaN势垒层上沉积AlScN钝化层，包括：
采用磁控溅射设备在所述AlGaN势垒层上生长厚度为20nm～120nm的AlScN薄膜。
4.根据权利要求3所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，其特征在于，采用磁控溅射设备在所述AlGaN势垒层上生长厚度为20nm～120nm的AlScN薄膜的工艺过程，包括：
将溅射反应仓真空度抽至1×10-6Torr，并将所述异质结材料加热至目标温度；
向所述溅射反应仓通入纯氩气，对Al靶进行预溅射，溅射功率为DC90W～110W，溅射时长为5min～10min，去除Al靶表面的杂质；
停止Al靶预溅射，对Sc靶进行预溅射，溅射功率为RF65W～85W，溅射时长为5min～10min，去除Sc靶表面的杂质；
向所述溅射反应仓通入1:1.5～1:3的氩氮混合气体，同时对Al靶和Sc靶进行预溅射，溅射功率为DC100W、RF75W，溅射时长为5min～10min，使得所述溅射反应仓内Al靶和Sc靶的电压和电流达到稳定状态；
在上述稳定状态下，在所述AlGaN势垒层上生长厚度为20nm～120nm的AlScN薄膜，反应时间为25min～30min。
5.根据权利要求1所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，其特征在于，利用过曝光光刻方式在所述AlScN钝化层的两端区域形成比源电极和漏电极区域略大的开孔区域，包括：
在所述AlScN钝化层上光刻源电极和漏电极区域；
在所述源电极和漏电极区域旋涂光刻胶；
通过控制曝光时间的方式以增加源电极和漏电极区域的光刻胶形成开孔区域。
6.根据权利要求5所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，其特征在于，所述曝光时间为500ms～1s。
7.根据权利要求1所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，其特征在于，在所述源电极和漏电极图形区域蒸发欧姆金属并退火形成欧姆接触，得到源电极和漏电极，包括：
将电子束蒸发台的反应腔室真空度抽至2×10-6Torr；
在所述源电极和漏电极图形区域蒸发由下到上依次由Ti、Al、Ni和Au四层金属组成的欧姆金属；
在快速退火炉中，对所述欧姆金属进行退火处理，以使所述源电极和漏电极区域的欧姆金属下沉至所述AlGaN势垒层形成欧姆接触，得到源电极和漏电极。
8.根据权利要求7所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，其特征在于，对所述欧姆金属进行退火处理的工艺过程，包括：
向快速退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为860℃，进行60s的高温退火。
9.根据权利要求1所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法，其特征在于，在所述栅槽内和所述栅电极区域蒸发肖特基栅金属形成T型栅电极，包括：
将电子束蒸发台的反应腔室真空度抽至2×10-6Torr；
在所述栅槽内和所述栅电极区域蒸发由下到上依次由Ni、Au两层金属组成的肖特基栅金属。
10.一种基于AlScN钝化的AlGaN-GaN HEMTs器件，其特征在于，该器件通过权利要求1～9任一所述的基于AlScN钝化的AlGaN-GaN HEMTs器件的制作方法制作得到。
CN202310541776.3A 2023-05-12 2023-05-12 基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法 Pending CN116525438A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310541776.3A CN116525438A (zh) 2023-05-12 2023-05-12 基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310541776.3A CN116525438A (zh) 2023-05-12 2023-05-12 基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法

Publications (1)

Publication Number Publication Date
CN116525438A true CN116525438A (zh) 2023-08-01

Family

ID=87397517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310541776.3A Pending CN116525438A (zh) 2023-05-12 2023-05-12 基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法

Country Status (1)

Country Link
CN (1) CN116525438A (zh)

Similar Documents

Publication Publication Date Title
CN113594226B (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN113809154B (zh) 一种氮化物势垒应力调制器件及其制备方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN112466925B (zh) 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法
CN116525438A (zh) 基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN113871454A (zh) 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法
CN109216331B (zh) 一种基于pin二极管的毫米波预失真集成电路及制作方法
CN112820774A (zh) 一种GaN器件及其制备方法
CN109216283B (zh) 一种基于肖特基二极管的毫米波过保护电路及其制备方法
CN113314416B (zh) 一种GaN-HEMT器件上倾角结构的制备方法
CN113257911B (zh) 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法
CN118116804A (zh) 一种基于极化调控台面隔离结构的氮化镓器件及制作方法
CN112133757B (zh) 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法
CN110752185B (zh) 一种基于氮化镓的宽摆幅双向限幅电路及其制备方法
KR102326186B1 (ko) Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법
CN113809170B (zh) 低接触电阻高Al组分氮化物器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination