JP2004356508A - 低誘電率絶縁膜の形成方法 - Google Patents

低誘電率絶縁膜の形成方法 Download PDF

Info

Publication number
JP2004356508A
JP2004356508A JP2003154429A JP2003154429A JP2004356508A JP 2004356508 A JP2004356508 A JP 2004356508A JP 2003154429 A JP2003154429 A JP 2003154429A JP 2003154429 A JP2003154429 A JP 2003154429A JP 2004356508 A JP2004356508 A JP 2004356508A
Authority
JP
Japan
Prior art keywords
insulating film
forming
dielectric constant
low dielectric
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003154429A
Other languages
English (en)
Other versions
JP4344841B2 (ja
Inventor
Toshiyuki Ohira
俊行 大平
Yoshimi Shiotani
喜美 塩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Semiconductor Process Laboratory Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2003154429A priority Critical patent/JP4344841B2/ja
Priority to US10/847,670 priority patent/US7132171B2/en
Priority to TW93113922A priority patent/TWI238471B/zh
Priority to EP20040012238 priority patent/EP1482550A3/en
Priority to KR1020040038083A priority patent/KR100627098B1/ko
Publication of JP2004356508A publication Critical patent/JP2004356508A/ja
Priority to US11/474,348 priority patent/US20060251825A1/en
Application granted granted Critical
Publication of JP4344841B2 publication Critical patent/JP4344841B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】既存の半導体製造プロセスに適合する強い膜強度を有し、かつより低い比誘電率を有する絶縁膜を形成することができる低誘電率絶縁膜の形成方法を提供するものである。
【解決手段】（ａ）Ｓｉ−Ｏ−Ｓｉの骨格構造にＳｉ−ＣＨ３結合を含む絶縁膜を基板上に形成する工程と、（ｂ）減圧雰囲気中で絶縁膜に紫外線を照射して、絶縁膜中のＳｉ−ＣＨ３結合からＣＨ３基を切り離す工程と、（ｃ）切り離されたＣＨ３基を絶縁膜中から排出する工程とを有する。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、低誘電率絶縁膜の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路では、配線間を伝達する信号の遅延を抑え、回路全体の処理速度を向上させるため、低誘電率を有する絶縁膜（以下、低誘電率絶縁膜と称する。）が用いられている。
【０００３】
半導体ロードマップでは、デザインルールが６０ｎｍとなる世代以降に比誘電率２．５以下の層間絶縁膜が要望されているが、これまで多くの絶縁材料が検討された結果、材料単体で比誘電率が２．５以下を実現することは難しいことがわかってきた。そのため、絶縁材料としては比誘電率２．５以上のものを用いながら、形成絶縁膜中にナノメートル乃至サブナノメートルの空孔を導入して多孔質化し、膜密度を下げることにより絶縁膜全体の実効誘電率を低減するという手法が用いられるようになってきた。
【０００４】
例えば、添加物を形成膜中に取り込み、その後酸化等により膜から排除して多孔質化する例が特許文献１に記載されている。
【０００５】
【特許文献１】
特開２０００−２７３１７６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、絶縁膜内に空孔を導入して多孔質化すると、膜全体の機械的強度が大幅に低下し、成膜以降の工程で平坦化のために行なわれる研磨工程（ＣＭＰ：ｃｈｅｍｉｃｈａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）に耐えられないという問題が生じる。この問題を解決するため、空孔サイズを小さくするか、または空孔率を低くすれば、膜の機械的強度が上がるが、必要とされる低い比誘電率が得られない。
【０００７】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、既存の半導体製造プロセスに適合する強い膜強度を有し、かつより低い比誘電率を有する絶縁膜を形成することができる低誘電率絶縁膜の形成方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、低誘電率絶縁膜の形成方法に係り、（ａ）Ｓｉ−Ｏ−Ｓｉ或いはその他のシリカ骨格構造にＳｉ−ＣＨｎ（ｎ＝１、２、３）結合を含む絶縁膜を基板上に形成する工程と、（ｂ）減圧雰囲気中、又は不活性ガス及び窒素を主に含む減圧雰囲気中で前記絶縁膜に紫外線を照射して、前記絶縁膜中のＳｉ−ＣＨｎ結合からＣＨｎ基を切り離す工程と、（ｃ）前記切り離されたＣＨｎ基を前記絶縁膜中から排出する工程とを有することを特徴とし、
請求項２記載の発明は、請求項１記載の低誘電率絶縁膜の形成方法に係り、前記紫外線の波長は、１２０ｎｍ以上であることを特徴とし、
請求項３記載の発明は、請求項１又は２の何れか一に記載の低誘電率絶縁膜の形成方法に係り、前記（ｂ）の工程の後に前記（ｃ）の工程を行なうことを特徴とし、
請求項４記載の発明は、請求項３記載の低誘電率絶縁膜の形成方法に係り、前記基板を加熱した状態で、減圧雰囲気中で前記絶縁膜に紫外線を照射することにより、前記（ｂ）の工程と前記（ｃ）の工程とを一度に行なうことを特徴とし、
請求項５記載の発明は、請求項１乃至４の何れか一に記載の低誘電率絶縁膜の形成方法に係り、前記（ａ）の工程乃至前記（ｃ）の工程を繰り返し行なうことを特徴とし、
請求項６記載の発明は、請求項１乃至５の何れか一に記載の低誘電率絶縁膜の形成方法に係り、前記（ａ）の工程は、Ｓｉ−ＣＨ３結合を有するシロキサン系の有機化合物と酸化性ガスとを含む成膜ガスに電力を印加してプラズマを生成し、反応させて前記基板上に前記Ｓｉ−ＣＨｎ結合を含むＣＶＤ絶縁膜を形成する工程であることを特徴とし、
請求項７記載の発明は、請求項６記載の低誘電率絶縁膜の形成方法に係り、前記Ｓｉ−ＣＨ３結合を有するシロキサン系の有機化合物は、
ヘキサメチルジシロキサン（ＨＭＤＳＯ：（ＣＨ３）３Ｓｉ−Ｏ−Ｓｉ（ＣＨ３）３）、
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
【０００９】
【化４】
Figure 2004356508
オクタメチルトリシロキサン（ＯＭＴＳ）
【００１０】
【化５】
Figure 2004356508
又は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
【００１１】
【化６】
Figure 2004356508
のうち何れか一であるであることを特徴とし、
請求項８記載の発明は、請求項６記載の低誘電率絶縁膜の形成方法に係り、前記Ｓｉ−ＣＨ３結合を有するその他の有機化合物は、
ジメチルジメトキシシラン（Ｓｉ（ＣＨ３）２（ＯＣＨ３）２）、
テトラメチルシラン（Ｓｉ（ＣＨ３）４）
トリメチルシラン（ＳｉＨ（ＣＨ３）３）
ジメチルシラン（ＳｉＨ２（ＣＨ３）２）
又は、モノメチルシラン（ＳｉＨ３（ＣＨ３））
のうち何れか一であるであることを特徴とし、
請求項９記載の発明は、請求項６乃至８の何れか一に記載の低誘電率絶縁膜の形成方法に係り、前記酸化性ガスはＨ２Ｏ、Ｎ２Ｏ、ＣＨ３ＯＨ、Ｃ２Ｈ５ＯＨ、Ｈ２Ｏ２、又はＯ２のうち少なくとも何れか一であることを特徴とし、
請求項１０記載の発明は、請求項６乃至９の何れか一に記載の低誘電率絶縁膜の形成方法に係り、前記成膜ガスは、ＣｘＨｙＦｚ（ｘは正の整数、ｙは０又は正の整数、ｚは０又は正の整数であり、ｙとｚは同時に０にはならない。）を含むことを特徴とし、
請求項１１記載の発明は、請求項１０記載の低誘電率絶縁膜の形成方法に係り、前記ＣｘＨｙＦｚは、Ｃ４Ｆ８ 又はＣ２Ｈ４であることを特徴とし、
請求項１２記載の発明は、請求項１乃至５の何れか一に低誘電率絶縁膜の形成方法に係り、前記（ａ）の工程は、Ｓｉ−ＣＨ３結合を有するシロキサン系の有機ＳＯＧを前記基板上に塗布してＳｉ−ＣＨ ｎ（ｎ＝１、２、３）結合を含む塗布絶縁膜を形成する工程であることを特徴とし、
請求項１３記載の発明は、請求項１２記載の低誘電率絶縁膜の形成方法に係り、前記シロキサン系の有機ＳＯＧは、アルキルシルセスキオキサンポリマー（ＭＳＱ）であることを特徴としている。
【００１２】
以下に、上記本発明の構成に基づく作用について説明する。
【００１３】
本発明によれば、まず、基板上にプラズマ励起化学気相成長法やスピン塗布法など既存の成膜方法を用いて、非多孔質或いは多孔質でも空孔サイズが数ｎｍ以下と小さい、かつ機械的強度が十分なＳｉ−Ｏ−Ｓｉの骨格構造にＳｉ−ＣＨ３結合を含む絶縁膜を形成する。或いは、非多孔質或いは多孔質でも空孔サイズが数ｎｍ以下と小さい、かつＳｉ−Ｏ−Ｓｉ以外のＳｉ−Ｏのシリカ骨格構造にＳｉ−ＣＨ３結合を含む絶縁膜であって、減圧雰囲気中での紫外線照射により機械的強度を向上させ得る絶縁膜を形成する。
【００１４】
続いて、減圧雰囲気中、又は不活性ガス及び窒素を主に含む減圧雰囲気中での紫外線照射により絶縁膜中のＳｉ−ＣＨ３結合からＣＨ３基を切り離し、切り離されたＣＨ３基を絶縁膜中から排出させる。例えば紫外線照射時に同時に基板を加熱することで、切り離されたＣＨ３基の排出を促進させることができる。これにより、非多孔質絶縁膜の場合、膜を多孔質化させることができ、多孔質絶縁膜の場合、小さい空孔をより大きくすることができる。
【００１５】
この場合、照射する紫外線のエネルギをＳｉ−ＣＨ３結合基の結合エネルギよりも高く、骨格構造を形成しているＳｉ−Ｏ−Ｓｉ或いはＳｉ−Ｏ−Ｓｉ以外のＳｉ−Ｏの結合エネルギよりも低くする。例えば、紫外線の波長１２０ｎｍ以上（エネルギ１０ｅＶ以下に相当する。）とすることにより、Ｓｉ−Ｏ−Ｓｉ等の骨格構造に影響を与えずに、絶縁膜中のＳｉ−ＣＨ３結合からＣＨ３基を切り離すことができる。言い換えれば、本願発明においては膜強度を高めるために最初から骨格構造のしっかりした絶縁膜、或いは減圧雰囲気中での紫外線照射により骨格構造のしっかりした絶縁膜に変換される絶縁膜を形成しておくことが重要である。特に、成膜材料としてＳｉ−ＣＨ３結合を有するシロキサン系の有機化合物を用いた場合、膜強度は、骨格構造となるＳｉ−Ｏ−Ｓｉ結合に依存することになり、他の骨格構造と比べて好ましい。或いは、Ｓｉ−ＣＨ３結合を有するその他の有機化合物を用いた場合、減圧雰囲気中での紫外線照射により骨格構造のしっかりした絶縁膜に変換されるため、好ましい。
【００１６】
本願発明によれば、最初からＳｉ−Ｏ−Ｓｉという骨格構造のしっかりした絶縁膜、或いはＳｉ−Ｏ−Ｓｉ以外のシリカ骨格構造を有し、減圧雰囲気中での紫外線照射により骨格構造のしっかりした絶縁膜に変換される絶縁膜を成膜しておき、その絶縁膜に対して酸化によらずに減圧雰囲気中で紫外線照射することにより、その骨格構造に影響を与えずに有機基であるＣＨｎ基を脱離させ、絶縁膜中から排出しているため、絶縁膜の強度を向上させるとともに、絶縁膜の低誘電率化を図ることが可能となる。
【００１７】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
（本発明の実施の形態である低誘電率絶縁膜の形成方法に用いる紫外線処理装置の説明）
図１は、本発明の実施の形態に係る低誘電率絶縁膜の形成方法に用いられる紫外線処理装置の構成を示す側面図である。
【００１８】
この紫外線処理装置は、図１に示すように、減圧可能なチャンバ１を備え、チャンバ１は排気配管４を通して排気装置２と接続されている。排気配管４の途中にはチャンバ１と排気装置２の間の導通／非導通を制御する開閉バルブ５が設けられている。
【００１９】
チャンバ１内には基板保持台８が備えられ、基板保持台８は、基板保持台８上の基板１０を加熱するヒータ９を備えている。
【００２０】
また、チャンバ１の基板保持台８上部に紫外線透過路６を介して紫外線源３を備えている。紫外線通路６の途中には紫外線の通路を開閉制御するシャッタ７を備えている。
【００２１】
紫外線源３として重水素ランプ、低圧水銀ランプ、又はキセノンランプなどを用いることができる。これらのランプから発生する紫外線は単色ではなく広い範囲にわたってエネルギが分布するため、絶縁膜の骨格構造の結合が切り離される虞がある。この場合、絶縁膜の骨格構造の結合を切り離すような高いエネルギの紫外線をカットするフィルタを通して照射することが望ましい。なお、絶縁膜の骨格構造に影響を与えずにＳｉ−ＣＨｎ（ｎ＝１、２、３）結合からＣＨｎ基を脱離させ得るエネルギ範囲に合致すれば、レーザ（ＫｒＦレーザ、ＡｒＦレーザ、Ｆ２レーザなど）、各種エキシマランプなどを用いてもよい。
【００２２】
なお、上記紫外線処理装置は、紫外線照射処理を単独に行なう装置であるが、プラズマ励起ＣＶＤ法による成膜を行なうことができるように、成膜ガスの供給源やチャンバへの導入口を設け、チャンバ内に対向電極を設け、高周波電源を対向電極に接続するようにしてもよい。これにより、成膜と成膜後の紫外線照射処理を同一のチャンバ内で連続して行なうことができる。
【００２３】
また、マルチチャンバ方式を採用しているプラズマＣＶＤ成膜装置の場合、１つのチャンバを紫外線処理用にする。これにより、紫外線処理の後、基板１０を大気に曝すことなく、バリア膜の形成などを行なうことが可能となり、水分の吸着等による比誘電率の上昇、耐電圧劣化などを防止することができる。
（本発明の実施の形態である低誘電率絶縁膜の形成方法の説明）
次に、この発明の実施の形態である低誘電率絶縁膜の形成方法について説明する。
【００２４】
最初に、低誘電率絶縁膜を形成するための全体の工程を説明する。
【００２５】
まず、Ｓｉ−Ｏ−Ｓｉ或いはその他のシリカ骨格構造にＳｉ−ＣＨｎ（ｎ＝１、２、３）結合を含む絶縁膜を基板上に形成する。この場合、成膜方法として次の２種類がある。
【００２６】
（ａ）平行平板型プラズマ励起ＣＶＤ装置を用いて、Ｓｉ−ＣＨ３結合を有するシロキサン系或いはその他の有機化合物を含む成膜ガスを対向電極間に導き、対向電極間に電力を印加してプラズマを生成し、反応させて基板上にＳｉ−ＣＨｎ結合を含むＣＶＤ絶縁膜を形成する。又は、
（ｂ）スピンコートにより、Ｓｉ−ＣＨ３結合を有するシロキサン系の有機ＳＯＧを基板上に塗布し、形成された塗布膜を加熱して溶剤を蒸発させ、Ｓｉ−ＣＨｎ結合を含む塗布絶縁膜を形成する。
【００２７】
次いで、形成した絶縁膜に減圧雰囲気中で紫外線を照射して、絶縁膜中のＳｉ−ＣＨｎ結合からＣＨｎ基を切り離す。この場合、紫外線の波長を１２０ｎｍ以上とする。この波長は１０ｅＶ以下のエネルギに相当し、Ｓｉ−Ｏ−Ｓｉ等の骨格構造に影響を与えずにＳｉ−ＣＨｎ結合からＣＨｎ基を脱離させ得るエネルギ範囲に合致する。
【００２８】
次に、絶縁膜中から切り離されたＣＨｎ基を排出する。例えば、基板加熱温度を常温〜４５０℃、好ましくは１００〜４５０℃とする。その結果、切り離されたＣＨ３基が絶縁膜中から排出される。これにより、低誘電率絶縁膜が形成される。
なお、基板加熱温度の上限を４５０℃とするのは、銅やアルミニウムなどがすでに形成されている場合に、材料自体の変質や周囲の物質との反応を防止するためである。また、その下限は常温以上であればよいが、１００℃以上とすればＣＨｎ基の排出をより速やかに行なうことができるためである。
【００２９】
これらの一連の工程において、紫外線を照射して絶縁膜中のＳｉ−ＣＨ３結合からＣＨ３基を切り離す工程と、絶縁膜中から切り離されたＣＨ３基を排出する工程とを一度に行なうことができる。この場合、基板を加熱した状態で、紫外線を照射する。なお、上記の一連の工程を繰り返し行ない、この実施の形態の低誘電率絶縁膜を多層に積層し、全体として膜厚の厚い低誘電率絶縁膜を形成することも可能である。
【００３０】
次に、具体的な成膜材料の特に有効な構成を列挙する。
【００３１】
（ｉ）成膜ガス
（α）成膜ガスの構成
（ａ）酸化性ガス／Ｓｉ−ＣＨ３結合を有するシロキサン系の有機化合物
（ｂ）酸化性ガス／Ｓｉ−ＣＨ３結合を有するシロキサン系の有機化合物／ＣｘＨｙＦｚ
（ｃ）酸化性ガス／Ｓｉ−ＣＨ３結合を有するその他の有機化合物
（ｄ）酸化性ガス／Ｓｉ−ＣＨ３結合を有するその他の有機化合物／ＣｘＨｙＦｚ
（β）Ｓｉ−ＣＨ３結合を有するシロキサン系の有機化合物、酸化性ガス及びＣｘＨｙＦｚの具体例
（ａ）Ｓｉ−ＣＨ３結合を有するシロキサン系の有機化合物
ヘキサメチルジシロキサン（ＨＭＤＳＯ：（ＣＨ３）３Ｓｉ−Ｏ−Ｓｉ（ＣＨ３）３）
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
【００３２】
【化７】
Figure 2004356508
オクタメチルトリシロキサン（ＯＭＴＳ）
【００３３】
【化８】
Figure 2004356508
テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
【００３４】
【化９】
Figure 2004356508
（ｂ）Ｓｉ−ＣＨ３結合を有するその他の有機化合物
ジメチルジメトキシシラン（Ｓｉ（ＣＨ３）２（ＯＣＨ３）２）、
テトラメチルシラン（Ｓｉ（ＣＨ３）４）
トリメチルシラン（ＳｉＨ（ＣＨ３）３）
ジメチルシラン（ＳｉＨ２（ＣＨ３）２）
モノメチルシラン（ＳｉＨ３（ＣＨ３））
（ｃ）酸化性ガス
Ｈ２Ｏ、Ｎ２Ｏ、ＣＨ３ＯＨ、Ｃ２Ｈ５ＯＨ、Ｈ２Ｏ２、又はＯ２
これらの酸化性ガスのうち、何れか一つ、或いはそれらを２つ以上組み合わせたものを用いることができる。
【００３５】
（ｄ）ＣｘＨｙＦｚ（ｘは正の整数、ｙは０又は正の整数、ｚは０又は正の整数であり、ｙとｚは同時に０にはならない。）
Ｃ３Ｆ８
Ｃ４Ｆ８
ＣＨＦ３
Ｃ２Ｈ４
（ｉｉ）塗布溶液
（α）Ｓｉ−ＣＨ３結合を有するシロキサン系の有機ＳＯＧ
アルキルシルセスキオキサンポリマー（ＭＳＱ）
次に、上記低誘電率絶縁膜の形成方法により形成された低誘電率絶縁膜について、紫外線照射処理前後における膜中の空孔サイズの変化の様子、紫外線照射処理後における膜中の空孔分布の状態、紫外線照射処理前後における膜中のＣＨ３基の排出状態、紫外線照射処理前後における膜の機械的強度及び比誘電率の変化の様子を調査した結果について説明する。
【００３６】
（１）第１実施例
試料は、以下に示すプラズマＣＶＤの成膜条件によりシリコン基板上にシリコン酸化膜を形成し、下記の紫外線処理条件により紫外線照射処理を行なった。
（成膜条件Ｉ）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ ｓｃｃｍ
Ｈ２Ｏガス流量：１０００ ｓｃｃｍ
Ｃ４Ｆ８ガス流量：５０ ｓｃｃｍ
ガス圧力：１．７５Ｔｏｒｒ
（ｉｉ）プラズマ化条件
高周波電力（１３．５６ＭＨｚ）ＰＨＦ：３００Ｗ
低周波電力（３８０ＫＨｚ）ＰＬＦ：０Ｗ
（ｉｉｉ）基板加熱温度：３７５℃
（ｉｖ）成膜されたシリコン酸化膜
膜厚：６５０ｎｍ
（紫外線処理条件）
（ｉ）紫外線源：重水素ランプ
紫外線波長：１２０〜４００ｎｍ
電力：３０Ｗ
（ｉｉ）基板加熱：４００℃
（ｉｉｉ）処理時間：３０分
次に、上記のようにして形成された低誘電率絶縁膜について、紫外線照射処理前後における膜中の空孔サイズの変化の様子を調査した。調査は、この出願の出願人である産業技術総合研究所が開発した陽電子消滅寿命測定法を用いて空孔サイズ分布を測定することにより行った。陽電子消滅寿命測定法とは、陽電子を試料に照射し、試料内部から発生するγ線をシンチレーター及び光電子増倍管により検出することにより空孔の大きさや分布を測定する方法である。
【００３７】
その結果を図２に示す。図２の縦軸は線形目盛で表した相対強度を示し、横軸は空孔サイズ（ｎｍ）を示す。図２中、点線は紫外線処理前の平均空孔サイズを示し、実線は紫外線処理後の平均空孔サイズを示す。
【００３８】
図２によれば、空孔サイズは広い分布を持つが、紫外線照射によって空孔サイズの分布が全体として大きい方にシフトしており、空孔サイズが大きくなっていることを示している。平均空孔サイズは、紫外線処理前で１．２２ｎｍであったものが、紫外線処理後に１．３６ｎｍとなった。
【００３９】
次に、紫外線照射処理後における形成膜の膜厚方向の空孔サイズの分布について調査した。その結果を図３に示す。図３の縦軸は空孔サイズ（ｎｍ）を示し、横軸は対数目盛で表した形成膜の表面から測った深さ（ｎｍ）を示す。図３中、○印を結んだ点線は紫外線照射処理前の平均空孔サイズを示し、●印を結んだ実線は紫外線照射処理後の平均空孔サイズを示す。
【００４０】
図３によれば、紫外線照射処理による空孔サイズの変化は形成膜の膜厚全体に及んでいることが分かる。
【００４１】
次に、紫外線照射処理前後における形成膜からのメチル基（ＣＨ３基）の排出状態をそれぞれ調査した。調査は、形成膜の赤外吸収スペクトルを測定することにより行なった。その結果を図４に示す。図４の縦軸は線形目盛で表した吸収強度（任意単位）を示し、横軸は波数（ｃｍ−１）を示す。
【００４２】
図４に示す結果によれば、紫外線照射により、Ｓｉ−ＣＨ３結合（波数１２７５ｃｍ−１）及びＣ−Ｈ結合（波数２９５０ｃｍ−１）からの信号強度が大幅に減少した。このことから、紫外線照射による空孔サイズの拡大は、空孔内のメチル基が脱離したことに起因していると推定される。一方、波数１０００〜１２５０ｃｍ−１に分布するＳｉ−Ｏ結合のピーク形状がほとんど変化していないことから、Ｓｉ−Ｏ−Ｓｉ結合からなるシリカの骨格構造に大きな変化はないと考えられる。
【００４３】
なお、紫外線照射をせずに単に４００℃の加熱処理を同じ時間行なっただけでは、空孔サイズ分布及び赤外吸収スペクトルに全く変化が起こらないことを確認している。
【００４４】
次に、紫外線照射前後における形成膜の機械的強度（ヤング率と硬度）を調査した。調査は、探針を試料表面から少しずつ押し込んでいって任意の深さでヤング率等を測定することにより行なった。
【００４５】
その結果を図５及び図６に示す。図５の縦軸は線形目盛で表したヤング率（ＧＰａ）を示し、横軸は線形目盛で表した表面からの深さ（ｎｍ）を示す。図６の縦軸は線形目盛で表した硬度（ＧＰａ）を示し、横軸は線形目盛で表した表面からの深さ（ｎｍ）を示す。
【００４６】
その調査結果によれば、表面からの深さ３０〜４０ｎｍでの値をヤング率及び硬度とした場合、紫外線照射前にヤング率１２．７３ＧＰａ、硬度１．８７ＧＰａであったものが、紫外線照射後にヤング率２３．９８ＧＰａ、硬度３．０１ＧＰａになった。紫外線照射により膜の機械的強度が維持されるだけではなく、さらに向上したのは、紫外線照射によりメチル基が脱離し、未結合となったボンド同士が一部結合し合い、これにより骨格構造の強度が増したためと考えられる。
【００４７】
次に、紫外線照射処理前後における膜の比誘電率を調査した。調査は、シリコン酸化膜に直流電圧を印加し、その直流電圧に周波数１ＭＨｚの信号を重畳したＣ−Ｖ測定法により容量を測定し、その容量値から算出した。調査結果によれば、紫外線照射前に比誘電率２．７４であったものが、紫外線照射後に２．６７になった。
【００４８】
以上のように、紫外線照射により膜強度を維持／向上させ、かつ比誘電率を低減することができた。このように、本願発明に係る低誘電率絶縁膜の形成方法は非常に有効であるといえる。
【００４９】
なお、この実施例では、メチル基の脱離した未結合ボンド同士の再結合によると推定される膜強度の向上が認められたが、このような再結合反応があまり多く起こると、場合によっては膜の収縮、高密度化を引き起し、比誘電率を逆に上げる虞がある。また、メチル基は耐湿性を向上させる働きを有しているので、すべてのメチル基を取り除くことが低誘電率絶縁膜にとってよいとは限らない。従って、再結合反応が起こる頻度や取り除くメチル基の量を調整する必要がある。この調整は、紫外線照射量（電力、照射時間など）を調整することにより行なうことができる。
【００５０】
（２）第２実施例
第２実施例では、第１実施例と異なる成膜ガスを用いてシリコン酸化膜を形成し、さらに紫外線照射時の基板加熱温度の違いによる空孔サイズ及び比誘電率に与える影響について調査した。試料は、第１実施例と同じくシリコン基板の上に低誘電率絶縁膜であるシリコン酸化膜を形成し、そのシリコン酸化膜に対して紫外線照射処理した。そのシリコン酸化膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。
【００５１】
（成膜条件ＩＩ）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ ｓｃｃｍ
Ｈ２Ｏガス流量：１０００ ｓｃｃｍ
ガス圧力：１．７５Ｔｏｒｒ
（ｉｉ）プラズマ化条件
高周波電力（１３．５６ＭＨｚ）ＰＨＦ：３００Ｗ
低周波電力（３８０ＫＨｚ）ＰＬＦ：０Ｗ
（ｉｉｉ）基板加熱温度：３７５℃
（ｉｖ）成膜されたシリコン酸化膜
膜厚：６５０ｎｍ
（紫外線処理条件）
（ｉ）紫外線源：重水素ランプ
紫外線波長：１２０〜４００ｎｍ
電力：３０Ｗ
（ｉｉ）基板加熱：２００、４００℃
（ｉｉｉ）処理時間：２０分
このシリコン酸化膜について、紫外線照射処理前後における膜中の空孔サイズ及び膜の比誘電率（ｋ）の変化の様子を調査した。
【００５２】
調査結果によれば、空孔サイズに関し、紫外線照射前に０．９６ｎｍであったものが、紫外線照射後、基板加熱温度が２００℃の場合、１．０２ｎｍとなり、４００℃の場合、１．１７ｎｍになった。
【００５３】
なお、比誘電率に関しては、紫外線照射前に凡そ２．５８であったものが、紫外線照射後に２．４２まで低減した。
【００５４】
以上の調査結果より、基板加熱温度は絶縁膜の骨格構造に影響がない範囲でなるべく高くした方が大きな空孔サイズが得られ、より低い比誘電率を期待できる。
【００５５】
（３）第３実施例
第３実施例では、特に、膜中のメチル基の量の違いが空孔サイズ及び比誘電率に与える影響について調査した。そのため、試料は、第１実施例、第２実施例と異なる成膜ガスを用いて、第１実施例と同じくシリコン基板の上に低誘電率絶縁膜であるシリコン酸化膜を形成した。そのシリコン酸化膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。
【００５６】
（成膜条件ＩＩＩ）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ ｓｃｃｍ
Ｈ２Ｏガス流量：１０００ ｓｃｃｍ
Ｃ２Ｈ４ガス流量：５０ ｓｃｃｍ
ガス圧力：１．７５Ｔｏｒｒ
（ｉｉ）プラズマ化条件
高周波電力（１３．５６ＭＨｚ）ＰＨＦ：３００Ｗ
低周波電力（３８０ＫＨｚ）ＰＬＦ：０Ｗ
（ｉｉｉ）基板加熱温度：４００℃
（ｉｖ）成膜されたシリコン酸化膜
膜厚：６５０ｎｍ
（紫外線処理条件）
（ｉ）紫外線源：重水素ランプ
紫外線波長：１２０〜４００ｎｍ
電力：３０Ｗ
（ｉｉ）基板加熱：４００℃
（ｉｉｉ）処理時間：３０分
このシリコン酸化膜について、紫外線照射処理前後における膜の比誘電率（ｋ）の変化の様子を調査した。
【００５７】
調査結果によれば、比誘電率に関し、紫外線照射前に凡そ２．６６であったものが、紫外線照射後に２．４５まで低減した。この実施例で、比誘電率の低減割合が大きいのは、原料ガスにＣ２Ｈ４ガスを含むので、形成膜中のメチル基の濃度が高く、そのため空孔の生成量が多くなったためだと考えられる。言い換えれば、紫外線照射処理前の状態で弱い結合基の含有量が多い絶縁膜ほど比誘電率の低減効果が大きいといえる。
【００５８】
（４）第４実施例
第４実施例では、塗布法により成膜したシリコン酸化膜について調査した。試料は、Ｓｉ−ＣＨ３結合を有するシロキサン系の有機ＳＯＧを用いて、塗布法により第１実施例と同じくシリコン基板の上に低誘電率絶縁膜であるシリコン酸化膜を形成した。そのシリコン酸化膜は以下の成膜条件で形成された。
【００５９】
（成膜条件ＩＶ）
（ｉ）塗布条件
塗布溶液：アルキルシルセスキオキサンポリマー（ＭＳＱ）
回転速度：２０００〜３０００ｒｐｍ
（ｉｉ）塗布後熱処理条件
加熱温度：４００℃
（ｉｉｉ）成膜されたシリコン酸化膜
膜厚：４００ｎｍ
（紫外線処理条件）
（ｉ）紫外線源：重水素ランプ
紫外線波長：１２０〜４００ｎｍ
電力：３０Ｗ
（ｉｉ）基板加熱：４００℃
（ｉｉｉ）処理時間：３０分
このシリコン酸化膜について、紫外線照射処理前後における空孔サイズ分布を調査した結果を図７に示す。図７の縦軸は線形目盛りで表した強度（任意単位）を示し、横軸は空孔サイズ（ｎｍ）を示す。
【００６０】
図７によれば、平均空孔サイズは紫外線照射前は０．８１ｎｍであったものが、紫外線照射後に１．１１ｎｍとなった。ＭＳＱを用いた塗布法により形成した塗布シリコン酸化膜でも紫外線照射により空孔サイズが大きくなることを確認できた。その塗布シリコン酸化膜も、Ｓｉ−Ｏ−Ｓｉのシリカネットワーク構造（骨格構造）の一部にメチル基が結合した構造を有し、紫外線照射により、骨格構造に影響を与えずにメチル基が脱離し、空孔サイズが大きくなったと考えられる。
【００６１】
以上のように、本発明の実施の形態によれば、プラズマＣＶＤ法或いは塗布法により、最初からＳｉ−Ｏ−Ｓｉという骨格構造のしっかりした絶縁膜であってＳｉ−ＣＨ３結合を含む絶縁膜を成膜しておき、その絶縁膜に対して酸化によらずに減圧雰囲気中で紫外線照射して絶縁膜中のＳｉ−ＣＨ３結合からＣＨ３基を切り離し、更に絶縁膜中から排出する。
【００６２】
この場合、照射する紫外線のエネルギをＳｉ−ＣＨ３結合基の結合エネルギよりも高く、骨格構造を形成しているＳｉ−Ｏ−Ｓｉの結合エネルギよりも低くすることにより、絶縁膜の骨格構造に影響を与えずに、絶縁膜中のＳｉ−ＣＨ３結合からＣＨ３基を切り離すことができる。
【００６３】
これにより、絶縁膜の強度を維持又は向上させるとともに、絶縁膜の低誘電率化を図ることが可能となる。
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
【００６４】
例えば、最初に成膜する絶縁膜の成膜条件を第１実施例乃至第４実施例に記載しているが、これに限られない。Ｓｉ−Ｏ−Ｓｉの骨格構造にＳｉ−ＣＨｎ（ｎ＝１、２、３）結合を含む絶縁膜を形成することが可能な成膜条件で成膜した絶縁膜であれば、この発明の適用によりこの発明の効果を得ることができる。
【００６５】
また、Ｓｉ−Ｏ−Ｓｉ以外のＳｉ−Ｏのシリカ骨格構造にＳｉ−ＣＨｎ（ｎ＝１、２、３）結合を含む絶縁膜であって、減圧雰囲気中での紫外線照射により機械的強度の強固な膜に変換し得る絶縁膜を形成することが可能な成膜条件で成膜した絶縁膜でもよい。例えば、Ｓｉ−ＣＨ３結合を有するその他の有機化合物である、ジメチルジメトキシシラン（Ｓｉ（ＣＨ３）２（ＯＣＨ３）２）、テトラメチルシラン（Ｓｉ（ＣＨ３）４）、トリメチルシラン（ＳｉＨ（ＣＨ３）３）、ジメチルシラン（ＳｉＨ２（ＣＨ３）２）又はモノメチルシラン（ＳｉＨ３（ＣＨ３））を用いることもできる。この場合、成膜直後の絶縁膜はＳｉ−Ｏ−Ｓｉ以外のＳｉ−Ｏというシリカ骨格構造を有し、その膜強度はＳｉ−Ｏ−Ｓｉ程ではないが、多孔質化のための減圧雰囲気中での紫外線照射により膜の機械的強度を強固にすることができる。
【００６６】
【発明の効果】
以上のように、本発明によれば、最初からＳｉ−Ｏ−Ｓｉという骨格構造のしっかりした絶縁膜であって、或いはＳｉ−Ｏ−Ｓｉ以外のシリカ骨格構造を有し、減圧雰囲気中での紫外線照射により骨格構造のしっかりした絶縁膜に変換されるような絶縁膜であって、Ｓｉ−ＣＨｎ（ｎ＝１、２、３）結合を含む絶縁膜を成膜しておき、その絶縁膜に対して酸化によらずに減圧雰囲気中で紫外線照射して絶縁膜中のＳｉ−ＣＨｎ結合からＣＨｎ基を切り離し、更に絶縁膜中から排出する。
【００６７】
この場合、照射する紫外線のエネルギをＳｉ−ＣＨｎ結合基の結合エネルギよりも高く、骨格構造を形成しているＳｉ−Ｏ−Ｓｉ或いはその他のＳｉ−Ｏの結合エネルギよりも低くすることにより、絶縁膜の骨格構造に影響を与えずに、絶縁膜中のＳｉ−ＣＨｎ結合からＣＨｎ基を切り離すことができる。
【００６８】
これにより、絶縁膜の強度を維持又は向上させるとともに、絶縁膜の低誘電率化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態である低誘電率絶縁膜の形成方法に用いられる紫外線照射処理装置の構成を示す側面図である。
【図２】本発明の第１実施例である低誘電率絶縁膜の形成方法により形成されたプラズマＣＶＤ絶縁膜に関し、紫外線照射処理前後における膜中の空孔サイズの変化の様子について示すグラフである。
【図３】本発明の第１実施例である低誘電率絶縁膜の形成方法により形成されたプラズマＣＶＤ絶縁膜に関し、紫外線照射処理後における膜中の空孔分布の状態について示すグラフである。
【図４】本発明の第１実施例である低誘電率絶縁膜の形成方法により形成されたプラズマＣＶＤ絶縁膜に関し、紫外線照射処理前後における膜中のＣＨ３基の排出状態について示すグラフである。
【図５】本発明の第１実施例である低誘電率絶縁膜の形成方法により形成されたプラズマＣＶＤ絶縁膜に関し、紫外線照射処理前後における膜の機械的強度（ヤング率）について示すグラフである。
【図６】本発明の第１実施例である低誘電率絶縁膜の形成方法により形成されたプラズマＣＶＤ絶縁膜に関し、紫外線照射処理前後における膜の機械的強度（硬度）について示すグラフである。
【図７】本発明の第４実施例である低誘電率絶縁膜の形成方法により形成された塗布絶縁膜に関し、紫外線照射処理前後における膜中の空孔サイズの変化の様子について示すグラフである。
【符号の説明】
１ チャンバ
２ 排気装置
３ 紫外線源
４ 排気配管
５ バルブ
６ 紫外線通路
７ シャッタ
８ 基板保持台
９ ヒータ
１０ 基板

Claims (13)

  1. （ａ）Ｓｉ−Ｏ−Ｓｉ或いはその他のシリカ骨格構造にＳｉ−ＣＨｎ（ｎ＝１、２、３）結合を含む絶縁膜を基板上に形成する工程と、
    （ｂ）減圧雰囲気中、又は不活性ガス及び窒素を主に含む減圧雰囲気中で前記絶縁膜に紫外線を照射して、前記絶縁膜中のＳｉ−ＣＨｎ結合からＣＨｎ基を切り離す工程と、
    （ｃ）前記切り離されたＣＨｎ基を前記絶縁膜中から排出する工程とを有することを特徴とする低誘電率絶縁膜の形成方法。
  2. 前記紫外線の波長は、１２０ｎｍ以上であることを特徴とする請求項１記載の低誘電率絶縁膜の形成方法。
  3. 前記（ｂ）の工程の後に前記（ｃ）の工程を行なうことを特徴とする請求項１又は２の何れか一に記載の低誘電率絶縁膜の形成方法。
  4. 前記基板を加熱した状態で、減圧雰囲気中で前記絶縁膜に紫外線を照射することにより、前記（ｂ）の工程と前記（ｃ）の工程とを一度に行なうことを特徴とする請求項３記載の低誘電率絶縁膜の形成方法。
  5. 前記（ａ）の工程乃至前記（ｃ）の工程を繰り返し行なうことを特徴とする請求項１乃至４の何れか一に記載の低誘電率絶縁膜の形成方法。
  6. 前記（ａ）の工程は、Ｓｉ−ＣＨ３結合を有するシロキサン系又はその他の有機化合物と酸化性ガスとを含む成膜ガスに電力を印加してプラズマを生成し、反応させて前記基板上に前記Ｓｉ−ＣＨｎ結合を含むＣＶＤ絶縁膜を形成する工程であることを特徴とする請求項１乃至５の何れか一に記載の低誘電率絶縁膜の形成方法。
  7. 前記Ｓｉ−ＣＨ３結合を有するシロキサン系の有機化合物は、
    ヘキサメチルジシロキサン（ＨＭＤＳＯ：（ＣＨ３）３Ｓｉ−Ｏ−Ｓｉ（ＣＨ３）３）、
    オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
    Figure 2004356508
    オクタメチルトリシロキサン（ＯＭＴＳ）
    Figure 2004356508
    又は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
    Figure 2004356508
    のうち何れか一であるであることを特徴とする請求項６記載の低誘電率絶縁膜の形成方法。
  8. 前記Ｓｉ−ＣＨ３結合を有するその他の有機化合物は、
    ジメチルジメトキシシラン（Ｓｉ（ＣＨ３）２（ＯＣＨ３）２）、
    テトラメチルシラン（Ｓｉ（ＣＨ３）４）
    トリメチルシラン（ＳｉＨ（ＣＨ３）３）
    ジメチルシラン（ＳｉＨ２（ＣＨ３）２）
    又は、モノメチルシラン（ＳｉＨ３（ＣＨ３））
    のうち何れか一であるであることを特徴とする請求項６記載の低誘電率絶縁膜の形成方法。
  9. 前記酸化性ガスはＨ２Ｏ、Ｎ２Ｏ、ＣＨ３ＯＨ、Ｃ２Ｈ５ＯＨ、Ｈ２Ｏ２、又はＯ２のうち少なくとも何れか一であることを特徴とする請求項６乃至８の何れか一に記載の低誘電率絶縁膜の形成方法。
  10. 前記成膜ガスは、シロキサン系の有機化合物及び酸化性ガスの他に、ＣｘＨｙＦｚ（ｘは正の整数、ｙは０又は正の整数、ｚは０又は正の整数であり、ｙとｚは同時に０にはならない。）を含むことを特徴とする請求項６乃至９の何れか一に記載の低誘電率絶縁膜の形成方法。
  11. 前記ＣｘＨｙＦｚは、Ｃ４Ｆ８、Ｃ２Ｈ４であることを特徴とする請求項１０記載の低誘電率絶縁膜の形成方法。
  12. 前記（ａ）の工程は、Ｓｉ−ＣＨ３結合を有するシロキサン系の有機ＳＯＧを前記基板上に塗布してＳｉ−ＣＨｎ（ｎ＝１、２、３）結合を含む塗布絶縁膜を形成する工程であることを特徴とする請求項１乃至５の何れか一に低誘電率絶縁膜の形成方法。
  13. 前記シロキサン系の有機ＳＯＧは、アルキルシルセスキオキサンポリマー（ＭＳＱ）であることを特徴とする請求項１２記載の低誘電率絶縁膜の形成方法。
JP2003154429A 2003-05-30 2003-05-30 低誘電率絶縁膜の形成方法 Expired - Lifetime JP4344841B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003154429A JP4344841B2 (ja) 2003-05-30 2003-05-30 低誘電率絶縁膜の形成方法
US10/847,670 US7132171B2 (en) 2003-05-30 2004-05-18 Low dielectric constant insulating film and method of forming the same
TW93113922A TWI238471B (en) 2003-05-30 2004-05-18 Low dielectric constant insulating film and method of forming the same
EP20040012238 EP1482550A3 (en) 2003-05-30 2004-05-24 Low dielectric constant insulating film and method of forming the same
KR1020040038083A KR100627098B1 (ko) 2003-05-30 2004-05-28 저유전율 절연막의 형성 방법
US11/474,348 US20060251825A1 (en) 2003-05-30 2006-06-26 Low dielectric constant insulating film and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003154429A JP4344841B2 (ja) 2003-05-30 2003-05-30 低誘電率絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JP2004356508A true JP2004356508A (ja) 2004-12-16
JP4344841B2 JP4344841B2 (ja) 2009-10-14

Family

ID=33128313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003154429A Expired - Lifetime JP4344841B2 (ja) 2003-05-30 2003-05-30 低誘電率絶縁膜の形成方法

Country Status (5)

Country Link
US (2) US7132171B2 (ja)
EP (1) EP1482550A3 (ja)
JP (1) JP4344841B2 (ja)
KR (1) KR100627098B1 (ja)
TW (1) TWI238471B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005108468A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
JP2006253504A (ja) * 2005-03-11 2006-09-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2006261440A (ja) * 2005-03-17 2006-09-28 Nec Electronics Corp 半導体装置およびその製造方法
JP2007266462A (ja) * 2006-03-29 2007-10-11 National Institute Of Advanced Industrial & Technology シリカ薄膜及びその製造方法
JP2008511135A (ja) * 2004-08-20 2008-04-10 インターナショナル・ビジネス・マシーンズ・コーポレーション ＳｉＣＯＨ膜のＤＵＶレーザ・アニーリング及び安定化
JP2008243926A (ja) * 2007-03-26 2008-10-09 Meidensha Corp 薄膜の改質方法
JP5355892B2 (ja) * 2005-09-16 2013-11-27 ルネサスエレクトロニクス株式会社 配線構造並びに半導体装置及びその製造方法
JP2020126919A (ja) * 2019-02-04 2020-08-20 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7384471B2 (en) 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7404990B2 (en) 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7098149B2 (en) 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
TWI240959B (en) 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US8137764B2 (en) 2003-05-29 2012-03-20 Air Products And Chemicals, Inc. Mechanical enhancer additives for low dielectric films
DE10352977A1 (de) * 2003-11-13 2005-06-09 Müller-Hermelink, Hans Konrad, Prof. Dr. Muriner anti Idiotyp-Antikörpers oder anti Idiotyp-Antikörper aus der Ratte des humanen monoklonalen SC-1 Antikörpers
US20050272220A1 (en) * 2004-06-07 2005-12-08 Carlo Waldfried Ultraviolet curing process for spin-on dielectric materials used in pre-metal and/or shallow trench isolation applications
US7332445B2 (en) 2004-09-28 2008-02-19 Air Products And Chemicals, Inc. Porous low dielectric constant compositions and methods for making and using same
JP4860953B2 (ja) * 2005-07-08 2012-01-25 富士通株式会社 シリカ系被膜形成用材料、シリカ系被膜及びその製造方法、多層配線及びその製造方法、並びに、半導体装置及びその製造方法
JP5380797B2 (ja) * 2006-08-21 2014-01-08 富士通株式会社 半導体デバイスの製造方法
JP2008120911A (ja) * 2006-11-10 2008-05-29 Tokyo Ohka Kogyo Co Ltd 被膜形成用組成物およびそれから形成される被膜
KR102392815B1 (ko) * 2017-08-02 2022-05-02 삼성전자주식회사 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막
CN110129769B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 疏水性的低介电常数膜及其制备方法
CN110158052B (zh) 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
JP2000273176A (ja) 1999-03-26 2000-10-03 Fujitsu Ltd 絶縁膜形成方法及び半導体装置
US6420441B1 (en) * 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6475930B1 (en) * 2000-01-31 2002-11-05 Motorola, Inc. UV cure process and tool for low k film formation
JP3934343B2 (ja) * 2000-07-12 2007-06-20 キヤノンマーケティングジャパン株式会社 半導体装置及びその製造方法
US6566278B1 (en) * 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
JP3694470B2 (ja) 2001-05-31 2005-09-14 沖電気工業株式会社 半導体装置の製造方法
US6973710B2 (en) * 2001-08-03 2005-12-13 Seiko Epson Corporation Method and apparatus for making devices
US20030054115A1 (en) * 2001-09-14 2003-03-20 Ralph Albano Ultraviolet curing process for porous low-K materials

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005108468A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
US8268403B2 (en) 2004-05-11 2012-09-18 Jsr Corporation Method for forming organic silica film, organic silica film, wiring structure, semiconductor device, and composition for film formation
JP2008511135A (ja) * 2004-08-20 2008-04-10 インターナショナル・ビジネス・マシーンズ・コーポレーション ＳｉＣＯＨ膜のＤＵＶレーザ・アニーリング及び安定化
JP2006253504A (ja) * 2005-03-11 2006-09-21 Nec Electronics Corp 半導体装置およびその製造方法
US8242014B2 (en) 2005-03-11 2012-08-14 Renesas Electronics Corporation Method for manufacturing a semiconductor device having an interconnect structure and a reinforcing insulating film
JP2006261440A (ja) * 2005-03-17 2006-09-28 Nec Electronics Corp 半導体装置およびその製造方法
JP5355892B2 (ja) * 2005-09-16 2013-11-27 ルネサスエレクトロニクス株式会社 配線構造並びに半導体装置及びその製造方法
JP2007266462A (ja) * 2006-03-29 2007-10-11 National Institute Of Advanced Industrial & Technology シリカ薄膜及びその製造方法
JP4631035B2 (ja) * 2006-03-29 2011-02-16 独立行政法人産業技術総合研究所 シリカ薄膜及びその製造方法
JP2008243926A (ja) * 2007-03-26 2008-10-09 Meidensha Corp 薄膜の改質方法
JP2020126919A (ja) * 2019-02-04 2020-08-20 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
JP7023882B2 (ja) 2019-02-04 2022-02-22 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置

Also Published As

Publication number Publication date
TW200426944A (en) 2004-12-01
TWI238471B (en) 2005-08-21
US20060251825A1 (en) 2006-11-09
EP1482550A3 (en) 2009-07-29
JP4344841B2 (ja) 2009-10-14
KR100627098B1 (ko) 2006-09-25
EP1482550A2 (en) 2004-12-01
KR20040103393A (ko) 2004-12-08
US20050003213A1 (en) 2005-01-06
US7132171B2 (en) 2006-11-07

Similar Documents

Publication Publication Date Title
JP4344841B2 (ja) 低誘電率絶縁膜の形成方法
US7611757B1 (en) Method to improve mechanical strength of low-K dielectric film using modulated UV exposure
KR100907387B1 (ko) 환원 분위기 하에서 유전 필름을 경화시키는 방법
JP4913782B2 (ja) Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
KR102138158B1 (ko) 기상 화학적 노출에 의한 낮은-k 유전체 손상 리페어
JP4833268B2 (ja) 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜の形成方法
US7094713B1 (en) Methods for improving the cracking resistance of low-k dielectric materials
Baklanov et al. Impact of VUV photons on SiO2 and organosilicate low-k dielectrics: General behavior, practical applications, and atomic models
JP2004274052A (ja) Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
US20090239390A1 (en) Methods for producing low stress porous and cdo low-k dielectric materials using precursors with organic functional groups
CN1782125A (zh) 形成介电膜的方法和介电膜
TW200413559A (en) Non-thermal process for forming porous low dielectric constant films
JP2004320005A (ja) 有機シリカ多孔性膜製造のための化学気相成長方法
JP5614589B2 (ja) 絶縁膜材料を用いた成膜方法および絶縁膜
JP2007321092A (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
WO2007117320A2 (en) A method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films
JP4422643B2 (ja) 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置
TWI762761B (zh) 用於密osg膜的有機取代的硬化添料化合物與矽構造形成劑
JP2009277686A (ja) 絶縁膜の成膜方法および絶縁膜

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090318

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090318

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090623

R150 Certificate of patent or registration of utility model

Ref document number: 4344841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term