JP3963651B2 - 化合物半導体素子の製造方法 - Google Patents

化合物半導体素子の製造方法 Download PDF

Info

Publication number
JP3963651B2
JP3963651B2 JP2000614491A JP2000614491A JP3963651B2 JP 3963651 B2 JP3963651 B2 JP 3963651B2 JP 2000614491 A JP2000614491 A JP 2000614491A JP 2000614491 A JP2000614491 A JP 2000614491A JP 3963651 B2 JP3963651 B2 JP 3963651B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
single crystal
semiconductor single
layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000614491A
Other languages
English (en)
Inventor
順也 石崎
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Application granted granted Critical
Publication of JP3963651B2 publication Critical patent/JP3963651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/905—Electron beam

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Description

【技術分野】
【０００１】
本発明は、化合物半導体単結晶及び化合物半導体素子の製造方法に関し、さらに詳しくは、レジストを塗布することなく化合物半導体単結晶の表面に効率的にパターンを形成することができる化合物半導体素子の製造方法に関する。
【背景技術】
【０００２】
近年、化合物半導体が持つ種々の特性を活かして、受発光素子、高周波素子、パワー素子等、数多くの素子が研究開発されている。これらの化合物半導体素子を製造する際には、例えば電極形成や集積回路形成の為に、レジストの塗布と露光とを繰り返すリソグラフィー法により化合物半導体単結晶の表面に所定のパターンを形成する方法が一般に用いられている。
【０００３】
しかし、この方法においては、図６の従来の工程に示したように、酸化膜（ＳｉＯ2 ）又は窒化膜（ＳｉＮx ）を堆積させた化合物半導体単結晶４の表面に該単結晶４を高速で回転させながらレジスト２を塗布した後〔工程１、図６（Ａ）〕、加熱してレジスト膜２から溶媒や水分を追い出すプリベーク（工程２）、例えば紫外線を照射することによってパターン６をレジスト膜２に焼き付ける露光〔工程３、図６（Ｂ）〕、レジスト膜２にパターン６を形成する現像及びリンス〔工程４、図６（Ｃ）〕、レジスト膜２から現像液やリンス液を除去するポストベーク（工程５）という各工程を経たのち、化学エッチングにより開口パターン６部分の酸化膜又は窒化膜をエッチング除去する（工程６）といった工程が必要であった。
【０００４】
このように、レジストの塗布と露光とを繰り返すリソグラフィー法によりパターン６を形成するためには多くの工程を必要とし、一つの工程に対して相応のコストがかかるため、この方法を維持する限り、コストダウンには限界がある。
【０００５】
また、結晶表面へ酸化膜又は窒化膜を堆積することによる結晶へのダメージの影響も無視できず、素子の動作に悪影響を及ぼす可能性がある。このダメージの問題を解決するため、近年、ＡｌＧａＡｓ等酸化され易い化合物半導体の自然酸化膜をマスク材に用いる方法が提案され、実践されている。しかし、この方法においても上記のようなリソグラフィー法を用いるので、やはり多くの工程が必要であり、工程数をこれ以上減らすことは難しい。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
【発明が解決しようとする課題】
本発明は、上記した問題点に鑑みてなされたものであり、レジストの塗布を必要とせずに所定のパターンを形成することができる化合物半導体素子の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本化合物半導体単結晶は、ＩＩＩ−Ｖ族化合物半導体単結晶を構成するＶ族元素成分、又はＩＩ−ＶＩ族化合物半導体単結晶を構成するＶＩ族元素成分が、前記化合物半導体の化学式に示される組成比よりも５％以上減少した領域があるとともに該領域が他の領域より金属に近い性質を有しかつ該領域の層厚さが０．０５μｍ以上のものである。
【０００８】
また、本発明の化合物半導体素子の製造方法の第１の態様は、III-Ｖ族化合物半導体単結晶を構成するＶ族元素成分、又はII−VI族化合物半導体単結晶を構成するVI族元素成分を、前記化合物半導体の化学式に示される組成比よりも５％以上減少させるとともに該組成比の減少した領域が他の領域より金属に近い性質を有しかつ該領域の層厚さを０．０５μｍ以上とすることにより、前記化合物半導体単結晶の表面をパターン状に変質させる変質工程と、前記化合物半導体単結晶に該変質工程で変質した領域のエッチング速度が他の領域よりも遅い選択的エッチングを行うエッチング工程とを有することを特徴とする。
【０００９】
前記変質工程は、前記化合物半導体単結晶の表面に大気中でレーザー光を照射することによって行うことができる。また、前記エッチング工程において、前記変質工程で変質した化合物半導体単結晶の表面を保護膜として用いることが好ましい。
【００１０】
また、本発明の化合物半導体素子の製造方法の第２の態様は、半導体単結晶基板上にIII-Ｖ族化合物半導体単結晶層又はII−VI族化合物半導体単結晶層を形成する成長工程と、前記化合物半導体単結晶層の表面に大気中でレーザー光を照射してIII-Ｖ族化合物半導体単結晶を構成するＶ族元素成分、又はII−VI族化合物半導体単結晶を構成するVI族元素成分を、前記化合物半導体の化学式に示される組成比よりも５％以上減少させるとともに該組成比の減少した領域が他の領域より金属に近い性質を有しかつ該領域の層厚さを０．０５μm以上とすることにより、該化合物半導体単結晶層の表面を変質させる変質工程と、該変質工程で変質した領域を有する化合物半導体単結晶層に対して該変質した領域のエッチング速度が他の領域よりも遅い選択的エッチングを行うことにより保護膜を形成するエッチング工程とを有することを特徴とする。
【００１１】
前記レーザー光は、該レーザー光を照射する化合物半導体単結晶層の禁制帯幅より大きいエネルギーを有することが好ましい。また、前記レーザー光の出力は、１kｗ／cm2以上５kｗ／cm2 以下であることが好ましい。
【００１２】
【発明を実施するための最良の形態】
以下に本発明の実施の形態をあげるが、以下の説明は例示的に示されるもので限定的に解釈すべきものでないことはいうまでもない。
【００１３】
図１の本発明の概略工程図に示したように、III-Ｖ族又はII−VI族化合物半導体単結晶４（以下、単に単結晶４と記載することがある）の表面４ａに例えばレーザー光を照射すると〔図１（Ａ）及び図１（Ｂ）〕、加えられたレーザー光のエネルギーを吸収することによって単結晶４が加熱される。
【００１４】
ただし、レーザー光のエネルギーが該レーザー光を照射する単結晶４の禁制帯幅と等しい場合は、フォトルミネセンス（photo luminescence）現象を起こしてエネルギーを消費してしまう。また、レーザー光のエネルギーが単結晶４の禁制帯幅よりも小さい場合は、エネルギーは単結晶４に吸収されずに透過してしまう。そのため、単結晶４に照射するレーザー光のエネルギーは、単結晶４の禁制帯幅よりも大きいことが好ましい。
【００１５】
照射出力を適切に制御しながらIII-Ｖ族又はII−VI族の化合物半導体単結晶４にレーザー光を照射すると、蒸気圧の高いＶ族元素成分あるいはVI族元素成分の一部がガスとなって単結晶４から蒸発するので、レーザー光を照射した領域について、単結晶４を構成する化合物のＶ族元素成分あるいはVI族元素成分を、該化合物の化学式に示される組成比よりも減少させることができる。
【００１６】
III-Ｖ族化合物半導体単結晶４が例えば燐化ガリウムの場合、該燐化ガリウムにレーザー光を照射すると蒸気圧の高い燐が蒸発するので、レーザー光を照射した領域において、ガリウムに対する燐の組成比が化学式ＧａＰに示される１：１の組成比よりも減少する。
【００１７】
その結果、前記単結晶４の表面４ａは、III 族元素成分あるいはII族元素成分がやや多い結晶６ａに変質する。この結晶６ａは、単結晶４よりもＧａ、Ｉｎ、Ａ１等のIII 族金属あるいはＺｎ、Ｃｄ等のII族金属に近い性質を有するため、エッチング速度が単結晶４とは異なる。通常、結晶６ａはより金属に近いので、単結晶４よりもエッチング速度が小さい。
【００１８】
そこで、適切なエッチング液を使用して単結晶４を化学エッチングすると、変質してより金属に近い性質になっている結晶６ａに被覆されて保護されている部分はエッチングが進まない一方、変質していない単結晶４からなるパターン部分６は選択的にエッチングされるので、単結晶４上にパターン６を形成することが可能となる〔図１（Ｃ）〕。
【００１９】
結晶６aが変質してより金属に近い性質となるのは、Ｖ族あるいはVI族の元素成分が該化合物の化学式に示される組成比よりも５％程度以上減少することにより達成される。また、こうした組成比が減少した層が０．０５μｍ程度、好ましくは０．１μｍ以上であればエッチング工程における保護膜として機能させることができる。
【００２０】
この変質してより金属に近い性質になっている結晶６ａはエッチングされ難いので、後工程のエッチングにおいて保護膜として機能することができる。
【００２１】
前記単結晶４の表面４ａを、III 族元素成分あるいはII族元素成分がやや多い結晶６ａに変質させるのに適用可能なレーザーとしては、Ａｒレーザー、Ｈｅ−Ｃｄレーザー、エキシマレーザー等Ｖ族元素成分あるいは、VI族元素成分を蒸発させるのに必要な出力を有するレーザーをあげることができる。
【００２２】
実際上使用可能なレーザーは、照射対象とする化合物半導体単結晶の禁制帯幅より大きいエネルギーを持つレーザーである。ただし、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮについては、波長３２５ｎｍのＨｅ−Ｃｄレーザーを用いる必要がある。
【００２３】
上記したレーザー光の出力は、照射対象とする化合物半導体単結晶の表面上で１kｗ／cm2 以上５kｗ／cm2以下が好適である。レーザー光の出力が５kｗ／cm2 より高い場合には、例えばIII-Ｖ族化合物半導体単結晶を構成するＶ族元素成分だけでなくIII 族元素成分も蒸発してしまうので結晶が完全に破壊され、穴が開いてしまう。レーザー光の出力が１kｗ／cm2 より低い場合は、Ｖ族元素成分又はVI族元素成分の蒸発が十分に行われないので、化合物半導体単結晶を十分に変質させることができない。ここで、レーザーの使用は大気中で可能である。
【００２４】
レーザー光の照射によって変質可能なIII-Ｖ族化合物半導体を次に列挙する。これらのIII-Ｖ族化合物半導体に共通する特徴は、高い蒸気圧を有する砒素または燐あるいは窒素をＶ族元素成分として含むことである。
【００２５】
ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＩｎＧａＡｓ、ＧａＰ、ＡｌＰ、ＩｎＰ、ＡｌＧａＰ、ＩｎＧａＰ、ＡｌＩｎＰ、ＡｌＧａＩｎＰ、ＧａＡｓＰ、ＡｌＡｓＰ、ＩｎＡｓＰ、ＡｌＧａＡｓＰ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓＰ、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ、ＧａＡｓＮ、ＡｌＡｓＮ、ＩｎＡｓＮ、ＡｌＧａＡｓＮ、ＩｎＧａＡｓＮ、ＩｎＡｌＡｓＮ。
【００２６】
同様に、レーザー光の照射によって変質可能なII−VI族化合物半導体を次に列挙する。
ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ。
【００２７】
これらのII−VI族化合物半導体は、蒸気圧の高い硫黄又はセレンあるいはテルルをVI族元素成分として含むので、レーザー照射をしてVI族元素成分の一部を蒸発させることにより、II族元素成分がやや多い結晶に変質させることができる。
【００２８】
組成が変質してより金属に近い性質となった層は、次に化合物半導体層を成長する雰囲気で熱処理することにより再度化合物半導体層として電気的に活性な用途に用いることが可能であり、また、ドライエッチング等により組成が変質した層を除去することにより、その下の組成が変質していない層を電気的に活性な用途に用いることも可能である。
【００２９】
電流拡散層内に組成が変質してより金属に近い層が表面に形成された電流ブロック領域を設けた発光素子はフォトリソグラフィー法を用いることなく製造できるので、低コストのものとなる。また、レーザーを用いることでより安価でシンプルな装置でパターンを描くことが可能になる。さらに、本発明は化合物半導体層自体だけでなく、ＡｌＧａＡｓ酸化膜層にも適用可能である。
【実施例】
【００３０】
以下に本発明の実施例をあげてさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではなく、本発明の技術思想から逸脱しない限り種々の変形が可能であることは勿論である。
【００３１】
（実施例１）
実施に際しては、図２に概念的に示すレーザー光照射装置１２を用いる。このレーザー光照射装置１２は、Ａｒレーザー発振器１４、反射ミラー１６、集光レンズ１８、及び水平方向に操作可能なＸ−Ｙステージ１９を備えている。
【００３２】
試料２０としては、図３（ａ）に示すように、ＧａＡｓ単結晶基板２２上にＧａＡｓ緩衝層２４、ＡｌＩｎＰ層２６（厚さ１．０μm程度）、Ａ１Ａｓ混晶率０．８のＡｌＧａＡｓ層２８（厚さ５．０μm程度）をこの順で積層した化合物半導体単結晶を用いる。Ａ１ＧａＡｓ層２８の間接遷移形禁制帯幅は、Ａ１Ａｓ混晶率が０．８の場合、約２．０ｅＶである。
【００３３】
この試料２０をＸ−Ｙステージ１９上に載置した後に、２．４ｅＶのエネルギーを有する波長５１４．５ｎｍのアルゴンレーザー光１４ａを、レーザーの出力を一定に保ちながら集光レンズ１８で集光してＡｌＧａＡｓ層２８表面の各点に対して数秒程度照射する〔図３（ｂ）〕。
【００３４】
すると、レーザー照射された領域は、Ａ１ＧａＡｓ層２８を構成する砒素がガスとなって蒸発するので、Ａｓの組成比がＡｌＧａＡｓに示される組成比よりも少ない領域２８ａが試料２０のＡ１ＧａＡｓ層２８に形成される。
【００３５】
なお、レーザー照射後のＡ１ＧａＡｓ層２８の表面の組成は（Ａ１Ｇａ）0.525ＡＳ0.475程度に変化している。また、レーザーの出力が５ｋｗ／ｃｍ2の場合、レーザー照射後のＡ１ＧａＡｓ層２８は表面から深さ３μｍ程度まで組成が変質すると推定される。
【００３６】
続いて、硫酸：過酸化水素の混合エッチング液を用いて、レーザー照射した試料２０をエッチングする。レーザー光１４ａの照射によって試料２０表面のＡｌＧａＡｓ層２８がより金属的に変質しているため、前記硫酸：過酸化水素の混合エッチング液で試料２０をエッチングする際に、レーザー照射されたＡ１ＧａＡｓ部分２８ａは残留し、レーザー照射されなかったＡｌＧａＡｓ部分２８のみが選択的にエッチングされる〔図３（ｃ）〕。
【００３７】
また、前記硫酸：過酸化水素の混合エッチング液は、Ａ１ＧａＡｓ層２８に対するエッチング速度が大きくＡ１ＩｎＰ層２６に対するエッチング速度が小さいので、実質的にＡｌＧａＡｓ層２８のみをエッチングすることができる。そこで、例えばＡ１ＧａＡｓ層２８の下側にＡ１ＩｎＰ層２６を設けておくと、このＡ１ＩｎＰ層２６でエッチングを停止させることができる。
【００３８】
このようにすると、レジストの塗布を行わずに図３（ｃ）に示したようなパターンを形成することができるので、多くの工程を必要とせずに化合物半導体素子を製造することができる。
【００３９】
（実施例２）
この実施例では、図４に概念的に示したレーザー光照射装置３０を用いる。該レーザー光照射装置３０は、微動可能なＸ−Ｙステージ３２、試料固定ホルダー３４、レーザー発振器３６、集光レンズ３８、Ｘ−Ｙステージ制御用コンピューター４０、レーザースポット径集光レンズ４２、真空チャンバー４４、イオンポンプ４６、ターボ分子ポンプ４８、ロータリーポンプ５０、反射ミラー５２から構成されている。５４は上記Ｘ−Ｙステージ３２上に載置された化合物半導体材料である。
【００４０】
前記Ｘ−Ｙステージ３２は、１μｍ以下の刻み幅で動くステージを用いる。また、レーザー光としては、２．４ｅＶのエネルギーを有する波長５１４．５ｎｍのアルゴンレーザーを用いる。
【００４１】
集光レンズ３８は、１倍〜１００倍の倍率のものを用いる。Ｘ−Ｙステージ制御用コンピューター４０は、描画パターンをプログラム可能なものである。集光レンズ４２としては、１０μｍ〜１００μｍφ程度に集光可能なものが用いられる。真空チャンバー４４を備えておくと、低い照射レーザー出力で実施可能となる。この真空チャンバー４４は必要に応じて設置されるが、設置しないことも可能である。
【００４２】
図５において、発光素子を製造するために一連の工程が施される化合物半導体材料５４は、次のようにして作成される。まず、（１１１）Ａ面方向に５度〜１５度傾斜した面方位（００１）のＧａＡｓ基板６０上に、ｎ型ＧａＡｓ緩衝層６２を１μｍ成長させる。次にダブルヘテロ構造層６３を形成するために、厚さ１μｍのｎ型ＡｌＩｎＰクラッド層６４、厚さ０．６μｍのノンドープのＡ１ＧａＩｎＰ活性層６６、厚さ１μｍのｐ型Ａ１ＩｎＰクラッド層６８を順次成長する。
【００４３】
さらに、ブロック領域７０ａを形成するために、厚さ０．１μｍのｎ型ＧａＡｓ層７２、厚さ１．５μｍのｎ型Ａ１ＩｎＰ層７４、厚さ０．１μｍのｎ型ＧａＡｓ層７６からなるブロック層７０を成長する。
【００４４】
ブロック領域７０ａはｎ型に形成され、図５（ｆ）に示されるＰ型の電流拡散層７８と逆の導電型なので、該電流拡散層７８中を発光領域のダブルヘテロ構造層６３に向かう電流の流れを部分的に阻止し、ブロック領域７０ａが形成されていない領域に電流を集中させることにより発光効率を高くするためのものである。例えば、ブロック領域７０ａの形成により電流拡散層７８中で電流が流れる断面積を１／５にすると、単位断面積当たりに流れる電流が５倍になるため、発光効率は５倍になる。
【００４５】
このようにして準備した、図５（ａ）に示される化合物半導体単結晶５４に対するパターンの形成は、次のようにして行う。
【００４６】
まず、ｎ型ＧａＡｓ層７６の表面から、大気中にてスポット径１０μｍφのレーザー光をＧａＡｓ層７６の表面上での出力５kｗ／cm2で矩形状に平均５秒間照射する。すると、厚さ０．１μｍのｎ型ＧａＡｓ層７６から蒸気圧の高い砒素の一部がガスとなって蒸発し、ＧａＡｓ層７６の一部が変質したブロック領域７０ａが形成される〔図５（ｂ）〕。
【００４７】
続いて、重量比で９７．２％の硫酸：０．５％の過酸化水素：２．３％の純水からなる混合エッチング液を用いてＧａＡｓ層７６の選択的エッチングを５０℃で３分間行い、ブロック領域７０ａに変質した部分以外のＧａＡｓ層７６を除去する〔図５（ｃ）〕。この選択的エッチングで残留したブロック領域７０ａは、この後のエッチング工程において保護膜として機能する。
【００４８】
次に、重量比で３０．８％の塩酸：６９．２％の純水からなる混合エッチング液を用いてＡ１ＩｎＰ層７４のエッチングを２２℃で１分間行い、ブロック領域７０ａで被覆された部分以外のＡ１ＩｎＰ層７４を除去する〔図５（ｄ）〕。
【００４９】
さらに、重量比で９７．２％の硫酸：０．５％の過酸化水素：２．３％の純水からなる混合エッチング液を用いてＧａＡｓ層７２のエッチングを５０℃で行い、ブロック領域７０ａで被覆された部分以外のＧａＡｓ層７２を除去する〔図５（ｅ）〕。
【００５０】
そして、ｎ型のブロック領域７０ａ上に、電流拡散層７８としてｐ型のＡ１ＧａＡｓ層を１０μｍ成長する〔図５（ｆ）〕。
【００５１】
最後に、ＧａＡｓ基板６０の表面にｎ型電極を形成し、電流拡散層７８の表面にｐ型電極を形成することにより、電流拡散層７８内にブロック領域７０ａを有する化合物半導体発光素子を製造することができる。
【産業上の利用可能性】
【００５２】
以上述べたごとく、パターンを形成するために、従来は多くの工程を必要とするフォトリソグラフィー法の使用が不可欠であったが、本発明によれば、パターンを形成する化合物半導体単結晶に、該単結晶を構成するＶ族元素成分又はVI族元素成分が前記単結晶の化学式に示される組成比よりも少ない領域を形成することにより、レジストの塗布を行うことなくパターンの形成が可能となり、化合物半導体単結晶を用いて形成する受発光素子、高周波素子、パワー素子等の種々の素子を、工程数が大幅に減少された簡単な工程によって製造することが可能となった。
【図面の簡単な説明】
【００５３】
【図１】 本発明の化合物半導体単結晶に対するパターン形成工程を示す概略説明図であり、（Ａ）（Ｂ）はレーザー照射工程及び（Ｃ）はエッチング工程を示す。
【図２】 実施例１で使用するレーザー光照射装置の概略説明図である。
【図３】 実施例１におけるパターン形成方法の工程図で、（ａ）は化合物半導体試料、（ｂ）は該試料にレーザー光を照射した状態及び（ｃ）はエッチングを行った後の試料をそれぞれ示す。
【図４】 実施例２で使用するレーザー光照射装置の概略説明図である。
【図５】 実施例２における化合物半導体発光素子の製造方法の工程図で、（ａ）は化合物半導体単結晶、（ｂ）は該単結晶にレーザー光を照射した状態、（ｃ）はＧａＡｓ層をエッチングで除去した状態、（ｄ）はＡ１ＩｎＰ層をエッチングで除去した状態、（ｅ）はＧａＡｓ層をエッチングで除去した状態及び（ｆ）は電流拡散層を成長させた状態をそれぞれ示す。
【図６】 従来の化合物半導体単結晶に対するパターン形成工程図及び代表的工程を示す概略説明図であり、（Ａ）は化合物半導体単結晶の表面にレジストを塗布した状態、（Ｂ）は紫外線照射によってパターンを焼き付ける露光工程、（Ｃ）は現像及びリンス後のパターン及び（Ｄ）は最終的に得られるパターンをそれぞれ示す。
【符号の説明】
【００５４】
４：化合物半導体単結晶、４ａ：表面、６：パターン、６ａ：変質した化合物半導体単結晶の領域、８：レーザー光、１２，３０：レーザー光照射装置、１４：Ａｒレーザー発振器、１４ａ：アルゴンレーザー光、１６：反射ミラー、１８，３８：集光レンズ、１９，３２：Ｘ−Ｙステージ、２０：試料、２２：ＧａＡｓ単結晶基板、２４：ＧａＡｓ緩衝層、２６：ＡｌＩｎＰ層、２８：ＡｌＧａＡｓ層、２８ａ：領域、３４：試料固定ホルダー、３６：レーザー発振器、４０：Ｘ−Ｙステージ制御用コンピューター、４２：レーザースポット径集光レンズ、４４：真空チャンバー、４６：イオンポンプ、４８：ターボ分子ポンプ、５０：ロータリーポンプ、５２：反射ミラー、５４：化合物半導体材料、６０：ＧａＡｓ基板、６２：ｎ型ＧａＡｓ緩衝層、６３：ダブルヘテロ構造層、６４：ｎ型ＡｌＩｎＰクラッド層、６６：ノンドープのＡ１ＧａＩｎＰ活性層、６８：ｐ型Ａ１ＩｎＰクラッド層、７０ａ：ブロック領域、７２：ｎ型ＧａＡｓ層、７４：ｎ型Ａ１ＩｎＰ層、７６：ｎ型ＧａＡｓ層、７０：ブロック層、７０ａ：ブロック領域、７８：Ｐ型の電流拡散層。

Claims (6)

  1. ＩＩＩ−Ｖ族化合物半導体単結晶を構成するＶ族元素成分、又はＩＩ−ＶＩ族化合物半導体単結晶を構成するＶＩ族元素成分を、前記化合物半導体の化学式に示される組成比よりも５％以上減少させるとともに該組成比の減少した領域が他の領域より金属に近い性質を有しかつ該領域の層厚さを０．０５μｍ以上とすることにより、前記化合物半導体単結晶の表面をパターン状に変質させる変質工程と、前記化合物半導体単結晶に該変質工程で変質した領域のエッチング速度が他の領域よりも遅い選択的エッチングを行うエッチング工程とを有することを特徴とする化合物半導体素子の製造方法。
  2. 前記変質工程は、前記化合物半導体単結晶の表面に大気中でレーザー光を照射することによって行うことを特徴とする請求項１記載の化合物半導体素子の製造方法。
  3. 前記エッチング工程において、前記変質工程で変質した化合物半導体単結晶の表面を保護膜として用いることを特徴とする請求項１又は２記載の化合物半導体素子の製造方法。
  4. 半導体単結晶基板上にＩＩＩ−Ｖ族化合物半導体単結晶層又はＩＩ−ＶＩ族化合物半導体単結晶層を形成する成長工程と、前記化合物半導体単結晶層の表面に大気中でレーザー光を照射してＩＩＩ−Ｖ族化合物半導体単結晶を構成するＶ族元素成分、又はＩＩ−ＶＩ族化合物半導体単結晶を構成するＶＩ族元素成分を、前記化合物半導体の化学式に示される組成比よりも５％以上減少させるとともに該組成比の減少した領域が他の領域より金属に近い性質を有しかつ該領域の層厚さを０．０５μｍ以上とすることにより、該化合物半導体単結晶層の表面を変質させる変質工程と、該変質工程で変質した領域を有する化合物半導体単結晶層に対して該変質した領域のエッチング速度が他の領域よりも遅い選択的エッチングを行うことにより保護膜を形成するエッチング工程とを有することを特徴とする化合物半導体素子の製造方法。
  5. 前記レーザー光は、該レーザー光を照射する化合物半導体単結晶層の禁制帯幅より大きいエネルギーを有することを特徴とする請求項４記載の化合物半導体素子の製造方法。
  6. 前記レーザー光の出力は、１ｋｗ／ｃｍ2以上５ｋｗ／ｃｍ2以下であることを特徴とする請求項５記載の化合物半導体素子の製造方法。
JP2000614491A 1999-04-26 2000-04-25 化合物半導体素子の製造方法 Expired - Fee Related JP3963651B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11770099 1999-04-26
PCT/JP2000/002683 WO2000065642A1 (en) 1999-04-26 2000-04-25 Production methods of compound semiconductor single crystal and compound semiconductor element

Publications (1)

Publication Number Publication Date
JP3963651B2 true JP3963651B2 (ja) 2007-08-22

Family

ID=14718151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000614491A Expired - Fee Related JP3963651B2 (ja) 1999-04-26 2000-04-25 化合物半導体素子の製造方法

Country Status (6)

Country Link
US (1) US6589447B1 (ja)
EP (1) EP1089329A1 (ja)
JP (1) JP3963651B2 (ja)
KR (1) KR20010052671A (ja)
TW (1) TW463246B (ja)
WO (1) WO2000065642A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4329374B2 (ja) * 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
US6932865B2 (en) * 2003-04-11 2005-08-23 Lockheed Martin Corporation System and method of making single-crystal structures through free-form fabrication techniques
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
JP2008130818A (ja) * 2006-11-21 2008-06-05 Disco Abrasive Syst Ltd レーザー加工装置
GB2451456B (en) * 2007-07-31 2011-03-02 Filtronic Compound Semiconductors Ltd An optical waveguide structure and method of manufacture thereof
KR101018179B1 (ko) * 2008-10-16 2011-02-28 삼성엘이디 주식회사 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법
CN108977888A (zh) 2013-03-26 2018-12-11 吉坤日矿日石金属株式会社 化合物半导体晶片、光电转换元件、以及iii-v族化合物半导体单晶的制造方法
US11550299B2 (en) 2020-02-03 2023-01-10 Strong Force TX Portfolio 2018, LLC Automated robotic process selection and configuration
US11544782B2 (en) 2018-05-06 2023-01-03 Strong Force TX Portfolio 2018, LLC System and method of a smart contract and distributed ledger platform with blockchain custody service
CA3098670A1 (en) 2018-05-06 2019-11-14 Strong Force TX Portfolio 2018, LLC Methods and systems for improving machines and systems that automate execution of distributed ledger and other transactions in spot and forward markets for energy, compute, storage and other resources
US11669914B2 (en) 2018-05-06 2023-06-06 Strong Force TX Portfolio 2018, LLC Adaptive intelligence and shared infrastructure lending transaction enablement platform responsive to crowd sourced information
DE102019106964A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterkörper mit einer halbleiteroberfläche, die zumindest eine struktur aufweist
US11982993B2 (en) 2020-02-03 2024-05-14 Strong Force TX Portfolio 2018, LLC AI solution selection for an automated robotic process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534418A (en) * 1978-09-01 1980-03-11 Ise Electronics Corp Method of selectively etching semiconductor
JPS59177930A (ja) * 1983-03-29 1984-10-08 Oki Electric Ind Co Ltd 半導体装置のパタ−ン形成方法
JPS59194439A (ja) * 1983-04-20 1984-11-05 Oki Electric Ind Co Ltd 半導体装置のパタ−ン形成方法
US4555301A (en) * 1983-06-20 1985-11-26 At&T Bell Laboratories Formation of heterostructures by pulsed melting of precursor material
US5139606A (en) * 1989-12-05 1992-08-18 Massachusetts Institute Of Technology Laser bilayer etching of GaAs surfaces
JPH04133327A (ja) * 1990-09-25 1992-05-07 Hikari Keisoku Gijutsu Kaihatsu Kk 半導体の微細加工方法
US5386798A (en) * 1993-10-06 1995-02-07 Martin Marietta Energy Systems, Inc. Method for continuous control of composition and doping of pulsed laser deposited films

Also Published As

Publication number Publication date
KR20010052671A (ko) 2001-06-25
TW463246B (en) 2001-11-11
EP1089329A1 (en) 2001-04-04
US6589447B1 (en) 2003-07-08
WO2000065642A1 (en) 2000-11-02

Similar Documents

Publication Publication Date Title
JP3963651B2 (ja) 化合物半導体素子の製造方法
US7713812B2 (en) Method for manufacturing semiconductor thin film
US7760785B2 (en) Group-III nitride semiconductor device
JP2012522388A (ja) 紫外光発光ダイオード装置及びその製造方法
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
US6797532B2 (en) Semiconductor device and method for manufacturing the same
JP4838171B2 (ja) 高電子移動度トランジスタのｔ−ゲート形成方法
US20050098791A1 (en) Nitride semiconductor, semiconductor device, and manufacturing methods for the same
WO2010146639A1 (ja) 窒化物半導体装置及びその製造方法
US6881601B2 (en) Nitride compound semiconductor, nitride compound semiconductor light emitting device and method of manufacturing the same
JP2005210089A (ja) 窒化物系化合物半導体素子の製造方法
JP4451606B2 (ja) 半導体薄膜の製造方法
KR20180060585A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
JP2000077336A (ja) 半導体成長用基板およびその製造方法ならびに半導体装置
JPH1116852A (ja) ３−５族化合物半導体用電極の製造方法と３−５族化合物半導体素子
JP4465890B2 (ja) 半導体装置の製造方法
US20100155899A1 (en) Etching method, etching mask and method for manufacturing semiconductor device using the same
JP3778769B2 (ja) 化合物半導体表面の安定化方法、それを用いた半導体レーザ素子の製造方法、および半導体レーザ素子等の半導体素子
KR100622819B1 (ko) 패턴된 기판의 제조방법 및 그 기판을 이용한 발광다이오드의 제조방법
JP2000150391A (ja) 集束イオンビームのマスク加工による結晶の選択成長法
JP3736319B2 (ja) 半導体装置の製造方法
JP2002124520A (ja) エッチング可能なヘテロ接合界面
JPH08148479A (ja) 半導体のエッチングマスクとその製造方法及び半導体の加工方法と半導体レーザの製造方法
JPH03177016A (ja) 選択エピタキシャル成長法
JP2003218087A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050302

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050408

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees