JP4465890B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4465890B2 JP4465890B2 JP2001029531A JP2001029531A JP4465890B2 JP 4465890 B2 JP4465890 B2 JP 4465890B2 JP 2001029531 A JP2001029531 A JP 2001029531A JP 2001029531 A JP2001029531 A JP 2001029531A JP 4465890 B2 JP4465890 B2 JP 4465890B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type gan
- region
- etched
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Weting (AREA)
Description
【発明の属する技術分野】
本発明は、半導体光学素子、電界効果トランジスタ(FET(Field Effect Transistor )等の半導体装置の製造方法に関し、詳しくは窒化物系化合物半導体層を選択的にウエットエッチングするエッチング方法を用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体レーザ素子、半導体発光ダイオード等の半導体光学素子やFET等の半導体装置においては、プラズマCVD(CVDはChemical Vapor Deposition の略:化学的気相成長)法やイオン注入法、拡散法等の方法を用いて半導体層の表面改質を行い、部分的に新たな性質を付与したり、特性を改善したりすることが一般的である。このような方法は、半導体の材質を問わず適用することができ、上記窒化物系化合物半導体も例えばガリウムヒ素(GaAs)系、インジウムリン(InP)系等のIII -V族化合物半導体、および亜鉛セレン(ZnSe)系、カドミウムテルル(CdTe)系等のII-VI族化合物半導体等の化合物半導体とほぼ同様に取り扱いができる。
【0003】
【発明が解決しようとする課題】
しかしながら、窒化物半導体の材料特性は独特のものが多い。すなわち、p型伝導性が得られにくいこと、耐薬品性が非常に強いため、容易にウエットエッチングができないこと等がある。なお、典型的な窒化物系化合物半導体である窒化ガリウム(GaN)は未だに良質なバルク基板が作製することが困難となっている。そのため、GaN型半導体素子の形成にはサファイヤ基板が用いられている。
【0004】
上記サファイヤ基板は高抵抗であるため、従来のGaN型半導体素子では、基板の裏面に電極を形成することができず、p型電極、n型電極ともに基板の片面に形成されている。そこで、通常は、p型電極が設けられるp型コンタクト層を素子表面に露出させるようにエッチングが施される。このときのエッチングは前述の理由によりウエットエッチングではなくドライエッチングであり、具体的には、反応性イオンエッチング(RIE:Reactive Ion Etching )などのスパッタエッチングが一般的である。この方法では、エッチングガスに含まれている反応種が活性ラジカルやイオンに解離し、これらの化学反応および基板への衝突によってエッチングが進行する。このため、ダメージが残り素子特性を悪化させる原因となり得ることが危惧されてきた。
【0005】
このような窒化物系化合物半導体を用いた半導体素子は、光学素子としては紫外線から赤外線までの広範囲な波長領域で設計可能であり、電子素子としてはこの材料のバンドギャップが大きいこと、飽和ドリフト速度が大きいこと、および静電破壊電界が大きいことから高速動作、高速スイッチング、大電流動作などに優れており、各種の応用が期待されている。しかしながら、半導体レーザ素子をはじめとする窒化物系化合物半導体を用いた半導体素子には、さらなる特性改善が要求されており、そのためのエッチング方法が要求されている。
【0006】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法である。
【0010】
本発明の第1の態様に係る半導体装置の製造方法は、基板上に、バッファ層を介してn + 型AlGaN層、n型AlGaN層、p型GaN層およびn + 型GaN層を順次させる工程と、n + 型GaN層上にレジストパターンを形成し、レジストパターンをイオン注入マスクとしてn + 型GaN層、p型GaN層、n型AlGaN層にイオン注入を行って、結晶性を悪化させた被エッチング領域を形成する工程と、被エッチング領域を形成したのち、レジストパターンをエッチングマスクとしウエットエッチングを行い、前記n + 型GaN層からn型AlGaN層までの被エッチング領域を選択的に除去することによりリッジを形成する工程と、前記レジストパターンを除去したのち、前記リッジのn + 型GaN層上および前記n + 型AlGaN層上にそれぞれ電極を形成することによりGaN系へテロ接合バイポーラフォトトランジスタ受光素子を形成する工程とを含むものである。
【0011】
本発明の第2の態様に係る半導体装置の製造方法は、基板上に、バッファ層を介してn - 型GaN層、p + 型AlGaN層、p + 型GaN層を順次成長させる工程と、前記p + 型GaN層上にレジストパターンを形成し、前記レジストパターンをイオン注入マスクとして、前記p + 型GaN層およびp + 型AlGaN層にイオン注入して被エッチング領域を形成する工程と、レジストパターンをエッチングマスクとしウエットエッチングを行い、前記p + 型GaN層およびp + 型AlGaN層の被エッチング領域を選択的に除去することによりリッジを形成する工程と、レジストパターンを除去したのち、前記リッジのp + 型GaN層上および前記n - 型GaN層上にそれぞれ電極を形成することによりGaN系ヘテロ接合FETを形成する工程とを含むものである。
【0012】
【発明の実施の形態】
本発明のエッチング方法に係る実施の形態の一例を、図1の製造工程断面図によって説明する。
【0013】
図1の(1)に示すように、基板1上に窒化物系化合物半導体層2が形成されている。上記基板1には、窒化ガリウム基板のような化合物半導体基板もしくは、サファイヤ基板のような絶縁性基板を用いることができる。また、上記窒化物系化合物半導体層2は、例えば、GaN層、AlGaN層、GaInN層、AlGaInN層、GaInNAs層、GaNAs層のうちの1層もしくは複数層からなる。
【0014】
続いて通常のレジスト塗布技術によって、上記窒化物系化合物半導体層2上にレジストを塗布してレジスト膜を形成した後、通常のリソグラフィー技術(露光、現像、ベーキング等)によって、上記レジスト膜をパターニングしてレジストパターン3を形成する。次いで、このレジストパターン3をイオン注入マスクに用いて窒化物系化合物半導体層2にイオン注入を行って、窒化物系化合物半導体層2の結晶性を悪化させてなる被エッチング領域4を形成する。このイオン注入では、例えば窒素、ホウ素、プロトン等のうちの少なくとも1種をイオン注入する。ここでは、一例として、イオン種にホウ素を用い、上記窒化物系化合物半導体層2の例えば中層までイオン注入されるように、ドーズ量および加速電圧を調整した。
【0015】
上記イオン注入マスクには、レジストマスクを用いたが、イオン注入マスクの機能を有するとともに窒化物系化合物半導体層2より選択的に剥離できる材料からなる無機マスクを用いることも可能である。
【0016】
次いで図1の(2)に示すように、上記レジストパターン3をエッチングマスクに用いて上記被エッチング領域4(図面の2点鎖線で示す部分)をウエットエッチングにより選択的に除去する。このウエットエッチングは、例えば60℃に温めた水酸化カリウム(KOH)水溶液(例えば1mol)を用いて行い、上記被エッチング領域4を選択的に除去する。このウエットエッチングにおけるエッチングレートは、200nm/minとなった。その後、上記レジストパターン3を除去する。
【0017】
次いで図1の(3)に示すように、上記エッチング後に上記窒化物系化合物半導体層2を熱処理する。この熱処理は、一例として、不活性な雰囲気として、例えば窒素雰囲気中で、上記窒化物系化合物半導体層2を600℃に20分間加熱処理して行う。
【0018】
上記エッチング方法では、窒化物系化合物半導体層2に、窒素、ホウ素、プロトン等のうちの少なくとも1種のイオンを注入することにより、窒化物系化合物半導体層2の結晶性を悪化させることでウエットエッチングされやすくした被エッチング領域4を形成している。単結晶は、イオン注入により、多結晶化したり、格子間原子の多い格子欠陥の密度の大きな結晶になる。このような状態で、窒化物系化合物半導体層2をウエットエッチングすることから、被エッチング領域4はイオン注入されていない領域と比較して選択的にエッチング除去される。また、レジストパターン3をリソグラフィー技術により形成するため、微細な所望の領域を選択的にイオン注入できるので、微細な所望の領域を選択的にエッチングできることになる。
【0019】
また、イオン注入深さはイオン注入の加速電圧によって制御することが可能になるので、イオン注入深さを制御することにより、イオン注入されない領域を被エッチング領域4の下層に残すことが可能となり、そのイオン注入されない領域がエッチングストップ層となる。したがって、従来は困難であったウエットエッチングのおけるエッチングストップ層を設けることも容易になる。
【0020】
さらに、ウエットエッチング後に熱処理を行うことから、エッチングによって除去されなかったイオン注入領域に形成されているイオン注入ダメージ層(図示せず)の結晶性を回復させることが可能になる。したがって、イオン注入により結晶性を悪化させた領域は、エッチングにより除去されるとともに、残った領域は熱処理により結晶性が回復されるので、結晶性を悪化させたことによるデバイス性能上の劣化は起こらない。
【0021】
上記エッチング方法は、半導体光学素子、電界効果トランジスタ(FET(Field Effect Transistor)等の半導体装置の製造方法における窒化物系化合物半導体層のエッチングに適用することができる。以下、本発明のエッチング方法を適用した本発明の半導体装置の製造方法を説明する。
【0022】
本発明の半導体装置の製造方法に係る第1の実施の形態として、GaN系半導体レーザ素子の製造方法を、図2の製造工程断面図によって説明する。
【0023】
図2の(1)に示すように、基板(例えばc面のサファイヤ基板)11上に、例えば有機金属化学的気相成長(MOCVD:Metal Organic Chemical Vapor Deposition )法により、窒化物系化合物半導体層を形成する。この窒化物系化合物半導体層は、例えば550℃程度の低温でGaNバッファ層12を例えば50nmの厚さに成長させる。引き続いて、このGaNバッファ層12上に、n型GaNコンタクト層13、n型AlGaNクラッド層14、n型GaN光導波層15、活性層16、p型GaN光導波層17、p型AlGaNクラッド層18、およびp型GaNコンタクト層19を順次エピタキシャル成長させる。
【0024】
上記n型GaNコンタクト層13は例えば3μmの厚さに、上記n型AlGaNクラッド層14は例えば0.5μmの厚さに、上記n型GaN光導波層15は例えば0.1μmの厚さに、上記p型GaN光導波層17は例えば0.1μmの厚さに、上記p型AlGaNクラッド層18は例えば0.5μmの厚さに、上記p型GaNコンタクト層19は例えば0.5μmの厚さに、一例として1000℃程度の温度でエピタキシャル成長させることにより形成される。また、上記活性層16は、例えばGa1-x Inx N井戸層/Ga1-y Iny N障壁層(例えばx=0.15、y=0.02)からなり、一例として800℃程度の温度でエピタキシャル成長させることにより形成される。
【0025】
次に、p型コンタクト層19上に、例えばCVD法により、SiNx 膜(図示せず)を形成する。この後、このSiNx 膜上にレジストを塗布してレジスト膜を形成した後、通常のリソグラフィー技術(露光、現像、ベーキング等)によって、上記レジスト膜をパターニングして、一方向に延在するストライプ形状のレジストパターン(イオン注入マスク)31を形成する。
【0026】
次に、このレジストパターン31をイオン注入マスクとして、例えば窒素、ホウ素、プロトン等のうちの少なくとも1種のイオンを注入する。ここでは、上記p型コンタクト層19からn型GaNコンタクト層13の例えば上層までイオン注入を行い、このイオン注入により結晶性を悪化させた被エッチング領域41を形成する。このイオン注入条件としては、例えば、ドーズ量を5×1014/cm2 、加速電圧を50keVに設定した。
【0027】
次に、図2の(2)に示すように、上記レジストパターン31をエッチングマスクに用いて、上記被エッチング領域41(図面の2点鎖線で示す部分)をウエットエッチングにより選択的に除去する。このウエットエッチングは、例えば60℃に温めた水酸化カリウム(KOH)水溶液(例えば1mol)を用いて行い、上記被エッチング領域41を選択的に除去する。このエッチングにおけるエッチングレートは、200nm/minとなった。その後、上記レジストパターン31を除去する。
【0028】
これによってn型GaNコンタクト層13の上層部、n型AlGaNクラッド層14、n型GaN光導波層15、活性層16、p型GaN光導波層17、p型AlGaNクラッド層18、およびp型GaNコンタクト層19がストライプ形状にパターニングされる。このp型GaNコンタクト層19の幅(ストライプ幅)は例えば2.5μm程度である。また、n型GaNコンタクト層13の上層部、n型AlGaNクラッド層14、n型GaN光導波層15、活性層16、p型GaN光導波層17、p型AlGaNクラッド層18は、p型GaNコンタクト層19の延在する方向と平行な方向に延在するストライプ形状を有し、その幅はp型GaNコンタクト層19の幅よりもやや大きくなっていてもよい。
【0029】
次に、図2の(3)に示すように、上記説明したのと同様に、レジスト塗布、リソグラフィー技術により、上記p型GaNコンタクト層19上に、上記ストライプ形状と平行な方向に延在するストライプ形状のレジストパターン33を、形成する。このリソグラフィー技術では上記エッチングにより形成された溝内にレジストが残る。
【0030】
次に、このレジストパターン33をイオン注入として例えば窒素、ホウ素、プロトン等のうちの少なくとも1種のイオンを注入する。ここでは、上記p型コンタクト層19からp型AlGaNクラッド層18の上層までイオン注入を行って結晶性を悪化させることにより被エッチング領域43を形成する。このイオン注入条件としては、例えば、ドーズ量を5×1014/cm2 、加速電圧を50keVに設定した。なお、このイオン注入では、上記エッチングにより形成した溝内にレジストが残るため、この残ったレジストがイオン注入マスクとなってn型GaNコンタクト層13以下の層にはイオン注入されない。
【0031】
次に、図2の(4)に示すように、上記レジストパターン33をエッチングマスクに用いて、上記被エッチング領域43(図面の2点鎖線で示す部分)をエッチングにより選択的に除去する。このエッチングは、例えば60℃に温めた水酸化カリウム(KOH)水溶液(例えば1mol)を用いたウエットエッチングにより行い、上記被エッチング領域43を選択的に除去する。このエッチングにおけるエッチングレートは、200nm/minとなった。
【0032】
次いで絶縁体の酸化シリコン(SiO2 )(図示せず)を蒸着する。その後、上記イオン注入マスク33を除去する。次に、図2の(5)に示すように、p型コンタクト層19上にオーミックコンタクトのp側電極21を形成するとともに、n型コンタクト層13上にオーミックコンタクトのn側電極22を形成する。上記p側電極21には例えばニッケル/金(Ni/Au)膜が用いられ、上記n型電極22には例えばチタン/アルミニウム(Ti/Al)膜が用いられる。
【0033】
この後、図示はしないが、レーザ構造が形成された基板11を薄膜化して、ストライプ状の延在する方向に垂直な方向に沿って棒状にへき開する、もしくはドライエッチングすることにより両共振器端面を形成する。さらに、この棒状体をダイシングやスライシング等の技術により分離してチップ化する。以上により、目的とするGaN系半導体レーザ素子が製造される。
【0034】
上記図2によって説明した半導体装置の製造方法では、p型GaNコンタクト層19からn型GaNコンタクト層13の上層までの窒化物系化合物半導体層に、例えば、窒素、ホウ素、プロトン等のうちの少なくとも1種のイオンを注入することにより窒化物系化合物半導体層の結晶性を悪化させてウエットエッチングされやすくした被エッチング領域41を形成している。このような状態で、窒化物系化合物半導体層をウエットエッチングすることから、被エッチング領域はイオン注入されていない領域と比較して選択的にウエットエッチングされる。また、レジストパターン31、33をリソグラフィー技術により形成するため、微細な所望の領域を選択的にイオン注入できるので、微細な所望の領域を選択的にエッチングできることになる
【0035】
また、p型GaNコンタクト層19からp型AlGaNクラッド層18の上層までの窒化物系化合物半導体層に、例えば、窒素、ホウ素、プロトン等のうちの少なくとも1種のイオンを注入することにより窒化物系化合物半導体層の結晶性を悪化させてウエットエッチングされやすくした被エッチング領域43を形成している。このような状態で、窒化物系化合物半導体層をウエットエッチングすることから、被エッチング領域はイオン注入されていない領域と比較して選択的にウエットエッチングされる。
【0036】
また、イオン注入深さは、一般にイオン注入の加速電圧によって制御することが可能になっている。そのため、例えば加速電圧によりイオン注入深さを制御することにより、イオン注入されない領域を被エッチング領域41、43の下層に残すことが可能となり、そのイオン注入されない領域がエッチングストップ層となる。したがって、従来は困難であったウエットエッチング用のエッチングストップ層を設けることも容易になる。
【0037】
なお、ウエットエッチング後に熱処理を行うことにより、エッチングによって除去されなかったイオン注入領域に形成されているイオン注入ダメージ層(図示せず)の結晶性を回復させることが可能になる。この熱処理条件は、一例として、600℃の不活性な雰囲気(例えば窒素雰囲気)で加熱時間を20分に設定する。したがって、イオン注入により結晶性を悪化させた領域は、エッチングにより除去されるとともに、残った領域は熱処理により結晶性が回復されるので、結晶性を悪化させたことによるデバイス性能上の劣化は起こらない。
【0038】
次に、本発明の半導体装置の製造方法に係る第2の実施の形態として、GaN系へテロ接合バイポーラフォトトランジスタ受光素子の製造方法を、図3の概略構成断面図によって説明する。
【0039】
図3の(1)に示すように、基板(例えばc面のサファイヤ基板)111上に、例えばMOCVD法により550℃程度の低温で、AlNバッファ層11 2を成長させる。引き続いて、このAlNバッファ層112上にn+ 型AlGaN層113、n型AlGaN層114、p型GaN層115、n+ 型GaN層116を、例えば1000℃程度の温度で順次エピタキシャル成長させて形成する。
【0040】
次に、例えばCVD法により、SiNx 膜(図示せず)を形成する。この後、前記第1の実施の形態と同様に、レジスト塗布、リソグラフィー技術によって、上記n+ 型GaN層116上に、一方向に延在するストライプ形状のレジストパターン131を形成する。このレジストパターン131をイオン注入マスクとして、窒素、ホウ素、プロトン等うちの1種もしくは複数種を、n+ 型GaN層116、p型GaN層115、n型AlGaN層114の窒化物系化合物半導体層にイオン注入を行って、結晶性を悪化させた被エッチング領域121を形成する。このイオン注入では、n+ 型AlGaN層113の上層までイオン注入されてもよい。
【0041】
その後、図3の(2)に示すように、上記レジストパターン131をエッチングマスクとし、例えば60℃に温めた水酸化カリウム(KOH)水溶液(例えば1mol)を用いてウエットエッチングを行い、n+ 型GaN層116からn型AlGaN層114までの被エッチング領域121(図面の2点鎖線で示す部分)をエッチング除去することにより、リッジ123を形成する。なお、被エッチング領域121がn+ 型AlGaN層113の上層まで形成されている場合には、n+ 型AlGaN層113の上層までエッチング除去される。この後レジストパターン131を除去する。
【0042】
次に図3の(3)に示すように、例えば真空蒸着法やスパッタリング法を用いた電極形成技術により、n+ 型GaN層116上およびn+ 型AlGaN層113上に電極117、118、119を形成する。
【0043】
上記のように形成されたGaN系へテロ接合バイポーラフォトトランジスタ受光素子101は、基板111側が光を受ける受光面となる。
【0044】
上記図3によって説明した半導体装置の製造方法では、n+ 型GaN層116からn+ 型AlGaN層113の上層までの窒化物系化合物半導体層に、例えば、窒素、ホウ素、プロトン等のうちの少なくとも1種のイオンを注入することにより窒化物系化合物半導体層の結晶性を悪化させることによりウエットエッチングされやすくなる被エッチング領域121を形成している。このような状態で、被エッチング領域121をウエットエッチングすることから、被エッチング領域121はイオン注入されていない領域と比較して選択的にウエットエッチングされる。また、レジストパターン131をリソグラフィー技術により形成するため、微細な所望の領域を選択的にイオン注入できるので、微細な所望の領域を選択的にエッチングできることになる。
【0045】
また、イオン注入深さは、一般にイオン注入の加速電圧によって制御することが可能になっている。そのため、例えば加速電圧によりイオン注入深さを制御することにより、イオン注入されない領域を被エッチング領域121の下層に残すことが可能となり、そのイオン注入されない領域がエッチングストップ層となる。したがって、従来は困難であったウエットエッチング用のエッチングストップ層を設けることも容易になる。
【0046】
なお、ウエットエッチング後に熱処理を行うことにより、エッチングによって除去されなかったイオン注入領域に形成されているイオン注入ダメージ層(図示せず)の結晶性を回復させることが可能になる。この熱処理条件は、一例として、600℃の不活性な雰囲気(例えば窒素雰囲気)で加熱時間を20分に設定する。したがって、イオン注入により結晶性を悪化させた領域は、エッチングにより除去されるとともに、残った領域は熱処理により結晶性が回復されるので、結晶性を悪化させたことによるデバイス性能上の劣化は起こらない。
【0047】
次に、本発明の半導体装置の製造方法に係る第3の実施の形態として、GaN系へテロ接合FET(Field Effect Transistor )の製造方法を、図4の概略構成断面図によって説明する。
【0048】
図4の(1)に示すように、基板(例えばc面のサファイヤ基板)211上に、例えばMOCVD法により550℃程度の低温で、GaNバッファ層212を成長させる。引き続いて、このGaNバッファ層212上にn- 型GaN層213、p+ 型AlGaN層214、p+ 型GaN層215を、例えば1000℃程度の温度で順次エピタキシャル成長させる。
【0049】
次に、前記第1の実施の形態と同様に、レジスト塗布、リソグラフィー技術によって、上記p+ 型GaN層215上に、一方向に延在するストライプ形状のレジストパターン231を形成する。このレジストパターン231をイオン注入マスクとして、窒素、ホウ素、プロトン等うちの1種もしくは複数種を、p+ 型GaN層215、p+ 型AlGaN層214にイオン注入して被エッチング領域221を形成する。
【0050】
その後、図4の(2)に示すように、上記レジストパターン231をエッチングマスクとし、例えば60℃に温めた水酸化カリウム(KOH)水溶液(例えば1mol)を用いてウエットエッチングを行い、p+ 型GaN層215およびp+ 型AlGaN層214の被エッチング領域221(図面の2点鎖線で示す部分)を選択的にエッチング除去して、上記レジストパターン231〔前記図4の(1)参照〕下のp+ 型GaN層215およびp+ 型AlGaN層214からなるリッジ223を形成する。なお、図示はしないが、被エッチング領域221がn- 型GaN層213の上層まで形成されている場合には、n- 型GaN層213の上層もエッチング除去される。その後レジストパターン231を除去する。
【0051】
次に、図4の(3)に示すように、例えば真空蒸着法やスパッタリング法を用いた電極形成技術により、p+ 型GaN層215上およびn- 型GaN層213上に、例えば金ゲルマニウム/ニッケル(AuGe/Ni)からなる電極216、217、218を形成する。
【0052】
上記図4によって説明した半導体装置の製造方法では、p+ 型GaN層215およびp+ 型AlGaN層214に、例えば、窒素、ホウ素、プロトン等のうちの少なくとも1種のイオンを注入することにより窒化物系化合物半導体層の結晶性を悪化させての被エッチング領域221を形成することから、この被エッチング領域221はウエットエッチングされやすくなる。このような状態で、被エッチング領域221をウエットエッチングすることから、被エッチング領域221はイオン注入されていない領域と比較して選択的にウエットエッチングされる。また、レジストパターン231をリソグラフィー技術により形成するため、微細な所望の領域を選択的にイオン注入できるので、微細な所望の領域を選択的にエッチングできることになる。
【0053】
また、イオン注入深さは、一般にイオン注入の加速電圧によって制御することが可能になっている。そのため、例えば加速電圧によりイオン注入深さを制御することにより、イオン注入されない領域を被エッチング領域221の下層に残すことが可能となり、そのイオン注入されない領域がエッチングストップ層となる。したがって、従来は困難であったウエットエッチング用のエッチングストップ層を設けることも容易になる。
【0054】
なお、ウエットエッチング後に熱処理を行うことにより、エッチングによって除去されなかったイオン注入領域に形成されているイオン注入ダメージ層(図示せず)の結晶性を回復させることが可能になる。この熱処理条件は、一例として、600℃の不活性な雰囲気(例えば窒素雰囲気)で加熱時間を20分に設定する。したがって、イオン注入により結晶性を悪化させた領域は、エッチングにより除去されるとともに、残った領域は熱処理により結晶性が回復されるので、結晶性を悪化させたことによるデバイス性能上の劣化は起こらない。
【0055】
以上、本発明の一実施の形態について具体的に説明したが、本発明は、上述の各実施の形態に限定されることはなく、本発明の技術的思想に基づく各種変形が可能である。
【0056】
例えば、上述の各実施の形態において記載した数値、構造、材料、プロセス等は一例であって、必要に応じてこれらと異なる数値、構造、材料、プロセスなどを用いてもよい。
【0057】
一例としては、上述の各実施の形態でGaN層を用いているが、状況に応じて、アルミニウム(Al)やインジウム(In)などを含む窒化物系化合物半導体混晶を用いることもできる。また、各窒化物系化合物半導体層の膜厚や材質、ウエットエッチング液の水酸化カリウム水溶液の濃度、温度等は適宜変更することが可能である。
【0058】
また、上述の各実施の形態においては、サファイヤ基板を用いているが、必要に応じて、このサファイヤ基板に代えて、GaN基板、SiC基板、ZnO基板、スピネル基板等を用いることもできる。これらのうちGaN基板やSiC基板等の導電性の基板を用いる場合には、この基板に電極を形成することができる。
【0062】
【発明の効果】
以上、説明したように本発明の半導体装置の製造方法によれば、エッチングによる素子性能の劣化を無くすことができ、素子性能の向上を図ることができるとともに、歩留りの向上が図れる。
【図面の簡単な説明】
【図1】本発明のエッチング方法に係る実施の形態の一例を示す製造工程断面図である。
【図2】本発明の半導体装置の製造方法に係る第1の実施の形態例を示す製造工程断面図である。
【図3】本発明の半導体装置の製造方法に係る第2の実施の形態例を示す製造工程断面図である。
【図4】本発明の半導体装置の製造方法に係る第2の実施の形態例を示す製造工程断面図である。
【符号の説明】
2…窒化物系化合物半導体層、4…被エッチング領域
Claims (4)
- 基板上に、バッファ層を介してn + 型AlGaN層、n型AlGaN層、p型GaN層およびn + 型GaN層を順次させる工程と、
前記n + 型GaN層上にレジストパターンを形成し、前記レジストパターンをイオン注入マスクとして前記n + 型GaN層、p型GaN層、n型AlGaN層にイオン注入を行って、結晶性を悪化させた被エッチング領域を形成する工程と、
前記被エッチング領域を形成したのち、前記レジストパターンをエッチングマスクとしウエットエッチングを行い、前記n + 型GaN層からn型AlGaN層までの被エッチング領域を選択的に除去することによりリッジを形成する工程と、
前記レジストパターンを除去したのち、前記リッジのn + 型GaN層上および前記n + 型AlGaN層上にそれぞれ電極を形成することによりGaN系へテロ接合バイポーラフォトトランジスタ受光素子を形成する工程と
を含む半導体装置の製造方法。 - 基板上に、バッファ層を介してn - 型GaN層、p + 型AlGaN層、p + 型GaN層を順次成長させる工程と、
前記p + 型GaN層上にレジストパターンを形成し、前記レジストパターンをイオン注入マスクとして、前記p + 型GaN層およびp + 型AlGaN層にイオン注入して被エッチング領域を形成する工程と、
前記レジストパターンをエッチングマスクとしウエットエッチングを行い、前記p + 型GaN層およびp + 型AlGaN層の被エッチング領域を選択的に除去することによりリッジを形成する工程と、
前記レジストパターンを除去したのち、前記リッジのp + 型GaN層上および前記n - 型GaN層上にそれぞれ電極を形成することによりGaN系ヘテロ接合FETを形成する工程と
を含む半導体装置の製造方法。 - 前記エッチング後に各層を熱処理する工程
を備えた請求項1または2に記載の半導体装置の製造方法。 - 前記イオン注入は、前記被エッチング領域に、窒素、ホウ素、プロトンのうちの少なくとも1種以上のイオンを注入する
請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001029531A JP4465890B2 (ja) | 2001-02-06 | 2001-02-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001029531A JP4465890B2 (ja) | 2001-02-06 | 2001-02-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002231705A JP2002231705A (ja) | 2002-08-16 |
JP4465890B2 true JP4465890B2 (ja) | 2010-05-26 |
Family
ID=18893871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001029531A Expired - Lifetime JP4465890B2 (ja) | 2001-02-06 | 2001-02-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4465890B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060011946A1 (en) * | 2002-03-01 | 2006-01-19 | Tadao Toda | Nitride semiconductor laser element |
JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US8120139B2 (en) * | 2003-12-05 | 2012-02-21 | International Rectifier Corporation | Void isolated III-nitride device |
US7148149B2 (en) | 2003-12-24 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating nitride-based compound semiconductor element |
JP2007067290A (ja) * | 2005-09-01 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 窒化物半導体素子の製造方法及び窒化物半導体素子製造装置 |
US20090166674A1 (en) * | 2006-05-24 | 2009-07-02 | Meijo University | Ultraviolet light receiving element |
JP5679915B2 (ja) * | 2011-06-17 | 2015-03-04 | 三菱電機株式会社 | 窒化物半導体層のエッチング方法及びこれを用いた窒化物半導体装置の製造方法 |
KR101818592B1 (ko) * | 2016-07-11 | 2018-01-15 | (주)아인스 | 미세 세라믹 패턴 형성 방법 |
-
2001
- 2001-02-06 JP JP2001029531A patent/JP4465890B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002231705A (ja) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100563165B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3160914B2 (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
US6841410B2 (en) | Method for forming group-III nitride semiconductor layer and group-III nitride semiconductor device | |
US7339255B2 (en) | Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes | |
US6566231B2 (en) | Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region | |
KR100272155B1 (ko) | 질화갈륨계화합물반도체레이저및그제조방법 | |
KR20010029994A (ko) | 반도체 적층 기판, 반도체 결정 기판, 반도체 소자, 및이들의 제조 방법 | |
US6620641B2 (en) | Semiconductor light emitting device and its manufacturing method | |
US4868633A (en) | Selective epitaxy devices and method | |
JP4465890B2 (ja) | 半導体装置の製造方法 | |
JP3812452B2 (ja) | ドライエッチング方法 | |
JP2000077336A (ja) | 半導体成長用基板およびその製造方法ならびに半導体装置 | |
US5013682A (en) | Method for selective epitaxy using a WSI mask | |
JP3403665B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
JP3792003B2 (ja) | 半導体発光素子 | |
JP2003282543A (ja) | 窒化ガリウム系化合物半導体のドライエッチング方法 | |
KR101670238B1 (ko) | 반도체 소자 제조방법 | |
JP4865584B2 (ja) | 半導体素子及びその製造方法 | |
JPH1140892A (ja) | Iii 族窒化物半導体素子およびその製造方法 | |
JP2001177190A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JPH11168257A (ja) | 半導体発光装置およびその製造方法 | |
JP2002064103A (ja) | 半導体素子の製造方法およびそれにより得られた半導体素子 | |
KR20030040671A (ko) | 레이저 다이오드 제조방법 | |
JP2005150136A (ja) | 窒化物系化合物からなる半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091026 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |