JPH04133327A - 半導体の微細加工方法 - Google Patents

半導体の微細加工方法

Info

Publication number
JPH04133327A
JPH04133327A JP25666190A JP25666190A JPH04133327A JP H04133327 A JPH04133327 A JP H04133327A JP 25666190 A JP25666190 A JP 25666190A JP 25666190 A JP25666190 A JP 25666190A JP H04133327 A JPH04133327 A JP H04133327A
Authority
JP
Japan
Prior art keywords
electron beam
irradiated
pattern
semiconductor
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25666190A
Other languages
English (en)
Inventor
Seiji Nogiwa
誠二 野極
Kazuya Suda
須田 一哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optical Measurement Technology Development Co Ltd
Original Assignee
Optical Measurement Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optical Measurement Technology Development Co Ltd filed Critical Optical Measurement Technology Development Co Ltd
Priority to JP25666190A priority Critical patent/JPH04133327A/ja
Publication of JPH04133327A publication Critical patent/JPH04133327A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エツチングにより凹凸パターンを形成する半
導体の微細加工方法において、電子線の照射部と非照射
部とのエツチング速度の差を利用して凹凸を形成するこ
とにより、半導体素子の加工精度を高め、歩留りを改善
し、製造工程を簡略化するものである。
〔従来の技術〕
半導体の表面に微細な凹凸パターンを形成するため、従
来は、 (1)被加工材の表面にレジスト膜を塗布し、(2)光
や電子線あるいはX線等を照射(露光)し、(3)現像
を行って照射された部分または照射されなかった部分の
レジスト膜を除去し、 (4)  この残ったレジスト膜をマスクとし、適当な
エツチング液によって、レジスト膜で被服されていない
材料部分を溶解除去し、 (5)  エツチングが終了した後にレジスト膜を除去
する という工程を順番に行っていた。
最小加工寸法としては、通常の光による露光では0.5
μsが限界とされている。この限界は、加工図形が描か
れたフォトマスクを用いて露光するた杓、光の回折効果
が生じるからである。さらに微細な加工を行うには、光
の干渉縞(ホログラフィ−)を用いた干渉露光や、電子
線を照射して描画する電子露光が用いられている。これ
らの−船釣な加工寸法は0.1〜0.2μmとされてい
る。
また、エツチング方法としては、液体による方法(ウェ
ットエツチング)の他に、気体やプラズマを用いた方法
(ドライエツチング)も利用されている。
〔発明が解決しようとする課題〕
しかし、従来の微細加工方法では、レジスト塗布、露光
、現像、エツチング、レジスト除去などの複雑な工程を
含むため、作業能率が悪く、歩留りも悪化する欠点があ
った。
また、加工精度がレジストの感光性能に依存するため、
微細化には限界があった。
本発明は、以上の課題を解決し、レジストを用いること
なく加工が可能な半導体の微細加工方法を提供すること
を目的とする。
〔課題を解決するた約の手段〕 本発明の半導体の微細加工方法は、エツチングしようと
するパターンを半導体表面に電子線で描画し、電子線が
照射された部分と照射されなかった部分とのエツチング
速度の差により半導体表面に凹凸を形成することを特徴
とする。
〔作 用〕
半導体に電子線を照射すると、照射部と非照射部との間
でエツチング速度の違いが生じる。そこで、半導体表面
に電子線で直接にパターンを描画し、これをエツチング
する。この方法によれば、レジストを用いる必要がなく
、しかも電子線による直接描画のため、非常に微細な加
工が可能となる。
電子線照射によるエツチング速度の変化は、現象として
確認されている。このような現象が生じる原因は明確で
はないが、電子線照射による結晶の欠陥が関係している
ものと考えられる。
〔実施例〕
第1図は本発明実施例を示す図であり、基板上に回折格
子パターンを形成した構造を示す。
この例では、化合物半導体であるInP基板1に、電子
線露光装置を用い、235n+++ M@の回折格子状
パターンに電子線を掃引して照射した。電子線照射部を
参照番号2で示す。電子線の照射条件は、加速電圧 :
5QkV ビーム電流:60pA ビーム径 :150m ドーズ量 +  3.36 nC/cmとした。
電子線を照射した後、このInP基板1の表面を臭素水
(Br+LD)と燐酸との混合液でエツチングした。
エツチング後のInP基板1の表面の二次電子顕微鏡写
真を第2図に示す。写真の中央下部に見える白線の長さ
が198nmである。ただしこの写真は、電子線を照射
する前にレジストを塗布し、レジストを介して電子線を
照射し、レジストを完全に除去した後にエツチングした
ものである。
写真から明らかなように、電子線が照射された部分のエ
ツチング速度が他の部分より速いため、照射パターンに
したがって回折格子状の凹凸パターンが得られた。レジ
ストによる電子の吸収や前方散乱が生じることを考える
と、レジスト無しに直接照射すれば、さらに精度のよい
パターンを形成できると考えられる。
以上の実施例ではInPにパターンを形成した場合につ
いて説明したが、InGaAsP 5InGaAsなど
の半導体でも同様の結果が得られており、本発明を同様
に実施できる。また、Sl、GaAs、 GaPなどの
他の半導体でも実施可能であると考えられる。
エツチング方法としては、ウェットエツチングだけでな
く、ドライエツチングを利用しても本発明を同様に実施
できる。
レジストを介して電子線を照射することもできるので、
同一基板に、部分的にはレジストマスクを用いた微細加
工を施し、その他の部分には本発明の方法による微細加
工を施すこともできる。
〔発明の効果〕
以上説明したように、本発明の半導体の微細加ニガ法は
、レジストを使用しないで半導体表面に直接に電子線を
照射するため、レジストの感光性能や前方散乱の影響が
なく極微細な加工が可能となる効果がある。また、作業
工程が簡略化されるため、作業能率が向上し、加工歩留
りも向上する効果がある。
【図面の簡単な説明】
第1図は本発明の実施例を示す斜視図。 第2図は実施例の結晶構造を示す二次電子顕微鏡写真。 1・・・InP基板、2・・・電子線照射部。 特許出願人 光計測技術開発株式会社 代理人 弁理士 井 出 直 孝 兇 亮

Claims (1)

  1. 【特許請求の範囲】 1、あらかじめ定められたパターンにしたがって半導体
    をエッチングする半導体の微細加工方法において、 エッチングしようとするパターンを半導体表面に電子線
    で描画し、 電子線が照射された部分と照射されなかった部分とのエ
    ッチング速度の差により半導体表面に凹凸を形成する ことを特徴とする半導体の微細加工方法。
JP25666190A 1990-09-25 1990-09-25 半導体の微細加工方法 Pending JPH04133327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25666190A JPH04133327A (ja) 1990-09-25 1990-09-25 半導体の微細加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25666190A JPH04133327A (ja) 1990-09-25 1990-09-25 半導体の微細加工方法

Publications (1)

Publication Number Publication Date
JPH04133327A true JPH04133327A (ja) 1992-05-07

Family

ID=17295716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25666190A Pending JPH04133327A (ja) 1990-09-25 1990-09-25 半導体の微細加工方法

Country Status (1)

Country Link
JP (1) JPH04133327A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065642A1 (en) * 1999-04-26 2000-11-02 Shin-Etsu Handotai Co., Ltd. Production methods of compound semiconductor single crystal and compound semiconductor element
WO2020187763A1 (de) * 2019-03-19 2020-09-24 Osram Opto Semiconductors Gmbh Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterkörper mit einer halbleiteroberfläche, die zumindest eine struktur aufweist

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065642A1 (en) * 1999-04-26 2000-11-02 Shin-Etsu Handotai Co., Ltd. Production methods of compound semiconductor single crystal and compound semiconductor element
US6589447B1 (en) * 1999-04-26 2003-07-08 Shin-Etsu Handotai Co., Ltd. Compound semiconductor single crystal and fabrication process for compound semiconductor device
WO2020187763A1 (de) * 2019-03-19 2020-09-24 Osram Opto Semiconductors Gmbh Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterkörper mit einer halbleiteroberfläche, die zumindest eine struktur aufweist
US12094928B2 (en) 2019-03-19 2024-09-17 Osram Opto Semiconductors Gmbh Method for structuring a semiconductor surface and semiconductor body comprising a semiconductor surface having at least one structure

Similar Documents

Publication Publication Date Title
JPH0262853B2 (ja)
JPS6318858B2 (ja)
JPH05281752A (ja) 集束イオンビームによる加工方法
JPH04133327A (ja) 半導体の微細加工方法
JPH0653106A (ja) 微細レジストパターンの形成方法
JPS63165851A (ja) フオトレジストパタ−ンの形成方法
JPS6060725A (ja) パタ−ン形成方法
JPS58214151A (ja) 微細レジストパタ−ン形成の現像方法
JPS58152241A (ja) 高精度マスクの製造方法
JPS58154285A (ja) 回折格子の製造方法
JPS61204933A (ja) 半導体装置の製造方法
JPS60262422A (ja) マスクパタ−ン修正方法
JPS6054775B2 (ja) ドライ現像方法
JPS5852641A (ja) 描画用マスクブランク
JP3549683B2 (ja) パターン形成方法
JPS6097625A (ja) パタ−ン形成方法
JPH0313583B2 (ja)
JPH01126606A (ja) 回折格子の製造方法
JPH0452613B2 (ja)
JPS59228648A (ja) ホトレジストの現像法
JP2000122293A (ja) パターン形成材料およびこれを用いたパターン形成方法
JPH0795507B2 (ja) レジスト膜パタ−ン形成方法
JPS634700B2 (ja)
JPH0715870B2 (ja) パターン形成方法
JPS59105323A (ja) 基板上の材料をパタ−ン形成する方法