JPH0452613B2 - - Google Patents

Info

Publication number
JPH0452613B2
JPH0452613B2 JP58160355A JP16035583A JPH0452613B2 JP H0452613 B2 JPH0452613 B2 JP H0452613B2 JP 58160355 A JP58160355 A JP 58160355A JP 16035583 A JP16035583 A JP 16035583A JP H0452613 B2 JPH0452613 B2 JP H0452613B2
Authority
JP
Japan
Prior art keywords
workpiece
dry etching
substrate
etching method
synchrotron orbital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58160355A
Other languages
English (en)
Other versions
JPS6053025A (ja
Inventor
Kozo Mochiji
Takeshi Kimura
Hidehito Oohayashi
Akihiko Kishimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16035583A priority Critical patent/JPS6053025A/ja
Publication of JPS6053025A publication Critical patent/JPS6053025A/ja
Publication of JPH0452613B2 publication Critical patent/JPH0452613B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はドライエツチング方法に関し、詳しく
は、SOR光(シンクロトロン軌道放射光)を励
起光源に用いたドライエツチング方法に関する。
〔発明の背景〕
従来のドライエツチングとしては、例えば特開
昭55−11360号公報に記載の如き反応ガスのプラ
ズマ雰囲気中で行なうプラズマエツチング、ある
いは例えば特開昭55−4937号公報に記載の如きプ
ラズマイオンを加速させて行なう反応性イオンエ
ツチングが主に行なわれている。しかし、これら
の方法ではエツチングマスクに使用しているレジ
ストに十分な耐エツチング性が要求される。しか
し、1μm以下の微細加工に用いられる電子線レ
ジストやX線レジストは十分な耐ドライエツチン
グ性を持つものが非常に少なく、上記のリソグラ
フイを用いた場合のドライエツチングが困難であ
つた。
〔発明の目的〕
本発名の目的は上記従来の問題を解決し、優れ
たドライエツチング法を提供することにある。
〔発明の概要〕
従来のドライエツチング方法の問題点はエツチ
ング雰囲気中の化学種がレジスト膜を物理的にス
パツタするためにレジストの膜減りや変質などを
起こすことにある。そこで従来のプラズマ励起に
かわつて、光によつて反応ガスを活性化し、基板
をエツチングすることによりレジストへのダメー
ジは著しく低減する。また、基板とマスクを適度
に離し、この間隙に反応ガスを流入することによ
りレジストなしで直接、基板をエツチングするこ
とができる。この場合、光源として、SORを用
いることにより、光の波長が短かいため、CF4
SF6等の毒性が少なく安定なガスを分解させるこ
とができること、パワーが大きく、高いエツチン
グ速度が得られること、また、光の回析やボケが
小さいため解像度が高い等の利点がある。
本発明の要旨は次の二点にある。
次の工程を有することを特徴とするドライエ
ツチング方法。
(1) 基板と、前記基板上に設けられた被加工物
と、前記被加工物を選択エツチングするため
に前記被加工物上に設けられたマスクパター
ンとを有する被加工部材を準備する工程。
(2) 前記被加工部材近傍に前記被加工物を選択
エツチングするための反応ガスを供給しなが
ら、シンクロトロン軌道反射光の一回の照射
で前記被加工部材表面上の所定の領域全体に
前記シンクロトロン軌道反射光が照射される
ように前記シンクロトロン軌道放射光を前記
被加工部材表面上に照射することにより前記
反応ガスの少なくとも一部を活性化して前記
被加工物を選択エツチングする工程。
次の工程を有することを特徴とするドライエ
ツチング方法。
(1) 基板と前記基板上に設けられた被加工物と
を有する被加工部材と、所定のマスクパター
ンを有する露出用マスクとを所定の間隙を保
つて配置する工程。
(2) 前記間隙に前記被加工物を選択エツチング
するための反応ガスを供給しながら、シンク
ロトロン軌道放射光の一回の照射で前記露出
用マスクの一の面上の所定の領域全体に前記
シンクロトロン軌道放射光が照射されるよう
に前記シンクロトロン軌道放射光を前記一の
面上に照射することにより前記反応ガスの少
なくとも一部を活性化して前記被加工物を選
択エツチングする工程。
〔発明の実施例〕
本発明の実施例1を第1図により説明する。被
加工材料Al膜2上にX線レジスト膜3を形成し、
X線露光法によりレジストパターンを形成する
(第1図a)。次に、第1図bに示すように当該試
料をBCl3,CCl4等の塩素化合物4雰囲気中にさ
らし、全面をSOR5で露光する。上記反応ガス
の圧力は種々選定できるが、2〜20Torr付近が
適切である。SOR露光はシンクロトロンの電子
エネルギー:1GeV、電流50mA、偏向電磁石の
磁束密度:B=1.02Tの条件で30分間行うことに
より、厚さ0.5μmのAlをエツチングすることがで
きた。この場合、反応ガスの圧力が高いため、
SORにより分解、励起された活性種の平均自由
行程が短かいので、事実上、Al表面近傍のみの
反応ガスが作用することになり、SORの直進性
を反映した、サイドエツチングのない、垂直な
Alパターン形状となる。最後にAl上のレジスト
を除去して所望のAlパターンを得る。本実施例
によればレジストへのダメージを与えることなし
にサイドエツチングの小さい高精度ドライエツチ
ングを行える効果がある。
次に実施例2を第2図により説明する。被加工
材料poly Si6上にX線リソグラフイ用マスク7
を設定する。マスクと被加工材料面の間隔は20〜
100μm程度が適切である。上記試料をSF6、ある
いは、CF4等のF化合物の雰囲気(ガス圧2〜
20Torr)にさらし、全面をSOR露光する。露光
条件は実施例1の場合と同じである。露光時間15
分で厚さ0.3μmのpolySiをエツチングすることが
できた。本実施例によれば、レジストを用いるこ
となく、SOR露光により、直接、poly−Si膜を
エツチング加工できる効果がある。
以上の2つの実施例では、Al、および、
polySiを被エツチング材料に選んだが、SiO2
Si3N4,Wなどを含めた、あらゆる種類の半導体
製造用材料にも適用することができる。
〔発明の効果〕
本発明によれば、SORを励起光に用いたこと
により、レジストマスクを用いることなしに、あ
るいはレジストマスクを用いた場合でも、レジス
トマスクにほとんど損傷を与えることなしに、半
導体製造プロセスに用いる各種薄膜材料を高い寸
法精度でドライエツチング加工できる。
【図面の簡単な説明】
第1図は実施例1の工程図、第2図は実施例2
の工程図を示す。第1図および第2図は、それぞ
れ本発明の異なる実施例を示す工程図である。 1……Si基板、2……Al、3……X線レジス
ト、4……BCl3ガス、5……SOR、6……poly
Si膜、7……マスク。

Claims (1)

  1. 【特許請求の範囲】 1 次の工程を有することを特徴とするドライエ
    ツチング方法。 (1) 基板と、前記基板上に設けられた被加工物
    と、前記被加工物を選択エツチングするために
    前記被加工物上に設けられたマスクパターンと
    を有する被加工部材を準備する工程。 (2) 前記被加工部材近傍に前記被加工物を選択エ
    ツチングするための反応ガスを供給しながら、
    シンクロトロン軌道放射光の一回の照射で前記
    被加工部材表面上の所定の領域全体に前記シン
    クロトロン軌道放射光が照射されるように前記
    シンクロトロン軌道放射光を前記被加工部材表
    面上に照射することにより前記反応ガスの少な
    くとも一部を活性化して前記被加工物を選択エ
    ツチングする工程。 2 前記マスクパターンを除去する工程を有する
    ことを特徴とする特許請求の範囲第1項記載のド
    ライエツチング方法。 3 前記被加工物の材料はAl、ポリシリコン、
    SiO2、Si3N4またはWのいずれか一つあり、前記
    基板の材料はSiであり、前記反応ガスはCF4また
    はSF6あることを特徴とする特許請求の範囲第1
    項または第2項記載のドライエツチング方法。 4 前記被加工物は半導体製造用部材であること
    を特徴とする特許請求の範囲第1項、第2項また
    は第3項記載のドライエツチング方法。 5 次の工程を有することを特徴とするドライエ
    ツチング方法。 (1) 基板と前記基板上に設けられた被加工物とを
    有する被加工部材と、所定のマスクパターンを
    有する露出用マスクとを所定の間隙を保つて配
    置する工程。 (2) 前記間隙に前記被加工物を選択エツチングす
    るための反応ガスを供給しながら、シンクロト
    ロン軌道放射光の一回の照射で前記露出用マス
    クの一の面上の所定の領域全体に前記シンクロ
    トロン軌道放射光が照射されるように前記シン
    クロトロン軌道放射光を前記一の面上に照射す
    ることにより前記反応ガスの少なくとも一部を
    活性化して前記被加工物を選択エツチングする
    工程。 6 前記被加工物の材料はAl、ポリシリコン、
    SiO2、Si3N4またはWのいずれか一つあり、前記
    基板の材料はSiであり、前記反応ガスはCF4また
    はSF6あることを特徴とする特許請求の範囲第4
    項記載のドライエツチング方法。 7 前記被加工物は半導体製造用部材であること
    を特徴とする特許請求の範囲第5項または第6項
    記載のドライエツチング方法。
JP16035583A 1983-09-02 1983-09-02 ドライエツチング方法 Granted JPS6053025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16035583A JPS6053025A (ja) 1983-09-02 1983-09-02 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16035583A JPS6053025A (ja) 1983-09-02 1983-09-02 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS6053025A JPS6053025A (ja) 1985-03-26
JPH0452613B2 true JPH0452613B2 (ja) 1992-08-24

Family

ID=15713179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16035583A Granted JPS6053025A (ja) 1983-09-02 1983-09-02 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS6053025A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2709058B2 (ja) * 1987-02-16 1998-02-04 日本電信電話株式会社 光ドライエツチング装置及び方法
JPH02225680A (ja) * 1989-02-27 1990-09-07 Nippon Telegr & Teleph Corp <Ntt> 光励起エッチング法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116077A (en) * 1977-03-22 1978-10-11 Hitachi Ltd Etching method
JPS56147438A (en) * 1980-04-16 1981-11-16 Fujitsu Ltd Microplasma treatment apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116077A (en) * 1977-03-22 1978-10-11 Hitachi Ltd Etching method
JPS56147438A (en) * 1980-04-16 1981-11-16 Fujitsu Ltd Microplasma treatment apparatus

Also Published As

Publication number Publication date
JPS6053025A (ja) 1985-03-26

Similar Documents

Publication Publication Date Title
JP2932650B2 (ja) 微細構造物の製造方法
US4620898A (en) Ion beam sputter etching
US5041361A (en) Oxygen ion-beam microlithography
JP2006186327A (ja) 鉛系物質を利用した電子ビームリソグラフィ法
EP0321144A2 (en) Patterning method in the manufacture of miniaturized devices
US4101782A (en) Process for making patterns in resist and for making ion absorption masks useful therewith
JP3271616B2 (ja) 電子線露光用マスク及びその製造方法
JPH0452613B2 (ja)
JPH0466345B2 (ja)
JPS6031909B2 (ja) エツチング加工法
EP0518545A1 (en) Dry lithographic etching with gaseous mixtures of oxygen and chlorine
JPS62106625A (ja) 露光マスク
US4368215A (en) High resolution masking process for minimizing scattering and lateral deflection in collimated ion beams
JP3078164B2 (ja) 微細加工方法
JPS61203642A (ja) ドライエツチング方法
JP2699196B2 (ja) X線露光用マスクの製造方法
JP2899542B2 (ja) 転写マスクの製造方法
JPH1078667A (ja) 微細加工方法
JPH02976A (ja) 微細パターン形成方法
JPH10274700A (ja) 超微細加工方法
JPS6060725A (ja) パタ−ン形成方法
JPH05263218A (ja) 電子線レジスト及びその製造方法
JPH0366656B2 (ja)
JPH08241884A (ja) 超微細加工法
JPH06295889A (ja) 微細パターン形成方法