JPS6053025A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS6053025A
JPS6053025A JP16035583A JP16035583A JPS6053025A JP S6053025 A JPS6053025 A JP S6053025A JP 16035583 A JP16035583 A JP 16035583A JP 16035583 A JP16035583 A JP 16035583A JP S6053025 A JPS6053025 A JP S6053025A
Authority
JP
Japan
Prior art keywords
resist
dry etching
film
sor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16035583A
Other languages
English (en)
Other versions
JPH0452613B2 (ja
Inventor
Kozo Mochiji
広造 持地
Takeshi Kimura
剛 木村
Hidehito Obayashi
大林 秀仁
Akihiko Kishimoto
岸本 晃彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16035583A priority Critical patent/JPS6053025A/ja
Publication of JPS6053025A publication Critical patent/JPS6053025A/ja
Publication of JPH0452613B2 publication Critical patent/JPH0452613B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はドライエツチング方法に関し、詳しくは、So
R,を励起光源に用いたドライエツチング方法に関する
〔発明の背景〕
従来のドライエツチングとしては、反応ガスのプラズマ
雰囲気中で行なうプラズマエツチング、あるいはプラズ
マイオンを加速でせて行なう反応性イ男ンエソチングが
主に行なわれている。しかし、これらの方法ではJ−ツ
チングマスクにイ史用しているレジストに十分な耐エツ
チング性が要求される。しかし、1μm以下の微細加工
に用いられる電子線レジストやX線レジストは十分な耐
トライエツチング性を持つものが非富に少なく、上記の
リソグラフィを用いた場合のドライエツチングが困難で
あった。
〔発明の目的〕
本発明の目的は上記従来の問題を解決し、優れたドライ
エツチング法を提供することにある。
〔発明の概要〕
従来のドライエツチング方法の問題点はエツチング雰囲
気中の化学種がレジスト膜を物理的にスパッタするため
にレジストの膜減りゃ変質などを起すことにある。そこ
で従来のプラズマ励起にかわって、光によって反応ガス
を活性化し、基板をエツチングすることによりレジスト
へのダメージは著しく低減する。捷だ、基板とマスクを
適度に離し、この間隙に反応ガスを流入することに上り
レジストなしで直接、基板をエツチングすることができ
る。この場合、光源として、S ORを用いることによ
り、光の波長が短がいだめ、C十’<や81””e等の
毒性が少なく安定なガスを分1’J’rをぜることがで
きること、パワーが犬きく、1冒jいエツチング速度が
得られること、また、光の回折やホブが小さいため解像
度が冒い等の利点がある。
〔発明の実施例〕
本発明の実施例(1)を第1図により説明する。被加工
材料At膜(2)上にX勝しジスト膜(3)を形成し、
X線露光法によりレジストパターンを形成する(第1図
a)。次に、第1図すに示すように当該試料をBCIs
 、CCl2 等の」為素化合物(4)雰囲気中にさら
し、全面を5OR(5)で露光する。上記反応ガスの圧
力は独々選定できるが、2〜20Torr付近が適切で
ある。SOR露光は/ンクロトロンの電子エイ・ルギー
:IGeV、電流50mA、偏向電磁石の磁束密度:B
=1.02Tの条件で30分間行うことにより、厚i 
0.5μmのAtをエツチングすることができた。この
場合、反応ガスの圧力が高いため、SORにより分解、
励起された活性種の平均自由行程が短かいので、!11
実上、A、を表m」近傍のみの反応ガスが作用すること
になり、SORの直進性を反映した、サイドエツチング
のない、垂直なA7パターン形状となる。最後にAt上
のレジストを除去して所望のAtパターンを得る。不実
施例によればレジストへのダメージを与えることなしに
サイドエツチングの小きい高精度ドライエツチングを行
える効果がある。
次に実施例(2)を第2図により説明する。波加工材料
poly3i6−ヒにXm、リングラフィ用マスク7を
設定する。マスクと被加工拐料面のt…隔は20〜10
0μm8度が適切である。上記試料をSFa、あるいは
、CF4等のF化合物の雰囲気(ガス圧2〜20 To
rr)にてらし、全面をSOR露光する。露光条件は実
施例(1)の場合と同じである。g6 光時間15分で
厚さ0.3 p mのpolys iをエツチングする
ことができた。本実施例によれば、レジストを用いるこ
となく、SOR露光により11θ、接−pOly−8i
膜をエツチング加工できる効果がある。
以上の2つの実施例では、A2.および、polySi
を被エツチング制料に選んだが、5i02゜S 13 
N4. VVなどを含めた、あらゆる種類の半導体製造
用材料にも適用することができる。
〔発明の効果〕
本発明によれば、SORを励起光に用いたことにより、
レジストマスクを用いることなしに、あるいはレジスト
マスクを用いた場合でも、レジストマスクにほとんど損
i?4 ’に与えることなしに、半導体製造プロセスに
用いる各棟薄膜材料を、・S、い寸法横変でドライエツ
チング加工できる。
【図面の簡単な説明】
第1図は実施例(1)の工程メ図、第2図は実施例(2
)の工程、〆図を示す。 第1図および第2図1I:1、七ねそれ本発明の異なる
実施例を示す工程図である。 1・・・Si基板、2・・At、3・・・X線レジスト
、4・・DCt3ガス、5・・・S OR,,6・・・
poly S i膜、−Q O 6雫 − 123−

Claims (1)

  1. 【特許請求の範囲】 1゜半導体材料の加工において、シンクロトロン軌道放
    射光(以下、SORと記述)を励起光源とし、反応ガス
    を活性化して、当該材料をエツチングすることを特徴と
    するドライエツチング方法。 2、 11¥M+ 、請求柁囲第1項記載のドライエツ
    チング方法において、当該材料上に所望のパターンを含
    むマスクを設け、当該材料をパターンエツチングするこ
    とを特徴とするドライエツチング方法。 3、特許請求範囲第2項記載のドライエツチング方法に
    おいて、当該材料上にマスク材料をパターン形成した仮
    、ドライエツチングを行うことを特徴とする光励起ドラ
    イエツチング方法。 4 特許請求範囲第2項記載のドライエツチング方法に
    おいて、Be、B、C,N、O,A7.vS 1等の軽
    元素化合物薄膜上に、Au、l”t。 W、Mo、N2等の重金属の・くターン形成したものを
    マスクとし、邑該被加工材料上に、20〜100μmの
    間隙をあけて設定し、この間隙に反応ガスを流入させて
    行うことを特徴とする光励起ドライエツチング方法。
JP16035583A 1983-09-02 1983-09-02 ドライエツチング方法 Granted JPS6053025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16035583A JPS6053025A (ja) 1983-09-02 1983-09-02 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16035583A JPS6053025A (ja) 1983-09-02 1983-09-02 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS6053025A true JPS6053025A (ja) 1985-03-26
JPH0452613B2 JPH0452613B2 (ja) 1992-08-24

Family

ID=15713179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16035583A Granted JPS6053025A (ja) 1983-09-02 1983-09-02 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS6053025A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63199428A (ja) * 1987-02-16 1988-08-17 Nippon Telegr & Teleph Corp <Ntt> 光ドライエツチング装置及び方法
JPH02225680A (ja) * 1989-02-27 1990-09-07 Nippon Telegr & Teleph Corp <Ntt> 光励起エッチング法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116077A (en) * 1977-03-22 1978-10-11 Hitachi Ltd Etching method
JPS56147438A (en) * 1980-04-16 1981-11-16 Fujitsu Ltd Microplasma treatment apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116077A (en) * 1977-03-22 1978-10-11 Hitachi Ltd Etching method
JPS56147438A (en) * 1980-04-16 1981-11-16 Fujitsu Ltd Microplasma treatment apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63199428A (ja) * 1987-02-16 1988-08-17 Nippon Telegr & Teleph Corp <Ntt> 光ドライエツチング装置及び方法
JPH02225680A (ja) * 1989-02-27 1990-09-07 Nippon Telegr & Teleph Corp <Ntt> 光励起エッチング法

Also Published As

Publication number Publication date
JPH0452613B2 (ja) 1992-08-24

Similar Documents

Publication Publication Date Title
JP3286103B2 (ja) 露光用マスクの製造方法及び製造装置
JP2932650B2 (ja) 微細構造物の製造方法
US5234537A (en) Dry etching method and its application
US4101782A (en) Process for making patterns in resist and for making ion absorption masks useful therewith
US4137458A (en) Electron image projection masks
JPS6053025A (ja) ドライエツチング方法
JPS6031909B2 (ja) エツチング加工法
JPS62232927A (ja) ドライエツチング方法及び装置
JPH1078667A (ja) 微細加工方法
GB1597595A (en) Manufacture of semiconductor elements
US4368215A (en) High resolution masking process for minimizing scattering and lateral deflection in collimated ion beams
JP3022948B2 (ja) 超微細加工法
US5314768A (en) Thin film mask for use in an x-ray lithographic process and its method of manufacture by forming opaque pattern of ions in a diamond layer
RU2205469C1 (ru) Способ получения объемной проводящей структуры
JPH02976A (ja) 微細パターン形成方法
JPH0712033B2 (ja) イオンビ−ムによる微細パタ−ン形成法
JP2712286B2 (ja) X線露光方法
JPS61185750A (ja) イオンビ−ム露光用マスク
Rangelow Ion-beam etching, and chemically-assisted ion-beam etching to produce x-ray masks for synchrotron-radiation-lithography
JPH01147832A (ja) パターン形成方法
JPH05299012A (ja) 電子銃の製造方法
JPH08328236A (ja) 転写マスクの製造方法
JPS5934632A (ja) X線マスクの製造方法
JPS6063934A (ja) 微細パタ−ンの形成方法
Schiller et al. HIGH-POWER ELECTRON GUNS FOR EVAPORATION