CN101268562B - Ⅲ族氮化物半导体发光器件 - Google Patents

Ⅲ族氮化物半导体发光器件 Download PDF

Info

Publication number
CN101268562B
CN101268562B CN2006800346997A CN200680034699A CN101268562B CN 101268562 B CN101268562 B CN 101268562B CN 2006800346997 A CN2006800346997 A CN 2006800346997A CN 200680034699 A CN200680034699 A CN 200680034699A CN 101268562 B CN101268562 B CN 101268562B
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
substrate
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800346997A
Other languages
English (en)
Other versions
CN101268562A (zh
Inventor
织地学
龟井宏二
三木久幸
松濑朗浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101268562A publication Critical patent/CN101268562A/zh
Application granted granted Critical
Publication of CN101268562B publication Critical patent/CN101268562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明旨在提高III族氮化物半导体发光器件的光提取效率。本发明的III族氮化物半导体发光器件包括：衬底；以及层叠在所述衬底上的包括发光层的III族氮化物半导体层，其中所述III族氮化物半导体层的侧面相对于所述衬底的主表面的法线倾斜。

Description

Ⅲ族氮化物半导体发光器件
相关申请的交叉引用
本申请是基于35U.S.C.§111(a)提交的申请，根据35U.S.C.§119(e)(1)，要求根据35U.S.C.§111(b)于2005年9月27日提交的临时申请No.60/720,649和2005年10月3日提交的临时申请No.60/722,441的优先权。
技术领域
本发明涉及III族氮化物半导体发光器件，更具体地，涉及具有提高的光提取效率的III族氮化物半导体发光器件。
背景技术
由于III族氮化物半导体(下文中称为氮化物半导体)具有对应于可见光至紫外光的直接跃迁型的能带隙并且可以以高效率发射光，其用于产品例如发光二极管(LED)、激光二极管(LD)等中。其中结合磷光体使用二极管的白色发光二极管的实现被预期是发光二极管的应用的新领域。
从发光二极管的输出由内部量子效率与光提取效率的乘积确定，其中内部量子效率与外延结构和结晶性有关，光提取效率与器件中的再吸收和器件的形状有关。其中，当光穿过不透明衬底或者再次穿过发光层时，发生影响光提取效率的器件中的再吸收。作为对光提取效率具有很大影响的一个原因是在器件表面处的全反射。如公知的，当光从具有大折射率的层射向具有小折射率的层时，其角度大于临界角(θc)的光在界面处发生全反射，从而其不能传到具有小折射率的层。
在例如氮化镓(GaN)的情况下，折射率是2.4，仅仅在逃逸锥中的光可被提取到外面，该逃逸锥中的光具有相对于与表面垂直的方向成24度的顶角。其比率为27％，这大大限制了光提取效率。
为了避免由全反射引起的在界面处的光提取效率限制，已知一种使界面粗糙的方法(例如，参见日本未审查的专利公开No.2000-196152)或者通过加工器件的形状而利用另一表面的逃逸锥的方法(例如，参见日本专利No.2784537)。
经常将MOCVD(金属有机化学气相沉积)用于氮化物半导体的生长。MOCVD是其中有机金属和氮源在衬底上反应以生长氮化物半导体的方法。然而，工业上尚未获得氮化物半导体的单晶。此外，虽然其中用HVPE(氢化物气相沉积外延方法)在Si或GaAs衬底上进行厚膜外延生长的假单晶(dummy single crystal)衬底商业可得，但该假单晶衬底非常昂贵。因此，通常将在高温下稳定的不同衬底例如蓝宝石(Al2O3)、碳化硅(SiC)或硅(Si)用作用于发光二极管的衬底。
然而，稳定的材料蓝宝石或SiC公知是坚硬的且难于加工的材料。因此，存在这样的问题，即很难分割该材料来制造各器件以提高光提取效率。在通过切片的机械方法的情况下，器件经常破碎或裂开，因此，很难提高成品率。即使通过不使用机械方法的例如干法蚀刻的方法，要花费很长的时间进行加工，从而产生相当低的生产率达问题。
此外，公知利用通过切片的机械加工方法，在加工表面上形成被称为破碎层的层，这阻碍光提取，并且即使在干法蚀刻中也会由于暴露于等离子体的高能量粒子而使电特性和光特性受到影响。
已知湿法蚀刻是引起较少损伤的加工方法(例如，参见日本未审查的专利公开No.10-190152和No.2000-686084)，但是各器件的被分割的切割表面垂至于衬底的主表面。
另一方面，在由氮化物半导体制成的发光器件中，在大多数情况下，使用透明电极(例如，参见日本未审查的专利公开No.10-308534)。这是因为与n型层相比，在p型层中横向上的电流扩散很差。
可以将其中负电极和正电极交替排列的梳状电极用于其一个边大于等于500μm的大芯片(例如，参见日本未审查的专利公开No.5-335622)。此外，可以采用格子图形或点图形。已公开了一种用透明材料制造梳状图形的正电极的技术(例如，参见日本未审查的专利公开No.2003-133589)。
发明内容
鉴于由在氮化物半导体发光器件中的全反射引起的光提取效率的上述降低，本发明旨在提高氮化物半导体发光器件的光提取效率。
本发明还旨在不仅在使用通常形成于整个半导体层上方的透明电极的情况中，而且还在使用梳状电极、格子电极或点电极的情况中达到效果。
本发明基于这样的事实而实现，即相对于构成氮化物半导体发光器件的氮化物半导体层的衬底倾斜的侧面可导致具有优良的光提取效率的发光器件。
此外，本发明还基于这样的事实而实现，即可以通过形成沟槽获得具有优良的光提取效率的发光器件，该沟槽的侧面相对于衬底倾斜，并且为了提高光提取效率，该沟槽在发光器件的除了电极以外的区域形成。
此外，本发明使用湿法蚀刻作为加工方法，并且当氮化物半导体器件的半导体层的侧面倾斜时，发现半导体层中的位错密度的分布与湿法蚀刻对半导体层的去除速度相互间如此关联，位错密度越高，去除速度越快。通过利用该发现，可以在半导体层上形成倾斜面而不产生损伤，此外，可以通过改变位错密度的分布来控制倾斜角度，从而本发明可以通过使该角度最优化而提高光提取效率。
具体地，本发明包括以下各项的发明内容。
(1)一种氮化物半导体发光器件，包括：衬底；以及层叠在所述衬底上的包括发光层的氮化物半导体层，其中所述氮化物半导体层的侧面相对于所述衬底的主表面的法线倾斜。
(2)根据(1)的氮化物半导体发光器件，其中在所述发光器件的表面的不形成电极的区域处在所述氮化物半导体层上形成沟槽，并且所述沟槽的侧面的法线不垂直于所述衬底的主表面的法线。
(3)根据(1)或(2)的氮化物半导体发光器件，其中所述氮化物半导体层的截面如此倾斜，以便朝向所述衬底变窄。
(4)根据(3)的氮化物半导体发光器件，其中所述氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ1大于等于100度且小于等于175度。
(5)根据(4)的氮化物半导体发光器件，其中所述氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ1大于等于110度且小于等于170度。
(6)根据(5)的氮化物半导体发光器件，其中所述氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ1大于等于120度且小于等于160度。
(7)根据(3)至(6)中任何一项的氮化物半导体发光器件，其中所述氮化物半导体层中的位错密度从所述衬底朝向所述半导体层的生长方向减小。
(8)根据(7)的氮化物半导体发光器件，其中所述氮化物半导体层中的位错密度在垂直于所述衬底的方向上以每1.0μm的厚度为10cm-2至10000cm-2的比率从所述衬底朝向所述半导体层的生长方向减小。
(9)根据(8)的氮化物半导体发光器件，其中所述氮化物半导体层中的位错密度在垂直于所述衬底的方向上以每1.0μm的厚度为100cm-2至1000cm-2的比率从所述衬底朝向所述半导体层的生长方向减小。
(10)根据(1)或(2)的氮化物半导体发光器件，其中所述氮化物半导体层的截面如此倾斜，以便朝向所述衬底变宽。
(11)根据(10)的氮化物半导体发光器件，其中所述氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ2大于等于5度且小于等于80度。
(12)根据(11)的氮化物半导体发光器件，其中所述氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ2大于等于10度且小于等于70度。
(13)根据(12)的氮化物半导体发光器件，其中所述氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ2大于等于20度且小于等于60度。
(14)根据(10)至(13)中任何一项的氮化物半导体发光器件，其中所述氮化物半导体层中的位错密度从所述衬底朝向所述半导体层的生长方向增大。
(15)根据(14)的氮化物半导体发光器件，其中所述氮化物半导体层中的位错密度在垂直于所述衬底的方向上以每1.0μm的厚度为10cm-2至10000cm-2的比率从所述衬底朝向所述半导体层的生长方向增大。
(16)根据(15)的氮化物半导体发光器件，其中所述氮化物半导体层中的位错密度在垂直于所述衬底的方向上以每1.0μm的厚度为100cm-2至1000cm-2的比率从所述衬底朝向所述半导体层的生长方向增大。
(17)根据(2)至(16)中任何一项的氮化物半导体发光器件，其中在大于等于两个位置处形成所述沟槽。
(18)根据(2)至(17)中任何一项的氮化物半导体发光器件，其中所述沟槽具有贯穿所述发光层的深度。
(19)根据(2)至(18)中任何一项的氮化物半导体发光器件，其中所述沟槽在表面处的面积为包括所述电极表面的所述发光器件的表面积的3％至50％。
(20)根据(2)至(19)中任何一项的氮化物半导体发光器件，其中跨过所述沟槽形成具有相同极性的电极。
(21)根据(2)至(20)中任何一项的氮化物半导体发光器件，其中在具有相同极性且跨过所述沟槽形成的所述电极的外侧形成电极，其中所述电极是与较靠近所述沟槽的电极的极性相反的极性。
(22)根据(1)至(21)中任何一项的氮化物半导体发光器件，其中所述发光器件的在表面处的一边的长度大于等于500μm。
(23)根据(1)至(22)中任何一项的氮化物半导体发光器件，其中所述衬底由蓝宝石(Al2O3)制成。
(24)根据(1)至(22)中任何一项的氮化物半导体发光器件，其中所述衬底由碳化硅(SiC)制成。
(25)根据(1)至(22)中任何一项的氮化物半导体发光器件，其中所述衬底由硅(Si)制成。
(26)一种制造氮化物半导体发光器件的方法，所述氮化物半导体发光器件包括衬底以及层叠在所述衬底上的包括发光层的氮化物半导体层，所述方法包括以下步骤：在所述衬底上层叠所述氮化物半导体层的步骤；用具有预定图形的掩膜覆盖所述氮化物半导体层的表面的步骤；在用于分割成各器件的部位去除所述氮化物半导体层到达所述衬底的步骤；在所述去除之后湿法蚀刻所述氮化物半导体层的步骤；以及分割成器件的步骤，其中，在所述层叠所述氮化物半导体层的步骤中，在垂直于所述衬底的方向上在所述氮化物半导体层中如此形成位错密度的分布，以便在稍后进行的湿法蚀刻工艺中提供蚀刻速度的分布。
(27)根据(26)的制造氮化物半导体发光器件的方法，其中，在所述层叠所述氮化物半导体层的步骤中，所述位错密度从所述衬底朝向所述半导体层的生长方向减小或增大。
(28)根据(26)或(27)的制造氮化物半导体发光器件的方法，其中所述掩膜是光致抗蚀剂。
(29)根据(26)至(28)中任何一项的制造氮化物半导体发光器件的方法，其中使用激光进行所述去除所述氮化物半导体层的步骤。
(30)根据(26)至(28)中任何一项的制造氮化物半导体发光器件的方法，其中使用切片机进行所述去除所述氮化物半导体层的步骤。
(31)根据(26)至(30)中任何一项的制造氮化物半导体发光器件的方法，其中使用正磷酸进行所述湿法蚀刻工艺。
根据本发明，氮化物半导体发光器件的半导体层的侧面倾斜，从而透射穿过侧面或者在侧面处反射且通过氮化物半导体层被提取到外面的光增加。因此，光提取效率提高。
此外，根据本发明，在氮化物半导体发光器件的表面处形成沟槽。沟槽的侧面倾斜，从而透射穿过侧面或者在侧面处反射且通过氮化物半导体层被提取到外面的光增加。因此，光提取效率提高。在这种情况下，在沟槽周围不形成电极。因此，可以防止由pn结的侧面的暴露引起的短路。此外，在沟槽的两侧形成具有相同极性的电极，这样可以在大面积内获得均匀的光发射，而不会由于沟槽阻碍电流的扩散。
并且，根据本发明，控制在与氮化物半导体发光器件中的衬底垂直的方向上氮化物半导体层中的位错密度的分布，从而可以控制相对于衬底倾斜的面的角度。因此，可以容易地使光提取效率最优化。此外，通过湿法蚀刻来进行对在难加工衬底上形成的氮化物半导体层的侧面的加工，从而可以获得具有较少损伤的发光器件。
附图说明
图1是截面图，示意性示出了根据本发明的氮化物半导体发光器件中的光路的一个实例。
图2是截面图，示意性示出了根据本发明另一实施例的氮化物半导体发光器件中的光路的一个实例。
图3是截面图，示意性示出了常规氮化物半导体发光器件中的光路的一个实例。
图4是截面图，示出了根据本发明的氮化物半导体发光器件的表面上的沟槽的形状。
图5是截面图，示出了根据本发明的氮化物半导体发光器件的表面上的沟槽的另一形状。
图6是示出在一般的氮化物半导体中的位错的分布的示意图。
图7是在实例1中制造的氮化物半导体发光器件的晶片的示意性平面图。
图8是在实例3中制造的氮化物半导体发光器件的示意性平面图。
图9是在实例4中制造的氮化物半导体发光器件的示意性平面图。
图10是在实例5中制造的氮化物半导体发光器件的示意性平面图。
图11是在实例7中制造的氮化物半导体发光器件的示意性平面图。
图12是在实例9中制造的氮化物半导体发光器件的示意性平面图。
具体实施方式
本发明的特征在于，在包括层叠在衬底上的发光层的氮化物半导体发光器件中，氮化物半导体层的侧面倾斜(氮化物半导体层的侧面的法线不垂直于衬底的主表面的法线)。
将参考附图具体说明本发明。
图1是截面图，示意性示出了根据本发明的氮化物半导体发光器件中的光路的一个实例，其中氮化物半导体层的侧面相对于衬底的主表面向外倾斜(氮化物半导体层的截面形状如此倾斜，以便朝向衬底变窄)。图2是截面图，示意性示出了根据本发明另一实施例的氮化物半导体发光器件中的光路的一个实例，其中氮化物半导体层的侧面相对于衬底的主表面向内倾斜(氮化物半导体层的截面形状如此倾斜，以便朝向衬底变宽)。图3是截面图，示意性示出了常规氮化物半导体发光器件中的光路的一个实例，其中氮化物半导体层的侧面垂直于衬底的主表面。
在这些图中，标号201表示衬底，202表示氮化物半导体层，203表示光的前进路线，204表示氮化物半导体层的侧面207的法线，205表示衬底的主表面的法线，以及206表示氮化物半导体层的侧面208的法线。图1中的角度θ1是由法线204与205所成的角度(倾斜角度)，而图2中的角度θ2是由法线206与205所成的角度(倾斜角度)。
基于氮化物半导体层的侧面相对于衬底的主表面倾斜而提高光提取效率的原因尚不清楚，但认为是如下原因。
图3示出常规氮化物半导体发光器件。当在点A发射的光沿箭头方向前进时，例如，入射在半导体层侧面上的光在该点处被反射，并且，如果其具有大于临界角度的角度，则在半导体层与衬底之间的界面处进一步被反射。结果，光重复反射地在半导体层中前进、被吸收，于是衰减。因此，光提取效率降低。
另一方面，在图1所示的氮化物半导体发光器件中，来自A点的光在半导体层的侧面207被反射。然而，在半导体层的表面上光所成的角度在临界角度以内，从而抑制了光的全反射，因此，可以从半导体层提取出光。在图1中，倾斜角度θ1小于180度且大于90度。优选地，角度θ1大于等于100度且小于等于175度，更优选地，其大于等于110度且小于等于170度，并且最优选地，其大于等于120度且小于等于160度。
在图2的情况下，由于入射光在氮化物半导体层的侧面上所成的角度在临界角度以内，光透射穿过半导体层。优选地，倾斜角度θ2为5至80度，更优选地为10至70度，并且最优选地为20至60度。
根据以上描述，在图1和图2的情况下都可提高光提取效率。优选地，氮化物半导体层的截面形状如此倾斜，以便朝向衬底变窄，如图1中所示。
本发明的氮化物半导体发光器件具有沟槽，该沟槽形成于氮化物半导体层的其中在发光器件的表面上不形成电极的表面上，其中沟槽的侧面不垂直于衬底的主表面，而是倾斜的。上述沟槽的形成提供了相对于衬底的主表面的法线倾斜的氮化物半导体层的侧面。
图4是截面图，示出了发光器件的沟槽的一种形状。该图中的沟槽的侧面如此倾斜，以便沟槽的截面形状朝向衬底(在图中的向下方向上)变宽(氮化物半导体层的截面形状朝向衬底变窄)。在图4中，标号210表示沟槽，并且220表示氮化物半导体层。标号201表示衬底。氮化物半导体层220具有与图1中的氮化物半导体层202的形状相同的形状，并且由于与图1的相同的原因，光提取效率提高。
图5示出沟槽的另一形状。其中沟槽的侧面如此倾斜，以便沟槽的截面形状朝向衬底变窄(氮化物半导体层的截面形状朝向衬底变宽)。在图5中，标号211表示沟槽，并且221表示氮化物半导体层。标号201表示衬底。氮化物半导体层221具有与图2中的氮化物半导体层202的形状相同的形状，并且由于与图2的相同的原因，光提取效率提高。
希望在本发明中形成的沟槽形成为具有贯穿半导体层的发光层的深度。由于在大多数情况下所形成的p型层相当薄，例如0.1μm至1μm，在使用氮化物半导体的发光器件中，为了充分获得光提取效率，将沟槽形成为贯穿发光层，以提供深沟槽。
然而，当将导电材料附着到暴露的pn结时，引起短路。电极材料具有引起短路的最大可能性。电极材料是导电的，并且有可能附着电极材料的碎片。此外，作为毛刺伸出的电极有可能在pn结处引起短路。
鉴于这种情况，希望沟槽形成在其中不形成电极的区域。因此，可以防止由电极材料引起的短路。
当在发光器件的表面上形成沟槽时，通过沟槽将p型层和n型层分开成一些区段。结果，阻碍了在平面方向上电流的扩散，这有可能会增大驱动电压。为了避免这种可能，对于电极图形，可以采用其中负电极和正电极交替排列的梳状类型。梳状电极的采用可以提供令人满意的电流扩散，并且可以降低驱动电压以提供均匀的光发射。此外，可以在电极之间形成沟槽。该设置不会阻碍电流供应，因此是优选的。梳状电极对于向透明正电极充分地供应电流是有效的，因此，除了梳状负电极以外，还优选设置梳状正电极衬垫。即使在采用梳状电极图形的情况下，也可以将正电极和负电极之一或两者都制成透明的。
此外，可以采用其中负电极和正电极中任何一者被设置为格子状的格子电极。未设置为格子状的电极可以设置在格子区周围，或者设置在格子之间的间隙处，但在格子区周围设置电极很方便。在这种情况下，可以在与格子之间的间隙对应的部分处形成点状或圆形沟槽。
希望跨过沟槽设置具有相同极性的电极。考虑到光提取效率，希望沟槽形成为很深。在这种情况下，当跨过沟槽设置具有不同极性的电极时，沟槽阻碍电极之间的电流流动，以致电流的流动恶化，从而阻碍均匀的光发射。
由于通过靠近沟槽的发光区改善了光提取，特别地，希望在沟槽周围设置正电极。
当应用于其一个边大于等于500μm的大芯片时，根据本发明的沟槽加工可以提供降低驱动电压的效果和提高发光输出的效果。在n型层中发生小电流扩散的问题。这在小尺寸芯片中不显著，但在大尺寸芯片中，n型层中电流扩散的问题变得显著。特别地，在其一个边大于等于500μm的芯片中显著。
在这种情况下，可以通过采用梳状电极或格子电极来实现驱动电压的降低。因此，可以通过结合本发明的沟槽加工来提高光提取效率。
不对沟槽的形状加以具体限制。可使用的沟槽包括点状沟槽例如正方形或圆形、长方形沟槽、细长条状沟槽等。
不必说，在多个部分处形成沟槽。随着沟槽密度增加，可以提高光提取效率。然而，占用电极面积的许多沟槽的形成会降低光发射。
沟槽的总面积(在层表面上的面积总和)优选为包括电极的半导体层的表面积的3％至50％。
可以通过使用酸或碱的湿法蚀刻、激光划片、切片等，形成沟槽。为了将沟槽形成为图4所示的形状，例如，通过激光划片形成沟槽，然后，采用其中在例如300℃的高温下利用使用磷酸的湿法蚀刻方法处理沟槽的条件，而为了将沟槽形成为图5所示的形状，例如，可以使用其中使用角旋转刀片的切片方法。
为了形成具有倾斜角度的氮化物半导体层的上述侧面，优选形成其位错密度受到控制的氮化物半导体层，并且通过蚀刻加工该层，以改变氮化物半导体层的侧面的角度。
如图6所示，通常，在氮化物半导体层中存在许多位错。在图中，标号301表示衬底，302表示氮化物半导体层，以及303表示位错。通过以每1.0μm的厚度为大于等于10cm-2且小于等于10,000cm-2的比率在垂直于衬底的方向上从衬底朝向半导体层的生长方向减小或增大氮化物半导体层中的位错密度，可以以令人满意的控制来实现代表上述希望倾斜的程度的角度θ1或θ2。
优选地，其可以通过以每1.0μm的厚度为大于等于100cm-2且小于等于1,000cm-2的比率在垂直于衬底的方向上从衬底朝向半导体层的生长方向减小或增大氮化物半导体层中的位错密度来实现。
在半导体层的位错密度朝向半导体的生长方向减小的情况下，因为随着位错密度变大，蚀刻速度变快，可以通过蚀刻半导体层而形成具有图4中所示的形状的侧面。当位错密度朝向半导体的生长方向增大时，形成具有图5中所示的形状的侧面。在这些情况下，可以通过改变位错密度的增大或减小的程度，控制倾斜角度。
可以通过在氮化物半导体的生长时改变各种条件例如生长温度、生长速度、生长压力、材料的供应量的比率等，在垂直于衬底的方向上改变存在于氮化物半导体中的位错密度。此外，还可以通过衬底的特性例如形成在衬底上的凹/凸形状，在垂直于衬底的方向上改变存在于氮化物半导体中的位错密度。类似地，可以通过在衬底或氮化物半导体层上形成由例如SiO2构成的条状掩膜，以控制在生长期间在横向方向上氮化物半导体的生长速度，在垂直于衬底的方向上改变存在于氮化物半导体中的位错密度。
此外，可以通过用例如非表面活性剂(anti-surfactant)例如Si原子覆盖衬底或氮化物半导体并控制其覆盖率，在垂直于衬底的方向上改变存在于氮化物半导体中的位错密度。此外，可以通过将多个缓冲层插入氮化物半导体层中并通过控制其厚度、组成或生长温度，在垂直于衬底的方向上改变存在于氮化物半导体中的位错密度。
通过改变各种生长条件例如生长温度、生长速度、生长压力、材料的供应量的比率等，朝向生长方向增大或减小位错密度。
可以通过如上所述任意地控制氮化物半导体层的各种生长条件，控制存在于氮化物半导体中的位错密度。上述技术的使用使得可以任意地沿着生长方向从衬底表面开始改变位错密度的变化速度，从而可以沿着氮化物半导体层的生长方向从衬底表面开始减小或增大位错密度。如稍后所述，如果位错密度高，则在平面方向上的蚀刻速度变大，而如果位错密度低，则在平面方向上的蚀刻速度变小。因此，本发明的应用可以通过沿着生长方向减小然后增大氮化物半导体层中的位错密度，形成以其中心向外膨出的方式倾斜的氮化物半导体层的侧面，或者与上述情况相反地，通过沿着生长方向增大然后减小氮化物半导体层中的位错密度，形成以其中心向内凹陷的方式倾斜的氮化物半导体层的侧面。此外，不必说，通过重复执行上述技术，可以使氮化物半导体的侧面形成为具有多个不平整的(uneven)斜面。
作为氮化物半导体，已知由分子式AlXGaYInZN1-AMA(0≤X≤1，0≤Y≤1，0≤Z≤1，且X+Y+Z＝1；M代表不同于氮(N)的V族元素，且0≤A＜1)表示的大量氮化物半导体，在本发明中可以没有任何限制地使用包括这些已知的半导体且由分子式AlXGaYInZN1-AMA(0≤X≤1，0≤Y≤1，0≤Z≤1，且X+Y+Z＝1；M代表不同于氮(N)的V族元素，且0≤A＜1)表示的氮化物半导体。
可以将已知的材料例如氧化物单晶类的蓝宝石单晶(Al2O3；A面、C面、M面、R面)、尖晶石单晶(MgAl2O4)等、SiC单晶、Si等用于根据本发明的氮化物半导体发光器件的衬底而不加以任何限制。其中，优选蓝宝石单晶或SiC单晶。注意，不特别限制衬底的平面方向。此外，衬底的晶面可以朝向特定晶面倾斜或不倾斜。
为了在上述衬底上层叠氮化物半导体层，可以使用在日本专利No.3026087和日本未审查的专利公开No.4-297023中公开的低温缓冲方法或者在日本未审查的专利公开No.2003-243302中公开的被称为引晶工艺(SP)方法的晶格失配晶体外延生长技术。
当使用晶格失配晶体外延生长技术例如低温缓冲方法或SP方法时，希望在衬底上层叠的用作基底(base)的III族氮化物半导体是未掺杂或者约5×1017cm-3轻掺杂的GaN。优选基底层的厚度为1至20μm，更优选为5至15μm。
在基底层上生长与电极形成接触且用于供应电流的n型GaN接触层。n型GaN接触层在供给1×1018cm-3至1×1019cm-3的n型掺杂剂的同时生长。作为n型掺杂剂，通常选择Si或Ge。可以均匀地进行掺杂，或者可以这样进行掺杂，以使轻掺杂层和重掺杂层周期性地重复。后者的间歇掺杂对于抑制在晶体生长期间产生的孔(pit)特别有效。
优选在n型接触层与发光层之间设置n型覆层(clad layer)。n型覆层可以由AlGaN、GaN、InGaN等构成。当使用InGaN时，不必说，希望n型覆层具有大于用作发光层的InGaN的能带隙的成分。n型覆层的载流子浓度可以与n型接触层的载流子浓度相同，或者大于或小于n型接触层的载流子浓度。
优选将量子阱结构用于在n型覆层上的发光层。其可以为仅仅具有一个阱层的单量子阱结构或者具有多个阱层的多量子阱结构。当然，多量子阱结构可以提供高的输出和降低的驱动电压，从而其对于使用III族氮化物半导体的器件的结构而言是优选的。注意，在多量子阱结构的情况下，全部阱层(有源层)和势垒层合称为本说明书中的发光层。
p型层通常具有0.01至1μm的厚度，并且由与发光层形成接触的p型覆层和用于形成正电极的p型接触层构成。p型覆层也可以用作p接触层。使用GaN、AlGaN等形成p型覆层，并且Mg被掺杂至其中作为p型掺杂剂。
可以将已知的具有各种组成和结构的负电极用作负电极而不加以任何限制。作为与n型接触层形成接触的用于负电极的接触材料，除了Al、Ti、Ni、Au等之外，还可以使用Cr、W、V等。不必说，可以通过将多层结构用于整个负电极来提供接合特性。因为Au可以使得容易进行接合，特别地，优选用Au覆盖最外表面。
可以将已知的具有各种组成和结构的正电极用作正电极而不加以任何限制。
用于正电极的透明材料可包括Pt、Pd、Au、Cr、Ni、Cu、Co等。此外，已知通过采用其中其部分被氧化的结构来提高透明度。除了上述材料之外，用于正电极的反射性材料还可包括Rh、Ag、Al等。
电极可以由不包含金属的导电氧化物形成。由于其可以降低接触电阻，由导电氧化物例如ITO制成的透明电极是希望的。
为了将层叠在衬底上的氮化物半导体(晶片)分割成各发光器件，并且使得半导体层的侧面相对于衬底的主表面的法线倾斜，首先将抗蚀剂图形形成为覆盖正电极、负电极和暴露的p型层。抗蚀剂可以为正型或负型。使用具有合适图形的光掩膜根据一般的工序进行光刻，以便暴露包括正电极和负电极的各个发光器件的分界面。可选地，如果抗蚀剂覆盖上述电极和p型层并且可以分辨各器件，则不总是需要光刻。厚度优选为0.1μm至20μm。当厚度小时，在湿法蚀刻时，膜有可能脱落。当厚度大时，出现光刻分辨率的问题或者下面的图形的识别变得困难。优选地，厚度为0.5μm至10μm，更优选地为1μm至5μm。
随后，沿着各发光器件的外形从衬底去除氮化物半导体层。希望使用激光进行去除。由于氮化物半导体的高达105cm-1的高吸收系数，通过选择其波长短于氮化物半导体的吸收端的波长的激光，将被加工位置限定到激光辐照位置。激光光学系统的适当选择使得可以加工成小于10μm的宽度，从而可以提高器件的成品率。可以任意地将衬底的被激光加工的深度选择为在大于等于10μm的范围内。当加工深度小时，有可能在稍后进行的分割工艺中产生差的形状。当加工深度为大于等于10μm时，可以减少缺陷的产生，并且大于等于20μm的深度是更希望的。
还可以采用机械切片机。在这种情况下，为了减少器件的裂开或破碎，适当地选择用于切割的刀片，以尽可能多地减小切割量。切割量优选在1μm至50μm的范围内，更优选1μm至20μm，并且最优选1μm至10μm。
接下来，在所形成的沟槽部分上进行湿法蚀刻，以形成凹部(割槽(splitgroove))。利用正磷酸进行湿法蚀刻。正磷酸被添加到容纳在规定加热设备的烧杯中，并被加热到100℃至400℃。当加热温度低时，蚀刻速度低，而当加热温度过高时，发生掩膜剥离。希望的150℃至300℃的加热温度，即更希望地，180至240℃的加热温度既可以提供足够的蚀刻速度，也可以提供抗剥离性。
被蚀刻侧面的角度根据存在于氮化物半导体层中的位错密度而变化。当位错密度高时，在平面方向上的蚀刻速度变高，而当位错密度低时，在平面方向上的蚀刻速度变低。因此，当存在于氮化物半导体层中的位错密度从衬底表面开始逐渐减小时，通过蚀刻形成的侧面可以容易地如图1所示的朝向衬底倾斜。相反地，当存在于氮化物半导体层中的位错密度从衬底表面开始逐渐增大时，通过蚀刻形成的侧面可以容易地如图2所示的朝向氮化物半导体层的表面倾斜。此外，可以通过改变氮化物半导体层中的位错密度在垂直于衬底的方向上的分布的变化速度，控制倾斜表面以具有多个倾斜角度。
最后，沿着所形成的凹部(割槽)，将晶片分割成各发光器件。
当在各发光器件的不形成电极的表面上在氮化物半导体层的表面上形成沟槽时，在用激光等去除氮化物半导体层的上述工艺期间在预定位置进行去除至希望的深度，然后可以进行接下来的湿法蚀刻工艺。自然地，可以将氮化物半导体层去除至与割槽的相等的深度和宽度。
实例
(实例1)
下文中将说明根据本发明的实例。图7示出在该实例中制造的发光器件的晶片的示意性平面图。在图中，标号10表示发光器件的集合体(晶片)，101表示正电极衬垫，102表示透明正电极，103表示负电极，104表示各个发光器件的边界，以及105表示用于去除氮化物半导体层的线。
蓝宝石(Al2O3)C面衬底被用作衬底，并且通过根据在日本未审查的专利公开No.2003-243302中公开的方法形成的AlN缓冲层，在蓝宝石C面衬底上依次层叠以下层：6μm的未掺杂的GaN层；4μm的n型接触层，其中周期性掺杂Ge以使平均载流子浓度为1×1019cm-3；由In0.1Ga0.9N制成的12.5nm的n型覆层；具有多量子阱结构的发光层，其中交替层叠由GaN制成的16nm的势垒层和由In0.2Ga0.8N制成的2.5nm的阱层五次，然后，最后形成势垒层；以及具有0.15μm厚度且由Mg掺杂的(浓度为8×1019cm-3)Al0.03Ga0.97N制成的p型接触层，从而在衬底上形成氮化物半导体层。
将如上所述层叠的氮化物半导体层纵向地加工成薄膜形状，并通过透射电子显微镜观察。结果，氮化物半导体层中的位错密度在垂直于衬底的方向上以每1.0μm的厚度为100cm-2的比率朝向半导体层的生长方向减小。
使用已知的光刻和RIE，在氮化物半导体层的表面上暴露出在各个器件之间的边界部分处以及在将要形成负电极的部分处的n型接触层。
通过使用已知的光刻和剥离方法，在氮化物半导体层的p型接触层上的预定位置处从p型接触层连续形成由Pt和Au制成的透明正电极。随后，通过已知的光刻和剥离方法，在透明正电极上形成用于接合的正电极。然后，在暴露的n型接触层的将要形成负电极的部分处从n型接触层连续形成由Cr、Ti和Au制成的负电极。
在其中完成了对各个器件的电极形成工艺的图7所示的晶片上施加用于光刻的光致抗蚀剂。通过光刻再次暴露发光器件之间的仅仅边界部分。
将激光用作用于去除氮化物半导体层到达衬底的手段。利用具有266nm的波长、50kHz的频率、1.6W的输出和70mm/秒的加工速度的激光，形成具有20μm的深度到达衬底的割槽。以90°的角度旋转载物台，以通过相同的方式在Y轴方向上形成割槽。
将其上形成了割槽的衬底浸入包含正磷酸的石英烧杯中，通过加热设备加热至180℃，持续20分钟，以执行湿法蚀刻。氮化物半导体层的蚀刻量为5.2μm。在超声溶液中通过水清洗对其完成湿法蚀刻的衬底和氮化物半导体层，并且用有机物质清洁，来去除由抗蚀剂制成的蚀刻掩膜。
通过抛光衬底进一步将在蚀刻工艺之后的衬底和氮化物半导体层(晶片)减薄至80μm，然后通过断裂装置使其分离成各个发光器件。由此，制成350乘350μm见方的发光器件。
当通过积分球评价分离的发光器件的输出时，在20mA的电流流动时，输出为8.0mW。此外，通过SEM观察器件的侧面，氮化物半导体层的侧面相对于垂直切割的蓝宝石衬底的侧面倾斜，如图1所示，其中氮化物半导体层的侧面的法线相对于衬底的主表面的法线的倾斜角度(θ1)为130度。
(实例2)
将说明其中改变了条件的本发明的实例。
在衬底上生长氮化物半导体层期间，生长温度提高为比实例1中的温度高出50℃，从而，氮化物半导体层中的位错密度在垂直于衬底的方向上以每1.0μm的厚度为10cm-2的比率朝向半导体的生长方向减小。其它条件与实例1中的相同。在该实例中，虽然通过改变生长温度控制位错密度的分布，但同样可以通过改变各种条件例如材料的供应量的比率、生长速度、生长压力等来控制位错密度的分布。通过与实例1中相同的方式，执行电极的形成、氮化物半导体层的去除、器件的分离和稍后进行的评价。
当评价分离的器件的输出时，其为7.0mW。所形成的氮化物半导体层的侧面的法线相对于衬底的主表面的法线的倾斜角度(θ1)为110度。
(比较实例1)
将示出其中不进行湿法蚀刻的情况用于比较。
在与实例1中的相同的条件下生长和去除氮化物半导体层。在形成割槽之后，分离器件，而不进行湿法蚀刻。分离的发光器件的衬底的侧面垂直于衬底的主表面。
当评价分离的器件的输出时，其为5.1mW。器件的氮化物半导体层的侧面的角度的法线与垂直切割的衬底的侧面的法线通常相同。
(实例3)
下文中将示出根据本发明的实例。在该实例中，如图8中所示，制成在1乘1毫米见方的平面上具有四个沟槽的发光器件。在图中，210是沟槽，212是负电极，214是透明正电极，以及215是正电极衬垫。
将蓝宝石(Al2O3)C面衬底用于衬底，并且在与实例2中的相同的条件下形成氮化物半导体层。
在氮化物半导体层的表面上，使用已知的光刻和RIE，暴露出发光器件的表面上的四个沟槽处、各个发光器件的边界部分处以及其中将要形成负电极的部分处的n型接触层。
通过使用已知的光刻和剥离方法，在氮化物半导体层的p型接触层上的预定位置处形成由ITO制成的透明正电极。随后，通过已知的光刻和剥离方法，在透明正电极上形成用于接合的正电极衬垫。然后，在暴露的n型接触层的其中将要形成负电极的部分处，从n型接触层开始连续形成由Cr、Ti和Au制成的负电极。
如图8所示，在晶片上施加用于光刻的光致抗蚀剂，其中完成对各个发光器件的电极形成工艺，从而形成许多发光器件。通过光刻再次暴露形成发光器件表面上的沟槽的部分以及在各个发光器件之间的边界部分。
将激光用作用于去除氮化物半导体层以形成沟槽和割槽的手段。利用具有266nm的波长、50kHz的频率、1.6W的输出和70mm/秒的加工速度的激光，形成具有20μm的深度到达衬底的沟槽和割槽。通过控制激光闪光(flashing)和载物台的移动速度，可以在希望的位置形成在发光器件表面上的沟槽以及在各个发光器件之间的边界部分处的割槽。
为了使沟槽和割槽的侧面倾斜，将其上形成了沟槽和割槽的衬底浸入包含正磷酸的石英烧杯中，通过使用加热设备加热至180℃，持续20分钟，以执行湿法蚀刻。氮化物半导体层的蚀刻量为5.2μm。在超声溶液中通过水清洗对其完成湿法蚀刻的衬底和氮化物半导体层，并且用有机物质清洁，来去除由抗蚀剂制成的蚀刻掩膜。
通过抛光衬底进一步将在蚀刻工艺之后的衬底和氮化物半导体层制成为80μm，然后通过断裂装置使其分离成各个发光器件。
当通过积分球评价分离的发光器件的输出时，对于350mA的激发，输出为200mW。此外，当形成截面形状且通过SEM观察沟槽和割槽的侧面时，由氮化物半导体层的侧面的法线与衬底的主表面的法线所成的如图1中所示的倾斜角度(θ1)为100度。
(实例4)
除了发光器件的平面形状具有图9中所示的图形以外，通过与实例3中相同的方式制造发光器件。在图中，210是沟槽，212是负电极，214是透明正电极，以及215是正电极衬垫。
当通过积分球评价各个分离的发光器件的输出时，对于350mA的激发，输出为220mW。此外，当形成截面形状且通过SEM观察沟槽和割槽的侧面时，由氮化物半导体层的侧面的法线与衬底的主表面的法线所成的如图1中所示的倾斜角度(θ1)为110度。
(比较实例2)
将示出其中不进行湿法蚀刻的情况用于比较。
在与实例3中的相同的条件下生长和去除氮化物半导体层。
在形成沟槽和割槽之后，分离器件，而不进行湿法蚀刻。分离的器件的沟槽和割槽的侧面垂直于衬底的主表面。
当评价分离的器件的输出时，对于与实例3中的相同的电流量的激发，输出为120mW。器件的氮化物半导体层的侧面的角度的法线与垂直切割的衬底的侧面的法线通常相同。
(实例5至10)
在这些实例中，制造具有各种形状的氮化物半导体发光器件，并且比较特性。在芯片的设计中，旨在与具有350μm边长的芯片相比具有四倍面积的芯片。图10、11和12各示出了在实例5、7和9中分别制造的发光器件的示意性平面图。在这些图中，210是沟槽，212是负电极，214是透明正电极，以及215是正电极衬垫。除了不形成沟槽210以外，各实例6、8和10分别与各实例5、7和9相同。
如下产生氮化物半导体层叠结构。蓝宝石(Al2O3)C面衬底被用作衬底，并且通过根据在日本未审查的专利公开No.2003-243302中公开的方法形成的AlN缓冲层，在蓝宝石C面衬底上依次层叠以下层：6μm的未掺杂的GaN层；2μm的n型接触层，其中掺杂Si以使平均载流子浓度为1×1019cm-3；由Si掺杂的In0.1Ga0.9N制成的12.5nm的n型覆层；具有多量子阱结构的发光层，其中交替层叠由GaN制成的16nm的势垒层和由In0.2Ga0.8N制成的2.5nm的阱层五次，然后，最后形成势垒层；具有20nm的厚度且由Mg掺杂的(浓度为1×1020cm-3)Al0.08Ga0.92N制成的p型覆层；以及具有0.2μm的厚度且由Mg掺杂的(浓度为8×1019cm-3)Al0.03Ga0.97N制成的p型接触层，从而在衬底上形成氮化物半导体层。
通过与实例3中的相同的工序，在所获得的氮化物半导体层叠结构上形成正电极、负电极、沟槽和割槽，然后分离各发光器件。
通过与实例3中的相同的方式评价所获得的发光器件，结果示于表1中。当分别比较各实例5、7和9与各实例6、8和10时，发现当形成沟槽时输出提高了约5％。
表1
  芯片的平面形状   芯片尺寸   沟槽   θ1   电流(mA)   驱动电压(V)   输(mW)
  实例5   图10   700×700μm   有   110°   200   3.50   83.5
  实例6   图10   700×700μm   无   110°   200   3.44   79.2
  实例7   图11   350×1400μm   有   110°   200   3.81   91.7
  实例8   图11   350×1400μm   无   110°   200   3.80   86.8
  实例9   图12   350×1400μm   有   110°   200   3.55   86.3
  实例10   图12   350×1400μm   无   110°   200   3.58   80.7
工业适用性
由于在割槽的加工中损伤很小且光提取效率很高，根据本发明的氮化物半导体发光器件可以用作高亮度的发光二极管。
由于在割槽的加工中损伤很小，并且通过在生长氮化物半导体层时改变生长条件以容易地使光提取效率最优化而提高了稍后进行的蚀刻工艺的可控性，根据本发明的氮化物半导体发光器件可以防止成品率的降低，从而其可以用作高亮度的发光二极管。

Claims (28)

1.一种III族氮化物半导体发光器件，包括：衬底；以及层叠在所述衬底上的包括发光层的III族氮化物半导体层，其中所述III族氮化物半导体层的侧面相对于所述衬底的主表面的法线倾斜，在所述发光器件的表面的不形成电极的区域处在所述III族氮化物半导体层上形成沟槽，并且所述沟槽的侧面的法线不垂直于所述衬底的主表面的法线，跨过所述沟槽形成具有相同极性的电极，并在该电极的外侧形成极性与具有相同极性且跨过所述沟槽形成的电极的极性相反的电极，从所述衬底朝向所述半导体层的生长方向在所述III族氮化物半导体层内存在有位错密度的分布。
2.根据权利要求1的III族氮化物半导体发光器件，其中所述III族氮化物半导体层的截面如此倾斜，以便朝向所述衬底变窄。
3.根据权利要求2的III族氮化物半导体发光器件，其中所述III族氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ1大于等于100度且小于等于175度。
4.根据权利要求3的III族氮化物半导体发光器件，其中所述III族氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ1大于等于110度且小于等于170度。
5.根据权利要求4的III族氮化物半导体发光器件，其中所述III族氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ1大于等于120度且小于等于160度。
6.根据权利要求2的III族氮化物半导体发光器件，其中所述III族氮化物半导体层中的位错密度从所述衬底朝向所述半导体层的生长方向减小。
7.根据权利要求6的III族氮化物半导体发光器件，其中所述III族氮化物半导体层中的位错密度在垂直于所述衬底的方向上以每1.0μm的厚度为10cm-2至10000cm-2的比率从所述衬底朝向所述半导体层的生长方向减小。
8.根据权利要求7的III族氮化物半导体发光器件，其中所述III族氮化物半导体层中的位错密度在垂直于所述衬底的方向上以每1.0μm的厚度为100cm-2至1000cm-2的比率从所述衬底朝向所述半导体层的生长方向减小。
9.根据权利要求1的III族氮化物半导体发光器件，其中所述III族氮化物半导体层的截面如此倾斜，以便朝向所述衬底变宽。
10.根据权利要求9的III族氮化物半导体发光器件，其中所述III族氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ2大于等于5度且小于等于80度。
11.根据权利要求10的III族氮化物半导体发光器件，其中所述III族氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ2大于等于10度且小于等于70度。
12.根据权利要求11的III族氮化物半导体发光器件，其中所述III族氮化物半导体层的侧面的法线与所述衬底的主表面的法线所成的角度θ2大于等于20度且小于等于60度。
13.根据权利要求9的III族氮化物半导体发光器件，其中所述III族氮化物半导体层中的位错密度从所述衬底朝向所述半导体层的生长方向增大。
14.根据权利要求13的III族氮化物半导体发光器件，其中所述III族氮化物半导体层中的位错密度在垂直于所述衬底的方向上以每1.0μm的厚度为10cm-2至10,000cm-2的比率从所述衬底朝向所述半导体层的生长方向增大。
15.根据权利要求14的III族氮化物半导体发光器件，其中所述III族氮化物半导体层中的位错密度在垂直于所述衬底的方向上以每1.0μm的厚度为100cm-2至1,000cm-2的比率从所述衬底朝向所述半导体层的生长方向增大。
16.根据权利要求1的III族氮化物半导体发光器件，其中在大于等于两个位置处形成所述沟槽。
17.根据权利要求1的III族氮化物半导体发光器件，其中所述沟槽具有贯穿所述发光层的深度。
18.根据权利要求1的III族氮化物半导体发光器件，其中所述沟槽在表面处的面积为包括所述电极表面的所述发光器件的表面积的3％至50％。
19.根据权利要求1的III族氮化物半导体发光器件，其中所述发光器件的在表面处的一边的长度大于等于500μm。
20.根据权利要求1的III族氮化物半导体发光器件，其中所述衬底由蓝宝石(Al2O3)制成。
21.根据权利要求1的III族氮化物半导体发光器件，其中所述衬底由碳化硅(SiC)制成。
22.根据权利要求1的III族氮化物半导体发光器件，其中所述衬底由硅(Si)制成。
23.一种制造III族氮化物半导体发光器件的方法，所述III族氮化物半导体发光器件包括衬底以及层叠在所述衬底上的包括发光层的III族氮化物半导体层，所述方法包括以下步骤：在所述衬底上层叠所述III族氮化物半导体层的步骤；用具有预定图形的掩膜覆盖所述III族氮化物半导体层的表面的步骤；在用于分割成各器件的部位去除所述III族氮化物半导体层到达所述衬底的步骤；在所述去除之后湿法蚀刻所述III族氮化物半导体层的步骤；以及分割成器件的步骤，其中，在所述层叠所述III族氮化物半导体层的步骤中，在垂直于所述衬底的方向上在所述III族氮化物半导体层中形成位错密度从衬底表面开始逐渐减小或逐渐增大的位错密度分布，以便在稍后进行的湿法蚀刻工艺中提供蚀刻速度的分布。
24.根据权利要求23的制造III族氮化物半导体发光器件的方法，其中，在所述层叠所述III族氮化物半导体层的步骤中，所述位错密度从所述衬底朝向所述半导体层的生长方向减小或增大。
25.根据权利要求23的制造III族氮化物半导体发光器件的方法，其中所述掩膜是光致抗蚀剂。
26.根据权利要求23的制造III族氮化物半导体发光器件的方法，其中使用激光进行所述去除所述III族氮化物半导体层的步骤。
27.根据权利要求23的制造III族氮化物半导体发光器件的方法，其中使用切片机进行所述去除所述III族氮化物半导体层的步骤。
28.根据权利要求23的制造III族氮化物半导体发光器件的方法，其中使用正磷酸进行所述湿法蚀刻工艺。
CN2006800346997A 2005-09-20 2006-09-20 Ⅲ族氮化物半导体发光器件 Active CN101268562B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP271356/2005 2005-09-20
JP2005271356 2005-09-20
JP2005273711 2005-09-21
JP273711/2005 2005-09-21
US72064905P 2005-09-27 2005-09-27
US60/720,649 2005-09-27
US72244105P 2005-10-03 2005-10-03
US60/722,441 2005-10-03
PCT/JP2006/319089 WO2007034971A1 (en) 2005-09-20 2006-09-20 Group iii nitride semiconductor light-emitting device

Publications (2)

Publication Number Publication Date
CN101268562A CN101268562A (zh) 2008-09-17
CN101268562B true CN101268562B (zh) 2010-06-16

Family

ID=39420597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800346997A Active CN101268562B (zh) 2005-09-20 2006-09-20 Ⅲ族氮化物半导体发光器件

Country Status (6)

Country Link
US (1) US8866186B2 (zh)
EP (1) EP1935037B1 (zh)
KR (1) KR101035878B1 (zh)
CN (1) CN101268562B (zh)
TW (1) TWI316772B (zh)
WO (1) WO2007034971A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652299B2 (en) * 2005-02-14 2010-01-26 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
JP4341702B2 (ja) 2007-06-21 2009-10-07 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子
TWI527260B (zh) * 2008-11-19 2016-03-21 廣鎵光電股份有限公司 發光元件結構及其半導體晶圓結構
WO2010150809A1 (ja) 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
USD698743S1 (en) * 2012-12-07 2014-02-04 Epistar Corporation Light-emitting diode
JP6458463B2 (ja) * 2013-12-09 2019-01-30 日亜化学工業株式会社 発光素子
TWI513061B (zh) * 2013-12-13 2015-12-11 Ind Tech Res Inst 發光模組
CN105762250A (zh) * 2016-02-26 2016-07-13 华灿光电股份有限公司 一种发光二极管及其制作方法
USD794582S1 (en) * 2016-07-29 2017-08-15 Enraytek Optoelectronics Co., Ltd. LED chip
USD795822S1 (en) * 2016-07-29 2017-08-29 Enraytek Optoelectronics Co., Ltd. LED chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441971A (zh) * 2000-07-10 2003-09-10 奥斯兰姆奥普托半导体有限责任公司 产生辐射的半导体芯片
EP1553640A1 (en) * 2002-08-01 2005-07-13 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1507061A (en) * 1974-03-26 1978-04-12 Signetics Corp Semiconductors
JPH04343484A (ja) 1991-05-21 1992-11-30 Eastman Kodak Japan Kk 発光ダイオードアレイ
JP3769872B2 (ja) * 1997-05-06 2006-04-26 ソニー株式会社 半導体発光素子
US6229160B1 (en) * 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
JP2001284650A (ja) * 2000-03-29 2001-10-12 Kyocera Corp 半導体発光素子
AU2001244670A1 (en) * 2000-03-31 2001-10-08 Toyoda Gosei Co. Ltd. Group-iii nitride compound semiconductor device
US6650018B1 (en) * 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
JP4123830B2 (ja) 2002-05-28 2008-07-23 松下電工株式会社 Ｌｅｄチップ
US7042150B2 (en) * 2002-12-20 2006-05-09 Showa Denko K.K. Light-emitting device, method of fabricating the device, and LED lamp using the device
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
US20050179042A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation Monolithic integration and enhanced light extraction in gallium nitride-based light-emitting devices
US20050221515A1 (en) * 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
US7492554B2 (en) * 2005-01-21 2009-02-17 International Business Machines Corporation Magnetic sensor with tilted magnetoresistive structures
KR100631969B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441971A (zh) * 2000-07-10 2003-09-10 奥斯兰姆奥普托半导体有限责任公司 产生辐射的半导体芯片
EP1553640A1 (en) * 2002-08-01 2005-07-13 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-347589A 2003.12.05

Also Published As

Publication number Publication date
US20100181595A1 (en) 2010-07-22
WO2007034971A1 (en) 2007-03-29
US8866186B2 (en) 2014-10-21
EP1935037A1 (en) 2008-06-25
EP1935037B1 (en) 2013-01-16
KR20080033544A (ko) 2008-04-16
CN101268562A (zh) 2008-09-17
KR101035878B1 (ko) 2011-05-20
EP1935037A4 (en) 2012-03-28
TW200746455A (en) 2007-12-16
TWI316772B (en) 2009-11-01

Similar Documents

Publication Publication Date Title
CN101268562B (zh) Ⅲ族氮化物半导体发光器件
US8912025B2 (en) Method for manufacture of bright GaN LEDs using a selective removal process
CN100517583C (zh) 化合物半导体器件晶片的制造方法及其制造的晶片和器件
US7655490B2 (en) Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
JP4493127B2 (ja) 窒化物半導体チップの製造方法
JP5179068B2 (ja) 化合物半導体素子の製造方法
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
EP1052684A1 (en) A method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US7652299B2 (en) Nitride semiconductor light-emitting device and method for fabrication thereof
JP2010103424A (ja) 半導体発光素子の製造方法
JP4540514B2 (ja) 化合物半導体発光素子およびその製造方法
TW200818546A (en) Nitride gallium compound semiconductor light emitting element
JP4937599B2 (ja) 窒化物半導体発光素子及びその製造方法
JP6152548B2 (ja) 酸化ガリウム基板及びその製造方法
JP5025199B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR20100061130A (ko) 질화물계 반도체 발광소자의 제조방법
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
KR100674486B1 (ko) 질화물 반도체 발광 장치 및 그 제조 방법
JP2005236048A (ja) ＧａＰエピタキシャルウェーハおよびＧａＰ発光素子
JP2011071449A (ja) 半導体発光素子の製造方法
CN116438641A (zh) 垂直结构发光二极管及其制备方法
JP2008306226A (ja) 窒化ガリウム系化合物半導体発光素子
JP2010114465A (ja) 窒化物半導体チップの製造方法および窒化物半導体チップ
Lee 521 Patterned Sapphire and Chip Separation Technique in InGaN-Based LEDs
JP2004119949A (ja) 化合物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130129

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.