JPH04343484A - 発光ダイオードアレイ - Google Patents
発光ダイオードアレイInfo
- Publication number
- JPH04343484A JPH04343484A JP3116132A JP11613291A JPH04343484A JP H04343484 A JPH04343484 A JP H04343484A JP 3116132 A JP3116132 A JP 3116132A JP 11613291 A JP11613291 A JP 11613291A JP H04343484 A JPH04343484 A JP H04343484A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- layer
- diode array
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 16
- 238000009826 distribution Methods 0.000 abstract description 11
- 238000003486 chemical etching Methods 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 6
- 230000003287 optical effect Effects 0.000 abstract description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract description 2
- 235000011149 sulphuric acid Nutrition 0.000 abstract description 2
- 229910004205 SiNX Inorganic materials 0.000 description 16
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 11
- 238000000605 extraction Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000004943 liquid phase epitaxy Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000005275 alloying Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910003556 H2 SO4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は発光ダイオードアレイ、
特に光学プリンタの光源などに用いられる発光ダイオー
ドアレイの光取出し効率の改善に関する。
特に光学プリンタの光源などに用いられる発光ダイオー
ドアレイの光取出し効率の改善に関する。
【0002】
【従来の技術】近年、情報の出力装置としてのプリンタ
の高速、高密度化の要求が益々高まっており、このよう
な要求に応えるプリンタとしてレーザプリンタやLED
プリンタが知られている。レーザプリンタでは光の走査
にポリゴンミラーなどの機械的な回転機構を必要とする
が、LEDプリンタでは発光ダイオードアレイの各発光
ダイオード(以下発光エレメントと言う)を電気的に制
御して印字を行うことができ、機械的な動作部がほとん
どないためレーザプリンタに比べて小型化、高信頼化か
つ高速化が可能となっている。図8にはLEDプリンタ
の光源として用いられている従来の発光ダイオードアレ
イの断面模式図が示されている。なお、図においては簡
略化のため2個の発光エレメントのみ示されている。n
−GaAs基板81上にn−GaAsP層(約80μm
厚)がVPE(Vaper Phase Epitax
y:ベーパーフェーズエピタクシー)法により積層され
、SiNx膜83をマスクとしてZn拡散(深さ約1.
5μm)を行いZn拡散領域84を島状に形成する。こ
のZn拡散領域84とn−GaAsP層82との界面が
p−n接合を形成し発光領域となる。その後、p−電極
85及びn−電極86を蒸着、アロイ処理しSiNx膜
で無反射コート膜87を形成する。最後に、発光エレメ
ントから離れた領域でSiNx膜を除去してp−電極8
5のボンディングパッドを形成して図示された発光ダイ
オードアレイは構成される。
の高速、高密度化の要求が益々高まっており、このよう
な要求に応えるプリンタとしてレーザプリンタやLED
プリンタが知られている。レーザプリンタでは光の走査
にポリゴンミラーなどの機械的な回転機構を必要とする
が、LEDプリンタでは発光ダイオードアレイの各発光
ダイオード(以下発光エレメントと言う)を電気的に制
御して印字を行うことができ、機械的な動作部がほとん
どないためレーザプリンタに比べて小型化、高信頼化か
つ高速化が可能となっている。図8にはLEDプリンタ
の光源として用いられている従来の発光ダイオードアレ
イの断面模式図が示されている。なお、図においては簡
略化のため2個の発光エレメントのみ示されている。n
−GaAs基板81上にn−GaAsP層(約80μm
厚)がVPE(Vaper Phase Epitax
y:ベーパーフェーズエピタクシー)法により積層され
、SiNx膜83をマスクとしてZn拡散(深さ約1.
5μm)を行いZn拡散領域84を島状に形成する。こ
のZn拡散領域84とn−GaAsP層82との界面が
p−n接合を形成し発光領域となる。その後、p−電極
85及びn−電極86を蒸着、アロイ処理しSiNx膜
で無反射コート膜87を形成する。最後に、発光エレメ
ントから離れた領域でSiNx膜を除去してp−電極8
5のボンディングパッドを形成して図示された発光ダイ
オードアレイは構成される。
【0003】一般に、プリンタの光源として用いられる
発光ダイオードアレイには高発光効率及び発光強度の均
一性が求められている。図8に示されたこの従来の発光
ダイオードアレイにおいてはGaAsP層の自己吸収係
数が大きく、またGaAsPはn−GaAs基板に格子
整合しないため高密度の格子欠陥を含んでおり、また材
料自体の発光効率が低くその不均一性も大きいという問
題があった。さらに、p−nホモ接合であるため、発光
効率の観点からは光源として最適とは言えない問題があ
った。また、発光エレメント内の発光強度は電極からの
距離に比例して低下するため、印字のエッジのぼけなど
が生じてしまう問題があった。
発光ダイオードアレイには高発光効率及び発光強度の均
一性が求められている。図8に示されたこの従来の発光
ダイオードアレイにおいてはGaAsP層の自己吸収係
数が大きく、またGaAsPはn−GaAs基板に格子
整合しないため高密度の格子欠陥を含んでおり、また材
料自体の発光効率が低くその不均一性も大きいという問
題があった。さらに、p−nホモ接合であるため、発光
効率の観点からは光源として最適とは言えない問題があ
った。また、発光エレメント内の発光強度は電極からの
距離に比例して低下するため、印字のエッジのぼけなど
が生じてしまう問題があった。
【0004】このような従来のGaAsP発光ダイオー
ドアレイの問題点を解消するため、図9に示されるよう
なAlGaAs系シングルヘテロ接合発光ダイオードア
レイが開発されている。図において、p−GaAs基板
91上にp−Alx Ga1−x As層92(10μ
m厚、Zn=5×1017cm−3)、n−Aly G
a1−y As層93(5μm厚、Te=8×1017
cm−3)、n+ −GaAs層94(0.1μm厚、
Sn=5×1018cm−3)を順次LPE(Liqu
id Phase Epitaxy:リキッドフェーズ
エピタクシー)法により成長する。ここで、Alの組成
は発光波長約720nmの場合でx=0.2、y=0.
5に設定されている。
ドアレイの問題点を解消するため、図9に示されるよう
なAlGaAs系シングルヘテロ接合発光ダイオードア
レイが開発されている。図において、p−GaAs基板
91上にp−Alx Ga1−x As層92(10μ
m厚、Zn=5×1017cm−3)、n−Aly G
a1−y As層93(5μm厚、Te=8×1017
cm−3)、n+ −GaAs層94(0.1μm厚、
Sn=5×1018cm−3)を順次LPE(Liqu
id Phase Epitaxy:リキッドフェーズ
エピタクシー)法により成長する。ここで、Alの組成
は発光波長約720nmの場合でx=0.2、y=0.
5に設定されている。
【0005】LPE成長の後、n−電極95及びp−電
極97を蒸着形成しアロイを行う。次に、フォトリソグ
ラフィーとプラズマエッチングによりn−電極95を必
要な部分を除きエッチングする。この際、n−電極95
は完全に除去し、またn+ −GaAs層94が多少エ
ッチングされても良い。そして、NH4 OH:H2
O2 =1:10を用いた化学エッチングによりn−電
極95の下部を除いたn+ −GaAs層94を選択的
に除去する。
極97を蒸着形成しアロイを行う。次に、フォトリソグ
ラフィーとプラズマエッチングによりn−電極95を必
要な部分を除きエッチングする。この際、n−電極95
は完全に除去し、またn+ −GaAs層94が多少エ
ッチングされても良い。そして、NH4 OH:H2
O2 =1:10を用いた化学エッチングによりn−電
極95の下部を除いたn+ −GaAs層94を選択的
に除去する。
【0006】n−電極95形成用のフォトレジストを除
去した後、H2 SO4 :H2 O2 :H2 O=
1:2:40を用いた化学エッチングにより発光エレメ
ント以外のAlGaAs層をp−Alx Ga1−x
As層92に1μm程度入るまで除去してメサ形状の発
光領域を形成する。このメサ形状は通常電極引出し側が
順メサ方向になるように、基板方位を考慮して作成され
る。このとき、電極取出し側でない方向は逆メサの形状
となる。次に、プラズマCVD(ChemicalVa
per Deposition :ケミカルベーパデポ
ジション)法によりSiNxの無反射コート膜96形成
し、アロイを行い最終的にオーミック接点を形成して図
9に示される発光ダイオードアレイが構成される。
去した後、H2 SO4 :H2 O2 :H2 O=
1:2:40を用いた化学エッチングにより発光エレメ
ント以外のAlGaAs層をp−Alx Ga1−x
As層92に1μm程度入るまで除去してメサ形状の発
光領域を形成する。このメサ形状は通常電極引出し側が
順メサ方向になるように、基板方位を考慮して作成され
る。このとき、電極取出し側でない方向は逆メサの形状
となる。次に、プラズマCVD(ChemicalVa
per Deposition :ケミカルベーパデポ
ジション)法によりSiNxの無反射コート膜96形成
し、アロイを行い最終的にオーミック接点を形成して図
9に示される発光ダイオードアレイが構成される。
【0007】この発光ダイオードアレイは単体の高輝度
LED素子で用いられている構造をそのままアレイ化し
たものであり、発光層であるp−Alx Ga1−x
As層92からの光エネルギーに対して透明な窓となる
n−Aly Ga1−y As層93を用いて自己吸収
による光の取出し効率の低下を防止し、結晶性に優れた
成長整合を用いると共にヘテロ接合によりキャリア注入
効率を向上して全体の外部光取出し効率を図8に示され
た発光ダイオードアレイに比べて数倍以上に向上されて
いる。
LED素子で用いられている構造をそのままアレイ化し
たものであり、発光層であるp−Alx Ga1−x
As層92からの光エネルギーに対して透明な窓となる
n−Aly Ga1−y As層93を用いて自己吸収
による光の取出し効率の低下を防止し、結晶性に優れた
成長整合を用いると共にヘテロ接合によりキャリア注入
効率を向上して全体の外部光取出し効率を図8に示され
た発光ダイオードアレイに比べて数倍以上に向上されて
いる。
【0008】
【発明が解決しようとする課題】しかしながら、LED
の場合にはレーザのようなコヒーレントな光と違い発生
した光には方向性はなく全方向に放射される。このため
、発光層で生じた光のうち基板方向へ向った光は吸収さ
れてしまい外部に取り出されず損失となってしまう問題
があった。また、横方向に向った光はメサ斜面に到達す
るが、この斜面で散乱あるいは吸収されて消失してしま
うためLED表面に向った光のみが外部に取り出される
ため光取出し効率は数%以下と極めて低い問題があった
。
の場合にはレーザのようなコヒーレントな光と違い発生
した光には方向性はなく全方向に放射される。このため
、発光層で生じた光のうち基板方向へ向った光は吸収さ
れてしまい外部に取り出されず損失となってしまう問題
があった。また、横方向に向った光はメサ斜面に到達す
るが、この斜面で散乱あるいは吸収されて消失してしま
うためLED表面に向った光のみが外部に取り出される
ため光取出し効率は数%以下と極めて低い問題があった
。
【0009】本発明は上記従来技術の有する課題に鑑み
なされたものであり、その目的は高光取出し効率及び発
光エレメント内の発光強度分布の均一性が高い発光ダイ
オードアレイを提供することにある。
なされたものであり、その目的は高光取出し効率及び発
光エレメント内の発光強度分布の均一性が高い発光ダイ
オードアレイを提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る発光ダイオードアレイは、発光ダイオ
ードアレイを構成する各発光ダイオードがエッチングに
より逆メサ形状に分離形成され、逆メサ形状の斜面部に
は発光層である活性層に対してほぼ45°の角度をなす
ミラー面が形成され、活性層からの光を逆メサ形状のミ
ラー面で反射することを特徴とする。
に、本発明に係る発光ダイオードアレイは、発光ダイオ
ードアレイを構成する各発光ダイオードがエッチングに
より逆メサ形状に分離形成され、逆メサ形状の斜面部に
は発光層である活性層に対してほぼ45°の角度をなす
ミラー面が形成され、活性層からの光を逆メサ形状のミ
ラー面で反射することを特徴とする。
【0011】
【作用】本発明の発光ダイオードアレイはこのような構
成を有しており、逆メサ形状の斜面を活性層に対してほ
ぼ45°の角度で形成してミラー面とし発光層から横方
向に広がった光を取出し面方向に反射させて外部光取出
し効率の向上を図るものである。
成を有しており、逆メサ形状の斜面を活性層に対してほ
ぼ45°の角度で形成してミラー面とし発光層から横方
向に広がった光を取出し面方向に反射させて外部光取出
し効率の向上を図るものである。
【0012】
【実施例】以下、図面を用いながら本発明に係る発光ダ
イオードアレイの好適な実施例を説明する。
イオードアレイの好適な実施例を説明する。
【0013】第1実施例
図3には本発明の第1実施例のAlGaAs系発光ダイ
オードアレイの平面模式図が示されている。なお、簡略
化のため2個の発光エレメントについてのみ図示されて
いる。図において、発光エレメントの発光部11には電
極12が形成され、この電極12と電極パッド14とは
フィールドスルー13にて接続されている。図3におけ
るI−I断面が図1に示されており、また図3における
II−II断面が図2に示されている。図1において、
p−GaAs基板21(Zn=1×1018cm−3)
上にp−AlGaAs発光層22(10μm厚、Zn=
1×1018cm−3)、n−AlGaAs層23(5
μm厚、Si=1×1018cm−3)がLPE法によ
り順次積層される。LPE成長の後、全面にプラズマC
VDによりSiNx絶縁膜を形成し、発光部のSiNx
膜のみを残してフォトリソグラフィーとドライエッチン
グにより除去する。残ったSiNx膜をマスクとして、
H2 SO4 :H2 O2 :H2 Oによる化学エ
ッチング及びドライエッチングにより発光エレメント以
外の領域をp−AlGaAs発光層22が数μm程度エ
ッチングされるまでエッチングを行い逆メサの形状を得
る。この時、p−n接合面を逆メサのくびれ部分24よ
りも上に位置するようにエッチング液の組成及びエッチ
ング深さを調整する。また、ドライエッチング時の基板
の傾きを調整することによりこの逆メサ形状の斜面部分
を発光層に対してほぼ45°を有するような形状に作成
する。さらに、全面にプラズマCVDによりSiNx絶
縁膜25を形成し、発光部の電極コンタクト部のSiN
x膜をフォトリソグラフィーとプラズマエッチングによ
り取り除く。さらに、フォトリソグラフィー及び蒸着に
よりn−電極26を形成し、全面にプラズマCVDによ
りSiNx絶縁膜27を形成し、蒸着により基板裏面の
p−電極28を形成する。最後に、アロイ処理によって
n−電極26及びp−電極28のオーム接点を形成し、
電極パッド部分のSiNx膜をフォトリソグラフィーと
プラズマエッチングにより取り除き電極パッド14を形
成する。
オードアレイの平面模式図が示されている。なお、簡略
化のため2個の発光エレメントについてのみ図示されて
いる。図において、発光エレメントの発光部11には電
極12が形成され、この電極12と電極パッド14とは
フィールドスルー13にて接続されている。図3におけ
るI−I断面が図1に示されており、また図3における
II−II断面が図2に示されている。図1において、
p−GaAs基板21(Zn=1×1018cm−3)
上にp−AlGaAs発光層22(10μm厚、Zn=
1×1018cm−3)、n−AlGaAs層23(5
μm厚、Si=1×1018cm−3)がLPE法によ
り順次積層される。LPE成長の後、全面にプラズマC
VDによりSiNx絶縁膜を形成し、発光部のSiNx
膜のみを残してフォトリソグラフィーとドライエッチン
グにより除去する。残ったSiNx膜をマスクとして、
H2 SO4 :H2 O2 :H2 Oによる化学エ
ッチング及びドライエッチングにより発光エレメント以
外の領域をp−AlGaAs発光層22が数μm程度エ
ッチングされるまでエッチングを行い逆メサの形状を得
る。この時、p−n接合面を逆メサのくびれ部分24よ
りも上に位置するようにエッチング液の組成及びエッチ
ング深さを調整する。また、ドライエッチング時の基板
の傾きを調整することによりこの逆メサ形状の斜面部分
を発光層に対してほぼ45°を有するような形状に作成
する。さらに、全面にプラズマCVDによりSiNx絶
縁膜25を形成し、発光部の電極コンタクト部のSiN
x膜をフォトリソグラフィーとプラズマエッチングによ
り取り除く。さらに、フォトリソグラフィー及び蒸着に
よりn−電極26を形成し、全面にプラズマCVDによ
りSiNx絶縁膜27を形成し、蒸着により基板裏面の
p−電極28を形成する。最後に、アロイ処理によって
n−電極26及びp−電極28のオーム接点を形成し、
電極パッド部分のSiNx膜をフォトリソグラフィーと
プラズマエッチングにより取り除き電極パッド14を形
成する。
【0014】本第1実施例の発光ダイオードアレイはこ
のように構成され、発光層から全方位に放射される光の
うち横方向に進む光67は図6に示されるように逆メサ
形状の斜面に形成された逆メサミラー斜面66により全
反射され表面方向へ放射されることにより発光効率が向
上される。
のように構成され、発光層から全方位に放射される光の
うち横方向に進む光67は図6に示されるように逆メサ
形状の斜面に形成された逆メサミラー斜面66により全
反射され表面方向へ放射されることにより発光効率が向
上される。
【0015】さらに、横方向に進行する光67は発光エ
レメントのエッジ部から外部へ放出されるためエッジ部
周辺の放射光が増加することにより発光エレメント内の
光強度分布が均一化される。
レメントのエッジ部から外部へ放出されるためエッジ部
周辺の放射光が増加することにより発光エレメント内の
光強度分布が均一化される。
【0016】図7には本第1実施例の発光ダイオードア
レイの1個の発光エレメント内での発光強度の空間分布
が示されている。なお、比較のため従来の発光ダイオー
ドアレイの1個の発光エレメントの空間分布も同図に示
されている。図において、従来の発光強度分布71は発
光エレメント内の電気力線の分布に応じて電極からの距
離が増大するに伴い発光強度が低下していくが、本第1
実施例の発光エレメントにおいてはエッジ周辺部からの
放射光が増大するため従来に比べ発光強度が均一化され
ていることが理解される。
レイの1個の発光エレメント内での発光強度の空間分布
が示されている。なお、比較のため従来の発光ダイオー
ドアレイの1個の発光エレメントの空間分布も同図に示
されている。図において、従来の発光強度分布71は発
光エレメント内の電気力線の分布に応じて電極からの距
離が増大するに伴い発光強度が低下していくが、本第1
実施例の発光エレメントにおいてはエッジ周辺部からの
放射光が増大するため従来に比べ発光強度が均一化され
ていることが理解される。
【0017】第2実施例
図4には本第2実施例のGaAsP発光ダイオードアレ
イの断面図が示されている。なお、前述の第1実施例と
同様、簡略化のためにこの発光エレメントについてのみ
示されている。
イの断面図が示されている。なお、前述の第1実施例と
同様、簡略化のためにこの発光エレメントについてのみ
示されている。
【0018】図において、n−GaAs基板41(Si
=1×1018cm−3)上にn−GaAsPバッファ
層(60μm厚)、n−GaAsP発光層42(20μ
m厚)がVPE法により順次積層される。そして、n−
GaAsP発光層42に熱拡散によりZnをドーピング
しZn拡散層43を形成する。このZn拡散層43上に
プラズマCVDによりSiNx膜44を堆積し、フォト
リソグラフィー及びプラズマエッチングにより発光エレ
メントの窓パターンを作成する。そして、前述の第1実
施例と同様に化学エッチング及びドライエッチングによ
り発光エレメントを逆メサ形状にエッチングし、逆メサ
形状の斜面部にミラー面を形成する。さらに、フォトリ
ソグラフィー及び蒸着によってp−電極45及びn−電
極46を形成し、プラズマCVDによりSiNx膜47
を全面に堆積させてアロイによりオーム接点を形成する
。 最後に、電極パッド部のみのSiNx膜をフォトリソグ
ラフィー及びプラズマエッチングにより取り除き電極パ
ッドを形成する。
=1×1018cm−3)上にn−GaAsPバッファ
層(60μm厚)、n−GaAsP発光層42(20μ
m厚)がVPE法により順次積層される。そして、n−
GaAsP発光層42に熱拡散によりZnをドーピング
しZn拡散層43を形成する。このZn拡散層43上に
プラズマCVDによりSiNx膜44を堆積し、フォト
リソグラフィー及びプラズマエッチングにより発光エレ
メントの窓パターンを作成する。そして、前述の第1実
施例と同様に化学エッチング及びドライエッチングによ
り発光エレメントを逆メサ形状にエッチングし、逆メサ
形状の斜面部にミラー面を形成する。さらに、フォトリ
ソグラフィー及び蒸着によってp−電極45及びn−電
極46を形成し、プラズマCVDによりSiNx膜47
を全面に堆積させてアロイによりオーム接点を形成する
。 最後に、電極パッド部のみのSiNx膜をフォトリソグ
ラフィー及びプラズマエッチングにより取り除き電極パ
ッドを形成する。
【0019】本第2実施例においても発光層であるZn
拡散層43の界面と逆メサ形状の斜面はほぼ45°の角
度をなし、発光層から横方向に進む光を全反射して表面
方向へ放射することにより発光効率が向上する。
拡散層43の界面と逆メサ形状の斜面はほぼ45°の角
度をなし、発光層から横方向に進む光を全反射して表面
方向へ放射することにより発光効率が向上する。
【0020】また、横方向に進行した光はエッジ部周辺
から放射されるため発光エレメント内の光強度分布が均
一化される。
から放射されるため発光エレメント内の光強度分布が均
一化される。
【0021】第3実施例
図5には本発明の第3実施例のAlGaAsダブルヘテ
ロ構造発光ダイオードアレイの断面図が示されている。 なお、前述の第1及び第2実施例と同様簡略化のため2
個の発光エレメントのみ示されている。
ロ構造発光ダイオードアレイの断面図が示されている。 なお、前述の第1及び第2実施例と同様簡略化のため2
個の発光エレメントのみ示されている。
【0022】図において、n−GaAs基板51(Si
=1×1018cm−3)上にn−AlGaAs発光層
52(2μm厚)、p−GaAs発光層53、p−Al
GaAsクラッド層54、p+ −AlGaAsコンタ
クト層55がLPE法により順次積層される。そして、
プラズマCVDによりSiNx膜56を堆積し、フォト
リソグラフィー及びプラズマエッチングにより発光エレ
メントの窓パターンを作成する。さらに、前述の第1及
び第2実施例と同様に化学エッチング及びドライエッチ
ングにより発光エレメントを逆メサ形状にエッチングし
その斜面部にミラー面を形成する。そして、フォトリソ
グラフィー及び蒸着によってn−電極57及びp−電極
58を形成し、プラズマCVDによりSiNx膜59を
全面に堆積しアロイによってオーム接点を形成する。最
後に、電極パッドのみのSiNx膜をフォトリソグラフ
ィー及びプラズマエッチングにより取り除き、電極パッ
ド部を形成する。
=1×1018cm−3)上にn−AlGaAs発光層
52(2μm厚)、p−GaAs発光層53、p−Al
GaAsクラッド層54、p+ −AlGaAsコンタ
クト層55がLPE法により順次積層される。そして、
プラズマCVDによりSiNx膜56を堆積し、フォト
リソグラフィー及びプラズマエッチングにより発光エレ
メントの窓パターンを作成する。さらに、前述の第1及
び第2実施例と同様に化学エッチング及びドライエッチ
ングにより発光エレメントを逆メサ形状にエッチングし
その斜面部にミラー面を形成する。そして、フォトリソ
グラフィー及び蒸着によってn−電極57及びp−電極
58を形成し、プラズマCVDによりSiNx膜59を
全面に堆積しアロイによってオーム接点を形成する。最
後に、電極パッドのみのSiNx膜をフォトリソグラフ
ィー及びプラズマエッチングにより取り除き、電極パッ
ド部を形成する。
【0023】本第3実施例の発光ダイオードアレイはこ
のような構成であり、発光層から横方向に進行した光は
逆メサ形状の斜面部に形成されたミラー面により表面方
向に全反射されるため発光効率が向上すると共に、発光
エレメントのエッジ部周辺からの放射光が増加すること
により発光エレメント内の光強度分布が均一化される。 なお、前述した第1、第2及び第3実施例において
は、GaAsP、AlGaAs、GaAsの特定の組成
及びその厚からなる発光ダイオードアレイについて説明
したが、本発明は勿論これらに限定されるものではなく
、組成を変化させることによりキャリア閉込めに効果の
ある任意の半導体材料を用いることが可能である。
のような構成であり、発光層から横方向に進行した光は
逆メサ形状の斜面部に形成されたミラー面により表面方
向に全反射されるため発光効率が向上すると共に、発光
エレメントのエッジ部周辺からの放射光が増加すること
により発光エレメント内の光強度分布が均一化される。 なお、前述した第1、第2及び第3実施例において
は、GaAsP、AlGaAs、GaAsの特定の組成
及びその厚からなる発光ダイオードアレイについて説明
したが、本発明は勿論これらに限定されるものではなく
、組成を変化させることによりキャリア閉込めに効果の
ある任意の半導体材料を用いることが可能である。
【0024】また、基板に半導体層を成長する方法とし
てもLPEに限られることはなく、例えばMOCVD、
MBE、LPCVDなどの結晶成長法を用いて構成する
ことも可能である。
てもLPEに限られることはなく、例えばMOCVD、
MBE、LPCVDなどの結晶成長法を用いて構成する
ことも可能である。
【0025】
【発明の効果】以上説明したように、本発明に係る発光
ダイオードアレイによれば、逆メサ形状の斜面を発光層
に対してほぼ45°の角度をなすミラー面とすることに
より、光取出し効率を向上させ、かつ発光エレメント内
の光強度分布の均一化が図られる。
ダイオードアレイによれば、逆メサ形状の斜面を発光層
に対してほぼ45°の角度をなすミラー面とすることに
より、光取出し効率を向上させ、かつ発光エレメント内
の光強度分布の均一化が図られる。
【0026】従って、本発明の発光ダイオードアレイを
例えば光学プリンタの光源として用いた場合には低消費
電力化及び高品質印字化を達成することができる。
例えば光学プリンタの光源として用いた場合には低消費
電力化及び高品質印字化を達成することができる。
【図1】本発明の第1実施例の発光ダイオードアレイの
断面模式図である。
断面模式図である。
【図2】同実施例の断面模式図である。
【図3】同実施例の平面模式図である。
【図4】本発明の第2実施例の発光ダイオードアレイの
断面模式図である。
断面模式図である。
【図5】本発明の第3実施例の断面模式図である。
【図6】本発明の各実施例におけるミラー面の作用を示
す説明図である。
す説明図である。
【図7】本発明の発光ダイオードアレイと従来の発光ダ
イオードアレイの発光強度の空間分布を示す説明図であ
る。
イオードアレイの発光強度の空間分布を示す説明図であ
る。
【図8】従来の発光ダイオードアレイの断面模式図であ
る。
る。
【図9】従来の発光ダイオードアレイの断面模式図であ
る。
る。
21,31 p−GaAs基板
41 n−GaAs基板
22,32 p−AlGaAs発光層23,33
n−AlGaAs層 43 Zn拡散層 66 逆メサミラー斜面
n−AlGaAs層 43 Zn拡散層 66 逆メサミラー斜面
Claims (1)
- 【請求項1】キャリア注入により発光する活性層を有す
る発光ダイオードが同一基板上に複数配列されてなる発
光ダイオードアレイにおいて、前記発光ダイオードはエ
ッチングにより逆メサ形状に分離形成され、前記逆メサ
形状の斜面部には前記発光ダイオードの活性層に対して
ほぼ45°の角度をなすミラー面が形成され、活性層か
らの光を逆メサ形状のミラー面で反射することを特徴と
する発光ダイオードアレイ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3116132A JPH04343484A (ja) | 1991-05-21 | 1991-05-21 | 発光ダイオードアレイ |
US07/868,403 US5260588A (en) | 1991-05-21 | 1992-04-14 | Light-emitting diode array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3116132A JPH04343484A (ja) | 1991-05-21 | 1991-05-21 | 発光ダイオードアレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04343484A true JPH04343484A (ja) | 1992-11-30 |
Family
ID=14679514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3116132A Pending JPH04343484A (ja) | 1991-05-21 | 1991-05-21 | 発光ダイオードアレイ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5260588A (ja) |
JP (1) | JPH04343484A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114589A (ja) * | 1998-09-30 | 2000-04-21 | Kyocera Corp | 半導体発光装置 |
JP2002076436A (ja) * | 2000-08-29 | 2002-03-15 | Kyocera Corp | Ledアレイ |
JP2002528890A (ja) * | 1998-10-21 | 2002-09-03 | サーノフ コーポレイション | 発光ダイオードを有する蛍光体を用いての波長変換実行装置 |
KR20030052499A (ko) * | 2001-12-21 | 2003-06-27 | 삼성전자주식회사 | 반도체 발광 소자 |
JP2004503114A (ja) * | 2000-07-10 | 2004-01-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 光放射形半導体チップ |
WO2005093859A1 (ja) * | 2004-03-29 | 2005-10-06 | Sanyo Electric Co., Ltd. | 発光ダイオードアレイ、発光ダイオード及びプリンタヘッド |
WO2007034971A1 (en) * | 2005-09-20 | 2007-03-29 | Showa Denko K.K. | Group iii nitride semiconductor light-emitting device |
KR100721158B1 (ko) * | 2005-10-14 | 2007-05-23 | 삼성전기주식회사 | 질화물 반도체 발광소자 및 그 제조방법 |
JP2009290232A (ja) * | 2009-09-03 | 2009-12-10 | Oki Data Corp | 半導体複合装置の製造方法 |
WO2011037742A2 (en) * | 2009-09-25 | 2011-03-31 | Intel Corporation | Vertical mirror in a silicon photonic circuit |
JP4838857B2 (ja) * | 2005-12-08 | 2011-12-14 | 韓國電子通信研究院 | シリコン発光素子 |
US9195007B2 (en) | 2012-06-28 | 2015-11-24 | Intel Corporation | Inverted 45 degree mirror for photonic integrated circuits |
CN105514242A (zh) * | 2011-10-27 | 2016-04-20 | 广镓光电股份有限公司 | 半导体发光二极管结构 |
US9761746B2 (en) | 2013-03-11 | 2017-09-12 | Intel Corporation | Low voltage avalanche photodiode with re-entrant mirror for silicon based photonic integrated circuits |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0503729A3 (en) * | 1991-03-15 | 1992-12-02 | N.V. Philips' Gloeilampenfabrieken | Optoelectronic semiconductor device and method of manufacturing such a device |
JP3232152B2 (ja) * | 1992-05-14 | 2001-11-26 | 株式会社リコー | 発光ダイオードアレイ |
TW230822B (ja) * | 1993-03-02 | 1994-09-21 | Sumitomo Electric Industries | |
JP3482709B2 (ja) * | 1994-10-19 | 2004-01-06 | 株式会社デンソー | 半導体装置 |
US5521422A (en) * | 1994-12-02 | 1996-05-28 | International Business Machines Corporation | Corner protected shallow trench isolation device |
JP3176856B2 (ja) * | 1995-12-14 | 2001-06-18 | 沖電気工業株式会社 | 端面発光型led、端面発光型ledアレイ、光源装置及びそれらの製造方法 |
US6229160B1 (en) | 1997-06-03 | 2001-05-08 | Lumileds Lighting, U.S., Llc | Light extraction from a semiconductor light-emitting device via chip shaping |
US6784463B2 (en) * | 1997-06-03 | 2004-08-31 | Lumileds Lighting U.S., Llc | III-Phospide and III-Arsenide flip chip light-emitting devices |
WO2000045443A1 (en) * | 1999-01-28 | 2000-08-03 | Nova Crystals, Inc. | High performance light emitting diodes |
DE10031821B4 (de) * | 2000-06-30 | 2006-06-14 | Osram Opto Semiconductors Gmbh | LED mit Auskoppelstruktur |
US20020096685A1 (en) * | 2000-12-27 | 2002-07-25 | Keiichi Yabusaki | Semiconductor devices, and methods of manufacture of the same |
DE10152922B4 (de) * | 2001-10-26 | 2010-05-12 | Osram Opto Semiconductors Gmbh | Nitrid-basierendes Halbleiterbauelement |
JP2003282939A (ja) * | 2002-03-26 | 2003-10-03 | Oki Degital Imaging:Kk | 半導体発光装置及びその製造方法 |
JP3776824B2 (ja) * | 2002-04-05 | 2006-05-17 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
KR101316415B1 (ko) * | 2005-10-17 | 2013-10-08 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조 방법 |
KR100986407B1 (ko) * | 2009-10-22 | 2010-10-08 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
TWI467805B (zh) * | 2011-03-08 | 2015-01-01 | Opto Tech Corp | 具寬視角的發光二極體及其製造方法 |
US9177951B2 (en) * | 2014-01-06 | 2015-11-03 | Globalfoundries Inc. | Three-dimensional electrostatic discharge semiconductor device |
US9444015B2 (en) * | 2014-06-18 | 2016-09-13 | X-Celeprint Limited | Micro assembled LED displays and lighting elements |
CN105374917B (zh) * | 2014-11-18 | 2019-01-04 | 湘能华磊光电股份有限公司 | 发光二极管及其制作方法 |
JP6502697B2 (ja) * | 2015-02-18 | 2019-04-17 | 日本オクラロ株式会社 | 半導体受光素子、受信モジュール及びそれらの製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4236122A (en) * | 1978-04-26 | 1980-11-25 | Bell Telephone Laboratories, Incorporated | Mesa devices fabricated on channeled substrates |
JPS5856370A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | モノリシツク半導体発光素子及びその製造方法 |
US4719497A (en) * | 1984-06-15 | 1988-01-12 | Hewlett-Packard Company | High efficiency light-emitting diode |
US4984035A (en) * | 1984-11-26 | 1991-01-08 | Hitachi Cable, Ltd. | Monolithic light emitting diode array |
US4788159A (en) * | 1986-09-18 | 1988-11-29 | Eastman Kodak Company | Process for forming a positive index waveguide |
JP2763008B2 (ja) * | 1988-11-28 | 1998-06-11 | 三菱化学株式会社 | ダブルヘテロ型エピタキシャル・ウエハおよび発光ダイオード |
JP2898347B2 (ja) * | 1990-04-23 | 1999-05-31 | イーストマン・コダックジャパン株式会社 | 発光ダイオードアレイ |
JPH0497575A (ja) * | 1990-08-14 | 1992-03-30 | Eastman Kodak Japan Kk | 発光ダイオードアレイ |
-
1991
- 1991-05-21 JP JP3116132A patent/JPH04343484A/ja active Pending
-
1992
- 1992-04-14 US US07/868,403 patent/US5260588A/en not_active Expired - Lifetime
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114589A (ja) * | 1998-09-30 | 2000-04-21 | Kyocera Corp | 半導体発光装置 |
JP2002528890A (ja) * | 1998-10-21 | 2002-09-03 | サーノフ コーポレイション | 発光ダイオードを有する蛍光体を用いての波長変換実行装置 |
JP2004503114A (ja) * | 2000-07-10 | 2004-01-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 光放射形半導体チップ |
JP2002076436A (ja) * | 2000-08-29 | 2002-03-15 | Kyocera Corp | Ledアレイ |
KR20030052499A (ko) * | 2001-12-21 | 2003-06-27 | 삼성전자주식회사 | 반도체 발광 소자 |
US7915623B2 (en) | 2004-03-29 | 2011-03-29 | Sanyo Electric Co., Ltd. | Light-emitting diode array, light-emitting diode, and printer head |
WO2005093859A1 (ja) * | 2004-03-29 | 2005-10-06 | Sanyo Electric Co., Ltd. | 発光ダイオードアレイ、発光ダイオード及びプリンタヘッド |
WO2007034971A1 (en) * | 2005-09-20 | 2007-03-29 | Showa Denko K.K. | Group iii nitride semiconductor light-emitting device |
KR101035878B1 (ko) * | 2005-09-20 | 2011-05-20 | 쇼와 덴코 가부시키가이샤 | Ⅲ족 질화물 반도체 발광소자 |
US8866186B2 (en) | 2005-09-20 | 2014-10-21 | Toyoda Gosei Co., Ltd. | Group III nitride semiconductor light-emitting device |
KR100721158B1 (ko) * | 2005-10-14 | 2007-05-23 | 삼성전기주식회사 | 질화물 반도체 발광소자 및 그 제조방법 |
JP4838857B2 (ja) * | 2005-12-08 | 2011-12-14 | 韓國電子通信研究院 | シリコン発光素子 |
JP2009290232A (ja) * | 2009-09-03 | 2009-12-10 | Oki Data Corp | 半導体複合装置の製造方法 |
WO2011037742A2 (en) * | 2009-09-25 | 2011-03-31 | Intel Corporation | Vertical mirror in a silicon photonic circuit |
US8435809B2 (en) | 2009-09-25 | 2013-05-07 | Intel Corporation | Vertical mirror in a silicon photonic circuit |
KR101348094B1 (ko) * | 2009-09-25 | 2014-01-07 | 인텔 코포레이션 | 실리콘 광자 회로의 수직 미러 |
US8803268B2 (en) | 2009-09-25 | 2014-08-12 | Intel Corporation | Vertical mirror in a silicon photonic circuit |
TWI454765B (zh) * | 2009-09-25 | 2014-10-01 | Intel Corp | 矽光子電路中之垂直鏡 |
WO2011037742A3 (en) * | 2009-09-25 | 2011-06-30 | Intel Corporation | Vertical mirror in a silicon photonic circuit |
CN105514242A (zh) * | 2011-10-27 | 2016-04-20 | 广镓光电股份有限公司 | 半导体发光二极管结构 |
US9195007B2 (en) | 2012-06-28 | 2015-11-24 | Intel Corporation | Inverted 45 degree mirror for photonic integrated circuits |
US9761746B2 (en) | 2013-03-11 | 2017-09-12 | Intel Corporation | Low voltage avalanche photodiode with re-entrant mirror for silicon based photonic integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
US5260588A (en) | 1993-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04343484A (ja) | 発光ダイオードアレイ | |
US5132751A (en) | Light-emitting diode array with projections | |
JPH04264781A (ja) | 発光ダイオードアレイ | |
US5739552A (en) | Semiconductor light emitting diode producing visible light | |
JP2889618B2 (ja) | アレイ型半導体発光装置 | |
JP2898347B2 (ja) | 発光ダイオードアレイ | |
JPH11220164A (ja) | 発光素子アレイ及び発光素子 | |
US5801404A (en) | High efficiency, aluminum gallium arsenide LED arrays utilizing zinc-stop diffusion layers | |
US5196718A (en) | Light-emitting diode array | |
JP2000323750A (ja) | 発光ダイオードアレイ | |
US6384429B1 (en) | Light-emitting semiconductor device with reduced obstructions to light emission | |
US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
JPH0327577A (ja) | 発光ダイオ―ドアレイ | |
JPH06224469A (ja) | 半導体発光装置 | |
US5006907A (en) | Crosstalk preventing laser diode array | |
JP2895888B2 (ja) | 発光ダイオードアレイ | |
JP3652134B2 (ja) | 発光素子アレイ | |
JP2001077411A (ja) | 発光ダイオードアレイおよびその製造方法 | |
JPH08102551A (ja) | 半導体発光装置およびその製造方法 | |
JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
JP3219463B2 (ja) | 発光ダイオードアレイ | |
US6407410B1 (en) | Semiconductor optical device | |
JPH06169104A (ja) | 半導体発光装置及びその製造方法 | |
JPH0864863A (ja) | モノリシック発光ダイオードアレイ及びその製造方法 | |
JP2000012895A (ja) | 面発光型発光ダイオード・アレイおよびその製造方法 |