JP3482709B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3482709B2 JP3482709B2 JP25395094A JP25395094A JP3482709B2 JP 3482709 B2 JP3482709 B2 JP 3482709B2 JP 25395094 A JP25395094 A JP 25395094A JP 25395094 A JP25395094 A JP 25395094A JP 3482709 B2 JP3482709 B2 JP 3482709B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- layer
- semiconductor
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 86
- 239000000758 substrate Substances 0.000 claims description 67
- 239000013078 crystal Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 51
- 229910004298 SiO 2 Inorganic materials 0.000 description 49
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 8
- 238000000605 extraction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
- H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に係り、詳
しくは、半導体単結晶基板上にヘテロ接合にて配置され
た発光素子に関するものである。
しくは、半導体単結晶基板上にヘテロ接合にて配置され
た発光素子に関するものである。
【０００２】
【従来の技術】従来、ＧａＡｓ基板上にホモエピタキシ
ャル成長法で作製したＧａＡｓ発光ダイオード（即ち、
ＧａＡｓ基板上にｎ−ＧａＡｓ層とｐ−ＧａＡｓ層とを
連続的に結晶成長させるとともにＧａＡｓ層の上面に局
所的に上部電極を配置したＧａＡｓ発光ダイオード）に
見られるようなディスクリートの通常の発光ダイオード
においては、光の取り出し効率を向上させるために次の
ような工夫を行っている。（１）ｐｎ接合面での広い領
域に電流を流してｐｎ接合面での広い領域から発光させ
るべく、ダイオードの動作層の膜厚を厚くしてダイオー
ド内部での電界を横方向に広がらせる。（２）上部電極
による光の遮蔽を回避すべく、ダイオードの上部電極と
下部電極とをズラして配置し、動作層内で電流を斜め方
向に流して上部電極の真下のｐｎ接合部を発光領域しな
いようにしている（例えば、特開平５−９０６３８号公
報に示されている構造）
ャル成長法で作製したＧａＡｓ発光ダイオード（即ち、
ＧａＡｓ基板上にｎ−ＧａＡｓ層とｐ−ＧａＡｓ層とを
連続的に結晶成長させるとともにＧａＡｓ層の上面に局
所的に上部電極を配置したＧａＡｓ発光ダイオード）に
見られるようなディスクリートの通常の発光ダイオード
においては、光の取り出し効率を向上させるために次の
ような工夫を行っている。（１）ｐｎ接合面での広い領
域に電流を流してｐｎ接合面での広い領域から発光させ
るべく、ダイオードの動作層の膜厚を厚くしてダイオー
ド内部での電界を横方向に広がらせる。（２）上部電極
による光の遮蔽を回避すべく、ダイオードの上部電極と
下部電極とをズラして配置し、動作層内で電流を斜め方
向に流して上部電極の真下のｐｎ接合部を発光領域しな
いようにしている（例えば、特開平５−９０６３８号公
報に示されている構造）
【０００３】
【発明が解決しようとする課題】しかし、定電圧回路や
信号処理回路等の集積回路化を目的としたモノリシック
構造の発光ダイオードにこの技術を用いる場合、つま
り、Ｓｉ基板上にｎ−ＧａＡｓ層とｐ−ＧａＡｓ層とを
連続的に結晶成長させて発光ダイオードを形成する場
合、ＳｉとＧａＡｓの熱膨張率が異なるため５μｍ以上
のＧａＡｓ結晶を成長させると、クラックが発生するこ
とが知られている（１９８７年秋，応用物理学会予稿集
２３６頁，２０ｐ−Ｘ−１３；ＭＢＥ法により成長した
Ｓｉ基板上のＧａＡｓ層評価；石野ら）。そのため、Ｇ
ａＡｓ発光ダイオードの厚み（ｎ−ＧａＡｓ層とｐ−Ｇ
ａＡｓ層の厚み）は５μｍ以下に抑える必要がある。し
かし、通常この膜厚で作製した発光ダイオードでは電極
のほぼ直下にしか電流が流れない。つまり、ＧａＡｓ層
の上面に局所的に上部電極を配置した発光ダイオードに
おいては、上部電極の直下にしか電流が流れないため電
極を透過して光を取り出さざるを得ず、光を外部を取り
出すための効率は低いものとなってしまっていた。
信号処理回路等の集積回路化を目的としたモノリシック
構造の発光ダイオードにこの技術を用いる場合、つま
り、Ｓｉ基板上にｎ−ＧａＡｓ層とｐ−ＧａＡｓ層とを
連続的に結晶成長させて発光ダイオードを形成する場
合、ＳｉとＧａＡｓの熱膨張率が異なるため５μｍ以上
のＧａＡｓ結晶を成長させると、クラックが発生するこ
とが知られている（１９８７年秋，応用物理学会予稿集
２３６頁，２０ｐ−Ｘ−１３；ＭＢＥ法により成長した
Ｓｉ基板上のＧａＡｓ層評価；石野ら）。そのため、Ｇ
ａＡｓ発光ダイオードの厚み（ｎ−ＧａＡｓ層とｐ−Ｇ
ａＡｓ層の厚み）は５μｍ以下に抑える必要がある。し
かし、通常この膜厚で作製した発光ダイオードでは電極
のほぼ直下にしか電流が流れない。つまり、ＧａＡｓ層
の上面に局所的に上部電極を配置した発光ダイオードに
おいては、上部電極の直下にしか電流が流れないため電
極を透過して光を取り出さざるを得ず、光を外部を取り
出すための効率は低いものとなってしまっていた。
【０００４】又、この構造（Ｓｉ基板上にｎ−ＧａＡｓ
層とｐ−ＧａＡｓ層との積層体を配置した構造）では、
下部電極をダイオード（ＧａＡｓ層の積層体）に直接形
成することはできず、従って、上部電極と下部電極の位
置をズラすことにより、上部電極による遮蔽の影響（光
の減衰の影響）を受けずに光を外部に取り出すことはで
きない。
層とｐ−ＧａＡｓ層との積層体を配置した構造）では、
下部電極をダイオード（ＧａＡｓ層の積層体）に直接形
成することはできず、従って、上部電極と下部電極の位
置をズラすことにより、上部電極による遮蔽の影響（光
の減衰の影響）を受けずに光を外部に取り出すことはで
きない。
【０００５】そこで、この発明の目的は、光の取り出し
効率に優れた半導体装置を提供することにある。
効率に優れた半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、第２の伝導型領域が形成されるとともに、その内部
に前記第２の導電型領域とは逆の導電型であって一部に
電流経路形成領域となる第１の伝導型領域を有する半導
体単結晶基板と、前記半導体単結晶基板上に成長され、
前記半導体単結晶基板とは異なる材料よりなり、かつ、
前記半導体単結晶基板の第１の伝導型領域と第２の伝導
型領域との両方に接する発光用活性領域となる第１の伝
導型半導体と、前記第１の伝導型半導体の上に成長さ
れ、前記第１の伝導型半導体と同じ材料よりなる発光用
活性領域となる第２の伝導型半導体と、前記第２の伝導
型半導体の上面での前記半導体単結晶基板の第１の伝導
型領域以外の領域における上方に配置された電極とを備
え、前記第２の伝導型領域が前記第１の伝導型半導体と
接し、かつ、第２の伝導型領域の上方に前記電極を配置
した半導体装置をその要旨とする。
は、第２の伝導型領域が形成されるとともに、その内部
に前記第２の導電型領域とは逆の導電型であって一部に
電流経路形成領域となる第１の伝導型領域を有する半導
体単結晶基板と、前記半導体単結晶基板上に成長され、
前記半導体単結晶基板とは異なる材料よりなり、かつ、
前記半導体単結晶基板の第１の伝導型領域と第２の伝導
型領域との両方に接する発光用活性領域となる第１の伝
導型半導体と、前記第１の伝導型半導体の上に成長さ
れ、前記第１の伝導型半導体と同じ材料よりなる発光用
活性領域となる第２の伝導型半導体と、前記第２の伝導
型半導体の上面での前記半導体単結晶基板の第１の伝導
型領域以外の領域における上方に配置された電極とを備
え、前記第２の伝導型領域が前記第１の伝導型半導体と
接し、かつ、第２の伝導型領域の上方に前記電極を配置
した半導体装置をその要旨とする。
【０００７】請求項２に記載の発明は、請求項１に記載
の発明における前記半導体単結晶基板の第１の伝導型領
域と第１の伝導型半導体との接合面はオーミック特性を
有するものである半導体装置をその要旨とする。
の発明における前記半導体単結晶基板の第１の伝導型領
域と第１の伝導型半導体との接合面はオーミック特性を
有するものである半導体装置をその要旨とする。
【０００８】 請求項３に記載の発明は、第２の伝導型
領域が形成されるとともに、その内部に前記第２の導電
型領域とは逆の導電型であって一部に電流経路形成領域
となる第１の伝導型領域を有するＳｉよりなる半導体単
結晶基板と、前記半導体単結晶基板上に成長され、前記
半導体単結晶基板とは異なる材料よりなり、かつ、前記
半導体単結晶基板の第１の伝導型領域と第２の伝導型領
域の両方に接する発光用活性領域となる第１の伝導型半
導体と、前記第１の伝導型半導体の上に成長され、前記
第１の伝導型半導体と同じ材料よりなる発光用活性領域
となる第２の伝導型半導体と、前記第２の伝導型半導体
の上面での前記半導体単結晶基板の第１の伝導型領域以
外の領域における上方に配置された電極とを備え、前記
第１の伝導型領域のキャリア濃度は１×１０２０ｃｍ
−３以上であり、前記第１の伝導型半導体はＧａＡｓよ
りなり、かつ、キャリア濃度が１×１０１７ｃｍ−３以
上である半導体装置をその要旨とする。
領域が形成されるとともに、その内部に前記第２の導電
型領域とは逆の導電型であって一部に電流経路形成領域
となる第１の伝導型領域を有するＳｉよりなる半導体単
結晶基板と、前記半導体単結晶基板上に成長され、前記
半導体単結晶基板とは異なる材料よりなり、かつ、前記
半導体単結晶基板の第１の伝導型領域と第２の伝導型領
域の両方に接する発光用活性領域となる第１の伝導型半
導体と、前記第１の伝導型半導体の上に成長され、前記
第１の伝導型半導体と同じ材料よりなる発光用活性領域
となる第２の伝導型半導体と、前記第２の伝導型半導体
の上面での前記半導体単結晶基板の第１の伝導型領域以
外の領域における上方に配置された電極とを備え、前記
第１の伝導型領域のキャリア濃度は１×１０２０ｃｍ
−３以上であり、前記第１の伝導型半導体はＧａＡｓよ
りなり、かつ、キャリア濃度が１×１０１７ｃｍ−３以
上である半導体装置をその要旨とする。
【０００９】
【００１０】
【作用】請求項１に記載の発明によれば、半導体単結晶
基板と第１の伝導型半導体とがヘテロ接合となる。又、
半導体単結晶基板の第１の伝導型領域と第１の伝導型半
導体との接合部が電流通過領域となるとともに、第２の
伝導型半導体の上面での半導体単結晶基板の第１の伝導
型領域以外の領域における上方に電極が配置される。こ
の電極と前述の電流通過領域とは横方向にズレた位置に
配置されていることとなる。
基板と第１の伝導型半導体とがヘテロ接合となる。又、
半導体単結晶基板の第１の伝導型領域と第１の伝導型半
導体との接合部が電流通過領域となるとともに、第２の
伝導型半導体の上面での半導体単結晶基板の第１の伝導
型領域以外の領域における上方に電極が配置される。こ
の電極と前述の電流通過領域とは横方向にズレた位置に
配置されていることとなる。
【００１１】そして、第１の伝導型半導体と第２の伝導
型半導体の内部に対して前記電極から前述の電流通過領
域に向けて斜めに電流が流れ（あるいは、電流通過領域
から電極に向けて斜めに電流が流れ）、第２の伝導型半
導体と第１の伝導型半導体とのｐｎ接合面において発光
する。この発光領域は、前記電極の真下ではなく電極配
置位置の真下からズレた位置となる。そして、発光した
光は、第２の伝導型半導体を通って外部に放出される。
この際、発光領域の真上に電極がないので、電極に遮ら
れることなく光が外部に放出される。
型半導体の内部に対して前記電極から前述の電流通過領
域に向けて斜めに電流が流れ（あるいは、電流通過領域
から電極に向けて斜めに電流が流れ）、第２の伝導型半
導体と第１の伝導型半導体とのｐｎ接合面において発光
する。この発光領域は、前記電極の真下ではなく電極配
置位置の真下からズレた位置となる。そして、発光した
光は、第２の伝導型半導体を通って外部に放出される。
この際、発光領域の真上に電極がないので、電極に遮ら
れることなく光が外部に放出される。
【００１２】 よって、電極により光が減衰することな
く光を外部に取り出すことはでき、光の取り出し効率に
優れたものとなる。また、半導体単結晶基板での第２の
伝導型領域の内部に前記第２の導電型領域とは逆の導電
型である第１の伝導型領域が形成されるとともに、前記
第２の伝導型領域が第１の伝導型半導体と接し、かつ、
第２の伝導型領域の上方に前記電極が配置される。よっ
て、半導体単結晶基板の第２の伝導型領域と第１の伝導
型半導体との接合箇所は、ｐｎ接合部となり、逆バイア
スが加わることによりこの領域に空乏層が形成される。
この空乏層が注入電流の経路を押し上げ、電極の直下以
外のｐｎ接合面に電流を注入させやすくする。請求項２
に記載の発明によれば、請求項１に記載の発明の作用に
加え、半導体単結晶基板の第１の伝導型領域と第１の伝
導型半導体との接合面がオーミック特性を有する。よっ
て、半導体単結晶基板の第１の伝導型領域と第１の伝導
型半導体との接合面がオーミック電極となり、これが、
前記第２の伝導型半導体の上面に配置した電極、つま
り、上部電極に対し下部電極となる。
く光を外部に取り出すことはでき、光の取り出し効率に
優れたものとなる。また、半導体単結晶基板での第２の
伝導型領域の内部に前記第２の導電型領域とは逆の導電
型である第１の伝導型領域が形成されるとともに、前記
第２の伝導型領域が第１の伝導型半導体と接し、かつ、
第２の伝導型領域の上方に前記電極が配置される。よっ
て、半導体単結晶基板の第２の伝導型領域と第１の伝導
型半導体との接合箇所は、ｐｎ接合部となり、逆バイア
スが加わることによりこの領域に空乏層が形成される。
この空乏層が注入電流の経路を押し上げ、電極の直下以
外のｐｎ接合面に電流を注入させやすくする。請求項２
に記載の発明によれば、請求項１に記載の発明の作用に
加え、半導体単結晶基板の第１の伝導型領域と第１の伝
導型半導体との接合面がオーミック特性を有する。よっ
て、半導体単結晶基板の第１の伝導型領域と第１の伝導
型半導体との接合面がオーミック電極となり、これが、
前記第２の伝導型半導体の上面に配置した電極、つま
り、上部電極に対し下部電極となる。
【００１３】 その結果、請求項１に記載の発明におけ
る電流通過領域での抵抗値を極めて小さくして素子特性
に優れたものとなる。請求項３に記載の発明によれば、
半導体単結晶基板がＳｉよりなり、第１の伝導型領域の
キャリア濃度が１×１０２０ｃｍ−３以上であり、第１
の伝導型半導体がＧａＡｓよりなり、かつ、キャリア濃
度が１×１０１７ｃｍ−３以上とすることにより、第１
の伝導型領域と第１の伝導型半導体との接合面がオーミ
ック特性を有することとなる。
る電流通過領域での抵抗値を極めて小さくして素子特性
に優れたものとなる。請求項３に記載の発明によれば、
半導体単結晶基板がＳｉよりなり、第１の伝導型領域の
キャリア濃度が１×１０２０ｃｍ−３以上であり、第１
の伝導型半導体がＧａＡｓよりなり、かつ、キャリア濃
度が１×１０１７ｃｍ−３以上とすることにより、第１
の伝導型領域と第１の伝導型半導体との接合面がオーミ
ック特性を有することとなる。
【００１４】
【００１５】
（第１実施例）以下、この発明をＧａＡｓ発光ダイオー
ドに具体化した第１実施例を図面に従って説明する。
ドに具体化した第１実施例を図面に従って説明する。
【００１６】図１に示すように、半導体単結晶基板とし
てのＳｉ基板１内にｐ−Ｓｉ拡散層２が形成されるとと
もに、そのｐ−Ｓｉ拡散層２の内部に電流経路形成領域
となるｎ−Ｓｉ拡散層３がフォトリソグラフィー技術に
より形成されている。ｎ−Ｓｉ拡散層３のキャリア濃度
は１×１０20ｃｍ-3以上となっている。尚、ｐ−Ｓｉ拡
散層２は、Ｓｉ基板１内においてｎ−Ｓｉ拡散層３のア
イソレーションのため、および後述する空乏層形成のた
めに設けられたものであり、ｎ−Ｓｉ拡散層３を形成す
る前に予め形成する。
てのＳｉ基板１内にｐ−Ｓｉ拡散層２が形成されるとと
もに、そのｐ−Ｓｉ拡散層２の内部に電流経路形成領域
となるｎ−Ｓｉ拡散層３がフォトリソグラフィー技術に
より形成されている。ｎ−Ｓｉ拡散層３のキャリア濃度
は１×１０20ｃｍ-3以上となっている。尚、ｐ−Ｓｉ拡
散層２は、Ｓｉ基板１内においてｎ−Ｓｉ拡散層３のア
イソレーションのため、および後述する空乏層形成のた
めに設けられたものであり、ｎ−Ｓｉ拡散層３を形成す
る前に予め形成する。
【００１７】Ｓｉ基板１の表面には発光ダイオードの動
作層（発光用活性領域）となるｎ−ＧａＡｓ層４および
ｐ−ＧａＡｓ層５が順次結晶成長されている。このｎ−
ＧａＡｓ層４はｐ−Ｓｉ拡散層２およびｎ−Ｓｉ拡散層
３の一部領域の上面に形成され、ｎ−ＧａＡｓ層４はｐ
−Ｓｉ拡散層２とｎ−Ｓｉ拡散層３の両方に接してい
る。
作層（発光用活性領域）となるｎ−ＧａＡｓ層４および
ｐ−ＧａＡｓ層５が順次結晶成長されている。このｎ−
ＧａＡｓ層４はｐ−Ｓｉ拡散層２およびｎ−Ｓｉ拡散層
３の一部領域の上面に形成され、ｎ−ＧａＡｓ層４はｐ
−Ｓｉ拡散層２とｎ−Ｓｉ拡散層３の両方に接してい
る。
【００１８】このように、ｎ−Ｓｉ拡散層３とｎ−Ｇａ
Ａｓ層４との接合面はヘテロ接合となっている。又、ｎ
−ＧａＡｓ層４のキャリア濃度は１×１０17ｃｍ-3以上
となっている。このように、ｎ−Ｓｉ拡散層３とｎ−Ｇ
ａＡｓ層４との接合面は、ｎ−ＧａＡｓとｎ−Ｓｉのキ
ャリア濃度をそれぞれ１×１０17ｃｍ-3以上，１×１０
20ｃｍ-3以上とすることでオーミック特性が得られ、こ
の接合面がオーミック電極となる。
Ａｓ層４との接合面はヘテロ接合となっている。又、ｎ
−ＧａＡｓ層４のキャリア濃度は１×１０17ｃｍ-3以上
となっている。このように、ｎ−Ｓｉ拡散層３とｎ−Ｇ
ａＡｓ層４との接合面は、ｎ−ＧａＡｓとｎ−Ｓｉのキ
ャリア濃度をそれぞれ１×１０17ｃｍ-3以上，１×１０
20ｃｍ-3以上とすることでオーミック特性が得られ、こ
の接合面がオーミック電極となる。
【００１９】より詳細に説明すると、ｎ−ＧａＡｓとｎ
−Ｓｉ拡散層のキャリア濃度を規定（ｎ−ＧａＡｓ；１
×１０17ｃｍ-3以上、ｎ−Ｓｉ；１×１０20ｃｍ-3以
上）することで、ｎ−ＧａＡｓ／ｎ−Ｓｉヘテロ接合界
面での障壁の厚さを薄くしトンネル効果によってオーミ
ック特性が得られる。このオーミック電極が下部電極８
となり、同下部電極８を通して電流経路形成領域である
ｎ−Ｓｉ拡散層３に電流が排出されていく。このよう
に、下部電極８は電流通過領域でもある。
−Ｓｉ拡散層のキャリア濃度を規定（ｎ−ＧａＡｓ；１
×１０17ｃｍ-3以上、ｎ−Ｓｉ；１×１０20ｃｍ-3以
上）することで、ｎ−ＧａＡｓ／ｎ−Ｓｉヘテロ接合界
面での障壁の厚さを薄くしトンネル効果によってオーミ
ック特性が得られる。このオーミック電極が下部電極８
となり、同下部電極８を通して電流経路形成領域である
ｎ−Ｓｉ拡散層３に電流が排出されていく。このよう
に、下部電極８は電流通過領域でもある。
【００２０】尚、ＧａＡｓ層４，５の厚さはクラック発
生を防止するために５μｍ以下となっている。ｐ−Ｇａ
Ａｓ層５の上面におけるｐ−Ｓｉ拡散層２の上方にはダ
イオードの上部電極６が形成され、この上部電極６はＡ
ｕＺｎ膜よりなり、膜厚は３００ｎｍ程度である。この
上部電極６と前記下部電極（オーミック電極）８とは横
方向においてズレた位置に配置されていることになる。
つまり、ダイオードを真上から見て上部電極６と下部電
極８とが重ならない位置関係にある。
生を防止するために５μｍ以下となっている。ｐ−Ｇａ
Ａｓ層５の上面におけるｐ−Ｓｉ拡散層２の上方にはダ
イオードの上部電極６が形成され、この上部電極６はＡ
ｕＺｎ膜よりなり、膜厚は３００ｎｍ程度である。この
上部電極６と前記下部電極（オーミック電極）８とは横
方向においてズレた位置に配置されていることになる。
つまり、ダイオードを真上から見て上部電極６と下部電
極８とが重ならない位置関係にある。
【００２１】尚、下部電極８の位置はｎ−Ｓｉ拡散層３
のパターニングの位置を変えることで、任意に設定が可
能である。又、ｎ−Ｓｉ拡散層３の上面におけるｎ−Ｇ
ａＡｓ層４の配置領域以外の領域には、電流を取り出す
ためのＡｌ電極７が形成されている。さらに、上部電極
６とＡｌ電極７との間には直流電源９が接続され、上部
電極６側にプラス電位が、Ａｌ電極７側にマイナス電位
が加わるようになっている。その結果、ｐ−ＧａＡｓ層
５とｎ−ＧａＡｓ層４との間のｐｎ接合に対しては順方
向バイアスが加えられるようになっている。
のパターニングの位置を変えることで、任意に設定が可
能である。又、ｎ−Ｓｉ拡散層３の上面におけるｎ−Ｇ
ａＡｓ層４の配置領域以外の領域には、電流を取り出す
ためのＡｌ電極７が形成されている。さらに、上部電極
６とＡｌ電極７との間には直流電源９が接続され、上部
電極６側にプラス電位が、Ａｌ電極７側にマイナス電位
が加わるようになっている。その結果、ｐ−ＧａＡｓ層
５とｎ−ＧａＡｓ層４との間のｐｎ接合に対しては順方
向バイアスが加えられるようになっている。
【００２２】次に、このように構成した半導体装置の作
用を説明する。直流電源９によりｐ−ＧａＡｓ層５側に
プラス電位を印加するとともにｎ−ＧａＡｓ層４側にマ
イナス電位を印加することによりＧａＡｓにおけるｐｎ
接合に順方向バイアスを加える。すると、直流電源９か
らの電流が上部電極６に向けて流れ、さらに、上部電極
６に注入された電流は、上部電極６からＧａＡｓ層５，
４内部を下部電極８に向けて斜め方向に流れる。
用を説明する。直流電源９によりｐ−ＧａＡｓ層５側に
プラス電位を印加するとともにｎ−ＧａＡｓ層４側にマ
イナス電位を印加することによりＧａＡｓにおけるｐｎ
接合に順方向バイアスを加える。すると、直流電源９か
らの電流が上部電極６に向けて流れ、さらに、上部電極
６に注入された電流は、上部電極６からＧａＡｓ層５，
４内部を下部電極８に向けて斜め方向に流れる。
【００２３】そして、ｐ−ＧａＡｓ層５とｎ−ＧａＡｓ
層４とのｐｎ接合面における上部電極６の直下以外のｐ
ｎ接合面に電流が流れ、このｐｎ接合部において発光す
る。つまり、ＧａＡｓのｐｎ接合面における上部電極６
の直下以外の領域が発光領域となる。その光は上方に向
かいｐ−ＧａＡｓ層５を通過して素子（ダイオード）の
外部に放出される。この外部へ到達する際には、発光領
域の真上に上部電極６がないので、上部電極６によって
光が遮られることなく光が外部に放出される。このよう
に上部電極６による光の減衰は極力抑えられる。
層４とのｐｎ接合面における上部電極６の直下以外のｐ
ｎ接合面に電流が流れ、このｐｎ接合部において発光す
る。つまり、ＧａＡｓのｐｎ接合面における上部電極６
の直下以外の領域が発光領域となる。その光は上方に向
かいｐ−ＧａＡｓ層５を通過して素子（ダイオード）の
外部に放出される。この外部へ到達する際には、発光領
域の真上に上部電極６がないので、上部電極６によって
光が遮られることなく光が外部に放出される。このよう
に上部電極６による光の減衰は極力抑えられる。
【００２４】さらに、このとき、ｎ−ＧａＡｓ層４とｐ
−Ｓｉ拡散層２とが接している部位に着目すると、この
部位はｐｎ接合を形成している。発光ダイオードの動作
におけるバイアス条件（上部電極６をプラス電位に、Ａ
ｌ電極７をマイナス電位に印加）から、ｎ−ＧａＡｓ層
４とｐ−Ｓｉ拡散層２とのｐｎ接合は逆バイアスが加え
られることになる。その結果、このｐｎ接合部に空乏層
が形成され、空乏層はｎ−ＧａＡｓ層４とｐ−Ｓｉ拡散
層２との界面からｎ−ＧａＡｓ層４およびｐ−Ｓｉ拡散
層２の内部に広がっている。このｎ−ＧａＡｓ層４の内
部に形成された空乏層はダイオード内部の電流経路を押
し上げ、ダイオードの上部電極６の直下以外のｐｎ接合
面に電流を注入させやすくする。
−Ｓｉ拡散層２とが接している部位に着目すると、この
部位はｐｎ接合を形成している。発光ダイオードの動作
におけるバイアス条件（上部電極６をプラス電位に、Ａ
ｌ電極７をマイナス電位に印加）から、ｎ−ＧａＡｓ層
４とｐ−Ｓｉ拡散層２とのｐｎ接合は逆バイアスが加え
られることになる。その結果、このｐｎ接合部に空乏層
が形成され、空乏層はｎ−ＧａＡｓ層４とｐ−Ｓｉ拡散
層２との界面からｎ−ＧａＡｓ層４およびｐ−Ｓｉ拡散
層２の内部に広がっている。このｎ−ＧａＡｓ層４の内
部に形成された空乏層はダイオード内部の電流経路を押
し上げ、ダイオードの上部電極６の直下以外のｐｎ接合
面に電流を注入させやすくする。
【００２５】一方、ｐ−ＧａＡｓ層５とｎ−ＧａＡｓ層
４との間のｐｎ接合部を通過した電流はｎ−ＧａＡｓ層
４を通り、ｎ−Ｓｉ拡散層３に至り、さらにＡｌ電極７
を通過していく。
４との間のｐｎ接合部を通過した電流はｎ−ＧａＡｓ層
４を通り、ｎ−Ｓｉ拡散層３に至り、さらにＡｌ電極７
を通過していく。
【００２６】このように本実施例では、一部に電流経路
形成領域となるｎ−Ｓｉ拡散層３（第１の伝導型領域）
を有するＳｉ基板１（半導体単結晶基板）と、Ｓｉ基板
１上に成長され、Ｓｉ基板１とは異なる材料よりなり、
かつ、Ｓｉ基板１のｎ−Ｓｉ拡散層３とそれ以外の領域
の両方に接する発光用活性領域となるｎ−ＧａＡｓ層４
（第１の伝導型半導体）と、ｎ−ＧａＡｓ層４の上に成
長され、ｎ−ＧａＡｓ層４と同じ材料よりなる発光用活
性領域となるｐ−ＧａＡｓ層５（第２の伝導型半導体）
と、ｐ−ＧａＡｓ層５の上面でのＳｉ基板１のｎ−Ｓｉ
拡散層３以外の領域における上方に配置された上部電極
６とを備えた。
形成領域となるｎ−Ｓｉ拡散層３（第１の伝導型領域）
を有するＳｉ基板１（半導体単結晶基板）と、Ｓｉ基板
１上に成長され、Ｓｉ基板１とは異なる材料よりなり、
かつ、Ｓｉ基板１のｎ−Ｓｉ拡散層３とそれ以外の領域
の両方に接する発光用活性領域となるｎ−ＧａＡｓ層４
（第１の伝導型半導体）と、ｎ−ＧａＡｓ層４の上に成
長され、ｎ−ＧａＡｓ層４と同じ材料よりなる発光用活
性領域となるｐ−ＧａＡｓ層５（第２の伝導型半導体）
と、ｐ−ＧａＡｓ層５の上面でのＳｉ基板１のｎ−Ｓｉ
拡散層３以外の領域における上方に配置された上部電極
６とを備えた。
【００２７】よって、Ｓｉ基板１とｎ−ＧａＡｓ層４と
がヘテロ接合となる。又、Ｓｉ基板１のｎ−Ｓｉ拡散層
３とｎ−ＧａＡｓ層４との接合部が電流通過領域となる
とともに、ｐ−ＧａＡｓ層５の上面でのＳｉ基板１のｎ
−Ｓｉ拡散層３以外の領域における上方に上部電極６が
配置される。この上部電極６と電流通過領域とは横方向
にズレた位置に配置されていることとなる。そして、ｎ
−ＧａＡｓ層４とｐ−ＧａＡｓ層５の内部に対して上部
電極６から電流通過領域に向けて斜めに電流が流れ、ｐ
−ＧａＡｓ層５とｎ−ＧａＡｓ層４とのｐｎ接合面にお
いて発光する。この発光領域は、上部電極６の真下では
なく電極配置位置の真下からズレた位置となる。そし
て、発光した光は、ｐ−ＧａＡｓ層５を通って外部に放
出される。この際、発光領域の真上に上部電極６がない
ので、上部電極６に遮られることなく光が外部に放出さ
れる。その結果、上部電極６により光が減衰することな
く光を外部に取り出すことはでき、光の取り出し効率に
優れたものとなる。
がヘテロ接合となる。又、Ｓｉ基板１のｎ−Ｓｉ拡散層
３とｎ−ＧａＡｓ層４との接合部が電流通過領域となる
とともに、ｐ−ＧａＡｓ層５の上面でのＳｉ基板１のｎ
−Ｓｉ拡散層３以外の領域における上方に上部電極６が
配置される。この上部電極６と電流通過領域とは横方向
にズレた位置に配置されていることとなる。そして、ｎ
−ＧａＡｓ層４とｐ−ＧａＡｓ層５の内部に対して上部
電極６から電流通過領域に向けて斜めに電流が流れ、ｐ
−ＧａＡｓ層５とｎ−ＧａＡｓ層４とのｐｎ接合面にお
いて発光する。この発光領域は、上部電極６の真下では
なく電極配置位置の真下からズレた位置となる。そし
て、発光した光は、ｐ−ＧａＡｓ層５を通って外部に放
出される。この際、発光領域の真上に上部電極６がない
ので、上部電極６に遮られることなく光が外部に放出さ
れる。その結果、上部電極６により光が減衰することな
く光を外部に取り出すことはでき、光の取り出し効率に
優れたものとなる。
【００２８】又、Ｓｉ基板１のｎ−Ｓｉ拡散層３のキャ
リア濃度を１×１０20ｃｍ-3以上とし、ｎ−ＧａＡｓ層
４のキャリア濃度を１×１０17ｃｍ-3以上とすることに
より、Ｓｉ基板１のｎ−Ｓｉ拡散層３とｎ−ＧａＡｓ層
４との接合面はオーミック特性を有する。よって、Ｓｉ
基板１のｎ−Ｓｉ拡散層３とｎ−ＧａＡｓ層４との接合
面がオーミック電極となり、これが、上部電極６に対し
下部電極８となる。その結果、電流通過領域での抵抗値
を極めて小さくして素子特性に優れたものとなる。即
ち、発光ダイオードの表面側電極の下方のＧａＡｓ／Ｓ
ｉ接合をアン・アイソタイプヘテロ接合とし、電極直下
のＧａＡｓ−ｐｎ接合部への電流流入を制御するように
し、電極直下以外の領域で発光させて電極による光吸収
が防止される。
リア濃度を１×１０20ｃｍ-3以上とし、ｎ−ＧａＡｓ層
４のキャリア濃度を１×１０17ｃｍ-3以上とすることに
より、Ｓｉ基板１のｎ−Ｓｉ拡散層３とｎ−ＧａＡｓ層
４との接合面はオーミック特性を有する。よって、Ｓｉ
基板１のｎ−Ｓｉ拡散層３とｎ−ＧａＡｓ層４との接合
面がオーミック電極となり、これが、上部電極６に対し
下部電極８となる。その結果、電流通過領域での抵抗値
を極めて小さくして素子特性に優れたものとなる。即
ち、発光ダイオードの表面側電極の下方のＧａＡｓ／Ｓ
ｉ接合をアン・アイソタイプヘテロ接合とし、電極直下
のＧａＡｓ−ｐｎ接合部への電流流入を制御するように
し、電極直下以外の領域で発光させて電極による光吸収
が防止される。
【００２９】さらに、Ｓｉ基板１にｐ−Ｓｉ拡散層２
（第２の伝導型領域）を形成し、その内部にｎ−Ｓｉ拡
散層３を形成して、ｐ−Ｓｉ拡散層２がｎ−ＧａＡｓ層
４と接し、かつ、ｐ−Ｓｉ拡散層２の上方に上部電極６
を配置した。よって、Ｓｉ基板１のｐ−Ｓｉ拡散層２と
ｎ−ＧａＡｓ層４との接合箇所は、ｐｎ接合部となり、
逆バイアスが加わることによりこの領域に空乏層が形成
される。この空乏層が注入電流の経路を押し上げ、上部
電極６の直下以外のｐｎ接合面に電流を注入させやすく
する。
（第２の伝導型領域）を形成し、その内部にｎ−Ｓｉ拡
散層３を形成して、ｐ−Ｓｉ拡散層２がｎ−ＧａＡｓ層
４と接し、かつ、ｐ−Ｓｉ拡散層２の上方に上部電極６
を配置した。よって、Ｓｉ基板１のｐ−Ｓｉ拡散層２と
ｎ−ＧａＡｓ層４との接合箇所は、ｐｎ接合部となり、
逆バイアスが加わることによりこの領域に空乏層が形成
される。この空乏層が注入電流の経路を押し上げ、上部
電極６の直下以外のｐｎ接合面に電流を注入させやすく
する。
【００３０】尚、Ｓｉ基板１の上に成長させる半導体膜
は、ＧａＡｓの他にも、ＧａＰやＧａＡｌＡｓやＩｎＰ
等の各種の半導体膜であってもよい。又、上述した例で
は伝導型として基板側のｎ−Ｓｉ拡散層３、ｎ−ＧａＡ
ｓ層４、ｐ−ＧａＡｓ層５としたが、これらの伝導型を
逆にしてもよい。即ち、基板側のｐ−Ｓｉ拡散層に対し
ｐ−ＧａＡｓ層とｎ−ＧａＡｓ層とを連続的に成長させ
た構造としてもよい。この場合、下部電極（電流通過領
域）８から上部電極６に向けて電流が斜めに流れる。
は、ＧａＡｓの他にも、ＧａＰやＧａＡｌＡｓやＩｎＰ
等の各種の半導体膜であってもよい。又、上述した例で
は伝導型として基板側のｎ−Ｓｉ拡散層３、ｎ−ＧａＡ
ｓ層４、ｐ−ＧａＡｓ層５としたが、これらの伝導型を
逆にしてもよい。即ち、基板側のｐ−Ｓｉ拡散層に対し
ｐ−ＧａＡｓ層とｎ−ＧａＡｓ層とを連続的に成長させ
た構造としてもよい。この場合、下部電極（電流通過領
域）８から上部電極６に向けて電流が斜めに流れる。
【００３１】又、ＧａＡｓの結晶性向上のため動作層近
傍Ｓｉ基板側に歪み超格子等を挿入してもよい。つま
り、図１ではｎ−ＧａＡｓ層４側に、伝導型を逆にした
場合ではｐ−ＧａＡｓ層５のうちの少なくともいずれか
一方に歪み超格子等を挿入してもよい。 （第２実施例）次に、第２実施例を第１実施例との相違
点を中心に説明する。
傍Ｓｉ基板側に歪み超格子等を挿入してもよい。つま
り、図１ではｎ−ＧａＡｓ層４側に、伝導型を逆にした
場合ではｐ−ＧａＡｓ層５のうちの少なくともいずれか
一方に歪み超格子等を挿入してもよい。 （第２実施例）次に、第２実施例を第１実施例との相違
点を中心に説明する。
【００３２】本実施例の半導体装置を、図２，３，４，
５に示す。第１実施例ではＳｉ基板上に形成したＧａＡ
ｓ発光ダイオード単体を示したが、本第２実施例では集
積化の一例としてモノリシック構造のフォトカプラとし
ている。
５に示す。第１実施例ではＳｉ基板上に形成したＧａＡ
ｓ発光ダイオード単体を示したが、本第２実施例では集
積化の一例としてモノリシック構造のフォトカプラとし
ている。
【００３３】図２は平面図であり、図３は図２のＡ−Ａ
断面図であり、図４は発光素子部（発光ダイオード部）
の拡大図であり、図５は受光素子部（フォトトランジス
タ部）の拡大図である。
断面図であり、図４は発光素子部（発光ダイオード部）
の拡大図であり、図５は受光素子部（フォトトランジス
タ部）の拡大図である。
【００３４】図３に示すように、支持基板１１の上にＳ
ｉＯ2 層１２を介して単結晶Ｓｉ層１３が形成されてい
る。この支持基板１１、ＳｉＯ2 層１２、単結晶Ｓｉ層
１３によりＳＯＩ基板１４が構成されている。又、単結
晶Ｓｉ層１３の内部での底部は高濃度拡散層１５が形成
されている。
ｉＯ2 層１２を介して単結晶Ｓｉ層１３が形成されてい
る。この支持基板１１、ＳｉＯ2 層１２、単結晶Ｓｉ層
１３によりＳＯＩ基板１４が構成されている。又、単結
晶Ｓｉ層１３の内部での底部は高濃度拡散層１５が形成
されている。
【００３５】図２，３に示すように、ＳＯＩ基板１４に
おける単結晶Ｓｉ層１３上にはＧａＡｓ発光ダイオード
部１６ａ，１６ｂが形成されるとともに、ＳＯＩ基板１
４における単結晶Ｓｉ層１３内にはＳｉを用いたフォト
トランジスタ部１７ａ，１７ｂが形成されている。つま
り、ＳＯＩ基板１４には発光ダイオード部１６ａとフォ
トトランジスタ部１７ａとからなるフォトカプラと、発
光ダイオード部１６ｂとフォトトランジスタ部１７ｂと
からなるフォトカプラとが形成され、２チャンネルのフ
ォトカプラが同一基板内に配置されている。
おける単結晶Ｓｉ層１３上にはＧａＡｓ発光ダイオード
部１６ａ，１６ｂが形成されるとともに、ＳＯＩ基板１
４における単結晶Ｓｉ層１３内にはＳｉを用いたフォト
トランジスタ部１７ａ，１７ｂが形成されている。つま
り、ＳＯＩ基板１４には発光ダイオード部１６ａとフォ
トトランジスタ部１７ａとからなるフォトカプラと、発
光ダイオード部１６ｂとフォトトランジスタ部１７ｂと
からなるフォトカプラとが形成され、２チャンネルのフ
ォトカプラが同一基板内に配置されている。
【００３６】単結晶Ｓｉ層１３における発光ダイオード
部１６ａの周囲にはＳｉＯ2 層１２に至るＳｉＯ2 層形
成溝が形成され、その溝の内部にＳｉＯ2 層１８ａが充
填されている。同様に、単結晶Ｓｉ層１３における発光
ダイオード部１６ｂの周囲にはＳｉＯ2 層１２に至るＳ
ｉＯ2 層形成溝が形成され、その溝の内部にＳｉＯ2層
１８ｂが充填されている。又、単結晶Ｓｉ層１３におけ
るフォトトランジスタ部１７ａの周囲にはＳｉＯ2 層１
２に至るＳｉＯ2 層形成溝が形成され、その溝の内部に
ＳｉＯ2 層２０ａが充填されている。同様に、単結晶Ｓ
ｉ層１３におけるフォトトランジスタ部１７ｂの周囲に
はＳｉＯ2 層１２に至るＳｉＯ2 層形成溝が形成され、
その溝の内部にＳｉＯ2 層２０ｂが充填されている。
部１６ａの周囲にはＳｉＯ2 層１２に至るＳｉＯ2 層形
成溝が形成され、その溝の内部にＳｉＯ2 層１８ａが充
填されている。同様に、単結晶Ｓｉ層１３における発光
ダイオード部１６ｂの周囲にはＳｉＯ2 層１２に至るＳ
ｉＯ2 層形成溝が形成され、その溝の内部にＳｉＯ2層
１８ｂが充填されている。又、単結晶Ｓｉ層１３におけ
るフォトトランジスタ部１７ａの周囲にはＳｉＯ2 層１
２に至るＳｉＯ2 層形成溝が形成され、その溝の内部に
ＳｉＯ2 層２０ａが充填されている。同様に、単結晶Ｓ
ｉ層１３におけるフォトトランジスタ部１７ｂの周囲に
はＳｉＯ2 層１２に至るＳｉＯ2 層形成溝が形成され、
その溝の内部にＳｉＯ2 層２０ｂが充填されている。
【００３７】ＳｉＯ2 層１８ａ，１８ｂ，２０ａ，２０
ｂは光学的な屈折率が単結晶Ｓｉ層１３（半導体単結晶
領域）よりも小さく光を反射する。さらに、ＳｉＯ2 層
１８ａ，１８ｂ，２０ａ，２０ｂは複数のチャンネルの
相互間に形成され、複数のチャンネルの相互間の最短距
離Ｌlim （図２に示す）が、 減衰長＝（発光ダイオードの発光波長）／（４π×光吸
収部材の減衰係数） で表される減衰長以上となっている。
ｂは光学的な屈折率が単結晶Ｓｉ層１３（半導体単結晶
領域）よりも小さく光を反射する。さらに、ＳｉＯ2 層
１８ａ，１８ｂ，２０ａ，２０ｂは複数のチャンネルの
相互間に形成され、複数のチャンネルの相互間の最短距
離Ｌlim （図２に示す）が、 減衰長＝（発光ダイオードの発光波長）／（４π×光吸
収部材の減衰係数） で表される減衰長以上となっている。
【００３８】そして、発光ダイオード部１６ａはＳｉＯ
2 層１８ａにて光が閉じ込められ、発光ダイオード部１
６ｂはＳｉＯ2 層１８ｂにて光が閉じ込められる。又、
フォトトランジスタ部１７ａはＳｉＯ2 層２０ａにて光
が閉じ込められ、フォトトランジスタ部１７ｂはＳｉＯ
2 層２０ｂにて光が閉じ込められる。このように、単結
晶Ｓｉ層１３（半導体単結晶領域）に形成したＳｉＯ2
層１８ａ，１８ｂ，２０ａ，２０ｂにて、チャンネルの
相互間のクロストーク（相互干渉）を防止することがで
きる。
2 層１８ａにて光が閉じ込められ、発光ダイオード部１
６ｂはＳｉＯ2 層１８ｂにて光が閉じ込められる。又、
フォトトランジスタ部１７ａはＳｉＯ2 層２０ａにて光
が閉じ込められ、フォトトランジスタ部１７ｂはＳｉＯ
2 層２０ｂにて光が閉じ込められる。このように、単結
晶Ｓｉ層１３（半導体単結晶領域）に形成したＳｉＯ2
層１８ａ，１８ｂ，２０ａ，２０ｂにて、チャンネルの
相互間のクロストーク（相互干渉）を防止することがで
きる。
【００３９】尚、光閉じ込め層（光反射層）としてのＳ
ｉＯ2 層１８ａ，１８ｂ，２０ａ，２０ｂは、シリカガ
ラスを用いたり、溝内に何も配置しない空隙であっても
よい。
ｉＯ2 層１８ａ，１８ｂ，２０ａ，２０ｂは、シリカガ
ラスを用いたり、溝内に何も配置しない空隙であっても
よい。
【００４０】さらに、単結晶Ｓｉ層１３における発光ダ
イオード部１６ａおよび１６ｂの周囲（ＳｉＯ2 層１８
ａおよび１８ｂの周囲）にはＳｉＯ2 層１２に至るＳｉ
Ｏ2層形成溝が形成され、その溝の内部にＳｉＯ2 層１
９ａが充填されている。同様に、単結晶Ｓｉ層１３にお
けるフォトトランジスタ部１７ａおよび１７ｂの周囲
（ＳｉＯ2 層２０ａおよび２０ｂの周囲）にはＳｉＯ2
層１２に至るＳｉＯ2 層形成溝が形成され、その溝の内
部にＳｉＯ2 層１９ｂが充填されている。そして、単結
晶Ｓｉ層１３（半導体単結晶領域）に形成したＳｉＯ2
層１９ａ，１９ｂおよびＳｉＯ2 層１２により、発光ダ
イオード部１６ａ，１６ｂとフォトトランジスタ部１７
ａ，１７ｂとが絶縁分離されている（電気的に分離され
ている）。
イオード部１６ａおよび１６ｂの周囲（ＳｉＯ2 層１８
ａおよび１８ｂの周囲）にはＳｉＯ2 層１２に至るＳｉ
Ｏ2層形成溝が形成され、その溝の内部にＳｉＯ2 層１
９ａが充填されている。同様に、単結晶Ｓｉ層１３にお
けるフォトトランジスタ部１７ａおよび１７ｂの周囲
（ＳｉＯ2 層２０ａおよび２０ｂの周囲）にはＳｉＯ2
層１２に至るＳｉＯ2 層形成溝が形成され、その溝の内
部にＳｉＯ2 層１９ｂが充填されている。そして、単結
晶Ｓｉ層１３（半導体単結晶領域）に形成したＳｉＯ2
層１９ａ，１９ｂおよびＳｉＯ2 層１２により、発光ダ
イオード部１６ａ，１６ｂとフォトトランジスタ部１７
ａ，１７ｂとが絶縁分離されている（電気的に分離され
ている）。
【００４１】尚、電気的分離膜としてのＳｉＯ2 層１９
ａ，１９ｂは、他にもシリカガラスを用いてもよい。
又、ＳｉＯ2 層１８ａ，１８ｂ，１９ａ，１９ｂ，２０
ａ，２０ｂの熱膨張率は単結晶Ｓｉ層１３（半導体単結
晶領域）の熱膨張率に近いものであり、これらＳｉＯ2
層により単結晶Ｓｉ層１３に加わる応力が緩和される。
ａ，１９ｂは、他にもシリカガラスを用いてもよい。
又、ＳｉＯ2 層１８ａ，１８ｂ，１９ａ，１９ｂ，２０
ａ，２０ｂの熱膨張率は単結晶Ｓｉ層１３（半導体単結
晶領域）の熱膨張率に近いものであり、これらＳｉＯ2
層により単結晶Ｓｉ層１３に加わる応力が緩和される。
【００４２】図４の発光ダイオード部において、単結晶
Ｓｉ層１３にはｐ−Ｓｉ拡散層２が形成されるととも
に、そのｐ−Ｓｉ拡散層２の内部にｎ−Ｓｉ拡散層３が
形成されている。ｐ−Ｓｉ拡散層２およびｎ−Ｓｉ拡散
層３の上面にはｎ−ＧａＡｓ層４およびｐ−ＧａＡｓ層
５が順次結晶成長されている。ｐ−ＧａＡｓ層５の上面
においてｎ−Ｓｉ拡散層３の上方とはズレた位置には上
部電極６が形成されている。上部電極６はＡｕＺｎ膜よ
りなる。
Ｓｉ層１３にはｐ−Ｓｉ拡散層２が形成されるととも
に、そのｐ−Ｓｉ拡散層２の内部にｎ−Ｓｉ拡散層３が
形成されている。ｐ−Ｓｉ拡散層２およびｎ−Ｓｉ拡散
層３の上面にはｎ−ＧａＡｓ層４およびｐ−ＧａＡｓ層
５が順次結晶成長されている。ｐ−ＧａＡｓ層５の上面
においてｎ−Ｓｉ拡散層３の上方とはズレた位置には上
部電極６が形成されている。上部電極６はＡｕＺｎ膜よ
りなる。
【００４３】又、ｎ−Ｓｉ拡散層３の上面におけるｎ−
ＧａＡｓ層４の配置領域以外の領域には、電流を取り出
すためのＡｌ電極７（図２に示す）が形成されている。
一方、図５のフォトトランジスタ部において、単結晶Ｓ
ｉ層１３がｎ型になっており、その表面部における所定
領域にはｐ型ベース領域２１が形成されるとともに、そ
の内部における表面部にはｎ型エミッタ領域２２が形成
されている。又、単結晶Ｓｉ層１３の表面部における所
定領域にはｎ型拡散領域２３が形成されている。そし
て、ｎ型エミッタ領域２２、ｐ型ベース領域２１、ｎ型
単結晶Ｓｉ層１３にて、ｎ／ｐ／ｎ構造のフォトトラン
ジスタが形成されている。
ＧａＡｓ層４の配置領域以外の領域には、電流を取り出
すためのＡｌ電極７（図２に示す）が形成されている。
一方、図５のフォトトランジスタ部において、単結晶Ｓ
ｉ層１３がｎ型になっており、その表面部における所定
領域にはｐ型ベース領域２１が形成されるとともに、そ
の内部における表面部にはｎ型エミッタ領域２２が形成
されている。又、単結晶Ｓｉ層１３の表面部における所
定領域にはｎ型拡散領域２３が形成されている。そし
て、ｎ型エミッタ領域２２、ｐ型ベース領域２１、ｎ型
単結晶Ｓｉ層１３にて、ｎ／ｐ／ｎ構造のフォトトラン
ジスタが形成されている。
【００４４】ＳＯＩ基板１４の表面にはフィールド酸化
膜（ＳｉＯ2 膜）２４が形成され、この膜２４は後述す
る光導波路のクラッド層（光反射層）として必要な膜厚
となっている。又、ｐ型ベース領域２１の上面には薄い
ＳｉＯ2 膜２５が形成されている。
膜（ＳｉＯ2 膜）２４が形成され、この膜２４は後述す
る光導波路のクラッド層（光反射層）として必要な膜厚
となっている。又、ｐ型ベース領域２１の上面には薄い
ＳｉＯ2 膜２５が形成されている。
【００４５】フィールド酸化膜（ＳｉＯ2 膜）２４の
上、ＳｉＯ2 膜２５の上、およびｎ−ＧａＡｓ層４・ｐ
−ＧａＡｓ層５の積層体の周囲には窒化シリコン膜２６
が形成されている。発光ダイオード部１６ａとフォトト
ランジスタ部１７ａとの間における窒化シリコン膜２６
の上には、光導波路形成部材としての酸化チタン層２７
ａが形成され、この酸化チタン層２７ａによりフォトト
ランジスタ部１７ａが発光ダイオード部１６ａと光学的
に結合されている。同様に、発光ダイオード部１６ｂと
フォトトランジスタ部１７ｂとの間における窒化シリコ
ン膜２６の上には、光導波路形成部材としての酸化チタ
ン層２７ｂが形成され、この酸化チタン層２７ｂにより
フォトトランジスタ部１７ｂが発光ダイオード部１６ｂ
と光学的に結合されている。
上、ＳｉＯ2 膜２５の上、およびｎ−ＧａＡｓ層４・ｐ
−ＧａＡｓ層５の積層体の周囲には窒化シリコン膜２６
が形成されている。発光ダイオード部１６ａとフォトト
ランジスタ部１７ａとの間における窒化シリコン膜２６
の上には、光導波路形成部材としての酸化チタン層２７
ａが形成され、この酸化チタン層２７ａによりフォトト
ランジスタ部１７ａが発光ダイオード部１６ａと光学的
に結合されている。同様に、発光ダイオード部１６ｂと
フォトトランジスタ部１７ｂとの間における窒化シリコ
ン膜２６の上には、光導波路形成部材としての酸化チタ
ン層２７ｂが形成され、この酸化チタン層２７ｂにより
フォトトランジスタ部１７ｂが発光ダイオード部１６ｂ
と光学的に結合されている。
【００４６】ここで、光導波路形成部材としての酸化チ
タン層２７ａ，２７ｂはＧａＡｓ発光ダイオードの発光
波長における光学的な屈折率が「１」よりも大きな透明
材料である。
タン層２７ａ，２７ｂはＧａＡｓ発光ダイオードの発光
波長における光学的な屈折率が「１」よりも大きな透明
材料である。
【００４７】尚、光導波路形成部材としての酸化チタン
層（ＴｉＯ2 ）２７ａ，２７ｂは、他にも窒化シリコン
（Ｓｉ3 Ｎ4 ）や砒素ガラス（Ａｓ2 Ｓｅ3 ，Ａｓ2 Ｓ
3 ）でもよい。
層（ＴｉＯ2 ）２７ａ，２７ｂは、他にも窒化シリコン
（Ｓｉ3 Ｎ4 ）や砒素ガラス（Ａｓ2 Ｓｅ3 ，Ａｓ2 Ｓ
3 ）でもよい。
【００４８】図２，３に示すように、発光ダイオード部
１６ａにおいて、窒化シリコン膜２６の上にはＡｌ配線
２８ａが形成され、Ａｌ配線２８ａは発光ダイオード部
１６ａの上部電極６と接続されるとともにＳｉＯ2 層１
９ａの内側領域においてＳｉＯ2 層１８ａの外側領域に
延設されている。又、図２に示すように、発光ダイオー
ド部１６ｂにおいて、窒化シリコン膜２６の上にはＡｌ
配線２８ｂが形成され、Ａｌ配線２８ｂは発光ダイオー
ド部１６ｂの上部電極６と接続されるとともにＳｉＯ2
層１９ａの内側領域においてＳｉＯ2 層１８ｂの外側領
域に延設されている。さらに、図２に示すように、発光
ダイオード部１６ａおよび１６ｂにおいて、窒化シリコ
ン膜２６の上にはＡｌ配線２９が形成され、Ａｌ配線２
９は両発光ダイオード部１６ａ，１６ｂのＡｌ電極７と
一体的に形成されるとともにＳｉＯ2 層１９ａの内側領
域においてＳｉＯ2 層１８ａおよび１８ｂの外側領域に
延設されている。
１６ａにおいて、窒化シリコン膜２６の上にはＡｌ配線
２８ａが形成され、Ａｌ配線２８ａは発光ダイオード部
１６ａの上部電極６と接続されるとともにＳｉＯ2 層１
９ａの内側領域においてＳｉＯ2 層１８ａの外側領域に
延設されている。又、図２に示すように、発光ダイオー
ド部１６ｂにおいて、窒化シリコン膜２６の上にはＡｌ
配線２８ｂが形成され、Ａｌ配線２８ｂは発光ダイオー
ド部１６ｂの上部電極６と接続されるとともにＳｉＯ2
層１９ａの内側領域においてＳｉＯ2 層１８ｂの外側領
域に延設されている。さらに、図２に示すように、発光
ダイオード部１６ａおよび１６ｂにおいて、窒化シリコ
ン膜２６の上にはＡｌ配線２９が形成され、Ａｌ配線２
９は両発光ダイオード部１６ａ，１６ｂのＡｌ電極７と
一体的に形成されるとともにＳｉＯ2 層１９ａの内側領
域においてＳｉＯ2 層１８ａおよび１８ｂの外側領域に
延設されている。
【００４９】図２，３に示すように、フォトトランジス
タ部１７ａ，１７ｂにおいて、窒化シリコン膜２６の上
にはＡｌ配線３０が形成され、Ａｌ配線３０は両フォト
トランジスタ部１７ａ，１７ｂでのｎ型エミッタ領域２
２とそれぞれ接触するとともにＳｉＯ2 層１９ｂの内側
領域においてＳｉＯ2 層２０ａおよび２０ｂの外側領域
に延設されている。又、図２，３に示すように、フォト
トランジスタ部１７ａにおいて、窒化シリコン膜２６の
上にはＡｌ配線３１ａが形成され、Ａｌ配線３１ａはフ
ォトトランジスタ部１７ａのｎ型拡散領域２３と接触す
るとともにＳｉＯ2 層１９ｂの内側領域においてＳｉＯ
2 層２０ａの外側領域に延設されている。さらに、図２
に示すように、フォトトランジスタ部１７ｂにおいて、
窒化シリコン膜２６の上にはＡｌ配線３１ｂが形成さ
れ、Ａｌ配線３１ｂはフォトトランジスタ部１７ｂのｎ
型拡散領域２３と接触するとともにＳｉＯ2 層１９ｂの
内側領域においてＳｉＯ2 層２０ｂの外側領域に延設さ
れている。
タ部１７ａ，１７ｂにおいて、窒化シリコン膜２６の上
にはＡｌ配線３０が形成され、Ａｌ配線３０は両フォト
トランジスタ部１７ａ，１７ｂでのｎ型エミッタ領域２
２とそれぞれ接触するとともにＳｉＯ2 層１９ｂの内側
領域においてＳｉＯ2 層２０ａおよび２０ｂの外側領域
に延設されている。又、図２，３に示すように、フォト
トランジスタ部１７ａにおいて、窒化シリコン膜２６の
上にはＡｌ配線３１ａが形成され、Ａｌ配線３１ａはフ
ォトトランジスタ部１７ａのｎ型拡散領域２３と接触す
るとともにＳｉＯ2 層１９ｂの内側領域においてＳｉＯ
2 層２０ａの外側領域に延設されている。さらに、図２
に示すように、フォトトランジスタ部１７ｂにおいて、
窒化シリコン膜２６の上にはＡｌ配線３１ｂが形成さ
れ、Ａｌ配線３１ｂはフォトトランジスタ部１７ｂのｎ
型拡散領域２３と接触するとともにＳｉＯ2 層１９ｂの
内側領域においてＳｉＯ2 層２０ｂの外側領域に延設さ
れている。
【００５０】発光ダイオード部１６ａ，１６ｂとフォト
トランジスタ部１７ａ，１７ｂの表面はＳｉＯ2 膜３２
で覆われ、Ａｌ配線２８ａ，２８ｂ，２９，３０，３１
ａ，３１ｂの上におけるＳｉＯ2 膜３２の一部が開口し
ており、この部分がボンディングパッド部となってい
る。
トランジスタ部１７ａ，１７ｂの表面はＳｉＯ2 膜３２
で覆われ、Ａｌ配線２８ａ，２８ｂ，２９，３０，３１
ａ，３１ｂの上におけるＳｉＯ2 膜３２の一部が開口し
ており、この部分がボンディングパッド部となってい
る。
【００５１】このように構成した半導体装置の作用とし
ては、発光ダイオード部１６ａ，１７ｂにおいて上部電
極６とＡｌ電極７との間に電圧を印加すると、上部電極
６を通してダイオード内部を斜めに電流が流れ、上部電
極６の真下ではないｐｎ接合部において発光し、その光
は上方に向かいｐ−ＧａＡｓ層５を通過し酸化チタン層
２７ａ，２７ｂに入る。さらに、その光は酸化チタン層
２７ａ，２７ｂ内を伝播しフォトトランジスタ部１７
ａ，１７ｂにおけるｐ型ベース領域２１に至る。する
と、フォトトランジスタ部１７ａ，１７ｂにおけるｐ型
ベース領域２１とｎ型コレクタ領域（ｎ型単結晶Ｓｉ
層）でのｐｎ接合で発生した光電流は増幅されてコレク
タ，エミッタ電流として取り出される。
ては、発光ダイオード部１６ａ，１７ｂにおいて上部電
極６とＡｌ電極７との間に電圧を印加すると、上部電極
６を通してダイオード内部を斜めに電流が流れ、上部電
極６の真下ではないｐｎ接合部において発光し、その光
は上方に向かいｐ−ＧａＡｓ層５を通過し酸化チタン層
２７ａ，２７ｂに入る。さらに、その光は酸化チタン層
２７ａ，２７ｂ内を伝播しフォトトランジスタ部１７
ａ，１７ｂにおけるｐ型ベース領域２１に至る。する
と、フォトトランジスタ部１７ａ，１７ｂにおけるｐ型
ベース領域２１とｎ型コレクタ領域（ｎ型単結晶Ｓｉ
層）でのｐｎ接合で発生した光電流は増幅されてコレク
タ，エミッタ電流として取り出される。
【００５２】この一連の信号伝播動作は、チャンネル毎
に行われる。つまり、発光ダイオード部１６ａと酸化チ
タン層２７ａとフォトトランジスタ部１７ａとからなる
第１チャンネルと、発光ダイオード部１６ｂと酸化チタ
ン層２７ｂとフォトトランジスタ部１７ｂとからなる第
２チャンネルの２つのチャンネルが独立して信号伝播動
作を行う。この際、ＳｉＯ2 層１８ａ，１８ｂ，２０
ａ，２０ｂにて、チャンネルの相互間のクロストーク
（相互干渉）が防止される。
に行われる。つまり、発光ダイオード部１６ａと酸化チ
タン層２７ａとフォトトランジスタ部１７ａとからなる
第１チャンネルと、発光ダイオード部１６ｂと酸化チタ
ン層２７ｂとフォトトランジスタ部１７ｂとからなる第
２チャンネルの２つのチャンネルが独立して信号伝播動
作を行う。この際、ＳｉＯ2 層１８ａ，１８ｂ，２０
ａ，２０ｂにて、チャンネルの相互間のクロストーク
（相互干渉）が防止される。
【００５３】このように本実施例においても、発光ダイ
オード部１６ａ，１６ｂの上部電極６の真下からズレた
位置に下部電極（オーミック電極）８を配置することに
より、上部電極６の真下からズレた位置から発光させ、
その光が、上部電極６による減衰の影響をほとんど受け
ずに効率的に光導波路（２７ａ，２７ｂ）に伝えられ
る。
オード部１６ａ，１６ｂの上部電極６の真下からズレた
位置に下部電極（オーミック電極）８を配置することに
より、上部電極６の真下からズレた位置から発光させ、
その光が、上部電極６による減衰の影響をほとんど受け
ずに効率的に光導波路（２７ａ，２７ｂ）に伝えられ
る。
【００５４】 尚、受光素子としてはＳｉを用いたフォ
トトランジスタの他にもフォトダイオードやフォトサイ
リスタやフォトトライアックや光起電力素子でもよい。
又、図１において、ｎ−ＧａＡｓ層４とｎ−Ｓｉ拡散層
３と必ずしもオーミック接合とする必要はなく、オーミ
ック接合としなくても上部電極６の直下からズレた位置
に発光領域を形成できる。
トトランジスタの他にもフォトダイオードやフォトサイ
リスタやフォトトライアックや光起電力素子でもよい。
又、図１において、ｎ−ＧａＡｓ層４とｎ−Ｓｉ拡散層
３と必ずしもオーミック接合とする必要はなく、オーミ
ック接合としなくても上部電極６の直下からズレた位置
に発光領域を形成できる。
【００５５】
【発明の効果】請求項１に記載の発明によれば、光の取
り出し効率に優れたものとすることができる。また、空
乏層により電極の直下以外のｐｎ接合面に電流を注入さ
せやすくすることができる。
り出し効率に優れたものとすることができる。また、空
乏層により電極の直下以外のｐｎ接合面に電流を注入さ
せやすくすることができる。
【００５６】 請求項２，３に記載の発明によれば、電
流通過領域での抵抗値を極めて小さくして素子特性に優
れたものとすることができる。
流通過領域での抵抗値を極めて小さくして素子特性に優
れたものとすることができる。
【００５７】
【図１】第１実施例の半導体装置の断面図。
【図２】第２実施例の半導体装置の平面図。
【図３】図２のＡ−Ａ断面図。
【図４】発光ダイオード部の拡大断面図。
【図５】フォトトランジスタ部の拡大断面図。
１…半導体単結晶基板としてのＳｉ基板、２…第２の伝
導型領域としてのｐ−Ｓｉ拡散層、３…第１の伝導型領
域としてのｎ−Ｓｉ拡散層、４…第１の伝導型半導体と
してのｎ−ＧａＡｓ層、５…第２の伝導型半導体として
のｐ−ＧａＡｓ層、６…上部電極
導型領域としてのｐ−Ｓｉ拡散層、３…第１の伝導型領
域としてのｎ−Ｓｉ拡散層、４…第１の伝導型半導体と
してのｎ−ＧａＡｓ層、５…第２の伝導型半導体として
のｐ−ＧａＡｓ層、６…上部電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 水越 正人
愛知県刈谷市昭和町１丁目１番地 日本
電装 株式会社 内
(56)参考文献 特開 昭61−281562（ＪＰ，Ａ)
特開 平２−78280（ＪＰ，Ａ)
特開 平３−3373（ＪＰ，Ａ)
特開 平４−207079（ＪＰ，Ａ)
特開 昭62−188386（ＪＰ，Ａ)
特開 昭62−188385（ＪＰ，Ａ)
特開 平１−239969（ＪＰ，Ａ)
特開 平７−22646（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 33/00
Claims (3)
- 【請求項１】 第２の伝導型領域が形成されるととも
に、その内部に前記第２の導電型領域とは逆の導電型で
あって一部に電流経路形成領域となる第１の伝導型領域
を有する半導体単結晶基板と、 前記半導体単結晶基板上に成長され、前記半導体単結晶
基板とは異なる材料よりなり、かつ、前記半導体単結晶
基板の第１の伝導型領域と第２の伝導型領域との両方に
接する発光用活性領域となる第１の伝導型半導体と、 前記第１の伝導型半導体の上に成長され、前記第１の伝
導型半導体と同じ材料よりなる発光用活性領域となる第
２の伝導型半導体と、 前記第２の伝導型半導体の上面での前記半導体単結晶基
板の第１の伝導型領域以外の領域における上方に配置さ
れた電極とを備え、 前記第２の伝導型領域が前記第１の伝導型半導体と接
し、かつ、第２の伝導型領域の上方に前記電極を配置し
た ことを特徴とする半導体装置。 - 【請求項２】 前記半導体単結晶基板の第１の伝導型領
域と第１の伝導型半導体との接合面はオーミック特性を
有するものである請求項１に記載の半導体装置。 - 【請求項３】 第２の伝導型領域が形成されるととも
に、その内部に前記第２の導電型領域とは逆の導電型で
あって一部に電流経路形成領域となる第１の伝導型領域
を有するＳｉよりなる半導体単結晶基板と、 前記半導体単結晶基板上に成長され、前記半導体単結晶
基板とは異なる材料よりなり、かつ、前記半導体単結晶
基板の第１の伝導型領域と第２の伝導型領域の両方に接
する発光用活性領域となる第１の伝導型半導体と、 前記第１の伝導型半導体の上に成長され、前記第１の伝
導型半導体と同じ材料よりなる発光用活性領域となる第
２の伝導型半導体と、 前記第２の伝導型半導体の上面での前記半導体単結晶基
板の第１の伝導型領域以外の領域における上方に配置さ
れた電極とを備え、 前記 第１の伝導型領域のキャリア濃度は１×１０２０ｃ
ｍ−３以上であり、前記第１の伝導型半導体はＧａＡｓ
よりなり、かつ、キャリア濃度が１×１０１７ｃｍ−３
以上である半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25395094A JP3482709B2 (ja) | 1994-10-19 | 1994-10-19 | 半導体装置 |
| US08/545,224 US5610412A (en) | 1994-10-19 | 1995-10-19 | Semiconductor light emitting device with depletion layer |
| DE19539033A DE19539033B4 (de) | 1994-10-19 | 1995-10-19 | Licht emittierendes Halbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25395094A JP3482709B2 (ja) | 1994-10-19 | 1994-10-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125225A JPH08125225A (ja) | 1996-05-17 |
| JP3482709B2 true JP3482709B2 (ja) | 2004-01-06 |
Family
ID=17258235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25395094A Expired - Fee Related JP3482709B2 (ja) | 1994-10-19 | 1994-10-19 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5610412A (ja) |
| JP (1) | JP3482709B2 (ja) |
| DE (1) | DE19539033B4 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09205223A (ja) * | 1995-11-24 | 1997-08-05 | Denso Corp | 半導体装置 |
| US5936266A (en) * | 1997-07-22 | 1999-08-10 | The Board Of Trustees Of The University Of Illinois | Semiconductor devices and methods with tunnel contact hole sources |
| TW512415B (en) * | 2000-11-17 | 2002-12-01 | Emcore Corp | Laser separated die with tapered sidewalls for improved light extraction |
| JP3846367B2 (ja) * | 2002-05-30 | 2006-11-15 | セイコーエプソン株式会社 | 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器 |
| JP3874701B2 (ja) * | 2002-06-26 | 2007-01-31 | 株式会社東芝 | 半導体発光素子及び半導体発光装置 |
| JP4140332B2 (ja) * | 2002-10-02 | 2008-08-27 | 富士ゼロックス株式会社 | 発光素子および自己走査型発光素子アレイチップ |
| JP2006237467A (ja) * | 2005-02-28 | 2006-09-07 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP4476912B2 (ja) * | 2005-09-29 | 2010-06-09 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
| WO2007053686A2 (en) * | 2005-11-01 | 2007-05-10 | Massachusetts Institute Of Technology | Monolithically integrated semiconductor materials and devices |
| US8120147B1 (en) * | 2007-12-27 | 2012-02-21 | Vega Wave Systems, Inc. | Current-confined heterojunction bipolar transistor |
| JP5959839B2 (ja) * | 2011-12-09 | 2016-08-02 | キヤノン株式会社 | 発光素子 |
| US9177992B2 (en) * | 2013-01-09 | 2015-11-03 | Nthdegree Technologies Worldwide Inc. | Active LED module with LED and transistor formed on same substrate |
| US9437782B2 (en) * | 2014-06-18 | 2016-09-06 | X-Celeprint Limited | Micro assembled LED displays and lighting elements |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59129469A (ja) * | 1983-01-14 | 1984-07-25 | Toshiba Corp | 半導体発光素子 |
| JPS62143486A (ja) * | 1985-12-18 | 1987-06-26 | Toshiba Corp | 面発光型発光素子 |
| JP3114978B2 (ja) * | 1990-03-30 | 2000-12-04 | 株式会社東芝 | 半導体発光素子 |
| JPH04343484A (ja) * | 1991-05-21 | 1992-11-30 | Eastman Kodak Japan Kk | 発光ダイオードアレイ |
| JPH0590638A (ja) * | 1991-09-26 | 1993-04-09 | Sanyo Electric Co Ltd | 発光ダイオード |
| US5408105A (en) * | 1992-02-19 | 1995-04-18 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic semiconductor device with mesa |
| JP2792781B2 (ja) * | 1992-03-03 | 1998-09-03 | シャープ株式会社 | 発光ダイオード及びその製造方法 |
-
1994
- 1994-10-19 JP JP25395094A patent/JP3482709B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-19 DE DE19539033A patent/DE19539033B4/de not_active Expired - Fee Related
- 1995-10-19 US US08/545,224 patent/US5610412A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125225A (ja) | 1996-05-17 |
| US5610412A (en) | 1997-03-11 |
| DE19539033A1 (de) | 1996-04-25 |
| DE19539033B4 (de) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629534A (en) | Semiconductor device | |
| KR100244048B1 (ko) | 광반도체 장치 및 그의 제조방법 | |
| US5747860A (en) | Method and apparatus for fabricating semiconductor device with photodiode | |
| JP3482709B2 (ja) | 半導体装置 | |
| KR102258063B1 (ko) | Pin 다이오드에서 효율적인 열-싱킹 | |
| JP2014003083A (ja) | フォトダイオードアレイ | |
| JPH0335556A (ja) | ホトダイオード・電界効果トランジスタ組み合わせ体 | |
| WO2002007226A1 (fr) | Reseau de photo-dectecteurs | |
| WO2001029896A1 (fr) | Reseau d'elements recepteurs de lumiere et puce de reseau d'elements recepteurs de lumiere | |
| JP4023893B2 (ja) | 発光素子アレイ及び発光素子 | |
| JPH0258878A (ja) | 半導体受光素子アレイ | |
| US6008506A (en) | SOI optical semiconductor device | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JPH06342932A (ja) | フォトカプラ | |
| JP2948967B2 (ja) | 半導体発光素子 | |
| JPH08125224A (ja) | 半導体装置 | |
| JPH0272679A (ja) | 光導波路付き半導体受光素子 | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JP2850766B2 (ja) | 半導体装置 | |
| JPH02256287A (ja) | 半導体発光装置およびその使用方法 | |
| JP2583793B2 (ja) | 半導体基板 | |
| JP3871539B2 (ja) | 端面発光型発光ダイオードアレイ | |
| JPH04342175A (ja) | 集積化受光回路 | |
| JPH05243610A (ja) | 半導体発光素子 | |
| JPH04323879A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |