JPH04342175A - 集積化受光回路 - Google Patents
集積化受光回路Info
- Publication number
- JPH04342175A JPH04342175A JP3114432A JP11443291A JPH04342175A JP H04342175 A JPH04342175 A JP H04342175A JP 3114432 A JP3114432 A JP 3114432A JP 11443291 A JP11443291 A JP 11443291A JP H04342175 A JPH04342175 A JP H04342175A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bipolar transistor
- receiving element
- heterojunction bipolar
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000003287 optical effect Effects 0.000 claims description 16
- 238000005253 cladding Methods 0.000 claims description 10
- 230000031700 light absorption Effects 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000010276 construction Methods 0.000 abstract 5
- 239000010410 layer Substances 0.000 description 99
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 26
- 230000035945 sensitivity Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は高速な集積化受光回路に
関するものである。
関するものである。
【０００２】
【従来の技術】光ファイバ伝送の広帯域化が著しく進展
している。光ファイバ伝送システムの光中継器は、光信
号を電気信号に変換する受光素子と、電気信号を増幅・
タイミング調整・波形整形する電子回路と、電気信号を
再び光信号に変換する発光素子とから構成されている。 受光素子、発光素子および電子回路は異なる半導体チッ
プから成り、これらのチップ間はボンディングワイヤ等
で接続されている。将来、数１０ＧＨｚの周波数領域に
おいては、接続部の寄生素子（ワイヤのインダクタンス
あるいは受光素子と基板間の寄生容量等）が帯域制限要
因となる可能性がある。このため、光素子と電子素子を
同一の基板上にモノリシック化する光電子集積回路（Ｏ
ＥＩＣ）が注目されている。性能面のみならず高信頼化
、小形経済化の点からもＯＥＩＣは期待されている。 このような状況からＯＥＩＣに関する研究が盛んに行わ
れている。
している。光ファイバ伝送システムの光中継器は、光信
号を電気信号に変換する受光素子と、電気信号を増幅・
タイミング調整・波形整形する電子回路と、電気信号を
再び光信号に変換する発光素子とから構成されている。 受光素子、発光素子および電子回路は異なる半導体チッ
プから成り、これらのチップ間はボンディングワイヤ等
で接続されている。将来、数１０ＧＨｚの周波数領域に
おいては、接続部の寄生素子（ワイヤのインダクタンス
あるいは受光素子と基板間の寄生容量等）が帯域制限要
因となる可能性がある。このため、光素子と電子素子を
同一の基板上にモノリシック化する光電子集積回路（Ｏ
ＥＩＣ）が注目されている。性能面のみならず高信頼化
、小形経済化の点からもＯＥＩＣは期待されている。 このような状況からＯＥＩＣに関する研究が盛んに行わ
れている。
【０００３】集積化受光回路を構成するには、受光素子
と電子素子（バイポーラトランジスタあるいは電界効果
トランジスタ）を同一の基板上に形成する必要がある。 従来の集積化受光回路は図２に示すように、受光素子と
電子素子とが異なる層構造を有していたため、以下に述
べるような問題があった。
と電子素子（バイポーラトランジスタあるいは電界効果
トランジスタ）を同一の基板上に形成する必要がある。 従来の集積化受光回路は図２に示すように、受光素子と
電子素子とが異なる層構造を有していたため、以下に述
べるような問題があった。
【０００４】
【発明が解決しようとする課題】図２は従来構成の集積
化受光回路の断面図である。半絶縁性ＩｎＰ基板２１上
に順次、ｎ＋ＩｎＰ層２２、ｎ−ＩｎＧａＡｓ層２３、
ｐ＋ＩｎＰ層２４、ｎ＋ＩｎＧａＡｓ層２５、ｎ−Ｉｎ
ＧａＡｓ層２６、ｐ＋ＩｎＧａＡｓ層２７、ｎ＋ＩｎＰ
層２８をエピタキシャル成長し、ｎ＋ＩｎＰ層２２、ｎ
−ＩｎＧａＡｓ層２３、ｐ＋ＩｎＰ層２４により受光素
子２９を構成し、ｎ＋ＩｎＧａＡｓ層２５、ｎ−ＩｎＧ
ａＡｓ層２６、ｐ＋ＩｎＧａＡｓ層２７、ｎ＋ＩｎＰ層
２８によりヘテロ接合バイポーラトランジスタ３０を構
成する。１．３μｍあるいは１．５μｍ帯の光３１はｎ
−ＩｎＧａＡｓ層２３で吸収され電子・正孔対が発生す
る。ｎ＋ＩｎＰ層２２上の電極３２とｐ＋ＩｎＰ層２４
上の電極３３との間にｐｎ接合が逆バイアスとなるよう
に電圧を印加すると光電流が流れる。光パワーに対する
光電流の割合、すなわち受光感度を大きくするためには
光の吸収長を長くとる必要があり、したがってｎ−Ｉｎ
ＧａＡｓ層２３を厚くする必要がある。一方、ヘテロ接
合バイポーラトランジスタ３０は、ｎ＋ＩｎＰ層２８を
ｎ形エミッタ領域とし、ｐ＋ＩｎＧａＡｓ層２７をｐ形
ベース領域とし、ｎ＋ＩｎＧａＡｓ層２５およびｎ−Ｉ
ｎＧａＡｓ層２６をｎ形コレクタ領域として、ｎ＋Ｉｎ
Ｐ層２８上にエミッタ電極３４を、ｐ＋ＩｎＧａＡｓ層
２７上にベース電極３５を、ｎ＋ＩｎＧａＡｓ層２５上
にコレクタ電極３６を配置することにより動作する。ヘ
テロ接合バイポーラトランジスタ３０の電流遮断周波数
を高くするためには電子のベースおよびコレクタ走行時
間を短縮する必要があり、したがって、ｎ−ＩｎＧａＡ
ｓ層２６およびｐ＋ＩｎＧａＡｓ層２７を薄くする必要
がある。以上の説明からも明らかなように、受光素子と
ヘテロ接合バイポーラトランジスタ３０をともに高性能
化するためには両者を異なったエピタキシャル層構造で
構成する必要がある。このような構成においては、素子
部分のメサの高さが高くなり、各電極に接続するための
配線は段切れのため微細化することができないという問
題がある。さらに、この問題は寄生容量の増大、したが
って電流遮断周波数に対する制限をもたらす。また、受
光素子２９およびヘテロ接合バイポーラトランジスタ３
０を同時に形成できないため製造工程数が多いという問
題がある。一方、段差部にポリイミド等の絶縁体を埋め
込む方法も提案されているが、製造工程数をさらに増加
させることとなる。本発明の目的は、以上のような問題
を解決し、高速な集積化受光回路を少ない製造工程数で
提供することにある。
化受光回路の断面図である。半絶縁性ＩｎＰ基板２１上
に順次、ｎ＋ＩｎＰ層２２、ｎ−ＩｎＧａＡｓ層２３、
ｐ＋ＩｎＰ層２４、ｎ＋ＩｎＧａＡｓ層２５、ｎ−Ｉｎ
ＧａＡｓ層２６、ｐ＋ＩｎＧａＡｓ層２７、ｎ＋ＩｎＰ
層２８をエピタキシャル成長し、ｎ＋ＩｎＰ層２２、ｎ
−ＩｎＧａＡｓ層２３、ｐ＋ＩｎＰ層２４により受光素
子２９を構成し、ｎ＋ＩｎＧａＡｓ層２５、ｎ−ＩｎＧ
ａＡｓ層２６、ｐ＋ＩｎＧａＡｓ層２７、ｎ＋ＩｎＰ層
２８によりヘテロ接合バイポーラトランジスタ３０を構
成する。１．３μｍあるいは１．５μｍ帯の光３１はｎ
−ＩｎＧａＡｓ層２３で吸収され電子・正孔対が発生す
る。ｎ＋ＩｎＰ層２２上の電極３２とｐ＋ＩｎＰ層２４
上の電極３３との間にｐｎ接合が逆バイアスとなるよう
に電圧を印加すると光電流が流れる。光パワーに対する
光電流の割合、すなわち受光感度を大きくするためには
光の吸収長を長くとる必要があり、したがってｎ−Ｉｎ
ＧａＡｓ層２３を厚くする必要がある。一方、ヘテロ接
合バイポーラトランジスタ３０は、ｎ＋ＩｎＰ層２８を
ｎ形エミッタ領域とし、ｐ＋ＩｎＧａＡｓ層２７をｐ形
ベース領域とし、ｎ＋ＩｎＧａＡｓ層２５およびｎ−Ｉ
ｎＧａＡｓ層２６をｎ形コレクタ領域として、ｎ＋Ｉｎ
Ｐ層２８上にエミッタ電極３４を、ｐ＋ＩｎＧａＡｓ層
２７上にベース電極３５を、ｎ＋ＩｎＧａＡｓ層２５上
にコレクタ電極３６を配置することにより動作する。ヘ
テロ接合バイポーラトランジスタ３０の電流遮断周波数
を高くするためには電子のベースおよびコレクタ走行時
間を短縮する必要があり、したがって、ｎ−ＩｎＧａＡ
ｓ層２６およびｐ＋ＩｎＧａＡｓ層２７を薄くする必要
がある。以上の説明からも明らかなように、受光素子と
ヘテロ接合バイポーラトランジスタ３０をともに高性能
化するためには両者を異なったエピタキシャル層構造で
構成する必要がある。このような構成においては、素子
部分のメサの高さが高くなり、各電極に接続するための
配線は段切れのため微細化することができないという問
題がある。さらに、この問題は寄生容量の増大、したが
って電流遮断周波数に対する制限をもたらす。また、受
光素子２９およびヘテロ接合バイポーラトランジスタ３
０を同時に形成できないため製造工程数が多いという問
題がある。一方、段差部にポリイミド等の絶縁体を埋め
込む方法も提案されているが、製造工程数をさらに増加
させることとなる。本発明の目的は、以上のような問題
を解決し、高速な集積化受光回路を少ない製造工程数で
提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めの本発明は、同一基板上に受光素子とヘテロ接合バイ
ポーラトランジスタとを有する集積化受光回路において
、該受光素子と該ヘテロ接合バイポーラトランジスタは
同一のエピタキシャル構造から成り、該受光素子は光吸
収層に光導波構造層を、該ヘテロ接合バイポーラトラン
ジスタは同一構造層を電子走行層にそれぞれ有する構成
とし、さらに光を上記導波構造層に沿って伝播するよう
導入する手段を上記受光素子が有することとするもので
ある。ここで、光導波構造を有するエピタキシャル構造
は、基板上に、第１の導電形半導体でその上に第１の電
極を有するクラッド該当層と、その上位に第１の導電形
半導体で隣接層より屈折率の大きいコア該当層と、また
その上位に第２の導電形半導体でその上に第２の電極を
有するクラッド該当層と、および最上位に第１の導電形
半導体のクラッド該当層の形成を有するようにし、受光
素子は、上記第１と第２の電極間の構造により形成し、
ヘテロ接合バイポーラトランジスタは、上記第１と第２
の電極と、および上記最上位の第１の導電形半導体のク
ラッド該当層の上にさらに設けた第３の電極との間の構
造により形成するようにすればよい。この場合に、第１
と第２の導電形半導体は複合形半導体であり、該第２の
導電形半導体は、隣接の下位層の第１の導電形半導体と
の界面から上位層の第１の導電形半導体との界面に向か
ってバンドギャップエネルギと屈折率とが連続的に変化
するようにその構成組成を連続的に変化させるようにす
れば、集積化受光回路を一層高速化する上で好ましい。
めの本発明は、同一基板上に受光素子とヘテロ接合バイ
ポーラトランジスタとを有する集積化受光回路において
、該受光素子と該ヘテロ接合バイポーラトランジスタは
同一のエピタキシャル構造から成り、該受光素子は光吸
収層に光導波構造層を、該ヘテロ接合バイポーラトラン
ジスタは同一構造層を電子走行層にそれぞれ有する構成
とし、さらに光を上記導波構造層に沿って伝播するよう
導入する手段を上記受光素子が有することとするもので
ある。ここで、光導波構造を有するエピタキシャル構造
は、基板上に、第１の導電形半導体でその上に第１の電
極を有するクラッド該当層と、その上位に第１の導電形
半導体で隣接層より屈折率の大きいコア該当層と、また
その上位に第２の導電形半導体でその上に第２の電極を
有するクラッド該当層と、および最上位に第１の導電形
半導体のクラッド該当層の形成を有するようにし、受光
素子は、上記第１と第２の電極間の構造により形成し、
ヘテロ接合バイポーラトランジスタは、上記第１と第２
の電極と、および上記最上位の第１の導電形半導体のク
ラッド該当層の上にさらに設けた第３の電極との間の構
造により形成するようにすればよい。この場合に、第１
と第２の導電形半導体は複合形半導体であり、該第２の
導電形半導体は、隣接の下位層の第１の導電形半導体と
の界面から上位層の第１の導電形半導体との界面に向か
ってバンドギャップエネルギと屈折率とが連続的に変化
するようにその構成組成を連続的に変化させるようにす
れば、集積化受光回路を一層高速化する上で好ましい。
【０００６】
【作用】受光素子の光吸収層を光導波構造層とし、該光
導波構造層に沿って光を伝播させることは、すなわち、
受光素子のエピタキシャル構造の中で、隣接層より屈折
率を大きくした第１の導電形のコア該当層に沿って光を
伝播させることであり、これにより光は層間界面に平行
な方向に伝播するなかで吸収され、その結果、コア該当
層を薄くしても光の吸収長を実効的に長くとることが可
能になる。したがって受光感度を低下させることなく光
吸収層を薄くできるようになり、このことが受光素子と
ヘテロ接合バイポーラトランジスタとを同一のエピタキ
シャル構造から成るようにした場合の該ヘテロ接合バイ
ポーラトランジスタの電子走行層を薄くすることとなる
。すなわち本発明は、受光素子とヘテロ接合バイポーラ
トランジスタを同一のエピタキシャル構造から成る、高
速な集積化受光回路の実現を可能にするものである。 その上に本発明において、第２の導電形半導体は、隣接
の下位層の第１の導電形半導体との界面から上位層の第
１の導電形半導体との界面に向かってその構成組成を連
続的に変化させ、これにより該半導体層内のバンドギャ
ップエネルギを連続的に変化するようにしており、この
ことは既に知られているように、該層内の電子の走行に
対して電界効果により高速化をもたらすこととなる。す
なわちヘテロ接合バイポーラトランジスタの一層の高速
化を招くものである。受光素子とヘテロ接合バイポーラ
トランジスタを同一のエピタキシャル構造から成る構成
を可能にしたことが、配線の微細化による集積回路の高
速化や、製造工程数の縮減をもたらし得ることはいうま
でもない。
導波構造層に沿って光を伝播させることは、すなわち、
受光素子のエピタキシャル構造の中で、隣接層より屈折
率を大きくした第１の導電形のコア該当層に沿って光を
伝播させることであり、これにより光は層間界面に平行
な方向に伝播するなかで吸収され、その結果、コア該当
層を薄くしても光の吸収長を実効的に長くとることが可
能になる。したがって受光感度を低下させることなく光
吸収層を薄くできるようになり、このことが受光素子と
ヘテロ接合バイポーラトランジスタとを同一のエピタキ
シャル構造から成るようにした場合の該ヘテロ接合バイ
ポーラトランジスタの電子走行層を薄くすることとなる
。すなわち本発明は、受光素子とヘテロ接合バイポーラ
トランジスタを同一のエピタキシャル構造から成る、高
速な集積化受光回路の実現を可能にするものである。 その上に本発明において、第２の導電形半導体は、隣接
の下位層の第１の導電形半導体との界面から上位層の第
１の導電形半導体との界面に向かってその構成組成を連
続的に変化させ、これにより該半導体層内のバンドギャ
ップエネルギを連続的に変化するようにしており、この
ことは既に知られているように、該層内の電子の走行に
対して電界効果により高速化をもたらすこととなる。す
なわちヘテロ接合バイポーラトランジスタの一層の高速
化を招くものである。受光素子とヘテロ接合バイポーラ
トランジスタを同一のエピタキシャル構造から成る構成
を可能にしたことが、配線の微細化による集積回路の高
速化や、製造工程数の縮減をもたらし得ることはいうま
でもない。
【０００７】
【実施例】図１は本発明の実施例を示す説明図である。
１は半絶縁性ＩｎＰ基板、２はｎ＋ＩｎＰ層、３はｎ−
ＩｎＧａＡｓ層、４はｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１
−ｙ層、５はｎ＋ＩｎＰ層、６はエミッタ電極、７はベ
ース電極、８はコレクタ電極、９はヘテロ接合バイポー
ラトランジスタ、１０は電極、１１は電極、１２は受光
素子、１３は素子分離領域、１５は光導入手段である。 半絶縁性ＩｎＰ基板１上にｎ＋ＩｎＰ層２、ｎ−ＩｎＧ
ａＡｓ層３、ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ層４
、ｎ＋ＩｎＰ層５がエピタキシャル成長されている。ｎ
−ＩｎＧａＡｓ層３の組成はＩｎＰに格子整合させるた
め、Ｉｎ：Ｇａ＝０．５３：０．４７とする。ｐ＋Ｇａ
ｘＩｎ１−ｘＡｓｙＰ１−ｙ層４の組成はＩｎＰとの格
子整合条件ｙ＝２．２ｘを満たし、かつ、ｎ−ＩｎＧａ
Ａｓ層３との界面からｎ＋ＩｎＰ層５との界面に向かっ
てバンドギャップエネルギと屈折率が連続的に変化する
ようにｙの値が１．０から０．０に連続的に変化するよ
うになっている。ｎ＋ＩｎＰ層５上にエミッタ電極６を
、ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ層４上にベース
電極７を、ｎ＋ＩｎＰ層２上にコレクタ電極８を配置す
ることにより、ｎ＋ＩｎＰ層５をエミッタ領域、ｐ＋Ｇ
ａｘＩｎ１−ｘＡｓｙＰ１−ｙ層４をベース領域、ｎ＋
ＩｎＰ層２およびｎ−ＩｎＧａＡｓ層３をコレクタ領域
とするｎ−ｐ−ｎ形ヘテロ接合バイポーラトランジスタ
９を構成することができる。ベース領域に傾斜バンドギ
ャップ構造を採ることにより電子のベース走行時間を短
縮でき、電流利得を増大させることができることは石橋
（参考文献：榊裕之編「超格子ヘテロ構造デバイス」工
業調査会）により指摘されている。一方、ヘテロ接合バ
イポーラトランジスタ９と異なる領域に、ｎ＋ＩｎＰ層
２上に電極１０を、ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−
ｙ層４上に電極１１を配置することにより、ｐ＋−ｎ−
−ｎ＋形受光素子１２を構成することができる。ＩｎＧ
ａＡｓのバンドギャップエネルギより大きい光子エネル
ギを持つ光（例えば長距離光伝送で使用される１．３μ
ｍあるいは１．５μｍ帯の光）は、光導入手段１５によ
り、例えば図１に示す場合のようにチップ端面から先球
ファイバにより、あるいは、チップ表面上に形成された
グレーティングカップラーにより（この場合は図示され
てない）ｎ−ＩｎＧａＡｓ層３に導入され、各層間界面
に水平な方向に伝播される。ＩｎＧａＡｓの屈折率はＧ
ａｘＩｎ１−ｘＡｓｙＰ１−ｙおよびＩｎＰの屈折率よ
り大きいため、ｎ−ＩｎＧａＡｓ層３をコア層としてｎ
＋ＩｎＰ層２、ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ層
４およびｎ＋ＩｎＰ層５をクラッド層とする光導波構造
が形成されている。入射された光は光導波構造を伝播す
るとともにｎ−ＩｎＧａＡｓ層３で吸収され、電子・正
孔対を発生するため、電極１０および電極１１間に光電
流が流れる。光導波構造の実効的な吸収係数α′は次式
で与えられる。 α′＝αΓ ここで、αはバルクのＩｎＧａＡｓの吸収係数、Γは光
導波構造の光閉じ込め係数である。ｎ−ＩｎＧａＡｓ層
３を薄く（例えば０．２μｍ程度）してもΓを０．１以
上にすることは容易である。いま、Γを０．１としても
１０μｍだけ導波させれば、受光感度は従来構成におい
て光吸収層を１μｍとした場合と同一となる。つまり、
受光感度を低下させることなく光吸収層を薄くでき、高
速化のためコレクタ領域を薄くするというヘテロ接合バ
イポーラトランジスタの要求を満たすことが可能となる
。なお、各素子間は素子分離領域１３により電気的に絶
縁されている。これは適切なイオンをこの領域に注入す
ることにより達成できる。以上、ＩｎＰ系の材料につい
て説明したが、本発明の原理に基づいて各エピタキシャ
ル層を他の材料で構成することが可能である。
ＩｎＧａＡｓ層、４はｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１
−ｙ層、５はｎ＋ＩｎＰ層、６はエミッタ電極、７はベ
ース電極、８はコレクタ電極、９はヘテロ接合バイポー
ラトランジスタ、１０は電極、１１は電極、１２は受光
素子、１３は素子分離領域、１５は光導入手段である。 半絶縁性ＩｎＰ基板１上にｎ＋ＩｎＰ層２、ｎ−ＩｎＧ
ａＡｓ層３、ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ層４
、ｎ＋ＩｎＰ層５がエピタキシャル成長されている。ｎ
−ＩｎＧａＡｓ層３の組成はＩｎＰに格子整合させるた
め、Ｉｎ：Ｇａ＝０．５３：０．４７とする。ｐ＋Ｇａ
ｘＩｎ１−ｘＡｓｙＰ１−ｙ層４の組成はＩｎＰとの格
子整合条件ｙ＝２．２ｘを満たし、かつ、ｎ−ＩｎＧａ
Ａｓ層３との界面からｎ＋ＩｎＰ層５との界面に向かっ
てバンドギャップエネルギと屈折率が連続的に変化する
ようにｙの値が１．０から０．０に連続的に変化するよ
うになっている。ｎ＋ＩｎＰ層５上にエミッタ電極６を
、ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ層４上にベース
電極７を、ｎ＋ＩｎＰ層２上にコレクタ電極８を配置す
ることにより、ｎ＋ＩｎＰ層５をエミッタ領域、ｐ＋Ｇ
ａｘＩｎ１−ｘＡｓｙＰ１−ｙ層４をベース領域、ｎ＋
ＩｎＰ層２およびｎ−ＩｎＧａＡｓ層３をコレクタ領域
とするｎ−ｐ−ｎ形ヘテロ接合バイポーラトランジスタ
９を構成することができる。ベース領域に傾斜バンドギ
ャップ構造を採ることにより電子のベース走行時間を短
縮でき、電流利得を増大させることができることは石橋
（参考文献：榊裕之編「超格子ヘテロ構造デバイス」工
業調査会）により指摘されている。一方、ヘテロ接合バ
イポーラトランジスタ９と異なる領域に、ｎ＋ＩｎＰ層
２上に電極１０を、ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−
ｙ層４上に電極１１を配置することにより、ｐ＋−ｎ−
−ｎ＋形受光素子１２を構成することができる。ＩｎＧ
ａＡｓのバンドギャップエネルギより大きい光子エネル
ギを持つ光（例えば長距離光伝送で使用される１．３μ
ｍあるいは１．５μｍ帯の光）は、光導入手段１５によ
り、例えば図１に示す場合のようにチップ端面から先球
ファイバにより、あるいは、チップ表面上に形成された
グレーティングカップラーにより（この場合は図示され
てない）ｎ−ＩｎＧａＡｓ層３に導入され、各層間界面
に水平な方向に伝播される。ＩｎＧａＡｓの屈折率はＧ
ａｘＩｎ１−ｘＡｓｙＰ１−ｙおよびＩｎＰの屈折率よ
り大きいため、ｎ−ＩｎＧａＡｓ層３をコア層としてｎ
＋ＩｎＰ層２、ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ層
４およびｎ＋ＩｎＰ層５をクラッド層とする光導波構造
が形成されている。入射された光は光導波構造を伝播す
るとともにｎ−ＩｎＧａＡｓ層３で吸収され、電子・正
孔対を発生するため、電極１０および電極１１間に光電
流が流れる。光導波構造の実効的な吸収係数α′は次式
で与えられる。 α′＝αΓ ここで、αはバルクのＩｎＧａＡｓの吸収係数、Γは光
導波構造の光閉じ込め係数である。ｎ−ＩｎＧａＡｓ層
３を薄く（例えば０．２μｍ程度）してもΓを０．１以
上にすることは容易である。いま、Γを０．１としても
１０μｍだけ導波させれば、受光感度は従来構成におい
て光吸収層を１μｍとした場合と同一となる。つまり、
受光感度を低下させることなく光吸収層を薄くでき、高
速化のためコレクタ領域を薄くするというヘテロ接合バ
イポーラトランジスタの要求を満たすことが可能となる
。なお、各素子間は素子分離領域１３により電気的に絶
縁されている。これは適切なイオンをこの領域に注入す
ることにより達成できる。以上、ＩｎＰ系の材料につい
て説明したが、本発明の原理に基づいて各エピタキシャ
ル層を他の材料で構成することが可能である。
【０００８】
【発明の効果】以上の実施例からも明らかなように、本
発明により性能を低下させることなく、受光素子とヘテ
ロ接合バイポーラトランジスタを同一の層構成で実現で
きるため、素子と素子分離領域との段差が小さくなり、
配線の微細化が可能となる。したがって、微細化による
素子の高速化を可能とする。また、受光素子とヘテロ接
合バイポーラトランジスタを同時に形成できるため、従
来の集積化受光素子と比較して工程数を低減でき低コス
ト化を達成できる。
発明により性能を低下させることなく、受光素子とヘテ
ロ接合バイポーラトランジスタを同一の層構成で実現で
きるため、素子と素子分離領域との段差が小さくなり、
配線の微細化が可能となる。したがって、微細化による
素子の高速化を可能とする。また、受光素子とヘテロ接
合バイポーラトランジスタを同時に形成できるため、従
来の集積化受光素子と比較して工程数を低減でき低コス
ト化を達成できる。
【図１】本発明の実施例を示す説明図。
【図２】従来の集積化受光回路の構成を示す説明図。
１ 半絶縁性ＩｎＰ基板 ２
１ 半絶縁性ＩｎＰ基板 ２ ｎ＋ＩｎＰ層
２２ ｎ＋ＩｎＰ層 ３ ｎ−ＩｎＧａＡｓ層
２３ ｎ−ＩｎＧａＡｓ層 ４ ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ層 ２
４ ｐ＋ＩｎＰ層 ５ ｎ＋ＩｎＰ層
２５ ｎ＋ＩｎＧａＡｓ層 ６ エミッタ電極
２６ ｎ−ＩｎＧａＡｓ層 ７ ベース電極
２７ ｐ＋ＩｎＧａＡｓ層 ８ コレクタ電極
２８ ｎ＋ＩｎＰ層 ９ ヘテロ接合
２９ 受光素子バイポーラトランジスタ
３０ ヘテロ接合１０ 電極
バイポーラトランジスタ １１ 電極
３１ 光１２ 受光素子
３２
電極１３ 素子分離領域
３３ 電極１５ 光導入手段
３４ エミ
ッタ電極 ３５ ベース電極 ３６ コレクタ電極
１ 半絶縁性ＩｎＰ基板 ２ ｎ＋ＩｎＰ層
２２ ｎ＋ＩｎＰ層 ３ ｎ−ＩｎＧａＡｓ層
２３ ｎ−ＩｎＧａＡｓ層 ４ ｐ＋ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ層 ２
４ ｐ＋ＩｎＰ層 ５ ｎ＋ＩｎＰ層
２５ ｎ＋ＩｎＧａＡｓ層 ６ エミッタ電極
２６ ｎ−ＩｎＧａＡｓ層 ７ ベース電極
２７ ｐ＋ＩｎＧａＡｓ層 ８ コレクタ電極
２８ ｎ＋ＩｎＰ層 ９ ヘテロ接合
２９ 受光素子バイポーラトランジスタ
３０ ヘテロ接合１０ 電極
バイポーラトランジスタ １１ 電極
３１ 光１２ 受光素子
３２
電極１３ 素子分離領域
３３ 電極１５ 光導入手段
３４ エミ
ッタ電極 ３５ ベース電極 ３６ コレクタ電極
Claims (3)
- 【請求項１】同一基板上に受光素子とヘテロ接合バイポ
ーラトランジスタとを有する集積化受光回路において、
該受光素子と該ヘテロ接合バイポーラトランジスタは同
一のエピタキシャル構造から成り、該受光素子は光吸収
層に光導波構造層を、該ヘテロ接合バイポーラトランジ
スタは同一構造層を電子走行層にそれぞれ有し、さらに
光を上記導波構造層に沿って伝播するよう導入する手段
を上記受光素子が有することを特徴とする集積化受光回
路。 - 【請求項２】請求項１記載の集積化受光回路において、
光導波構造を有するエピタキシャル構造は、基板上に、
第１の導電形半導体でその上に第１の電極を有するクラ
ッド該当層と、その上位に第１の導電形半導体で隣接層
より屈折率の大きいコア該当層と、またその上位に第２
の導電形半導体でその上に第２の電極を有するクラッド
該当層と、および最上位に第１の導電形半導体のクラッ
ド該当層の形成を有し、 受光素子は、上記第１と第
２の電極間の構造により形成するものであり、ヘテロ接
合バイポーラトランジスタは、上記第１と第２の電極と
、および上記最上位の第１の導電形半導体のクラッド該
当層の上にさらに設けた第３の電極との間の構造により
形成するものであることを特徴とする集積化受光回路。 - 【請求項３】請求項２記載の集積化受光回路において、
第１と第２の導電形半導体は複合形半導体であり、該第
２の導電形半導体は、隣接の下位層の第１の導電形半導
体との界面から上位層の第１の導電形半導体との界面に
向かってバンドギャップエネルギと屈折率とが連続的に
変化するようにその構成組成を連続的に変化させるもの
であることを特徴とする集積化受光回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114432A JPH04342175A (ja) | 1991-05-20 | 1991-05-20 | 集積化受光回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114432A JPH04342175A (ja) | 1991-05-20 | 1991-05-20 | 集積化受光回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04342175A true JPH04342175A (ja) | 1992-11-27 |
Family
ID=14637573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3114432A Pending JPH04342175A (ja) | 1991-05-20 | 1991-05-20 | 集積化受光回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04342175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084428A (ko) * | 2001-05-02 | 2002-11-09 | 송정근 | 이종접합 광트랜지스터와 이종접합 쌍극자 트랜지스터로구성된 광전소자 및 그 제조방법 |
-
1991
- 1991-05-20 JP JP3114432A patent/JPH04342175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084428A (ko) * | 2001-05-02 | 2002-11-09 | 송정근 | 이종접합 광트랜지스터와 이종접합 쌍극자 트랜지스터로구성된 광전소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7453132B1 (en) | Waveguide photodetector with integrated electronics | |
| JP3826129B2 (ja) | アバランシェ光検出器 | |
| US5621227A (en) | Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy | |
| US7471855B2 (en) | Monlithically coupled waveguide and phototransistor | |
| WO2011083657A1 (ja) | アバランシェフォトダイオード及びそれを用いた受信機 | |
| US10374107B2 (en) | Optical waveguide integrated light receiving element and method of manufacturing the same | |
| JP2003008054A (ja) | シリコン系発光受光素子およびその製造方法およびシリコン系光電気集積回路およびシリコン系光電気集積回路システム | |
| JP3482709B2 (ja) | 半導体装置 | |
| JP2874570B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04342175A (ja) | 集積化受光回路 | |
| JP3030394B2 (ja) | 半導体受光素子 | |
| JPH02199877A (ja) | 光受信器及び光電子集積回路 | |
| US20230253516A1 (en) | Photodetector | |
| US11307480B2 (en) | Optical semiconductor device | |
| JP3138199B2 (ja) | 半導体導波路型受光素子およびその製造方法 | |
| JPH0272679A (ja) | 光導波路付き半導体受光素子 | |
| JP4284781B2 (ja) | Ｍｓｍ型フォトダイオード | |
| JPH01196182A (ja) | フォトダイオード | |
| JP2004158763A (ja) | 半導体受光素子 | |
| JP3141368B2 (ja) | 受光素子および光電子集積回路 | |
| JPH0555619A (ja) | 半導体受光装置 | |
| JP2023178009A (ja) | 半導体受光素子 | |
| JPS6129180A (ja) | 半導体受光素子 | |
| JP2010225893A (ja) | 半導体受光素子とその製造方法、光配線、光無線変換モジュール | |
| JP2995359B2 (ja) | 半導体光検出器およびその製造方法 |