JP2874570B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2874570B2 JP2874570B2 JP6307319A JP30731994A JP2874570B2 JP 2874570 B2 JP2874570 B2 JP 2874570B2 JP 6307319 A JP6307319 A JP 6307319A JP 30731994 A JP30731994 A JP 30731994A JP 2874570 B2 JP2874570 B2 JP 2874570B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- germanium
- mixed crystal
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にシリコン基板に選択的にＳｉ／Ｇｅ
Ｓｉ超格子構造を有する光受信装置に関する。
造方法に関し、特にシリコン基板に選択的にＳｉ／Ｇｅ
Ｓｉ超格子構造を有する光受信装置に関する。
【０００２】
【従来の技術】第１の従来例の光受信器は、図１１に示
すようにＰ+ シリコン基板１８上に約３０オングストロ
ームのＧｅ0.6 Ｓｉ0.4 と約２９０オングストロームの
Ｓｉとが交互に重なったいわゆる超格子構造をＭＢＥ
（分子線エピタキシー）法により合わせて６０００オン
グストローム厚になるように成長し、Ｓｉ／Ｇｅx Ｓｉ
1-x 超格子層７を形成し、次いでＰ型のシリコン層６を
ＭＢＥ法により形成し、Ｐ型シリコン層６上にＮ+ 型の
シリコン層１９を形成し、図のようにメサ型にエッチン
グ形成し、シリコン酸化膜９をＣＶＤ法により堆積し、
選択的に開孔を設けた後、基板裏面および表面にアルミ
電極１１を形成していた（ＩＥＥＥ ＥＬＥＣＴＲＯＮ
ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ ＶＯＬ．ＥＤＬ−
７，ＮＯ．５，１９８６，ｐｐ３３０−３３２）。
すようにＰ+ シリコン基板１８上に約３０オングストロ
ームのＧｅ0.6 Ｓｉ0.4 と約２９０オングストロームの
Ｓｉとが交互に重なったいわゆる超格子構造をＭＢＥ
（分子線エピタキシー）法により合わせて６０００オン
グストローム厚になるように成長し、Ｓｉ／Ｇｅx Ｓｉ
1-x 超格子層７を形成し、次いでＰ型のシリコン層６を
ＭＢＥ法により形成し、Ｐ型シリコン層６上にＮ+ 型の
シリコン層１９を形成し、図のようにメサ型にエッチン
グ形成し、シリコン酸化膜９をＣＶＤ法により堆積し、
選択的に開孔を設けた後、基板裏面および表面にアルミ
電極１１を形成していた（ＩＥＥＥ ＥＬＥＣＴＲＯＮ
ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ ＶＯＬ．ＥＤＬ−
７，ＮＯ．５，１９８６，ｐｐ３３０−３３２）。
【０００３】次に、特開平３−５３５６７号公報に示さ
れている第２の従来例として、超格子素子の製造方法つ
いて工程順に説明する。図１２（ａ）において、ＧａＡ
ｓ基板２０上に、ＭＢＥ法によりＡｌx Ｇａ1-x Ａｓか
らなるクラッド層２１を２μｍ、ＧａＡｓ８０オングス
トローム，Ａｌx Ｇａ1-x Ａｓ８０オングストロームの
４周期から成る超格子層２２を６４０オングストロー
ム、Ａｌx Ｇａ1-x Ａｓからなる上部クラッド層２３を
１μｍ順次積層させる。次に、図１２（ｂ）に示すよう
に、フォトリソグラフィ技術およびＲＩＥ技術を用いて
幅２μｍ，高さ１２μｍのリッジ構造を形成し、その後
プラズマＣＶＤ法等の方法によりシリコン酸化膜２４を
リッジ表面に堆積させる。
れている第２の従来例として、超格子素子の製造方法つ
いて工程順に説明する。図１２（ａ）において、ＧａＡ
ｓ基板２０上に、ＭＢＥ法によりＡｌx Ｇａ1-x Ａｓか
らなるクラッド層２１を２μｍ、ＧａＡｓ８０オングス
トローム，Ａｌx Ｇａ1-x Ａｓ８０オングストロームの
４周期から成る超格子層２２を６４０オングストロー
ム、Ａｌx Ｇａ1-x Ａｓからなる上部クラッド層２３を
１μｍ順次積層させる。次に、図１２（ｂ）に示すよう
に、フォトリソグラフィ技術およびＲＩＥ技術を用いて
幅２μｍ，高さ１２μｍのリッジ構造を形成し、その後
プラズマＣＶＤ法等の方法によりシリコン酸化膜２４を
リッジ表面に堆積させる。
【０００４】次に、図１２（ｃ）に示すように、シリコ
ン酸化膜２４を堆積させた表面と別のＧａＡｓウェハを
重ねた状態で、水素雰囲気中で熱処理を行い、超格子部
分のシリコン酸化膜２４に接している側から横方向に部
分的混晶化が進み、リッジ構造の中心付近にのみ超格子
構造が残るようにする。
ン酸化膜２４を堆積させた表面と別のＧａＡｓウェハを
重ねた状態で、水素雰囲気中で熱処理を行い、超格子部
分のシリコン酸化膜２４に接している側から横方向に部
分的混晶化が進み、リッジ構造の中心付近にのみ超格子
構造が残るようにする。
【０００５】この従来例ではリッジ構造とし、さらにシ
リコン酸化膜により側面を保護しているが、さらに加工
表面のダメージの影響を除去するために側壁を混晶層２
５としている。
リコン酸化膜により側面を保護しているが、さらに加工
表面のダメージの影響を除去するために側壁を混晶層２
５としている。
【０００６】次に、Ｇｅ1-x Ｓｉx 混晶層を用いた光受
光素子とデバイスを組み合わせた例としては特開昭６３
−１２２２８５号公報に記載のものがある。第３の従来
例として、図１３にＭＯＳ型イメージセンサの断面図を
示す。Ｓｉ基板１上にＭＢＥ法などにより、ＳｉからＧ
ｅ0.85Ｓｉ0.15まで混晶比を徐々に変化させたバッファ
ー層２６を形成し、さらにＭＢＥ法によりＮ型のＧｅ
0.85Ｓｉ0.15層２７を形成し、Ｐ+ ドレイン領域２９お
よびＰ+ ソース領域３０を形成し、シリコン酸化膜２
８，ドレイン電極３１，ゲート電極３２を形成し、光受
光素子とＭＯＳ型イメージセンサをＳｉ基板上に同時に
形成している。
光素子とデバイスを組み合わせた例としては特開昭６３
−１２２２８５号公報に記載のものがある。第３の従来
例として、図１３にＭＯＳ型イメージセンサの断面図を
示す。Ｓｉ基板１上にＭＢＥ法などにより、ＳｉからＧ
ｅ0.85Ｓｉ0.15まで混晶比を徐々に変化させたバッファ
ー層２６を形成し、さらにＭＢＥ法によりＮ型のＧｅ
0.85Ｓｉ0.15層２７を形成し、Ｐ+ ドレイン領域２９お
よびＰ+ ソース領域３０を形成し、シリコン酸化膜２
８，ドレイン電極３１，ゲート電極３２を形成し、光受
光素子とＭＯＳ型イメージセンサをＳｉ基板上に同時に
形成している。
【０００７】
【発明が解決しようとする課題】第１の従来例の光受信
器は、受光効率を上げるためにＳｉ層とＧｅ1-x Ｓｉx
層との多層構造によるいわゆる超格子構造を構成してい
る。これはシリコンの光吸収係数が小さいため高効率化
を進めるためであるが、この超格子構造による効率化は
超格子の膜厚に結晶性などの問題から６０００オングス
トローム以上厚くできず、限界が有る。したがって、さ
らに受光効率を上げるには、光吸収層の膜厚以外の端面
での損失を防ぐ必要があるが、第１の従来例ではＳｉ／
Ｇｅ1-x Ｓｉx による超格子の側壁は切出した状態であ
るか、メサ構造でシリコン酸化膜で覆われている構造と
なっていた。そのため、この構造では横方向から入射し
た光は側壁で損失となるために、さらに吸収効率を上げ
ることはできなかった。また、この方法は光を基板横方
向から入射し、Ｓｉ／Ｇｅ1-x Ｓｉx 超格子構造の横方
向距離による吸収距離を調整できるが、Ｓｉ基板上にメ
サ型に成長する構造となっているために、光入射源とな
る光ファイバーを固定し精度よくＳｉ／Ｇｅ1-x Ｓｉx
端面に光入射することが困難であった。
器は、受光効率を上げるためにＳｉ層とＧｅ1-x Ｓｉx
層との多層構造によるいわゆる超格子構造を構成してい
る。これはシリコンの光吸収係数が小さいため高効率化
を進めるためであるが、この超格子構造による効率化は
超格子の膜厚に結晶性などの問題から６０００オングス
トローム以上厚くできず、限界が有る。したがって、さ
らに受光効率を上げるには、光吸収層の膜厚以外の端面
での損失を防ぐ必要があるが、第１の従来例ではＳｉ／
Ｇｅ1-x Ｓｉx による超格子の側壁は切出した状態であ
るか、メサ構造でシリコン酸化膜で覆われている構造と
なっていた。そのため、この構造では横方向から入射し
た光は側壁で損失となるために、さらに吸収効率を上げ
ることはできなかった。また、この方法は光を基板横方
向から入射し、Ｓｉ／Ｇｅ1-x Ｓｉx 超格子構造の横方
向距離による吸収距離を調整できるが、Ｓｉ基板上にメ
サ型に成長する構造となっているために、光入射源とな
る光ファイバーを固定し精度よくＳｉ／Ｇｅ1-x Ｓｉx
端面に光入射することが困難であった。
【０００８】第１の従来例のように超格子端面をエッチ
ングおよびメサ形に形成する方法では、端面にダメージ
が発生しあるいはカバーした酸化膜中の準位の問題から
信頼性上問題があった。第２の従来例では、この問題を
解決するために端面からの混晶化によりエッチング側面
を保護する方法をとっている。しかしながらこの方法
は、ＧａＡｓ基板を用いれば可能であるが、Ｓｉ基板を
用いる場合には採用することはできなかった。
ングおよびメサ形に形成する方法では、端面にダメージ
が発生しあるいはカバーした酸化膜中の準位の問題から
信頼性上問題があった。第２の従来例では、この問題を
解決するために端面からの混晶化によりエッチング側面
を保護する方法をとっている。しかしながらこの方法
は、ＧａＡｓ基板を用いれば可能であるが、Ｓｉ基板を
用いる場合には採用することはできなかった。
【０００９】第３の従来例では、表面から光を入射する
受光素子を形成しこれに他の素子を組み合わせている
が、この方法では表面からの入射では受光効率を上げる
のに受光部の面積を大きく取る必要があり、またＳｉ／
Ｇｅx Ｓｉ1-x 超格子層を全面に形成していたので、他
素子との組み合わせは難しく、Ｓｉデバイスを採用する
こともできなかった。したがって受光素子面積が大きく
なるため、チップ上において受光部の占める割合が大き
くなり、大規模回路を組み込むことが難しかった。ま
た、前述のように基板上全面にＳｉ／ＧｅＳｉ層を形成
するために、バイポーラデバイスを同時に形成すること
は第３の従来例では困難であった。
受光素子を形成しこれに他の素子を組み合わせている
が、この方法では表面からの入射では受光効率を上げる
のに受光部の面積を大きく取る必要があり、またＳｉ／
Ｇｅx Ｓｉ1-x 超格子層を全面に形成していたので、他
素子との組み合わせは難しく、Ｓｉデバイスを採用する
こともできなかった。したがって受光素子面積が大きく
なるため、チップ上において受光部の占める割合が大き
くなり、大規模回路を組み込むことが難しかった。ま
た、前述のように基板上全面にＳｉ／ＧｅＳｉ層を形成
するために、バイポーラデバイスを同時に形成すること
は第３の従来例では困難であった。
【００１０】本発明の目的は、以上のような従来例の問
題を解決し、光受信器を安定に形成すると共に、光吸収
効率を上げることを目的とする。
題を解決し、光受信器を安定に形成すると共に、光吸収
効率を上げることを目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、第１導電型のシリコン基板、第２導電型の埋
込層および第２導電型のシリコン層を形成する工程と、
少なくとも前記第２導電型のシリコン層に、側壁がシリ
コン酸化膜により覆われている第１の溝を形成する工程
と、前記第１の溝に囲まれた前記第２導電型のシリコン
層を所定の深さまで除去する工程と、露出した前記第２
導電型のシリコン層あるいは前記第２導電型の埋込層上
に、第１の第１導電型のシリコン層を選択的に形成する
工程と、前記第１の第１導電型のシリコン層上に、シリ
コン層とゲルマニウム−シリコン混晶層とが交互に１回
以上複数回成長したシリコン／ゲルマニウム・シリコン
混晶層を形成する工程と、前記シリコン／ゲルマニウム
・シリコン混晶層上に、第２の第１導電型のシリコン層
を形成する工程と、を含むことを特徴とする。
造方法は、第１導電型のシリコン基板、第２導電型の埋
込層および第２導電型のシリコン層を形成する工程と、
少なくとも前記第２導電型のシリコン層に、側壁がシリ
コン酸化膜により覆われている第１の溝を形成する工程
と、前記第１の溝に囲まれた前記第２導電型のシリコン
層を所定の深さまで除去する工程と、露出した前記第２
導電型のシリコン層あるいは前記第２導電型の埋込層上
に、第１の第１導電型のシリコン層を選択的に形成する
工程と、前記第１の第１導電型のシリコン層上に、シリ
コン層とゲルマニウム−シリコン混晶層とが交互に１回
以上複数回成長したシリコン／ゲルマニウム・シリコン
混晶層を形成する工程と、前記シリコン／ゲルマニウム
・シリコン混晶層上に、第２の第１導電型のシリコン層
を形成する工程と、を含むことを特徴とする。
【００１２】また本発明の半導体装置の製造方法は、シ
リコン基板中に主にバイポーラ型トランジスタより成る
アナログ・ディジタル信号処理用の半導体装置を形成す
る工程と、前記シリコン基板中にシリコン層とゲルマニ
ウム・シリコン混晶層とが１回以上複数回交互に繰り返
し形成されたシリコン／ゲルマニウム・シリコン混晶層
より成る光受信部を形成する工程と、を含むことを特徴
とする。
リコン基板中に主にバイポーラ型トランジスタより成る
アナログ・ディジタル信号処理用の半導体装置を形成す
る工程と、前記シリコン基板中にシリコン層とゲルマニ
ウム・シリコン混晶層とが１回以上複数回交互に繰り返
し形成されたシリコン／ゲルマニウム・シリコン混晶層
より成る光受信部を形成する工程と、を含むことを特徴
とする。
【００１３】本発明の半導体装置は、シリコン基板中
に、シリコン基板上裏面より所定の深さまで形成された
少なくとも側壁をシリコン酸化膜で覆われた第１の溝
と、前記第１の溝で囲まれた領域内に形成された第１の
第１導電型のシリコン層と、前記第１の第１導電型のシ
リコン層上にシリコン層とゲルマニウム・シリコン混晶
層とが交互に１回以上複数回成長したシリコン／ゲルマ
ニウム・シリコン混晶層と、前記シリコン／ゲルマニウ
ム・シリコン混晶層上の第２の第１導電型のシリコン層
と、前記第１あるいは第２の第１導電型のシリコン層と
ＰＮ接合を形成する第２導電型のシリコン層と、を有し
ていることを特徴とする。
に、シリコン基板上裏面より所定の深さまで形成された
少なくとも側壁をシリコン酸化膜で覆われた第１の溝
と、前記第１の溝で囲まれた領域内に形成された第１の
第１導電型のシリコン層と、前記第１の第１導電型のシ
リコン層上にシリコン層とゲルマニウム・シリコン混晶
層とが交互に１回以上複数回成長したシリコン／ゲルマ
ニウム・シリコン混晶層と、前記シリコン／ゲルマニウ
ム・シリコン混晶層上の第２の第１導電型のシリコン層
と、前記第１あるいは第２の第１導電型のシリコン層と
ＰＮ接合を形成する第２導電型のシリコン層と、を有し
ていることを特徴とする。
【００１４】また本発明の半導体装置は、シリコン基板
中にシリコン層とゲルマニウム−シリコン混晶層とが１
回以上複数回交互に繰り返したシリコン／ゲルマニウム
・シリコン混晶層より成る光受信部と、バイポーラ型ト
ランジスタより成るアナログ・ディジタル信号処理部と
により構成されて成ることを特徴とする。
中にシリコン層とゲルマニウム−シリコン混晶層とが１
回以上複数回交互に繰り返したシリコン／ゲルマニウム
・シリコン混晶層より成る光受信部と、バイポーラ型ト
ランジスタより成るアナログ・ディジタル信号処理部と
により構成されて成ることを特徴とする。
【００１５】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１６】図１は本発明の第１の実施例の半導体チッ
プの断面図である。このチップの製造に当たっては、ま
ずＰ型シリコン基板１にＮ型不純物原子、例えばヒ素原
子を１０19ｃｍ-3〜１０21ｃｍ-3の濃度に添加したＮ+
埋込層２を有し、エピタキシャル層３を例えば０．８μ
ｍ程度の厚さに堆積して形成し、シリコン酸化膜などに
より埋設された溝４をＮ+ 埋込層２に達するまでの深さ
に形成し、第１の溝４に囲まれた領域のエピタキシャル
層３を除去した後、１０16ｃｍ-3〜１０20ｃｍ-3程度の
濃度のボロン原子を添加されたＰ型シリコン層６を２０
００オングストローム〜６０００オングストロームの厚
さに選択エピ成長法により形成し、次にＵＨＶＣＶＤ
（超高真空ＣＶＤ）法により、例えば１００オングスト
ローム〜２００オングストロームのＳｉと５０オングス
トローム〜１００オングストロームのＧｅx Ｓｉ1-x 層
を交互に繰り返し成長したいわゆるＳｉ／Ｇｅx Ｓｉ
1-x 超格子層７を合わせて１０００オングストローム〜
６０００オングストローム程度を８００℃以下の温度で
選択的に成長し、その上にボロン原子を添加したＰ+ シ
リコン層８を約１０００オングストローム厚に選択的に
成長する。シリコン基板表面に形成されたシリコン酸化
膜９に開孔を形成し、アルミ電極１１を形成する。Ｎ+
埋込層２はエピタキシャル層３中に形成されたＮ+ 拡散
層１２を介してアルミ電極１１に接続されている。また
Ｐ型拡散層６のボロン原子の濃度は、Ｎ+埋込層２と接
する下側は低濃度に設定し、Ｓｉ／Ｇｅx Ｓｉ1-x 超格
子層７と接する領域は１０19ｃｍ-3〜１０20ｃｍ-3程度
のボロン濃度とし、Ｓｉ／Ｇｅx Ｓｉ1-x 超格子層７の
電界強度を弱め、リーク電流を低減する構造とした方が
特性上良い。
プの断面図である。このチップの製造に当たっては、ま
ずＰ型シリコン基板１にＮ型不純物原子、例えばヒ素原
子を１０19ｃｍ-3〜１０21ｃｍ-3の濃度に添加したＮ+
埋込層２を有し、エピタキシャル層３を例えば０．８μ
ｍ程度の厚さに堆積して形成し、シリコン酸化膜などに
より埋設された溝４をＮ+ 埋込層２に達するまでの深さ
に形成し、第１の溝４に囲まれた領域のエピタキシャル
層３を除去した後、１０16ｃｍ-3〜１０20ｃｍ-3程度の
濃度のボロン原子を添加されたＰ型シリコン層６を２０
００オングストローム〜６０００オングストロームの厚
さに選択エピ成長法により形成し、次にＵＨＶＣＶＤ
（超高真空ＣＶＤ）法により、例えば１００オングスト
ローム〜２００オングストロームのＳｉと５０オングス
トローム〜１００オングストロームのＧｅx Ｓｉ1-x 層
を交互に繰り返し成長したいわゆるＳｉ／Ｇｅx Ｓｉ
1-x 超格子層７を合わせて１０００オングストローム〜
６０００オングストローム程度を８００℃以下の温度で
選択的に成長し、その上にボロン原子を添加したＰ+ シ
リコン層８を約１０００オングストローム厚に選択的に
成長する。シリコン基板表面に形成されたシリコン酸化
膜９に開孔を形成し、アルミ電極１１を形成する。Ｎ+
埋込層２はエピタキシャル層３中に形成されたＮ+ 拡散
層１２を介してアルミ電極１１に接続されている。また
Ｐ型拡散層６のボロン原子の濃度は、Ｎ+埋込層２と接
する下側は低濃度に設定し、Ｓｉ／Ｇｅx Ｓｉ1-x 超格
子層７と接する領域は１０19ｃｍ-3〜１０20ｃｍ-3程度
のボロン濃度とし、Ｓｉ／Ｇｅx Ｓｉ1-x 超格子層７の
電界強度を弱め、リーク電流を低減する構造とした方が
特性上良い。
【００１７】図２は前記第１の実施例の光受信器を方向
を変えて見た断面図である。光信号入射源となる光ファ
イバー１４の径を例えば２０μｍとすると、この光受信
器は光入射端面において、Ｐ+ 型シリコン層８，Ｓｉ／
Ｇｅx Ｓｉ1-x 超格子層７，Ｐ型シリコン層６，Ｎ+ 埋
込層２，シリコン基板１を選択的に１０μｍ深さまで蝕
刻し、蝕刻部に光ファイバー１４をポリイミドなどの接
着剤１３で接着し、光ファイバー１４の中心と光吸収層
となるＳｉ／Ｇｅx Ｓｉ1-x 超格子層７とがほぼ一致す
るように配置する。これにより光ファイバー１４からの
光信号は、最も効率良くかつ安定にＳｉ／Ｇｅx Ｓｉ
1-x 超格子層７に入射することが可能となる。なお本実
施例では光入射側のＳｉ／Ｇｅx Ｓｉ1-x 端面を露出し
た構造となっているが、ファイバー設置用の溝を蝕刻後
に、端面に酸化膜などの絶縁膜を覆う構造とした方が信
頼性上良い。
を変えて見た断面図である。光信号入射源となる光ファ
イバー１４の径を例えば２０μｍとすると、この光受信
器は光入射端面において、Ｐ+ 型シリコン層８，Ｓｉ／
Ｇｅx Ｓｉ1-x 超格子層７，Ｐ型シリコン層６，Ｎ+ 埋
込層２，シリコン基板１を選択的に１０μｍ深さまで蝕
刻し、蝕刻部に光ファイバー１４をポリイミドなどの接
着剤１３で接着し、光ファイバー１４の中心と光吸収層
となるＳｉ／Ｇｅx Ｓｉ1-x 超格子層７とがほぼ一致す
るように配置する。これにより光ファイバー１４からの
光信号は、最も効率良くかつ安定にＳｉ／Ｇｅx Ｓｉ
1-x 超格子層７に入射することが可能となる。なお本実
施例では光入射側のＳｉ／Ｇｅx Ｓｉ1-x 端面を露出し
た構造となっているが、ファイバー設置用の溝を蝕刻後
に、端面に酸化膜などの絶縁膜を覆う構造とした方が信
頼性上良い。
【００１８】また、本実施例ではＳｉ／Ｇｅx Ｓｉ1-x
超格子層７を蝕刻する実施例を示したが、Ｓｉ／Ｇｅx
Ｓｉ1-x 超格子層を囲む溝４を残し、溝の外側のエピタ
キシャル層３，Ｎ+ 埋込層２，シリコン基板１を蝕刻し
ファイバー設置用の溝を形成する方法でも良く、最も信
頼性良く形成できる。なお溝の酸化膜は、光ファイバー
の波長が赤外域であり、ほとんど損失とならないと考え
られる。また、光ファイバー１４の入射光がＳｉ／Ｇｅ
x Ｓｉ1-x 超格子層７に集光できるように光ファイバー
端面を加工するなどの方法をとるとさらに効率を上げら
れることは言うまでもない。
超格子層７を蝕刻する実施例を示したが、Ｓｉ／Ｇｅx
Ｓｉ1-x 超格子層を囲む溝４を残し、溝の外側のエピタ
キシャル層３，Ｎ+ 埋込層２，シリコン基板１を蝕刻し
ファイバー設置用の溝を形成する方法でも良く、最も信
頼性良く形成できる。なお溝の酸化膜は、光ファイバー
の波長が赤外域であり、ほとんど損失とならないと考え
られる。また、光ファイバー１４の入射光がＳｉ／Ｇｅ
x Ｓｉ1-x 超格子層７に集光できるように光ファイバー
端面を加工するなどの方法をとるとさらに効率を上げら
れることは言うまでもない。
【００１９】図３に、本発明の前記第１の実施例の平面
図を示す。ここでＡ−Ａ′の切断面が図１であり、Ｂ−
Ｂ′の切断面が図２である。光ファイバー１４を設置す
る第２の溝１５の中心にＳｉ／Ｇｅx Ｓｉ1-x 超格子層
７が配置され、最も効率良く、精度良く光ファイバー１
４を含めた光受信部を構成することが可能である。
図を示す。ここでＡ−Ａ′の切断面が図１であり、Ｂ−
Ｂ′の切断面が図２である。光ファイバー１４を設置す
る第２の溝１５の中心にＳｉ／Ｇｅx Ｓｉ1-x 超格子層
７が配置され、最も効率良く、精度良く光ファイバー１
４を含めた光受信部を構成することが可能である。
【００２０】次に第２の実施例を説明する。図４
（ａ），（ｂ），（ｃ）、図５（ａ），（ｂ），（ｃ）
は、第２の実施例の工程順断面図である。
（ａ），（ｂ），（ｃ）、図５（ａ），（ｂ），（ｃ）
は、第２の実施例の工程順断面図である。
【００２１】まず図４（ａ）に示すように、Ｐ型シリコ
ン基板１にイオン注入法などによりヒ素原子を添加し、
約１０19ｃｍ-3の濃度で２μｍ深さにＮ+ 埋込層２を形
成し、エピタキシャル成長法により０．５μｍ〜１．５
μｍ厚にエピタキシャル層３を形成する。
ン基板１にイオン注入法などによりヒ素原子を添加し、
約１０19ｃｍ-3の濃度で２μｍ深さにＮ+ 埋込層２を形
成し、エピタキシャル成長法により０．５μｍ〜１．５
μｍ厚にエピタキシャル層３を形成する。
【００２２】次に図４（ｂ）に示すように、Ｎ+ 埋込層
２に達する溝４を選択的に異方性蝕刻法で開口し、シリ
コン酸化膜あるいはボロン・リンガラス膜などによりＣ
ＶＤ法により堆積し、エッチバックし溝内部を埋設し、
ＣＶＤ法により５０００オングストローム厚のシリコン
酸化膜５を堆積する。
２に達する溝４を選択的に異方性蝕刻法で開口し、シリ
コン酸化膜あるいはボロン・リンガラス膜などによりＣ
ＶＤ法により堆積し、エッチバックし溝内部を埋設し、
ＣＶＤ法により５０００オングストローム厚のシリコン
酸化膜５を堆積する。
【００２３】次に図４（ｃ）のように、選択的にシリコ
ン酸化膜５を除去し、シリコン酸化膜を蝕刻用のマスク
として用いエピタキシャル層３を選択的に除去する。
ン酸化膜５を除去し、シリコン酸化膜を蝕刻用のマスク
として用いエピタキシャル層３を選択的に除去する。
【００２４】次に図５（ａ）に示すように、５００℃〜
８００℃の成長温度のＵＨＶＣＶＤ法により選択的に２
０００オングストローム〜６０００オングストロームの
厚さで約１０16ｃｍ-3のボロン濃度にシリコンを成長
し、さらに１０19ｃｍ-3のボロン濃度で１０００オング
ストローム厚に成長したＰ型シリコン層６を形成する。
次に１００オングストローム〜２００オングストローム
厚のＳｉと５０オングストローム〜１００オングストロ
ーム厚のＧｅx Ｓｉ1-x 層を交互に繰り返し成長したＳ
ｉ／Ｇｅx Ｓｉ1-x 超格子層７を１０００オングストロ
ーム〜６０００オングストローム厚に形成する。さらに
１０19ｃｍ-3〜１０20ｃｍ-3程度のボロン濃度のＰ+ 型
シリコン層８を成長する。
８００℃の成長温度のＵＨＶＣＶＤ法により選択的に２
０００オングストローム〜６０００オングストロームの
厚さで約１０16ｃｍ-3のボロン濃度にシリコンを成長
し、さらに１０19ｃｍ-3のボロン濃度で１０００オング
ストローム厚に成長したＰ型シリコン層６を形成する。
次に１００オングストローム〜２００オングストローム
厚のＳｉと５０オングストローム〜１００オングストロ
ーム厚のＧｅx Ｓｉ1-x 層を交互に繰り返し成長したＳ
ｉ／Ｇｅx Ｓｉ1-x 超格子層７を１０００オングストロ
ーム〜６０００オングストローム厚に形成する。さらに
１０19ｃｍ-3〜１０20ｃｍ-3程度のボロン濃度のＰ+ 型
シリコン層８を成長する。
【００２５】次に、シリコン酸化膜５を除去した後、図
５（ｂ）に示すようにシリコン酸化膜９を約２０００オ
ングストローム厚にＣＶＤ法により堆積し、写真蝕刻法
によりシリコン酸化膜９および溝４にＳｉ／Ｇｅx Ｓｉ
1-x 超格子層７より深い溝を開口する。さらにシリコン
酸化膜９のＰ+ 型シリコン層８上に開口を開ける。
５（ｂ）に示すようにシリコン酸化膜９を約２０００オ
ングストローム厚にＣＶＤ法により堆積し、写真蝕刻法
によりシリコン酸化膜９および溝４にＳｉ／Ｇｅx Ｓｉ
1-x 超格子層７より深い溝を開口する。さらにシリコン
酸化膜９のＰ+ 型シリコン層８上に開口を開ける。
【００２６】次に図５（ｃ）に示すように、タングステ
ン膜などの高融点金属より成る金属層１０を溝が埋設さ
れる厚さにスパッタ法あるいはＣＶＤ法により堆積し、
アルミを約０．５μｍ厚にスパッタ法により堆積し、写
真蝕刻法によりアルミ電極１１を形成する。ここで金属
層１０はアルミ電極１１と同時に蝕刻し、溝にのみ残る
ようにする。この方法では受光層であるＳｉ／Ｇｅx Ｓ
ｉ1-x 超格子層７を囲む溝４内に光反射層となる金属層
１０を形成しているため、入射口より入射した光信号は
金属層１０により反射され側壁からの損失を抑え、さら
に効率を高めることが可能となる。なお、この金属層１
０は入射口以外のＳｉ／Ｇｅx Ｓｉ1-x超格子層側面３
面を金属層で囲んでも良いが、入射口と反対側面だけな
ど１面でも効果は有る。
ン膜などの高融点金属より成る金属層１０を溝が埋設さ
れる厚さにスパッタ法あるいはＣＶＤ法により堆積し、
アルミを約０．５μｍ厚にスパッタ法により堆積し、写
真蝕刻法によりアルミ電極１１を形成する。ここで金属
層１０はアルミ電極１１と同時に蝕刻し、溝にのみ残る
ようにする。この方法では受光層であるＳｉ／Ｇｅx Ｓ
ｉ1-x 超格子層７を囲む溝４内に光反射層となる金属層
１０を形成しているため、入射口より入射した光信号は
金属層１０により反射され側壁からの損失を抑え、さら
に効率を高めることが可能となる。なお、この金属層１
０は入射口以外のＳｉ／Ｇｅx Ｓｉ1-x超格子層側面３
面を金属層で囲んでも良いが、入射口と反対側面だけな
ど１面でも効果は有る。
【００２７】次に第３の実施例について説明する。工程
順断面図を図６（ａ）〜（ｃ）に示す。図６（ａ）まで
は第２の実施例と同様の工程で形成する。図６（ａ）に
示すように、シリコン酸化膜５を除去し２０００オング
ストローム厚のシリコン酸化膜５ａをＣＶＤ法により堆
積し選択的に開口を形成する。次にＫＯＨなどのアルカ
リ溶液により開口に露出したエピタキシャル成長層３を
蝕刻する。これにより蝕刻は（１１１）面でエッチング
はとまり、図６（ａ）のようにＶ字溝が得られる。
順断面図を図６（ａ）〜（ｃ）に示す。図６（ａ）まで
は第２の実施例と同様の工程で形成する。図６（ａ）に
示すように、シリコン酸化膜５を除去し２０００オング
ストローム厚のシリコン酸化膜５ａをＣＶＤ法により堆
積し選択的に開口を形成する。次にＫＯＨなどのアルカ
リ溶液により開口に露出したエピタキシャル成長層３を
蝕刻する。これにより蝕刻は（１１１）面でエッチング
はとまり、図６（ａ）のようにＶ字溝が得られる。
【００２８】次に図６（ｂ）に示すように、シリコン酸
化膜５ａを除去し、新たにシリコン酸化膜９を２０００
オングストローム厚にＣＶＤ法により形成する。次にシ
リコン酸化膜９に、Ｐ+ 型シリコン層８に通じる開口を
形成する。
化膜５ａを除去し、新たにシリコン酸化膜９を２０００
オングストローム厚にＣＶＤ法により形成する。次にシ
リコン酸化膜９に、Ｐ+ 型シリコン層８に通じる開口を
形成する。
【００２９】次に図６（ｃ）に示すように、金属層１０
を堆積し次にアルミをスパッタ法により形成し、写真蝕
刻法によりアルミ電極１１を形成する。アルミ蝕刻時に
下層の金属層１０を形成し、さらに写真蝕刻により金属
層１０を選択的に蝕刻する。
を堆積し次にアルミをスパッタ法により形成し、写真蝕
刻法によりアルミ電極１１を形成する。アルミ蝕刻時に
下層の金属層１０を形成し、さらに写真蝕刻により金属
層１０を選択的に蝕刻する。
【００３０】この方法では光ファイバーからの光信号を
チップ上面から入射できるため、簡単にファイバーを設
定できる。この実施例ではチップ上面から光入射をする
方法を示したが、金属層１０をＶ字溝のＳｉ／Ｇｅx Ｓ
ｉ1-x 超格子層７側に配置することによりチップ下面よ
り光入射することも可能である。
チップ上面から入射できるため、簡単にファイバーを設
定できる。この実施例ではチップ上面から光入射をする
方法を示したが、金属層１０をＶ字溝のＳｉ／Ｇｅx Ｓ
ｉ1-x 超格子層７側に配置することによりチップ下面よ
り光入射することも可能である。
【００３１】以上の各実施例では、ＰＮ接合はＳｉ／Ｇ
ｅx Ｓｉ1-x 超格子層の下面で形成しているが、これは
上面で形成してもさしつかえない。
ｅx Ｓｉ1-x 超格子層の下面で形成しているが、これは
上面で形成してもさしつかえない。
【００３２】次に第４の実施例について説明する。図７
は本発明を光受信回路１７に適用した例であり、例えば
Ｓｉバイポーラトランジスタより構成された光受信回路
のチップの一部に図のように光検出部１６として第１〜
第３の実施例で示したＳｉ／Ｇｅx Ｓｉ1-x 超格子層を
Ｓｉ中に形成した、アナログ・ディジタル信号処理部と
なる光受信回路を有する構造となっている。
は本発明を光受信回路１７に適用した例であり、例えば
Ｓｉバイポーラトランジスタより構成された光受信回路
のチップの一部に図のように光検出部１６として第１〜
第３の実施例で示したＳｉ／Ｇｅx Ｓｉ1-x 超格子層を
Ｓｉ中に形成した、アナログ・ディジタル信号処理部と
なる光受信回路を有する構造となっている。
【００３３】本実施例は、まず図４（ａ）に示すよう
に、シリコン基板１上にＮ+ 埋込層２およびエピタキシ
ャル成長層３を形成した後、周知の方法でバイポーラト
ランジスタを電極用コンタクト形成前までに形成する。
その後、図４（ｂ）以降の工程を進め光検出部（光受信
部）１６を形成し、光検出部とバイポーラトランジスタ
部の電極を形成して光検出部を有する光受信回路１７が
形成できる。このように本発明の光受信器は、Ｓｉ基板
を用い７００℃以下の成長温度でＳｉ基板中にＳｉ／Ｇ
ｅx Ｓｉ1-x 超格子層を形成するため、バイポーラ部の
プロファイル変化もほとんどなく、高性能のバイポーラ
素子との同一チップ形成が可能となる。
に、シリコン基板１上にＮ+ 埋込層２およびエピタキシ
ャル成長層３を形成した後、周知の方法でバイポーラト
ランジスタを電極用コンタクト形成前までに形成する。
その後、図４（ｂ）以降の工程を進め光検出部（光受信
部）１６を形成し、光検出部とバイポーラトランジスタ
部の電極を形成して光検出部を有する光受信回路１７が
形成できる。このように本発明の光受信器は、Ｓｉ基板
を用い７００℃以下の成長温度でＳｉ基板中にＳｉ／Ｇ
ｅx Ｓｉ1-x 超格子層を形成するため、バイポーラ部の
プロファイル変化もほとんどなく、高性能のバイポーラ
素子との同一チップ形成が可能となる。
【００３４】次に第５の実施例について説明する。図８
は第５の実施例を説明するための平面図である。第１の
実施例では、図３のように光ファイバー埋設のための第
２の溝１５に埋設した光ファイバーの光軸方向に対し
て、長方形状の光検出器を配置しているが、実際には光
は、ファイバーからある角度をもって入射してくる。こ
の入射角は光ファイバーの開口数と入射材質の屈折率で
決定され、たとえば第１の実施例のような構造では、入
射角は約１．６°前後である。そのため、光の吸収効率
を上げるために光検出器が数百μｍの長さを必要とする
場合、図９（ａ）に示すように、光入射幅と光検出器幅
が同じだと、光が第１の溝４から外に出て損失となり、
また光検出器幅を広げておくと、図９（ｂ）のように余
計なダイオード面積のための接合容量増加により光応答
が遅くなる恐れがある。
は第５の実施例を説明するための平面図である。第１の
実施例では、図３のように光ファイバー埋設のための第
２の溝１５に埋設した光ファイバーの光軸方向に対し
て、長方形状の光検出器を配置しているが、実際には光
は、ファイバーからある角度をもって入射してくる。こ
の入射角は光ファイバーの開口数と入射材質の屈折率で
決定され、たとえば第１の実施例のような構造では、入
射角は約１．６°前後である。そのため、光の吸収効率
を上げるために光検出器が数百μｍの長さを必要とする
場合、図９（ａ）に示すように、光入射幅と光検出器幅
が同じだと、光が第１の溝４から外に出て損失となり、
また光検出器幅を広げておくと、図９（ｂ）のように余
計なダイオード面積のための接合容量増加により光応答
が遅くなる恐れがある。
【００３５】そこで図８のようにファイバー１４からの
光の入射角と同じように、光検出器も同様の角度で放射
状に形成しておくことで、余計なダイオード面積を増や
すことなく効率の良い光吸収が可能となる。たとえば、
ファイバー１４のコア径１０μｍとして、光検出器の入
射側の幅１０μｍ，長さ５００μｍとすれば、反対側の
幅は約１４μｍにすれば最も効率的な形状になる。
光の入射角と同じように、光検出器も同様の角度で放射
状に形成しておくことで、余計なダイオード面積を増や
すことなく効率の良い光吸収が可能となる。たとえば、
ファイバー１４のコア径１０μｍとして、光検出器の入
射側の幅１０μｍ，長さ５００μｍとすれば、反対側の
幅は約１４μｍにすれば最も効率的な形状になる。
【００３６】次に第６の実施例について説明する。光フ
ァイバーの固定には、一般にポリイミドまたはエポキシ
系の接着剤が使われるが、これをファイバー固定用の２
の溝１５に適度に注入することは比較的難しい作業であ
る。そこで図１０に示すように、チップ３３に光ファイ
バー埋設用の第２の溝１５の一部を広くした接着剤注入
溝３４を設けることで、ファイバー固定用の接着剤を注
入しやすくすることが可能である。また、図１０のよう
に接着剤注入溝３４の一辺をチップ３３の端部まで延長
すれば、余計な接着剤をチップ上の受信器または受信回
路などの上に残してチップに大きな応力をかけることな
く、チップ外に容易に余計な接着剤を逃がすことができ
る。シングルモードファイバーの径が一般に１２５μｍ
であるので、１００〜２００μｍ程度溝を広くして接着
剤注入溝とすれば十分である。
ァイバーの固定には、一般にポリイミドまたはエポキシ
系の接着剤が使われるが、これをファイバー固定用の２
の溝１５に適度に注入することは比較的難しい作業であ
る。そこで図１０に示すように、チップ３３に光ファイ
バー埋設用の第２の溝１５の一部を広くした接着剤注入
溝３４を設けることで、ファイバー固定用の接着剤を注
入しやすくすることが可能である。また、図１０のよう
に接着剤注入溝３４の一辺をチップ３３の端部まで延長
すれば、余計な接着剤をチップ上の受信器または受信回
路などの上に残してチップに大きな応力をかけることな
く、チップ外に容易に余計な接着剤を逃がすことができ
る。シングルモードファイバーの径が一般に１２５μｍ
であるので、１００〜２００μｍ程度溝を広くして接着
剤注入溝とすれば十分である。
【００３７】
【発明の効果】以上説明したように、本発明はＳｉ基板
中に形成された少なくとも側壁がシリコン酸化膜より成
る溝で囲まれた領域内に低温での選択成長が可能なＵＨ
ＶＣＶＤ法を適用してＳｉ／Ｇｅx Ｓｉ1-x 超格子層を
形成しているので、従来問題となっていたＳｉ／Ｇｅx
Ｓｉ1-x 超格子層側壁のエッチングあるいはメサ成長に
よる側壁でのダメージ、界面準位などによるリーク成分
を抑制することが可能となり、従来リークレベルが１０
-6Ａ程度近くであったが、本発明により１０-7Ａ以下と
１桁以上低減することが可能となった。
中に形成された少なくとも側壁がシリコン酸化膜より成
る溝で囲まれた領域内に低温での選択成長が可能なＵＨ
ＶＣＶＤ法を適用してＳｉ／Ｇｅx Ｓｉ1-x 超格子層を
形成しているので、従来問題となっていたＳｉ／Ｇｅx
Ｓｉ1-x 超格子層側壁のエッチングあるいはメサ成長に
よる側壁でのダメージ、界面準位などによるリーク成分
を抑制することが可能となり、従来リークレベルが１０
-6Ａ程度近くであったが、本発明により１０-7Ａ以下と
１桁以上低減することが可能となった。
【００３８】また本発明は、Ｓｉ／Ｇｅx Ｓｉ1-x 超格
子を囲む金属層を形成しているので、光ファイバーから
の入射光がＳｉ／Ｇｅx Ｓｉ1-x 超格子側面から損失と
なるのを防止し、かつ反射により光を閉じ込め、従来よ
り２０％以上の光強度を得ることが可能となり、より効
率良く光信号を電気信号に変換することが可能となっ
た。
子を囲む金属層を形成しているので、光ファイバーから
の入射光がＳｉ／Ｇｅx Ｓｉ1-x 超格子側面から損失と
なるのを防止し、かつ反射により光を閉じ込め、従来よ
り２０％以上の光強度を得ることが可能となり、より効
率良く光信号を電気信号に変換することが可能となっ
た。
【００３９】また本発明では、Ｓｉ／Ｇｅx Ｓｉ1-x 超
格子層への光信号入射源である光ファイバーの設置にお
いて、Ｓｉ基板中に光ファイバーを設置する溝を設置
し、光ファイバーの中心がＳｉ／Ｇｅx Ｓｉ1-x 超格子
と一致する高さになるようにすることにより、従来、横
方向から光入射をする際に問題となっていた光ファイバ
ーのアライメント精度を簡単に向上させることが可能と
なった。また、他の方法としてＳｉ／Ｇｅx Ｓｉ1-x 超
格子層の横方向にＶ溝を形成し、その溝側面での反射，
屈折を利用することにより、チップ上面あるいは下面か
ら光ファイバーからの信号を入力することも可能として
いる。これにより従来、側面からのファイバー設置がパ
ッケージ上困難であった場合でも、上面あるいは下面か
ら光ファイバーを設置することが可能となり、かつ従
来、上面からの光入射ではＳｉ／Ｇｅx Ｓｉ1-x 上に直
接光信号を入射していたため、受光面積を大きく取る必
要があったものを、上面からの光信号入射でも横方向か
らＳｉ／Ｇｅx Ｓｉ1-x 超格子へ光信号を導入すること
が可能となり、レイアウト上の自由度および効率化の向
上に効果がある。
格子層への光信号入射源である光ファイバーの設置にお
いて、Ｓｉ基板中に光ファイバーを設置する溝を設置
し、光ファイバーの中心がＳｉ／Ｇｅx Ｓｉ1-x 超格子
と一致する高さになるようにすることにより、従来、横
方向から光入射をする際に問題となっていた光ファイバ
ーのアライメント精度を簡単に向上させることが可能と
なった。また、他の方法としてＳｉ／Ｇｅx Ｓｉ1-x 超
格子層の横方向にＶ溝を形成し、その溝側面での反射，
屈折を利用することにより、チップ上面あるいは下面か
ら光ファイバーからの信号を入力することも可能として
いる。これにより従来、側面からのファイバー設置がパ
ッケージ上困難であった場合でも、上面あるいは下面か
ら光ファイバーを設置することが可能となり、かつ従
来、上面からの光入射ではＳｉ／Ｇｅx Ｓｉ1-x 上に直
接光信号を入射していたため、受光面積を大きく取る必
要があったものを、上面からの光信号入射でも横方向か
らＳｉ／Ｇｅx Ｓｉ1-x 超格子へ光信号を導入すること
が可能となり、レイアウト上の自由度および効率化の向
上に効果がある。
【００４０】また本発明は、シリコン基板中に選択的に
Ｓｉ／Ｇｅx Ｓｉ1-x 超格子より成る光受信器を形成で
き、かつ低温のＵＨＶＣＶＤ法を利用できるため、他の
Ｓｉデバイスと同一チップ上に形成することが可能とな
った。これにより従来、共通チップで光受信器を他素子
で形成する場合、ＣＣＤなどの限られたデバイスと共用
できたとしても超格子構造は使用できなかったものが、
本発明では光受信器を形成する前に他素子、例えば縦型
のバイポーラデバイスを形成しておけば、同一チップ上
に光受信器を形成することが可能となり、従来２チップ
必要であった素子を１チップ化することが可能となり、
しかも低温での光検出部の形成が可能であるため、高速
性能を有するバイポーラデバイスによる光受信回路での
一体化が可能となる。したがって従来の２パッケージか
ら半分の１パッケージ化が可能となったばかりでなく、
パッケージ間の接続による損失，速度低下といった問題
も同時に解決され、コンパクトで高性能な光受信回路を
形成することが可能となった。
Ｓｉ／Ｇｅx Ｓｉ1-x 超格子より成る光受信器を形成で
き、かつ低温のＵＨＶＣＶＤ法を利用できるため、他の
Ｓｉデバイスと同一チップ上に形成することが可能とな
った。これにより従来、共通チップで光受信器を他素子
で形成する場合、ＣＣＤなどの限られたデバイスと共用
できたとしても超格子構造は使用できなかったものが、
本発明では光受信器を形成する前に他素子、例えば縦型
のバイポーラデバイスを形成しておけば、同一チップ上
に光受信器を形成することが可能となり、従来２チップ
必要であった素子を１チップ化することが可能となり、
しかも低温での光検出部の形成が可能であるため、高速
性能を有するバイポーラデバイスによる光受信回路での
一体化が可能となる。したがって従来の２パッケージか
ら半分の１パッケージ化が可能となったばかりでなく、
パッケージ間の接続による損失，速度低下といった問題
も同時に解決され、コンパクトで高性能な光受信回路を
形成することが可能となった。
【００４１】更に、本発明では、光検出器を光ファイバ
ー埋設溝に対して放射状に配置することで、光ファイバ
ーからの光の入射角に応じた適切な光検出器の形状とす
ることができ、余計なダイオード面積を増やすこと無く
効率の良い光吸収が可能となる。
ー埋設溝に対して放射状に配置することで、光ファイバ
ーからの光の入射角に応じた適切な光検出器の形状とす
ることができ、余計なダイオード面積を増やすこと無く
効率の良い光吸収が可能となる。
【００４２】更に、本発明では、光ファイバー埋設用の
溝の一部を広くした接着剤注入溝を設けることで、光フ
ァイバー固定用の接着剤を注入しやすくするとともに、
この接着剤注入溝の一辺を、チップ端部にまで達するよ
うに形成することで、余計な接着剤をチップ外に逃が
し、チップ上に残すことがなくなり、チップに余計な応
力をかけることがなくなる。
溝の一部を広くした接着剤注入溝を設けることで、光フ
ァイバー固定用の接着剤を注入しやすくするとともに、
この接着剤注入溝の一辺を、チップ端部にまで達するよ
うに形成することで、余計な接着剤をチップ外に逃が
し、チップ上に残すことがなくなり、チップに余計な応
力をかけることがなくなる。
【図１】本発明の第１の実施例の断面図である。
【図２】本発明の第１の実施例の方向を変えた断面図で
ある。
ある。
【図３】本発明の第１の実施例の平面図である。
【図４】本発明の第２の実施例の工程順断面図である。
【図５】本発明の第２の実施例の工程順断面図である。
【図６】本発明の第３の実施例の工程順断面図である。
【図７】本発明の第４の実施例の回路構成図である。
【図８】本発明の第５の実施例の平面図である。
【図９】本発明の第５の実施例を説明するための平面図
である。
である。
【図１０】本発明の第６の実施例の平面図である。
【図１１】第１の従来例の断面図である。
【図１２】第２の従来例の工程順断面図である。
【図１３】第３の従来例の断面図である。
１ シリコン基板 ２ Ｎ+ 埋込層 ３ エピタキシャル層 ４ 第１の溝 ５，９，２４，２８ シリコン酸化膜 ６ Ｐ型シリコン層 ７ Ｓｉ／Ｇｅx Ｓｉ1-x 超格子層 ８ Ｐ+ 型シリコン層 １０ 金属層 １１ アルミ電極 １２ Ｎ+ 拡散層 １３ 接着剤 １４ 光ファイバー １５ 第２の溝 １６ 光検出部 １７ 光受信回路 １８ Ｐ+ 型シリコン基板 １９ Ｎ+ 型シリコン基板 ２０ ＧａＡｓ基板 ２１ クラッド層 ２２ 超格子層 ２３ 上部クラッド層 ２５ 混晶層 ２６ バッファ層 ２７ Ｇｅx Ｓｉ1-x 層 ２９ Ｐ+ ドレイン ３０ Ｐ+ ソース ３１ ドレイン電極 ３２ ゲート電極 ３３ チップ ３４ 接着剤注入溝
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−128183（ＪＰ，Ａ) 特開 昭63−9162（ＪＰ，Ａ) 特開 平５−198788（ＪＰ，Ａ) 特開 平３−286567（ＪＰ，Ａ) 特開 昭61−271875（ＪＰ，Ａ) 特開 昭57−206078（ＪＰ，Ａ) 特開 昭56−42386（ＪＰ，Ａ) 特開 昭56−21378（ＪＰ，Ａ) 特開 昭63−58977（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 H01L 31/0232
Claims (16)
- 【請求項１】第１導電型のシリコン基板、第２導電型の
埋込層および第２導電型のシリコン層を形成する工程
と、 少なくとも前記第２導電型のシリコン層に、側壁がシリ
コン酸化膜により覆われている第１の溝を形成する工程
と、 前記第１の溝に囲まれた前記第２導電型のシリコン層を
所定の深さまで除去する工程と、 露出した前記第２導電型のシリコン層あるいは前記第２
導電型の埋込層上に、第１の第１導電型のシリコン層を
選択的に形成する工程と、 前記第１の第１導電型のシリコン層上に、シリコン層と
ゲルマニウム−シリコン混晶層とが交互に１回以上複数
回成長したシリコン／ゲルマニウム・シリコン混晶層を
形成する工程と、 前記シリコン／ゲルマニウム・シリコン混晶層上に、第
２の第１導電型のシリコン層を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】請求項１記載の半導体装置の製造方法にお
いて、 前記第１の溝内部に、少なくとも前記シリコン／ゲルマ
ニウム・シリコン混晶層よりも深くまで形成されかつ前
記シリコン／ゲルマニウム・シリコン混晶層の側壁方向
の少なくとも一方向に形成された開口を形成する工程
と、 前記開口に金属層を埋設する工程と、 をさらに含むことを特徴とする半導体装置の製造方法。 - 【請求項３】請求項１または２記載の半導体装置の製造
方法において、 前記シリコン／ゲルマニウム・シリコン混晶層の横方向
のシリコン基板に光ファイバーの径の約１／２の深さの
第２の溝を形成する工程と、 前記第２の溝に光ファイバーを設置する工程と、 をさらに含むを有することを特徴とする半導体装置の製
造方法。 - 【請求項４】請求項３記載の半導体装置の製造方法にお
いて、 前記光ファイバーの中心線が前記シリコン／ゲルマニウ
ム・シリコン混晶層内にほぼ入るように設置する工程を
さらに含むことを特徴とする半導体装置の製造方法。 - 【請求項５】第１導電型のシリコン基板、第２導電型の
埋込層および第２導電型のシリコン層を形成する工程
と、 少なくとも前記第２導電型のシリコン層に、側壁がシリ
コン酸化膜により覆われている第１の溝を形成する工程
と、 前記第１の溝に囲まれた前記第２導電型のシリコン層を
所定の深さまで除去する工程と、 露出した前記第２導電型のシリコン層あるいは前記第２
導電型の埋込層上に、第１の第１導電型のシリコン層を
選択的に形成する工程と、 前記第１の第１導電型のシリコン層上に、シリコン層と
ゲルマニウム−シリコン混晶層とが交互に１回以上複数
回成長したシリコン／ゲルマニウム・シリコン混晶層を
形成する工程と、 前記シリコン／ゲルマニウム・シリコン混晶層上に、第
２の第１導電型のシリコン層を形成する工程と、 前記シリコン／ゲルマニウム・シリコン混晶層の横方向
のシリコン基板にＶ字型の溝を形成する工程と、 前記Ｖ字型の溝に光がチップ上面側から入射するように
光ファイバーを配置する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項６】第１導電型のシリコン基板、第２導電型の
埋込層および第２導電型のシリコン層を形成する工程
と、 少なくとも前記第２導電型のシリコン層に、側壁がシリ
コン酸化膜により覆われている第１の溝を形成する工程
と、 前記第１の溝に囲まれた前記第２導電型のシリコン層を
所定の深さまで除去する工程と、 露出した前記第２導電型のシリコン層あるいは前記第２
導電型の埋込層上に、第１の第１導電型のシリコン層を
選択的に形成する工程と、 前記第１の第１導電型のシリコン層上に、シリコン層と
ゲルマニウム−シリコン混晶層とが交互に１回以上複数
回成長したシリコン／ゲルマニウム・シリコン混晶層を
形成する工程と、 前記シリコン／ゲルマニウム・シリコン混晶層上に、第
２の第１導電型のシリコン層を形成する工程と、 前記第１の溝内部に、少なくとも前記シリコン／ゲルマ
ニウム・シリコン混晶層よりも深くまで形成されかつ前
記シリコン／ゲルマニウム・シリコン混晶層の側壁方向
の少なくとも一方向に形成された開口を形成する工程
と、 前記開口に金属層を埋設する工程と、 前記シリコン／ゲルマニウム・シリコン混晶層の横方向
のシリコン基板にＶ字型の溝を形成する工程と、 前記Ｖ字型の溝に光がチップ上面側から入射するように
光ファイバーを配置する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項７】シリコン基板中に主にバイポーラ型トラン
ジスタより成るアナログ・ディジタル信号処理用の半導
体装置を形成する工程と、 前記シリコン基板中にシリコン層とゲルマニウム・シリ
コン混晶層とが１回以上複数回交互に繰り返し形成され
たシリコン／ゲルマニウム・シリコン混晶層より成る光
受信部を形成する工程とを含み、 前記シリコン／ゲルマニウム・シリコン混晶層は、請求
項１記載の半導体装置の製造方法により形成することを
特徴とする半導体装置の製造方法。 - 【請求項８】請求項１〜７のいずれかに記載の半導体装
置の製造方法において、 前記シリコン／ゲルマニウム・シリコン混晶層は８００
℃以下の温度で選択的に成長することを特徴とする半導
体装置の製造方法。 - 【請求項９】シリコン基板中に、シリコン基板上裏面よ
り所定の深さまで形成された少なくとも側壁をシリコン
酸化膜で覆われた第１の溝と、 前記第１の溝で囲まれた領域内に形成された第１の第１
導電型のシリコン層と、 前記第１の第１導電型のシリコン層上にシリコン層とゲ
ルマニウム・シリコン混晶層とが交互に１回以上複数回
成長したシリコン／ゲルマニウム・シリコン混晶層と、 前記シリコン／ゲルマニウム・シリコン混晶層上の第２
の第１導電型のシリコン層と、 前記第１あるいは第２の第１導電型のシリコン層とＰＮ
接合を形成する第２導電型のシリコン層と、 前記シリコン／ゲルマニウム・シリコン混晶層の横方向
のシリコン基板に光ファイバーからの光信号入射口とな
るＶ字型の溝とを有し、 Ｖ字型の溝に光がチップ上面側から入射することを特徴
とする半導体装置。 - 【請求項１０】シリコン基板中に、シリコン基板上裏面
より所定の深さまで形成された少なくとも側壁をシリコ
ン酸化膜で覆われた第１の溝と、 前記第１の溝で囲まれた領域内に形成された第１の第１
導電型のシリコン層と、 前記第１の第１導電型のシリコン層上にシリコン層とゲ
ルマニウム・シリコン混晶層とが交互に１回以上複数回
成長したシリコン／ゲルマニウム・シリコン混晶層と、 前記シリコン／ゲルマニウム・シリコン混晶層上の第２
の第１導電型のシリコン層と、 前記第１あるいは第２の第１導電型のシリコン層とＰＮ
接合を形成する第２導電型のシリコン層と、 前記シリコン／ゲルマニウム・シリコン混晶層の横方向
のシリコン基板に光ファイバーからの光信号入射口とな
るＶ字型の溝とを有し、 前記第１の溝内の少なくとも一部に金属層を有し、Ｖ字
型の溝に光がチップ上面側から入射することを特徴とす
る半導体装置。 - 【請求項１１】シリコン基板中に、シリコン基板上裏面
より所定の深さまで形成された少なくとも側壁をシリコ
ン酸化膜で覆われた第１の溝と、 前記第１の溝で囲まれた領域内に形成された第１の第１
導電型のシリコン層と、 前記第１の第１導電型のシリコン層上にシリコン層とゲ
ルマニウム・シリコン混晶層とが交互に１回以上複数回
成長したシリコン／ゲルマニウム・シリコン混晶層と、 前記シリコン／ゲルマニウム・シリコン混晶層上の第２
の第１導電型のシリコン層と、 前記第１あるいは第２の第１導電型のシリコン層とＰＮ
接合を形成する第２導電型のシリコン層と、 前記シリコン／ゲルマニウム・シリコン混晶層の横方向
に光ファイバーをほぼ１／２の深さまで埋設できる第２
の溝とを有し、 前記第２の溝は光ファイバーの中心線上が前記シリコン
／ゲルマニウム・シリコン混晶層の側面とほぼ一致する
ような深さとなっており、溝の一部が広がった幅広溝部
を有することを特徴とする半導体装置。 - 【請求項１２】シリコン基板中に、シリコン基板上裏面
より所定の深さまで形成された少なくとも側壁をシリコ
ン酸化膜で覆われた第１の溝と、 前記第１の溝で囲まれた領域内に形成された第１の第１
導電型のシリコン層と、 前記第１の第１導電型のシリコン層上にシリコン層とゲ
ルマニウム・シリコン混晶層とが交互に１回以上複数回
成長したシリコン／ゲルマニウム・シリコン混晶層と、 前記シリコン／ゲルマニウム・シリコン混晶層上の第２
の第１導電型のシリコン層と、 前記第１あるいは第２の第１導電型のシリコン層とＰＮ
接合を形成する第２導電型のシリコン層と、 前記シリコン／ゲルマニウム・シリコン混晶層の横方向
に光ファイバーをほぼ１／２の深さまで埋設できる第２
の溝とを有し、 前記第１の溝は溝内の少なくとも一部に金属層を有し、
前記第２の溝は光ファイバーの中心線上が前記シリコン
／ゲルマニウム・シリコン混晶層の側面とほぼ一致する
ような深さとなっており、溝の一部が広がった幅広溝部
を有することを特徴とする半導体装置。 - 【請求項１３】シリコン基板中に、シリコン基板上裏面
より所定の深さまで形成された少なくとも側壁をシリコ
ン酸化膜で覆われた第１の溝と、 前記第１の溝で囲まれた領域内に形成された第１の第１
導電型のシリコン層と、 前記第１の第１導電型のシリコン層上にシリコン層とゲ
ルマニウム・シリコン混晶層とが交互に１回以上複数回
成長したシリコン／ゲルマニウム・シリコン混晶層と、 前記シリコン／ゲルマニウム・シリコン混晶層上の第２
の第１導電型のシリコン層と、 前記第１あるいは第２の第１導電型のシリコン層とＰＮ
接合を形成する第２導電型のシリコン層と、 前記シリコン／ゲルマニウム・シリコン混晶層の横方向
に光ファイバーをほぼ１／２の深さまで埋設できる第２
の溝とを有し、 前記第２の溝は光ファイバーの中心線上が前記シリコン
／ゲルマニウム・シリコン混晶層の側面とほぼ一致する
ような深さとなっており、前記第１の溝で囲まれた領域
が、前記第２の溝側から、放射状に広がって形成されて
いることを特徴とする半導体装置。 - 【請求項１４】シリコン基板中に、シリコン基板上裏面
より所定の深さまで形成された少なくとも側壁をシリコ
ン酸化膜で覆われた第１の溝と、 前記第１の溝で囲まれた領域内に形成された第１の第１
導電型のシリコン層と、 前記第１の第１導電型のシリコン層上にシリコン層とゲ
ルマニウム・シリコン混晶層とが交互に１回以上複数回
成長したシリコン／ゲルマニウム・シリコン混晶層と、 前記シリコン／ゲルマニウム・シリコン混晶層上の第２
の第１導電型のシリコン層と、 前記第１あるいは第２の第１導電型のシリコン層とＰＮ
接合を形成する第２導電型のシリコン層と、 前記シリコン／ゲルマニウム・シリコン混晶層の横方向
に光ファイバーをほぼ１／２の深さまで埋設できる第２
の溝とを有し、 前記第１の溝は溝内の少なくとも一部に金属層を有し、
前記第２の溝は光ファイバーの中心線上が前記シリコン
／ゲルマニウム・シリコン混晶層の側面とほぼ一致する
ような深さとなっており、前記第１の溝で囲まれた領域
が、前記第２の溝側から、放射状に広がって形成されて
いることを特徴とする半導体装置。 - 【請求項１５】シリコンチップに搭載された請求項１１
または１２記載の半導体装置において、前記幅広溝部の
一辺が前記シリコンチップの端部に到達していることを
特徴とする半導体装置。 - 【請求項１６】シリコン基板中にシリコン層とゲルマニ
ウム−シリコン混晶層とが１回以上複数回交互に繰り返
したシリコン／ゲルマニウム・シリコン混晶層より成る
光受信部と、バイポーラ型トランジスタより成るアナロ
グ・ディジタル信号処理部とにより構成され、 前記光受信部は、シリコン基板中に、シリコン基板上裏
面より所定の深さまで形成された少なくとも側壁をシリ
コン酸化膜で覆われた第１の溝と、 前記第１の溝で囲まれた領域内に形成された第１の第１
導電型のシリコン層と、 前記第１の第１導電型のシリコン層上にシリコン層とゲ
ルマニウム・シリコン混晶層とが交互に１回以上複数回
成長したシリコン／ゲルマニウム・シリコン混晶層と、 前記シリコン／ゲルマニウム・シリコン混晶層上の第２
の第１導電型のシリコン層と、 前記第１あるいは第２の第１導電型のシリコン層とＰＮ
接合を形成する第２導電型のシリコン層とを有する半導
体装置により構成されていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6307319A JP2874570B2 (ja) | 1993-12-20 | 1994-12-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-319538 | 1993-12-20 | ||
| JP31953893 | 1993-12-20 | ||
| JP6307319A JP2874570B2 (ja) | 1993-12-20 | 1994-12-12 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07231113A JPH07231113A (ja) | 1995-08-29 |
| JP2874570B2 true JP2874570B2 (ja) | 1999-03-24 |
Family
ID=26565060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6307319A Expired - Fee Related JP2874570B2 (ja) | 1993-12-20 | 1994-12-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874570B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748914B2 (ja) * | 1996-01-25 | 1998-05-13 | 日本電気株式会社 | 光検出用半導体装置 |
| JP3063638B2 (ja) * | 1996-09-20 | 2000-07-12 | 日本電気株式会社 | 半導体光検出器およびその製造方法 |
| JP3016371B2 (ja) * | 1997-03-26 | 2000-03-06 | 日本電気株式会社 | 光検出器の製造方法 |
| JPH10290023A (ja) * | 1997-04-15 | 1998-10-27 | Nec Corp | 半導体光検出器 |
| JP3451987B2 (ja) | 1998-07-01 | 2003-09-29 | 日本電気株式会社 | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 |
| JP3582715B2 (ja) | 2000-09-08 | 2004-10-27 | シャープ株式会社 | 回路内蔵受光素子の製造方法 |
| US8373153B2 (en) * | 2009-05-26 | 2013-02-12 | University Of Seoul Industry Cooperation Foundation | Photodetectors |
| US8809834B2 (en) | 2009-07-06 | 2014-08-19 | University Of Seoul Industry Cooperation Foundation | Photodetector capable of detecting long wavelength radiation |
| US8227793B2 (en) | 2009-07-06 | 2012-07-24 | University Of Seoul Industry Cooperation Foundation | Photodetector capable of detecting the visible light spectrum |
| US8748862B2 (en) | 2009-07-06 | 2014-06-10 | University Of Seoul Industry Cooperation Foundation | Compound semiconductors |
| US8368990B2 (en) | 2009-08-21 | 2013-02-05 | University Of Seoul Industry Cooperation Foundation | Polariton mode optical switch with composite structure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621378A (en) * | 1979-07-27 | 1981-02-27 | Fujitsu Ltd | Photosemiconductor device |
| JPS5642386A (en) * | 1979-09-14 | 1981-04-20 | Agency Of Ind Science & Technol | Semiconductor photodetector |
| JPS57206078A (en) * | 1981-04-27 | 1982-12-17 | Western Electric Co | Shottky type photodetector |
| JPS61271875A (ja) * | 1985-05-27 | 1986-12-02 | Mitsubishi Electric Corp | 半導体受光素子 |
| CA1282671C (en) * | 1985-11-18 | 1991-04-09 | John Condon Bean | Device having strain induced region |
| JPS639162A (ja) * | 1986-06-27 | 1988-01-14 | アメリカン テレフォン アンド テレグラフ カムパニー | 超格子を含む半導体デバイス及びその制御法 |
| JPH03286567A (ja) * | 1990-04-03 | 1991-12-17 | Ricoh Co Ltd | 半導体デバイス及びその製造方法 |
| JP2898810B2 (ja) * | 1992-01-21 | 1999-06-02 | シャープ株式会社 | 回路内蔵受光素子およびその製造方法 |
-
1994
- 1994-12-12 JP JP6307319A patent/JP2874570B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07231113A (ja) | 1995-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| US6177289B1 (en) | Lateral trench optical detectors | |
| US5747860A (en) | Method and apparatus for fabricating semiconductor device with photodiode | |
| KR100244048B1 (ko) | 광반도체 장치 및 그의 제조방법 | |
| US7453132B1 (en) | Waveguide photodetector with integrated electronics | |
| KR0175173B1 (ko) | 반도체 소자 제조 방법 | |
| US4210923A (en) | Edge illuminated photodetector with optical fiber alignment | |
| DE19510631B4 (de) | Halbleiterbauelement | |
| CA2050362C (en) | Photo-sensing device | |
| KR100306414B1 (ko) | 광검출기 | |
| US4847210A (en) | Integrated pin photo-detector method | |
| US4814847A (en) | Ingaas semiconductor structures | |
| US5239193A (en) | Silicon photodiode for monolithic integrated circuits | |
| JP2874570B2 (ja) | 半導体装置およびその製造方法 | |
| EP0450827B1 (en) | Silicon photodiode for monolithic integrated circuits and method for making same | |
| KR100430860B1 (ko) | 회로 내장 수광소자, 그 제조 방법 및 회로 내장 수광소자를 사용하는 광학 장치 | |
| JP2988353B2 (ja) | 光検出用の半導体装置及びその製造方法 | |
| EP0030281B1 (en) | Optical semiconductor detector and process for fabrication thereof | |
| JP2751910B2 (ja) | 半導体受光素子及びその製造方法 | |
| US4729963A (en) | Fabrication method for modified planar semiconductor structures | |
| CN1330004C (zh) | 半导体光接收器件及其制造方法 | |
| EP0573921A2 (en) | Semiconductor device having a semiconductor film of low oxygen concentration | |
| KR100249785B1 (ko) | 수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법 | |
| JP3008912B2 (ja) | 半導体光検出器及びその製造方法 | |
| CN117476800B (zh) | 硅基光电探测器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |