JP4964026B2 - 窒化物系半導体レーザ素子の作製方法 - Google Patents

窒化物系半導体レーザ素子の作製方法 Download PDF

Info

Publication number
JP4964026B2
JP4964026B2 JP2007140291A JP2007140291A JP4964026B2 JP 4964026 B2 JP4964026 B2 JP 4964026B2 JP 2007140291 A JP2007140291 A JP 2007140291A JP 2007140291 A JP2007140291 A JP 2007140291A JP 4964026 B2 JP4964026 B2 JP 4964026B2
Authority
JP
Japan
Prior art keywords
region
electrode
wafer
substrate
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007140291A
Other languages
English (en)
Other versions
JP2008294343A (ja
Inventor
裕司 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007140291A priority Critical patent/JP4964026B2/ja
Publication of JP2008294343A publication Critical patent/JP2008294343A/ja
Application granted granted Critical
Publication of JP4964026B2 publication Critical patent/JP4964026B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は窒化物系半導体レーザ素子の作製方法に関するものであり、特に窒化物系半導体基板上に窒化物系半導体を積層することによって作製されるレーザ素子の作製方法に関する。
III族元素とV族元素とから成る所謂III−V族半導体である窒化物系半導体(例えば、AlN、GaN、InN、AlGaN、InGaNなど)は、そのバンド構造より、青や青紫の光を発する発光素子としての利用が期待され、既に発光ダイオードやレーザ素子などに利用されている。
また、これまでは良質な窒化物系半導体の基板が得られなかったため、サファイア基板などの異種基板を用いて窒化物系半導体レーザ素子などの作製が行われてきた。しかし、サファイア基板などの異種基板は窒化物系半導体との格子不整合が大きいため、異種基板上に積層される窒化物系半導体には転位などの結晶欠陥が多数存在し、結果として素子が低出力かつ短寿命となる問題があった。また、窒化物系半導体と異種基板との劈開方向が異なるため、ウエハの分割が困難となる問題も生じていた。
これらの問題に対して、近年になって良質な窒化ガリウム基板が得られるようになり、これらの基板を利用することで、上述した問題が解決された窒化物系半導体レーザ素子が得られるようになった(特許文献1及び特許文献2参照)。
特開2002−33282号公報 特開2001−102307号公報
しかしながら、特許文献1や特許文献2の方法によって作製される基板は、基板の主面と平行な方向の成長を促進させることで転位を局所的に集中させるものであるため、成長面が衝突する領域であり転位が集中される領域(以下、ストライプコアとする)と、転位が低減される他の領域と、の結晶性が異なる問題が生じる。
特に、図8(a)の基板の模式図と、図8(b)の図8(a)における破線領域Bの拡大図に示すように、基板30のストライプコア31と他の領域32とは、RIE(Reactive Ion Etching)法などのドライエッチングによる腐食性が異なる。具体的には、ウエハを作製するときの基板30の前処理などで基板30にドライエッチングを施す際、基板30のストライプコア31以外の他の領域32には突起33が形成されやすくなるが、ストライプコア31には突起33が形成されにくく平坦なものとなる。そのため、ストライプコア31以外の他の領域32では、この突起33のために電極34の密着性が良好なものとなるが、突起33の無いストライプコア31上における電極34の密着性は悪くなる。
そして、このように電極34の密着性が悪い領域が存在すると、その領域上の電極34を起点として、密着性が良い他の領域上の電極34までも剥がれてしまうことがある。特に、図8(c)のバー35の模式図に示すように、ストライプコア31と垂直な方向にウエハを劈開してバー35を作製する際にこの電極剥がれが発生しやすく、このような電極剥がれが生じることによって歩留まりが極端に低下する。
そこで本発明は、ウエハを劈開する際に電極剥がれが発生することを防止して、歩留まりの高い窒化物系半導体レーザ素子の作製方法を提供することを目的とする。
上記目的を達成するために、本発明における窒化物系半導体レーザ素子の作製方法は、基板の第一主面上に、所定の方向に延びる電流通路部を備えた素子構造を、当該電流通路部が平行となるように複数形成する第一工程と、当該第一工程の後に、当該複数の素子構造が形成された前記基板の前記第一主面と反対側の第二主面上に、一部を除い当該第二主面を覆う電極を形成してウエハを得る第二工程と、当該第二工程の後に、前記ウエハを前記電流通路部と略垂直な方向に分断してバーを得る第三工程と、当該第三工程の後に、前記バーを前記電流通路部と略平行な方向に分断してチップを得る第四工程と、を備えることを特徴とする窒化物系半導体レーザ素子の作製方法である
前記基板が、前記電流通路部と略平行な方向に延びる第一領域と、当該第一領域以外の領域である第二領域と、を備え、該第一領域は転位密度の大きなストライプコア領域であり、前記第二工程が、前記第二主面の前記第二領域上に前記電極を形成するものであり、前記基板の前記第二主面を覆う前記電極を形成する第五工程と、当該第五工程によって前記第一領域上に形成された前記電極の少なくとも一部にレーザ光を照射して、当該電極の少なくとも一部を除去する第六工程と、を備えることを特徴とする。
また、前記第六工程において、前記第一領域と、前記第三工程において分断する線と、の交差した領域近傍にある電極を除去することとしても構わない。
また、前記第六工程において、前記第一領域上に形成された前記電極を全て除去することとしても構わない。
また、前記ウエハを劈開または分割するための溝をレーザ光を照射して形成する工程を更に備え、該溝を形成する工程と同じ工程において、前記電極の少なくとも一部を除去することとしても構わない。
本発明における窒化物系半導体レーザ素子の作製方法によれば、第三工程でウエハを分断する前に、基板の第二主面上の一部に電極が無い状態にすることができる。そのため、ウエハを分断する際に一部の電極が剥がれることによって広範囲の電極が剥がれてしまう電極剥がれの発生を抑制することが可能となり、バーの歩留まりを高くすることができる。
以下、本発明における窒化物系半導体レーザ素子の作製方法について図1〜図7に基づき説明する。最初に、窒化物系半導体レーザ素子の作製方法の概要について図1〜図5を用いて説明し、その後に、本発明の実施例について図6及び図7を用いて説明する。
<<窒化物系半導体レーザ素子の作製方法>>
<ウエハ作製方法>
最初に、作製されるウエハの一例について図1(a)、(b)のウエハの模式図を用いて説明する。図1(a)はウエハの模式的な平面図であり、図1(b)は、図1(a)のA−A断面を示した模式的な断面図である。なお、図1(a)、(b)には基板の結晶方位をあわせて示しており、以下の図においても同様に基板の結晶方位をあわせて示すこととする。
本例のウエハ作製方法によると、基板2上に種々の層を積層することによって図1(a)に示すような電流通路部(リッジ部10)が基板の<1−100>方向と略平行になるように複数整列した構成のウエハ1が作製される。ここで、パッド電極12はリッジ部10に沿った方向と、リッジ部10と略垂直な方向とにそれぞれ整列している。また、パッド電極12の1つ分が1つの素子構造を示しており、後述するようにウエハ1をパッド電極12毎に分断することで複数のチップが得られる。
また、本例では、図1(b)に示すように基板2に上述したような転位密度の大きなストライプコア領域2aと、転位密度の小さなその他の領域2bと、が含まれる。このとき、ストライプコア領域2aは、基板の<1−100>方向と略平行な方向に延びており、<11−20>方向にほぼ等間隔で整列している。
次に、ウエハ作製方法の一例について図2及び図3を用いて説明する。図2は図1と同様の断面を示した模式的な断面図であり、図3は活性層の模式的な断面図である。
図2(a)に示すように、まず厚さ約100μmのn型GaN基板2の{0001}面上に、n型AlGaNから成るn型クラッド層3を約1.5μm形成し、さらにこのn型クラッド層3の上に活性層4を形成する。このとき活性層4を、図3に示すようにアンドープのInGaNから成る厚さ約3.2nmの井戸層4aと、アンドープのInGaNから成る厚さ約20nmの障壁層4bと、を交互に複数層積層することによって形成した多重量子井戸構造とする。なお、図3の例においては、井戸層4aを三層、障壁層4bを四層積層した場合について示している。
また、この多重量子井戸構造となる活性層4の上に、アンドープのInGaNから成る厚さ約50nmの光ガイド層5を形成し、この光ガイド層5の上にアンドープのAlGaNから成る厚さ約20nmキャップ層6を形成する。なお、図2(a)は、このキャップ層6まで基板2上に積層した状態について示している。
そして、図2(a)に示すキャップ層6の上にp型AlGaNから成る厚さ約400nmのp型クラッド層7を形成する。そして、このp型クラッド層7の上にアンドープのInGaNから成る厚さ約3nmのコンタクト層7を形成する。そして、このコンタクト層7の上に、厚さ約1nmのPt層と厚さ約10nmのPd層とから成るp側オーミック電極9を形成し、このp側オーミック電極9の上に厚さ約240nmのSiO層14を形成する。このように各層を形成し、図2(b)に示すような構造を得る。
次に、リッジ部10を形成するために、図2(b)に示す積層構造をエッチングする。このとき、幅約1.5μmであるとともに基板の<1−100>方向に延びたストライプ状のフォトレジスト(不図示)を、リッジ部10を形成する予定の部分に形成する。そして、CF系のガスを用いてRIE法によるエッチングを行なう。すると、フォトレジストを形成した部分のSiO層14及びオーミック電極9のみが残り、フォトレジストを形成していない部分のSiO層14及びオーミック電極9は除去される。
また、ここでフォトレジストを除去し、ClやSiClなどの塩素系のガスを用いたRIE法によるエッチングを行なう。このとき、SiO層14をマスクとして、SiO層14が無い部分のコンタクト層8及びp型クラッド層7をエッチングする。そして、p型クラッド層7が約80nm残った状態となったときにエッチングを停止し、SiO層14を除去する。すると、図2(c)に示すような、p型クラッド層7の一部が突出し、そのp型クラッド層7の突出した部分の上にコンタクト層8、オーミック電極9が順に形成されたリッジ部10を備える構造が得られる。
次に、図2(c)に示した構造の上に厚さ200nmのSiO層を形成し、フォトレジストをリッジ部10以外の部分に形成されたSiO層の上に形成する。そして、CF系のガスを用いたRIE法によるエッチングを行ない、リッジ部10上に形成されたSiO層を除去することでSiO層から成る電流ブロック層11を形成する。すると、図2(d)に示すような構造が得られ、この後、電流ブロック層11で囲まれたリッジ部10を覆うように、Auから成る厚さ3μmのパッド電極12を一続きとなるリッジ部10に複数形成する。
また、上述した積層構造が形成される基板2の面と反対側の面に、n側電極13を形成して図1(a)、(b)に示すようなウエハ1を得る。なお、このn側電極13の形成方法や、それによって得られる効果などについては、後述するn側電極13の形成方法の実施例において詳述する。また、図1(b)では一例として、n側電極13をストライプコア2aの領域上には形成せずに他の領域2b上にのみ形成した場合について示している。そして、以上説明した作製方法によって、図1(b)に示すようなウエハを得ることができる。
なお、以上説明したウエハ作製方法において、各窒化物系半導体層の形成に、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いても構わないし、MBE(Molecular Beam Epitaxy)法や、HVPE(Hydride Vapor Phase Epitaxy)法や、その他の方法を用いても構わない。また、電極の形成に、スパッタリングや蒸着などの形成方法を用いることとしても構わなく、蒸着として、電子ビーム蒸着を用いても構わないし、抵抗加熱蒸着を用いても構わない。また、SiO層の形成に、PECVD(Plasma Enhanced Chemical Vapor Deposition)法やスパッタ法などの方法を用いても構わない。
また、図1(a)に示すウエハの一例においては、リッジ部10が基板2の隣接するストライプコア2aの間に2本備えられる構成としているが、この部分に1つのリッジ部を備える構成としても構わないし、反対に多数のリッジ部10を備える構成としても構わない。
このような構成にすることによって、転位密度の高いストライプコア2aの直上の領域を避けてリッジ部10が形成される。そのため、このストライプコア2aの直上の領域にリッジ部10を形成した場合と比較して、基板からリッジ部に伝播する転位を低減させることが可能となり、素子寿命を長くすることができる。
また、基板2の作製方法によっては、基板2の隣接するストライプコア2aの間の略中央の部分に抵抗率が大きい領域が存在する場合がある。そのため、このような基板2を使用する場合は、リッジ部10を、ストライプコア2aの略中央の部分を避けて形成することとしても構わない。
また、図1(a)では簡単のためにウエハ1を四角形のものとして表しているが、結晶方位を特定するためのオリエンテーションフラット面や切り欠き部を含む略円形の基板上に積層構造を形成し、ウエハを作製するものであっても構わない。
また、このウエハの作製方法の例においては、基板2の{0001}面上に積層構造を形成することとしているが、{11−20}面や{1−100}面上に積層構造を形成することしても構わない。また、このように積層構造を形成する基板2の面を変更する場合は、リッジ部10を形成する方向や劈開方向を適宜変更することとする。また、上述したウエハ作製方法は一例であり、他のどのような作製方法を用いてウエハを作製しても構わない。例えば、パッド電極12や基板2上に形成する積層構造の形状が図1(a)、(b)に示す形状と異なることとしても構わない。
<ウエハの分断>
次に、得られたウエハ1を劈開及び分割してチップを得るとともに、このチップを用いた窒化物系半導体レーザ素子の作製方法の一例について図4及び図5を用いて説明する。図4は、バー及びチップを示した模式的な平面図であり、バー及びチップの図1(a)と同様の平面について示したものである。また、図5は、窒化物系半導体レーザ素子の模式的な斜視図である。なお、以下では上述したウエハ作製方法の一例によって得られたウエハを用いる場合について説明する。
まず、図4(a)に示すように、基板2の<11−20>方向に沿ってウエハ1を劈開してバー15を得る。このとき得られるバー15は、劈開することによって得られる2つの端面({1−100}面)が共振器端面となり、素子構造が<11−20>方向に一列に整列する構成となる。
そして、得られたバー15の共振器端面に、例えばSiOやTiO、Alから成るコーティングを施しても構わない。また、いずれか一方の端面に形成するコーティングを10層程度の多数の層から成るものとして反射率を高くするとともに、いずれか一方の端面に形成するコーティングを1層程度の少数の層から成るものとして反射率を低くしても構わない。
また、図4(b)に示すように、得られたバー15を<1−100>方向に沿って分割することでチップ16得る。このとき、1つのチップ16には1つの素子構造が含まれることとなり、このチップ16を用いて、図5に示すような窒化物系半導体レーザ素子20が作製される。
なお、ウエハ1からバー15への劈開及びバー15からチップ16への分割において、それぞれの劈開方向及び分割方向に沿った溝をウエハ1またはバー15に形成するとともに、この溝に沿って劈開及び分割を行なうこととしても構わない。また、この溝は実線状であっても破線状であっても構わない。また、ウエハ1やバー15においてパッド電極12や電流ブロック層11が形成される方の面に溝を形成することとしても構わないし、n側電極13が形成される方の面に溝を形成しても構わない。
<チップのマウント>
図5に示すように、窒化物系半導体レーザ素子20は、チップ16がはんだによって接続及び固定(マウント)されるサブマウント23と、サブマウント23と接続するヒートシンク22と、ヒートシンク22がある面に接続するステム21と、ステム21のヒートシンク22が接続するある面とある面の反対側の面とを貫通するとともにステム21と絶縁されるピン24a、24bと、一方のピン24aとチップ16のパッド電極12とを電気的に接続するワイヤ25aと、他方のピン24bとサブマウント23とを電気的に接続するワイヤ26bと、を備えている。
また、窒化物系半導体レーザ素子20の構成をわかりやすく表示するため図示していないが、ステム21のヒートシンク22が接続するある面に接続するとともに、チップ16と、サブマウント23と、ヒートシンク22と、ピン24a、24bのある面から突出する部分と、ワイヤ25a、25bと、を封止するキャップを備える。
そして、この2本のピン24a、24bを介してチップ16に電流が供給されることで発振し、チップ16からレーザ光が出射される。このとき、キャップには出射されるレーザ光に対して透明な物質から成る窓が備えられており、この窓を透過してレーザ光が出射される。
なお、図5に示す窒化物系半導体レーザ素子20の構成は一例であり、ヒートシンク22や、サブマウント23、ピン24a、24b、ワイヤ25a、25bなどの構成について、他の構成であっても構わない。
<<実施例>>
以上、本発明における窒化物系半導体レーザ素子の一連の作製方法について説明したが、以下では上述したウエハの作製方法におけるn側電極の形成方法の実施例について、図6及び図7を用いて詳述する。
<第1実施例>
最初に、n側電極の形成方法の第1実施例について図6を用いて説明する。図6(a)、(b)は、図1(a)の平面図に示したウエハの面と反対側の面を示した平面図である。また、図6(c)は、図6(a)、(b)において示した面と同じ側の面を示す平面図であり、図6(a)、(b)に示すウエハを劈開して得られるバーを示したものである。
本実施例におけるn側電極13の形成方法によってn側電極13を形成する場合、まず図6(a)に示すように、基板の積層構造が形成される面と反対側の面の全体にn側電極13を形成する。なお、図6(a)では、n側電極13で覆われる基板のストライプコア2aの部分を破線で示している。
次に、図6(b)に示すように、基板のストライプコア2a上に形成されたn側電極13にレーザ光を照射することで、当該部分のn側電極13を除去する。このとき、基板のストライプコア2a上に形成したn側電極13と、他の領域2b上に形成したn側電極13と、は電子顕微鏡や光学顕微鏡を用いて観察することによって容易且つ明確に区別することができる。
そして、ウエハ1を基板の<11−20>方向に沿って劈開することで、図6(c)に示すようなバー15を得て、上述したようにバー15を分割することでチップを得ることができる。
このように、ウエハ1を劈開してバー15を得る前にストライプコア2a上のn側電極13の一部を除去することで、ウエハ1からバー15に劈開する際のn側電極13の剥がれを防止することが可能となる。特に、ストライプコア2a上に形成される電極は基板2との密着性が悪いために電極剥がれの起点になり易い。そのため、ストライプコア2a上のn側電極13を除去するだけで電極剥がれの起点を除去することができるため、効果的に電極剥がれの発生を抑制することができる。そして、これによってバーの歩留まり、ひいてはチップ及び窒化物系半導体レーザ素子の歩留まりを高くすることができる。
また、レーザ光の照射による熱や、周囲に飛散する電極や基板の一部によって、n側電極13の膜質を向上させることができる。これにより、ウエハ1を劈開及び分割して得られるチップ16を、上述したようにサブマウント23に取り付ける際に用いるはんだが、n側電極13に浸透することを防ぐことができる。また、これによって窒化物系半導体レーザ素子を継続して駆動させたときの駆動電圧の上昇を抑制することが可能となり、窒化物系半導体レーザ素子の長寿命化を図ることができる。
なお、このストライプコア2aを覆うn側電極13を区別するために、電子顕微鏡や光学顕微鏡を用いて視認することとしても構わないし、ウエハ1にオリエンテーションフラット面などの目印となるものがあれば、その目印からの距離によってレーザ光を照射して除去するn側電極13の位置を特定することとしても構わない。また、このような目印を予め基板に形成することとしても構わない。
また、n側電極13の一部を除去するために使用するレーザ装置として、Nd−YAG(Neodymium doped Yttrium Aluminum Garnet)レーザなどの固体レーザや、炭酸ガスレーザやArFエキシマレーザなどの気体レーザなど、どのようなレーザ装置を用いても構わない。
また、ウエハ1を劈開してバー15を得る前にウエハ1にレーザ光を照射して劈開または分割用の溝を形成する場合、この溝を形成する工程と同じ工程において、ストライプコア2a上のn側電極13を除去することとしても構わない。さらに、n側電極13を除去する際に照射するレーザ光の出力を、溝を形成する際に照射するレーザ光の出力よりも小さいものとしても構わない。
また、レーザ光を照射することによってn側電極13の一部を除去するだけでなく、同時に基板をある程度の深さまで削り取ることとしても構わない。このように構成することによって、バー15からチップへ分割するための溝の形成と、電極剥がれを防止するためのn側電極13の除去と、を同時に行なうことができる。
また、n側電極13の除去については、例えばダイヤモンドポイントなどのスクライバで直接的に削りとるような物理的な方法を採用しても構わないし、所定のエッチャントを用いるなどしてストライプコア2a上のn側電極13のみを選択的に除去する化学的な方法を採用することとしても構わない。
<第2実施例>
次に、n側電極の形成方法の第二実施例について図7を用いて説明する。図7(a)、(b)は、それぞれ第1実施例について示した図6(b)、(c)に相当するものであり、図7(a)は図6(b)と同じ側の面を示したウエハの平面図、図7(b)は図7(a)に示すウエハを劈開して得られるバーの平面図である。
本実施例におけるn側電極13の形成方法は、第1実施例と同様のものであり、図6(a)に示すように基板にn側電極13を形成した後に、レーザ光を照射することによってn側電極13の一部を除去するものである。そして、相違点はレーザ光の照射によって除去するn側電極13の形状のみであるため、第1実施例と同様であるものに関しては説明を省略する。
本実施例におけるn側電極13の形成方法では、基板にn側電極13を形成した後に、図7(a)に示すように、ストライプコア2aとウエハ1aを劈開するラインとの交点近傍上に形成されるn側電極13をレーザ光の照射によって除去する。そして、ウエハ1aに対して基板の<11−20>方向に沿ってウエハ1aを劈開することで、図7(b)に示すようなバー15aを得る。
このように、ウエハ1aを劈開してバー15aを得る前に、ストライプコア2aとウエハ1aを劈開するラインとの交点近傍上に形成されるn側電極13を除去することで、第1実施例と同様に、電極剥がれの起点となる部分を除去することが可能となり、ウエハ1aの劈開時におけるn側電極13の剥がれの発生を効果的に抑制することができる。そのため、バー15aの歩留まり、ひいてはチップ及び窒化物系半導体レーザ素子の歩留まりを高くすることができる。また、除去するn側電極13を最小限に抑えることが可能となり、レーザ装置の稼動時間を短くすることが可能となる。
なお、第1実施例と同様に、除去するn側電極13の位置を、視認や目印からの距離によって特定することとしても構わなく、どのような種類のレーザ装置を使用して除去することとしても構わない。また、ウエハ1aを劈開してバー15a得る前にウエハ1aにレーザ光を照射して劈開または分割用の溝を形成する場合、溝を形成する工程と同じ工程においてn側電極13の除去を行なうこととしても構わない。さらに、n側電極13を除去する際に照射するレーザ光の出力を、溝を形成する際に照射するレーザ光の出力よりも小さいものとしても構わない。
また、レーザ光を照射することによってn側電極13を除去するだけでなく、同時に基板をある程度の深さまで削り取ることとして、ウエハ1aからバー15aに劈開を行なうための溝を形成することとしても構わない。このように構成することで、劈開を行なうための溝の形成と、電極剥がれを防止するために行なうn側電極13の除去と、を同時に行なうことができる。
また、第1実施例と同様に、n側電極13の除去について、例えばダイヤモンドポイントなどのスクライバで直接的に削りとるような物理的な方法を採用しても構わないし、所定のエッチャントを用いるなどして所定のn側電極13のみを選択的に除去する化学的な方法を採用することとしても構わない。
<第3実施例>
次に、n側電極の形成方法の第3実施例について説明する。この第三実施例は、第1及び第2実施例において除去することとしたn側電極13の一部を、基板にn側電極13を形成する際に既に形成されていないこととするn側電極13の形成方法である。具体的には、第1実施例について示した図6(b)や第2実施例について示した図7(a)のn側電極13が除去される部分に、n側電極13形成時に予めマスクを形成しておき、n側電極13を形成した後にマスクを除去する方法である。
本実施例によってウエハに形成されるn側電極13は、図6(b)や、図7(a)におけるn側電極と同様の形状となる。そのため、第1及び第2実施例におけるn側電極13の形成方法と同様に、ウエハ1、1aを劈開してバー15、15aを得る際に、n側電極13の一部が除去された状態となる。そのため、上述したような劈開時のn側電極13の剥がれを防止することが可能となり、バー15、15aの歩留まりを高くする効果を得ることができる。
さらに、n側電極13を形成する際にマスクを施すだけであるので、第1及び第2実施例のようなn側電極13の形成後にレーザ光を照射してn側電極13の一部を除去する工程が不要となるため、工程を簡略化することが可能となる。
また、本発明は、ウエハ1、1aのn側電極13の一部を除去するか、n側電極13の形成時に一部が形成されないようにマスクを施すものであるため、非常に簡易な工程を追加するだけである。そのため、既存の窒化物系半導体レーザ素子の作製工程に容易に組み込むことが可能である。
なお、このマスクとしてフォトレジストや他の材料を使用しても構わない。また、マスクを形成する位置を特定するために、第1及び第2実施例と同様に電子顕微鏡や光学顕微鏡を用いて視認することとしても構わないし、ウエハ1、1a上の所定の目印からの距離によって、マスクを形成する位置を特定することとしても構わない。
本発明は、窒化物系半導体レーザ素子の作製方法に関するものであり、特に、窒化物系半導体基板上に窒化物系半導体を積層することによって作製される半導体レーザ素子の作製方法に適用すると好適である。
は、ウエハの一例を示す模式的な平面図及び断面図である。 は、ウエハの作製方法の一例を示す模式的な断面図である。 は、活性層について示した模式的な断面図である。 は、バー及びチップの一例を示した模式的な平面図である。 は、窒化物系半導体レーザ素子の一例を示す模式的な斜視図である。 は、第1実施例におけるn側電極の形成方法を示すウエハ及びバーの模式的な平面図である。 は、第2実施例におけるn側電極の形成方法を示すウエハ及びバーの模式的な平面図である。 は、従来の基板及びバーの模式的な平面図及び断面図である。
符号の説明
1 ウエハ
2 基板
2a ストライプコア
2b 他の領域
3 n型クラッド層
4 活性層
4a 井戸層
4b 障壁層
5 光ガイド層
6 キャップ層
7 p型クラッド層
8 コンタクト層
9 p側オーミック電極
10 リッジ部
11 電流ブロック層
12 パッド電極
13 n側電極
14 SiO
15 バー
16 チップ

Claims (4)

  1. 基板の第一主面上に、所定の方向に延びる電流通路部を備えた素子構造を、当該電流通路部が平行となるように複数形成する第一工程と、
    当該第一工程の後に、当該複数の素子構造が形成された前記基板の前記第一主面と反対側の第二主面上に、一部を除い当該第二主面を覆う電極を形成してウエハを得る第二工程と、
    当該第二工程の後に、前記ウエハを前記電流通路部と略垂直な方向に分断してバーを得る第三工程と、
    当該第三工程の後に、前記バーを前記電流通路部と略平行な方向に分断してチップを得る第四工程と、
    を備え、
    前記基板が、前記電流通路部と略平行な方向に延びる第一領域と、当該第一領域以外の領域である第二領域と、を備え、該第一領域は転位密度の大きなストライプコア領域であり、
    前記第二工程が、
    前記第二主面の前記第二領域上に前記電極を形成するものであり、
    前記基板の前記第二主面を覆う前記電極を形成する第五工程と、
    当該第五工程によって前記第一領域上に形成された前記電極の少なくとも一部にレーザ光を照射して、当該電極の少なくとも一部を除去する第六工程と、
    を備えることを特徴とする窒化物系半導体レーザ素子の作製方法。
  2. 前記第六工程において、前記第一領域と、前記第三工程において分断する線と、の交差した領域近傍にある電極を除去することを特徴とする請求項1に記載の窒化物系半導体レーザ素子の作製方法。
  3. 前記第六工程において、前記第一領域上に形成された前記電極を全て除去することを特徴とする請求項1又は2に記載の窒化物系半導体レーザ素子の作製方法。
  4. 前記ウエハを劈開または分割するための溝をレーザ光を照射して形成する工程を更に備え、該溝を形成する工程と同じ工程において、前記電極の少なくとも一部を除去することを特徴とする請求項1〜3に記載の窒化物系半導体レーザ素子の作製方法。
JP2007140291A 2007-05-28 2007-05-28 窒化物系半導体レーザ素子の作製方法 Expired - Fee Related JP4964026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007140291A JP4964026B2 (ja) 2007-05-28 2007-05-28 窒化物系半導体レーザ素子の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007140291A JP4964026B2 (ja) 2007-05-28 2007-05-28 窒化物系半導体レーザ素子の作製方法

Publications (2)

Publication Number Publication Date
JP2008294343A JP2008294343A (ja) 2008-12-04
JP4964026B2 true JP4964026B2 (ja) 2012-06-27

Family

ID=40168733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007140291A Expired - Fee Related JP4964026B2 (ja) 2007-05-28 2007-05-28 窒化物系半導体レーザ素子の作製方法

Country Status (1)

Country Link
JP (1) JP4964026B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286446A (ja) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 窒化物系半導体素子、窒化物系半導体素子の製造方法、GaN基板及びGaN基板の製造方法
JP4493127B2 (ja) * 1999-09-10 2010-06-30 シャープ株式会社 窒化物半導体チップの製造方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
JP3650000B2 (ja) * 2000-07-04 2005-05-18 三洋電機株式会社 窒化物系半導体レーザ素子および窒化物半導体レーザ装置の製造方法
JP4385504B2 (ja) * 2000-07-13 2009-12-16 日亜化学工業株式会社 窒化物半導体基板及びその製造方法
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP3926271B2 (ja) * 2002-01-10 2007-06-06 シャープ株式会社 Iii族窒化物半導体レーザ素子及びその製造方法
JP2003229638A (ja) * 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd 窒化物系化合物半導体発光素子
JP4873116B2 (ja) * 2003-07-11 2012-02-08 日亜化学工業株式会社 窒化物半導体レーザ素子、及びその製造方法
JP2005203411A (ja) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子
JP4780376B2 (ja) * 2005-05-31 2011-09-28 ソニー株式会社 半導体発光素子

Also Published As

Publication number Publication date
JP2008294343A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
JP3822976B2 (ja) 半導体装置およびその製造方法
US8062959B2 (en) Method of manufacturing semiconductor element
JP5053893B2 (ja) 窒化物半導体レーザを作製する方法
JP4901477B2 (ja) 窒化化合物半導体素子およびその製造方法
KR100874077B1 (ko) 질화물 반도체 레이저 소자 및 그 제조 방법
KR101375433B1 (ko) 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자
US7338827B2 (en) Nitride semiconductor laser and method for fabricating the same
JP4446315B2 (ja) 窒化物系半導体レーザ素子の製造方法
JP5298889B2 (ja) 窒化物半導体素子
JP2009164233A (ja) 窒化物半導体レーザ素子およびその製造方法
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
US8406264B2 (en) Nitride semiconductor laser element
JP2009004524A (ja) 窒化物系半導体レーザ素子及び窒化物系半導体レーザ素子の作製方法
US7842529B2 (en) Method of manufacturing nitride semiconductor light emitting element including forming scribe lines sandwiching and removing high density dislocation sections
US20110013659A1 (en) Semiconductor laser device and method of manufacturing the same
JP4959644B2 (ja) 半導体レーザ素子、半導体ウェハおよび半導体レーザ素子の製造方法
JP2007184644A (ja) 半導体装置及びその製造方法
US20210313760A1 (en) Method for manufacturing semiconductor laser diode and semiconductor laser diode
JP4964026B2 (ja) 窒化物系半導体レーザ素子の作製方法
JP4964027B2 (ja) 窒化物系半導体レーザ素子の作製方法
JP2009088270A (ja) 半導体素子の製造方法
JP2002261370A (ja) 窒化物系半導体素子の作製方法
JP4973261B2 (ja) 窒化物半導体素子およびその製造方法
JP5277762B2 (ja) 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP4799582B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees