KR20050062280A - 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체 - Google Patents

질화물 반도체 제조 방법과 이를 이용한 질화물 반도체 Download PDF

Info

Publication number
KR20050062280A
KR20050062280A KR1020030094302A KR20030094302A KR20050062280A KR 20050062280 A KR20050062280 A KR 20050062280A KR 1020030094302 A KR1020030094302 A KR 1020030094302A KR 20030094302 A KR20030094302 A KR 20030094302A KR 20050062280 A KR20050062280 A KR 20050062280A
Authority
KR
South Korea
Prior art keywords
sapphire substrate
nitride semiconductor
substrate
self
layer
Prior art date
Application number
KR1020030094302A
Other languages
English (en)
Other versions
KR100576854B1 (ko
Inventor
이규환
김선운
김제원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020030094302A priority Critical patent/KR100576854B1/ko
Priority to JP2004120118A priority patent/JP3934627B2/ja
Priority to US10/831,190 priority patent/US6844569B1/en
Publication of KR20050062280A publication Critical patent/KR20050062280A/ko
Application granted granted Critical
Publication of KR100576854B1 publication Critical patent/KR100576854B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 질화물 반도체 제조 방법 및 이를 이용한 질화물 반도체에 관한 것이다. 본 발명에 따라, 사파이어 기판에 자기조직화 금속층을 형성한다. 상기 자기조직화 금속층을 갖는 사파이어 기판을 가열하여 상기 사파이어 기판의 표면을 불규칙하게 노출시키도록 자기조직화 금속을 응결시킨다. 상기 자기조직화 금속 응결체(cluster)를 마스크로 하여 상기 사파이어 기판의 노출된 부분을 플라즈마로 식각한다. 상기 자기조직화 금속 응결체를 습식 식각으로 제거한다. 본 발명은 나노 크기의 요철 구조를 사파이어 기판 표면에 형성하여 사파이어 기판과 질화물 반도체층 사이의 양자 효율을 증대시키면서 이들 사이의 스트레스와 그에 따른 전위를 감소시킬 수 있다.

Description

질화물 반도체 제조 방법과 이를 이용한 질화물 반도체{FABRICATION METHOD FOR NITRIDE SEMICONDUCTOR AND NITRIDE SEMICONDUCTOR FABRICATED THEREBY}
본 발명은 질화물 반도체에 관한 것이며, 더 구체적으로는 나노 크기의 요철 구조를 사파이어 기판 표면에 형성하여 사파이어 기판과 질화물 반도체층 사이의 양자 효율을 증대시키면서 이들 사이의 스트레스와 그에 따른 전위를 감소시킬 수 있는 질화물 반도체 제조 방법에 관한 것이다. 또한, 본 발명은 상기 질화물 반도체 제조 방법에 따라 제조된 질화물 반도체에 관한 것이다.
발광다이오드 즉 LED(Light-Emitting Diode)는 기본적으로 사파이어 기판에 적층된 p형과 n형 반도체층의 접합으로 이루어져, 전압을 가하면 전자와 정공의 결합으로 밴드 갭(band gap)에 해당하는 에너지를 빛으로 방출하는 일종의 광전자소자(optoelectric devide)이다.
이와 같은 LED의 반도체층은 이종 기판인 사파이어, 탄화규소(SiC), 산화물 또는 탄화물 기판에 유기금속화학기상증착법(Metal-Organic Chemical Vapor Deposition: MOCVD) 또는 분자선에피탁시법(Molecular Beam Epitaxy: MBE)을 이용하여 질화갈륨(GaN) 단결정 박막을 성장시켜 얻는다. 하지만, 사파이어 등의 기판 물질은 GaN와 격자 상수 및 열팽창 계수가 불일치하기 때문에 고품질의 질화물 단결정을 성장시키기가 매우 어렵다.
통상 이를 해결하기 위해 저온 핵생성층을 이용한 2단계의 이종접합법(heteroepitaxy)을 채용하고 있는데, 이 기법으로 성장된 질화물층은 대략 109 내지 1010cm-2에 이르는 결정결함을 포함하게 된다.
이와 같은 결정결함은 질화물 반도체에 특성 불량을 야기하므로, 결정결함을 줄이기 위해 ELOG(Epitaxial Lateral Overgrowth) 또는 패터닝된 기판(patterned substrate)을 이용한 기법들이 개발되었다.
하지만 이런 기법들은 횡방향 성장(lateral growth)을 위해 장시간이 필요하기 때문에 LED 소자 성장을 위해서는 과도한 노력을 기울여야 하는 불편이 있다. 또한, 날개 영역(wing region)에서만 결정결함 밀도가 낮다는 점도 역시 문제로 지적되고 있다.
아울러, 기판에 패턴을 형성할 때, 마스크가 갖는 패턴의 크기가 마이크로미터 단위이기 때문에, 이 치수보다 작은 패턴을 기판에 형성할 수 없다. 즉 종래기술에 의해 기판에 형성되는 패턴은 일정치 이상의 치수를 갖게 되며, 그에 따라 결정결함도 역시 일정치 이상을 유지하게 된다.
따라서 본 발명은 전술한 종래 기술의 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 나노 크기의 요철 구조를 사파이어 기판 표면에 형성하여 사파이어 기판과 질화물 반도체층 사이의 양자 효율을 증대시키면서 이들 사이의 스트레스와 그에 따른 전위(dislocation)를 감소시킬 수 있는 질화물 반도체 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 질화물 반도체 제조 방법에 따라 제조된 질화물 반도체를 제공하는 것이다.
전술한 본 발명의 목적을 달성하기 위한 본 발명의 특징에 따라 제공되는 질화물 반도체 제조 방법은
(가) 사파이어 기판에 자기조직화 금속층을 형성하는 단계;
(나) 상기 자기조직화 금속층을 갖는 사파이어 기판을 가열하여 상기 사파이어 기판의 표면을 불규칙하게 노출시키도록 자기조직화 금속을 응결시키는 단계;
(다) 상기 자기조직화 금속 응결체(cluster)를 마스크로 하여 상기 사파이어 기판의 노출된 부분을 플라즈마로 식각하는 단계; 및
(라) 상기 자기조직화 금속 응결체를 습식 식각으로 제거하는 단계를 포함한다.
상기 질화물 반도체 제조 방법에서, 상기 (가)의 금속층 형성 단계에서 상기 금속층은 대략 10 내지 200nm의 두께로 형성되면 바람직하며, 대략 30 내지 100nm의 두께로 형성되면 더욱 바람직하다.
상기 질화물 반도체 제조 방법에서, 상기 (가)의 금속층 형성 단계는 기상 증착에 의해 상기 금속층을 형성한다.
이때, 바람직하게는, 상기 기상 증착은 전자빔 증착 방식을 이용하여 필라멘트와 전자빔 포켓측 도가니 사이의 5kV의 전압 및 2mA의 방출 전류에서 5 내지 10분 동안 수행된다.
상기 질화물 반도체 제조 방법에서, 상기 자기금속화 금속은 Pt, Au, Cr 및 그 합금을 포함하는 그룹 중의 적어도 하나이면 바람직하다.
상기 질화물 반도체 제조 방법에서, 상기 (나)의 자기조직화 금속 응결 단계는 질소 분위기에서 500 내지 1000℃의 구간에서 대략 2 내지 10분 간 수행되면 바람직하며, 질소 분위기에서 700 내지 1000℃의 구간에서 대략 7 내지 10분 간 수행되면 더욱 바람직하다.
상기 질화물 반도체 제조 방법에서, 상기 (다)의 플라즈마 식각 단계는 ICP-RIE(Inductive Coupled Plasma-Reactive Ion Etching)을 이용하여 수행되는 것이 바람직하다.
이때, 바람직하게는, 상기 ICP-RIE는 브롬수소(HBr) 또는 3염화붕소(BCl3)를 분당 1 내지 200cc의 유량으로 주입하면서, 50 내지 100W의 고주파 전력, 1 내지 10mmTorr의 압력 및 100 내지 300V의 DC 바이어스로 상온 내지 100℃에서 대략 5 내지 20 동안 수행된다.
상기 질화물 반도체 제조 방법에서, 상기 (다)의 플라즈마 식각 단계는 상기 사파이어 기판 표면의 노출된 부분에 직경이 50 내지 500nm이고 깊이가 3 내지 50nm인 불규칙한 기공(pore)들을 형성하는 것이 바람직하다.
더욱 바람직하게는, 상기 (다)의 플라즈마 식각 단계는 상기 사파이어 기판 표면의 노출된 부분에 직경이 50 내지 500nm이고 깊이가 5 내지 20nm인 불규칙한 기공들을 형성할 수 있다.
상기 질화물 반도체 제조 방법에서, 상기 (라)의 습식 식각 단계는 상기 식각된 사파이어 기판을 왕수에 담그고 대략 85℃에서 대략 30초 내지 2분간 가열하여 수행된다.
상기 질화물 반도체 제조 방법은 상기 (라)의 습식 식간 단계에 이후에 상기 사파이어 기판의 상면에 질화물층을 형성하는 단계를 더 포함한다.
또한, 상기 질화물 반도체 제조 방법에 있어서, 상기 사파이어 기판을 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중의 하나로 대체할 수 있다.
전술한 본 발명의 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 사파이어 기판과 이 기판의 상면에 차례로 형성된 질화물 핵생성층, n형 GaN층, 활성층 및 p형 GaN층을 포함하는 질화물 반도체가 제공되며, 상기 질화물 반도체는 상기 사파이어 기판의 상면은 요철 구조를 갖도록 전술한 제조 방법으로 형성된 요철 구조를 더 포함한다.
본 발명의 질화물 반도체에 있어서, 상기 요철 구조는 직경이 50 내지 500nm이고 깊이가 3 내지 50nm인 불규칙한 기공(pore)들을 포함하면 바람직하며, 직경이 50 내지 500nm이고 깊이가 5 내지 20nm인 불규칙한 기공들을 포함하면 더욱 바람직하다.
또한, 본 발명의 질화물 반도체에 있어서, 상기 사파이어 기판은 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중의 하나로 대체될 수 있다.
전술한 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 특징에 따라 제공되는 발광다이오드용 질화물 반도체는 사파이어 기판; 상기 기판의 상면에 차례로 형성된 질화물 핵생성층, n형 GaN층, 활성층 및 p형 GaN층; 및 직경이 50 내지 500nm이고 깊이가 3 내지 50nm인 불규칙한 기공(pore)들을 갖고 상기 사파이어 기판의 상면에 형성된 요철 구조를 포함한다.
본 발명의 질화물 반도체에 있어서, 상기 기공들은 직경이 50 내지 500nm이고 깊이가 5 내지 20nm이면 바람직하다.
본 발명은 나노 크기의 요철 구조가 상면에 형성된 사파이어 기판을 형성하고 이 사파이어 기판을 이용하여 질화물 반도체를 제조하는 것을 제안한다. 사파이어 기판의 요철 구조는 GaN의 성장시 핵 생성에 영향을 주어 사파이어 기판의 상면에 형성되는 GaN의 결정 결함을 줄이게 된다. 구체적으로는 기공(pore)이 형성된 부분에서는 GaN의 성장이 제한되어 돌기가 형성된 부분에서 GaN의 핵 생성이 증가하게 되고 그에 따라 사파이어 기판과 GaN 핵과의 경계에서 생기는 결함이 감소하게 된다.
한편, 전반사 조건에 따르면, 반사각은 사파이어 기판과 공기 사이의 굴절률 또는 GaN와 공기 사이의 굴절률로 결정되는데, 이러한 전반사 조건이 임계각보다 작을 경우에는 빛이 소자 밖으로 새어나가지 못하게 된다. 이러한 문제는 본 발명에 따라 나노 크기의 요철 구조를 사파이어 기판의 상면에 형성하면 극복할 수 있다. 즉 본 발명의 나노 크기의 요철 구조는 LED에서 양자 효율을 증가시키게 된다.
또한, 나노 크기의 요철 구조는 격자 상수 불일치에 의한 내부 스트레스와 그에 따른 전위(dislocation)를 감소시킴으로써 질화물 반도체 및 이를 채용하는 LED의 신뢰성을 높일 수 있다.
이하 본 발명의 여러 가지 특징 및 장점을 첨부도면과 연계하여 아래와 같이 상세히 설명한다.
먼저 본 발명에 따른 질화물 반도체 제조 방법을 첨부된 도 1 내지 7을 참조하여 상세히 설명하는데, 이들 도 1 내지 7은 본 발명에 따른 질화물 반도체 제조 방법을 단계별로 설명하는 공정 단면도이다.
(가) 사파이어 기판 상의 자기조직화 금속층 형성 단계:
먼저 적절한 치수의 사파이어 기판(102)을 준비하여 원하는 작업을 수행할 수 있는 반응기 내에 장착한다. 이어서, 상기 사파이어 기판(102)의 표면에 자기조직화 금속(self-organized metal)을 도포하여 도 1에 도시된 바와 같이 미리 정해진 두께의 금속층(104)을 형성한다.
본 단계에 사용되는 자기조직화 금속으로는 Pt, Au, Cr 및 그 합금이 있으며, 본 단계는 이들 중에서 적어도 하나를 이용하여 사파이어 기판(102)의 표면에 자기조직화 금속층(104)을 형성하게 된다.
이때, 기상 증착에 의해 자기조직화 금속을 사파이어 기판(102)의 표면에 증착하여 상기 자기 조직화 금속층(104)을 형성한다. 바람직하게는 기상 증착은 전자빔 증착 방식을 이용하여 수행되며, 반응기 내의 필라멘트와 전자빔 포켓측 도가니 사이의 5kV의 전압 및 2mA의 방출 전류에서 5 내지 10분 동안 수행된다.
이렇게 하여, 상기 자기조직화 금속층(104)을 대략 10 내지 200nm의 두께로 형성한다. 바람직하게는, 상기 자기조직화 금속층(104)을 대략 30 내지 100nm의 두께로 형성한다.
한편, 본 발명의 질화물 반도체 제조 방법에 채용된 상기 사파이어 기판(102)은 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중의 하나로 대체될 수 있다.
(나) 자기조직화 금속 응결 단계:
전술한 (가) 단계에서 얻어진 구조 즉 상기 자기조직화 금속층(104)이 형성된 사파이어 기판(102)을 미리 정해진 조건으로 가열한다. 본 가열 단계는 반응기 내의 질소 분위기에서 500 내지 1000℃의 구간에서 대략 2 내지 10분 간 수행하며, 바람직하게는 질소 분위기에서 700 내지 1000℃의 구간에서 대략 7 내지 10분 간 수행한다.
이렇게 되면, 상기 자기조직화 금속층(104)을 이루고 있는 자기조직화 금속은 불규칙하게 응결되어 상기 사파이어 기판(102)의 표면에 도 2에 도시된 바와 같이 불규칙한 형태의 자기조직화 금속 응결체(cluster, 106)를 형성하고, 상기 사파이어 기판(102)을 부분적으로 노출시키게 된다.
이때 응결체(106)들은 그 단면을 살펴 볼 때 서로 상이한 직경 또는 폭(W1, W2)으로 형성되며, 이들 응결체(106) 사이의 간격(G1, G2)도 역시 서로 상이하게 형성된다. 이때, 이들 간격(G1, G2)은 50 내지 500nm로 형성하는 것이 바람직하다. 한편, 이들 간격의 중심 사이의 거리(L1, L2)는 주로 응결체(106)의 폭(W1, W2)에 의해 결정되는데, 이는 100 내지 1000nm로 형성하며, 바람직하게는 100nm 내지 300nm로 형성한다.
이러한 응결체(106)는 다양한 형태(morphology)로 형성될 수 있으며, 그 형태는 사용된 자기조직화 금속의 종류, 합금인 경우 금속들 사이의 비율 및 가열 조건 등에 따라 달라질 수 있다.
(다) 사파이어 기판 식각 단계:
이어서, 전술한 (나) 단계에서 얻어진 구조 즉 표면에 자기조직화 금속 응결체(106)가 형성된 상기 사파이어 기판(102)을 도 3에 도시된 바와 같이 플라즈마로 식각한다.
도 3에 도시된 본 식각 단계는 ICP-RIE(Inductive Coupled Plasma-Reactive Ion Etching)을 이용하여 수행한다. 이때, 본 식각 단계는 브롬수소(HBr) 또는 3염화붕소(BCl3)를 분당 1 내지 200cc의 유량으로 주입하면서, 50 내지 100W의 고주파 전력, 1 내지 10mmTorr의 압력 및 100 내지 300V의 DC 바이어스로 상온 내지 100℃에서 대략 5 내지 20 동안 수행하면 바람직하다.
이렇게 하면, 상기 자기조직화 금속 응결체(106)가 마스크로 작용하므로, 상기 사파이어 기판(102)은 노출된 부분 즉 자기조직화 금속 응결체(106)가 형성되지 않은 부분만 선택적으로 식각되어 도 4에 도시된 바와 같이 불규칙한 치수의 다수의 기공(108)들을 형성한다.
본 식각 단계를 통해 상기 사파이어 기판(102)의 노출된 표면에 직경이 50 내지 500nm이고 깊이가 3 내지 50nm인 불규칙한 기공(pore, 108)들을 형성할 수 있으며, 바람직하게는 본 식각 단계를 통해 상기 사파이어 기판(102)의 노출된 표면에 직경이 50 내지 500nm이고 깊이가 5 내지 20nm인 불규칙한 기공(108)들을 형성할 수 있다. 이때, 기공(108)의 직경은 (다) 단계에서 얻어지는 응결체(106)들 사이의 간격(G1, G2)에 주로 의존하며, 기공(108)의 깊이는 식각 단계의 조건을 적절하게 조절함으로써 제어할 수 있다.
(라) 자기조직화 금속 응결체 제거 단계:
이어 습식 식각 단계를 수행하여 사파이어 기판(102) 표면에 남아있는 자기조직화 금속 응결체(106)를 제거한다. 본 습식 식각 단계는 상기 플라즈마 식각된 사파이어 기판을 왕수(aqua regia)에 담그고 대략 85℃에서 대략 30초 내지 2분간 가열하여 수행한다. 왕수는 진한 염산(HCl)과 진한 질산(HNO3)의 혼합용액으로서, 그 혼합비는 바람직하게는 3:1로 한다.
이렇게 하면, 도 5에 도시된 바와 같이 자기조직화 금속 응결체(106)는 제거되고 사파이어 기판(102)의 표면에는 기공(108)과 함께 돌기(110)들이 형성되어, 본 발명에서 요구되는 나노(nano) 사이즈의 요철 구조를 얻게 된다. 이때 돌기(110)들의 폭 또는 직경은 자기조직화 금속 응결체(106)의 간격(G1, G2)과 이들 간격 중심 사이의 거리(L1, L2)에 의해 주로 결정된다.
(마) 상기 사파이어 기판 상의 질화물층 형성 단계:
이와 같이 기공(108)과 돌기(110)의 요철 구조가 형성된 사파이어 기판(102)에 도 6에 도시된 바와 같이 질화물 구체적으로는 질화갈륨(GaN)으로 구성된 핵생성층(112)을 형성한다. GaN 핵생성층(112)은 통상 0.1㎛ 이하의 두께로 형성된다.
이때, 사파이어 기판(102) 표면에 기공(108)과 돌기(110)를 포함하는 나노 사이즈의 요철 구조가 형성되어 있으므로, 사파이어 기판(102)과 GaN 핵생성층(112) 사이의 격자상수 불일치에 의한 내부 스트레스와 전위(dislocation)의 발생기 감소된다. 이는 GaN 핵생성층(112)의 형성 단계의 신뢰성을 높여주는 장점이 있다.
이어 도 7에 도시된 바와 같이 GaN 핵생성층(112)의 상부에 n형 GaN층(114), 활성층(active region, 116) 및 p형 GaN층(118)을 차례로 형성하여 본 발명에 따른 질화물 반도체(100)를 완성하게 된다.
한편 이들 n형 GaN층(114), 활성층(active region, 116) 및 p형 GaN층(118)을 형성하는 기술을 공지되어 있으므로 그에 대한 추가의 설명은 생략한다.
도 8은 전술한 바와 같은 본 발명의 제조 방법에 따라 제조된 질화물 반도체의 부분 절개된 사시도이다.
도 8을 참조하면, 본 발명의 질화물 반도체(100)는 사파이어 기판(102)과 상기 사파이어 기판(102)의 상면에 성장된 GaN 등의 질화물층(112-118)을 포함한다. 상기 질화물층은 상기 사파이어 기판(102)의 상면에 형성된 GaN 핵생성층(112)과 이 GaN 핵생성층(112)의 상부에 차례로 형성된 n형 GaN 반도체층(114), 활성층(active region, 116) 및 p형 GaN 반도체층(118)을 포함한다.
한편, 상기 사파이어 기판(102)의 상면에는 나노 크기의 요철 구조 즉 기공(108)과 돌기(110)가 형성되어 있다. 이들 기공(108)은 대체로 직경이 50 내지 500nm이고 깊이가 3 내지 50nm이며, 바람직하게는 5 내지 20nm의 깊이로 불규칙하게 형성된다.
이와 같이 나노 크기의 기공(108)과 돌기(110)로 된 요철 구조가 사파이어 기판(102)의 표면에 형성되면 사파이어 기판(102)의 상면에 형성되는 질화물층(112-118) 특히 GaN 핵생성층(112)의 스트레스가 감소하고 전위(dislocation)의 발생도 역시 감소하게 된다. 이렇게 되면, 질화물층(112-118)이 용이하고 안정되게 형성될 수 있다.
또한, 사파이어 기판(102)과 질화물층(112-118) 사이에 나노 크기의 요철 구조가 형성되면 전반사가 감소되어 이들 사이의 투과율이 증가하여 양자 효율이 개선되는 장점이 있다.
한편, 본 발명의 질화물 반도체(100)에 채용된 상기 사파이어 기판(102)은 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중의 하나로 대체될 수 있다.
전술한 바와 같은 본 발명에 따른 질화물 반도체 제조 방법 및 이를 이용한 질화물 반도체에 따르면, 사파이어 기판 표면에 나노 크기의 요철 구조가 형성되므로 그 위로 성장되는 GaN의 핵 생성에 영향을 주며 이는 사파이어 표면과 GaN 핵과의 경계에서 생기는 결함을 감소시킨다.
또한, 사파이어 기판 표면에 나노 크기의 요철 구조가 형성되면, 빛의 전반사 조건을 개선하여 양자 효율을 증대시키게 된다.
더욱이, 전술한 나노 크기의 요철 구조는 사파이어 기판 표면과 GaN층과의 격자상수 불일치에 의한 이들 사이의 스트레스 및 그에 따른 전위도 역시 감소시킬 수 있다. 이렇게 되면, 상기 질화물 반도체 및 이를 채용한 LED의 신뢰성을 크게 개선할 수 있다.
상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 7은 본 발명에 따른 질화물 반도체 제조 방법을 단계별로 설명하는 공정 단면도이다.
도 8은 본 발명의 제조 방법에 따라 제조된 질화물 반도체의 부분 절개된 사시도이다.
<도면의 주요 부분의 부호의 설명>
102: 기판 108: 기공
110: 돌기 112: GaN 핵생성층
114: n형 GaN층 116: 활성층
118: p형 GaN층

Claims (21)

  1. 질화물 반도체 제조 방법에 있어서,
    (가) 사파이어 기판에 자기조직화 금속층을 형성하는 단계;
    (나) 상기 자기조직화 금속층을 갖는 사파이어 기판을 가열하여 상기 사파이어 기판의 표면을 불규칙하게 노출시키도록 자기조직화 금속을 응결시키는 단계;
    (다) 상기 자기조직화 금속 응결체(cluster)를 마스크로 하여 상기 사파이어 기판의 노출된 부분을 플라즈마로 식각하는 단계; 및
    (라) 상기 자기조직화 금속 응결체를 습식 식각으로 제거하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 제조 방법.
  2. 제1항에 있어서, 상기 (가)의 금속층 형성 단계에서 상기 금속층은 대략 10 내지 200nm의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 제조 방법.
  3. 제1항에 있어서, 상기 (가)의 금속층 형성 단계에서 상기 금속층은 대략 30 내지 100nm의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 제조 방법.
  4. 제1항에 있어서, 상기 (가)의 금속층 형성 단계는 기상 증착에 의해 상기 금속층을 형성하는 것을 특징으로 하는 질화물 반도체 제조 방법.
  5. 제4항에 있어서, 상기 기상 증착은 전자빔 증착 방식을 이용하여 필라멘트와 전자빔 포켓측 도가니 사이의 5kV의 전압 및 2mA의 방출 전류에서 5 내지 10분 동안 수행되는 것을 특징으로 하는 질화물 반도체 제조 방법.
  6. 제1항에 있어서, 상기 자기금속화 금속은 Pt, Au, Cr 및 그 합금을 포함하는 그룹 중의 적어도 하나인 것을 특징으로 하는 질화물 반도체 제조 방법.
  7. 제1항에 있어서, 상기 (나)의 자기조직화 금속 응결 단계는 질소 분위기에서 500 내지 1000℃의 구간에서 대략 2 내지 10분 간 수행되는 것을 특징으로 하는 질화물 반도체 제조 방법.
  8. 제1항에 있어서, 상기 (나)의 자기조직화 금속 응결 단계는 질소 분위기에서 700 내지 1000℃의 구간에서 대략 7 내지 10분 간 수행되는 것을 특징으로 하는 질화물 반도체 제조 방법.
  9. 제1항에 있어서, 상기 (다)의 플라즈마 식각 단계는 ICP-RIE(Inductive Coupled Plasma-Reactive Ion Etching)을 이용하는 것을 특징으로 하는 질화물 반도체 제조 방법.
  10. 제9항에 있어서, 상기 ICP-RIE는 브롬수소(HBr) 또는 3염화붕소(BCl3)를 분당 1 내지 200cc의 유량으로 주입하면서, 50 내지 100W의 고주파 전력, 1 내지 10mmTorr의 압력 및 100 내지 300V의 DC 바이어스로 상온 내지 100℃에서 대략 5 내지 20 동안 수행되는 것을 특징으로 하는 질화물 반도체 제조 방법.
  11. 제1항에 있어서, 상기 (다)의 플라즈마 식각 단계는 상기 사파이어 기판 표면의 노출된 부분에 직경이 50 내지 500nm이고 깊이가 3 내지 50nm인 불규칙한 기공(pore)들을 형성하는 것을 특징으로 하는 질화물 반도체 제조 방법.
  12. 제1항에 있어서, 상기 (다)의 플라즈마 식각 단계는 상기 사파이어 기판 표면의 노출된 부분에 직경이 50 내지 500nm이고 깊이가 5 내지 20nm인 불규칙한 기공들을 형성하는 것을 특징으로 하는 질화물 반도체 제조 방법.
  13. 제1항에 있어서, 상기 (라)의 습식 식각 단계는 상기 식각된 사파이어 기판을 왕수에 담그고 대략 85℃에서 대략 30초 내지 2분간 가열하는 것을 특징으로 하는 질화물 반도체 제조 방법.
  14. 제1항에 있어서, 상기 (라)의 습식 식각 단계에 이후에 상기 사파이어 기판의 상면에 질화물층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 제조 방법.
  15. 제1항에 있어서, 상기 사파이어 기판을 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중의 하나로 대체하는 것을 특징으로 하는 질화물 반도체 제조 방법.
  16. 사파이어 기판과 이 기판의 상면에 차례로 형성된 질화물 핵생성층, n형 GaN층, 활성층 및 p형 GaN층을 포함하는 질화물 반도체에 있어서,
    상기 사파이어 기판의 상면에 제1항에 기재된 방법으로 형성된 요철 구조를 더 포함하는 것을 특징으로 하는 질화물 반도체.
  17. 제16항에 있어서, 상기 요철 구조는 직경이 50 내지 500nm이고 깊이가 3 내지 50nm인 불규칙한 기공(pore)들을 포함하는 것을 특징으로 하는 질화물 반도체.
  18. 제16항에 있어서, 상기 요철 구조는 직경이 50 내지 500nm이고 깊이가 5 내지 20nm인 불규칙한 기공들을 포함하는 것을 특징으로 하는 질화물 반도체.
  19. 제16항에 있어서, 상기 사파이어 기판은 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중의 하나로 대체되는 것을 특징으로 하는 질화물 반도체.
  20. 발광다이오드용 질화물 반도체에 있어서,
    사파이어 기판;
    상기 기판의 상면에 차례로 형성된 질화물 핵생성층, n형 GaN층, 활성층 및 p형 GaN층; 및
    직경이 50 내지 500nm이고 깊이가 3 내지 50nm인 불규칙한 기공(pore)들을 갖고 상기 사파이어 기판의 상면에 형성된 요철 구조를 포함하는 것을 특징으로 하는 질화물 반도체.
  21. 제20항에 있어서, 상기 기공들은 직경이 50 내지 500nm이고 깊이가 5 내지 20nm인 것을 특징으로 하는 질화물 반도체.
KR1020030094302A 2003-12-20 2003-12-20 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체 KR100576854B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030094302A KR100576854B1 (ko) 2003-12-20 2003-12-20 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
JP2004120118A JP3934627B2 (ja) 2003-12-20 2004-04-15 窒化物半導体の製造方法とこれを利用した窒化物半導体
US10/831,190 US6844569B1 (en) 2003-12-20 2004-04-26 Fabrication method of nitride-based semiconductors and nitride-based semiconductor fabricated thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094302A KR100576854B1 (ko) 2003-12-20 2003-12-20 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체

Publications (2)

Publication Number Publication Date
KR20050062280A true KR20050062280A (ko) 2005-06-23
KR100576854B1 KR100576854B1 (ko) 2006-05-10

Family

ID=33563057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094302A KR100576854B1 (ko) 2003-12-20 2003-12-20 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체

Country Status (3)

Country Link
US (1) US6844569B1 (ko)
JP (1) JP3934627B2 (ko)
KR (1) KR100576854B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932615B1 (ko) * 2007-12-31 2009-12-17 주식회사 실트론 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법
KR101039122B1 (ko) * 2010-03-11 2011-06-07 주식회사 나노케이 질화물 반도체의 이종 단결정 성장용 사파이어 기판 제조방법
KR101305876B1 (ko) * 2007-08-09 2013-09-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8796698B2 (en) 2005-12-15 2014-08-05 Lg Electronics Inc. Method for fabricating substrate with nano structures, light emitting device and manufacturing method thereof
KR20150015849A (ko) * 2013-08-01 2015-02-11 주식회사 엘지화학 나노 패턴 구조체의 제조방법 및 이를 이용한 반사 방지 필름의 제조방법과 제조장치
KR101533296B1 (ko) * 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
KR100682879B1 (ko) 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
KR100659373B1 (ko) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US20090032799A1 (en) * 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
DE102007027641B4 (de) * 2007-06-15 2015-12-03 Huga Optotech Inc. Verfahren zum Herstellen einer Licht emittierenden Diode
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
KR100990226B1 (ko) * 2007-11-21 2010-10-29 우리엘에스티 주식회사 3차원 구조의 전방향 반사경을 구비한 질화물계 발광소자및 그 제조방법
TWI360236B (en) * 2007-12-20 2012-03-11 Nat Univ Tsing Hua Manufacturing method of self-separation layer
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
WO2009157921A1 (en) * 2008-06-24 2009-12-30 Pan Shaoher X Silicon based solid state lighting
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
KR100999363B1 (ko) 2008-08-12 2010-12-09 (주)더리즈 반도체 소자용 기판 및 이를 이용한 반도체 소자
KR101518858B1 (ko) * 2008-12-03 2015-05-13 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US8343878B2 (en) * 2008-12-19 2013-01-01 The Board Of Trustees Of The University Of Illinois Method of plasma etching GA-based compound semiconductors
KR101055266B1 (ko) 2009-05-07 2011-08-09 (주)더리즈 반도체 소자용 기판 및 이를 이용한 반도체 소자
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
KR101077547B1 (ko) 2009-06-26 2011-10-28 한국과학기술연구원 태양전지의 표면요철 형성방법
KR20110054841A (ko) 2009-11-18 2011-05-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
TWI450323B (zh) * 2010-02-26 2014-08-21 Sino American Silicon Prod Inc 具有奈米尺度高低不平的表面之磊晶基材及其製造方法
KR101673955B1 (ko) * 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법
CN102376835B (zh) * 2010-08-23 2015-06-10 展晶科技(深圳)有限公司 外延基板
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
CN102790152B (zh) * 2011-05-20 2015-09-09 昆山中辰矽晶有限公司 磊晶基材及其制造方法
JP2012246216A (ja) * 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用
WO2012176369A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
CN102254809B (zh) * 2011-08-04 2013-01-09 上海蓝光科技有限公司 一种图形化蓝宝石衬底的干法刻蚀方法
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9653313B2 (en) * 2013-05-01 2017-05-16 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
WO2013150984A1 (ja) * 2012-04-02 2013-10-10 旭化成株式会社 光学基板、半導体発光素子及び半導体発光素子の製造方法
CN103035788A (zh) * 2012-12-11 2013-04-10 映瑞光电科技(上海)有限公司 一种纳米级图形化衬底的制造方法
US8993404B2 (en) * 2013-01-23 2015-03-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
JP6001476B2 (ja) * 2013-03-12 2016-10-05 スタンレー電気株式会社 半導体発光素子の製造方法
CN103208570A (zh) * 2013-03-14 2013-07-17 映瑞光电科技(上海)有限公司 一种倒装led芯片及其制造方法
US10460952B2 (en) * 2013-05-01 2019-10-29 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
EP2992562A4 (en) * 2013-05-01 2017-02-15 Sensor Electronic Technology Inc. Stress relieving semiconductor layer
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
US9412902B2 (en) 2014-02-22 2016-08-09 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US10199535B2 (en) 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
CN108609579B (zh) * 2018-04-25 2019-05-24 中原工学院 一种无需光刻技术制备图形化硅衬底的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941647A (en) * 1973-03-08 1976-03-02 Siemens Aktiengesellschaft Method of producing epitaxially semiconductor layers
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796698B2 (en) 2005-12-15 2014-08-05 Lg Electronics Inc. Method for fabricating substrate with nano structures, light emitting device and manufacturing method thereof
KR101305876B1 (ko) * 2007-08-09 2013-09-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100932615B1 (ko) * 2007-12-31 2009-12-17 주식회사 실트론 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법
KR101533296B1 (ko) * 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
KR101039122B1 (ko) * 2010-03-11 2011-06-07 주식회사 나노케이 질화물 반도체의 이종 단결정 성장용 사파이어 기판 제조방법
KR20150015849A (ko) * 2013-08-01 2015-02-11 주식회사 엘지화학 나노 패턴 구조체의 제조방법 및 이를 이용한 반사 방지 필름의 제조방법과 제조장치

Also Published As

Publication number Publication date
US6844569B1 (en) 2005-01-18
JP2005183905A (ja) 2005-07-07
KR100576854B1 (ko) 2006-05-10
JP3934627B2 (ja) 2007-06-20

Similar Documents

Publication Publication Date Title
KR100576854B1 (ko) 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
JP4286527B2 (ja) 窒化ガリウム基板の製造方法
TWI647335B (zh) 利用化學腐蝕的方法剝離生長襯底的方法
US8426325B2 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
JP5146481B2 (ja) ナイトライド系ｉｉｉ−ｖ族化合物半導体装置、及び半導体装置の製造方法
JP4471726B2 (ja) 単結晶サファイア基板の製造方法
KR100902512B1 (ko) 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
TWI464903B (zh) 外延襯底及其製備方法、外延襯底作為生長外延層的應用
US20050156175A1 (en) High quality nitride semiconductor thin film and method for growing the same
JP4651207B2 (ja) 半導体用基板とその製造方法
JP2007266472A (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
KR20110061910A (ko) 발광 소자 및 그 제조 방법
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP2012500479A (ja) 両面不動態化を伴う半導体発光デバイスを製造するための方法
KR20120004159A (ko) 기판구조체 및 그 제조방법
JP3744155B2 (ja) 窒化ガリウム系化合物半導体基板の製造方法
JP4015865B2 (ja) 半導体装置の製造方法
JP3962283B2 (ja) 半導体装置の製造方法
JPH11274082A (ja) Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
US8785947B2 (en) Semiconductor substrate for growth of an epitaxial semiconductor device
US20070298592A1 (en) Method for manufacturing single crystalline gallium nitride material substrate
JP3883827B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
US20050186757A1 (en) Method for lift off GaN pseudomask epitaxy layer using wafer bonding way

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 14