JP2007168066A - ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法 - Google Patents

ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法 Download PDF

Info

Publication number
JP2007168066A
JP2007168066A JP2006338992A JP2006338992A JP2007168066A JP 2007168066 A JP2007168066 A JP 2007168066A JP 2006338992 A JP2006338992 A JP 2006338992A JP 2006338992 A JP2006338992 A JP 2006338992A JP 2007168066 A JP2007168066 A JP 2007168066A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
semiconductor layer
protective film
nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006338992A
Other languages
English (en)
Other versions
JP5054366B2 (ja
Inventor
Jong Wook Kim
ウーク キム ジョン
Hyun Kyong Cho
キョン チョ ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
LG Innotek Co Ltd
Original Assignee
LG Electronics Inc
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc, LG Innotek Co Ltd filed Critical LG Electronics Inc
Publication of JP2007168066A publication Critical patent/JP2007168066A/ja
Application granted granted Critical
Publication of JP5054366B2 publication Critical patent/JP5054366B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】ナノ構造物が形成された基板の製造方法及びその基板を用いた発光素子並びにその製造方法を提供する。
【解決手段】本発明は発光素子の成長のための基板にナノサイズのアグロメレーションを形成し、該アグロメレーションでマスキングして基板をエッチングして、基板上部にナノ構造物を形成することにより、結晶欠陥が少なく、信頼性が改善された良質の発光構造物を成長させることができ、この発光構造物にはナノ構造物が形成されていて光抽出効率を増加させることができる。
【選択図】図2

Description

本発明はナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法に関する。
一般に、発光ダイオード(LightEmitting Diode:LED)はバックライト、信号灯、一般照明とフルカラーディスプレイ(Full Color Display)など多様な製品に応用される単一波長の光源である。
窒化ガリウム(GaN)と酸化亜鉛(ZnO)系の物質は直接遷移型の大きいエネルギーバンドギャップを有し、最近は紫外線(UV)、青色、緑色波長領域の光源源として多くの研究と開発が進まれており、商用化されている。
一方、発光ダイオード(LED)の内部で発生された光は発光ダイオードの外部に放出されるが、一部の光は発光ダイオードと空気との境界面で全反射され発光ダイオードの内部に殆んど閉じ込められる。
従って、このような全反射により従来の発光ダイオード構造では光抽出効率が低下する問題点があり、このような問題点を改善するために多くの研究が進まれている
このような発光ダイオードの内部に光が閉じ込められる現象は、図1に示したように第1と第2物質10、20の間において存在するスネル法則(Snell's Law)によって発生する。
すなわち、n*sinθ=n*sinθにより、第1と第2物質10、20の界面で臨界角より小さく入射される光は透過され発光ダイオードの外部に放出されるが、臨界角より大きい光は発光ダイオードの内部に反射される。
前記式において、nは第1物質の屈折率、nは第2物質の屈折率、θは入射角であり、θは屈折角である。
発光ダイオードの光抽出効率を改善する方法は多様であるが、例を挙げて説明すれば次の通りである。
第1に、発光ダイオードチップの形状を変形してチップ表面に光が発光ダイオードの外側面に垂直方向に入射する確率を高める方法があるが、色々の方法のうち半球形にチップを作ることが理論的には最適であると知られているが、実際は作製し難く高費用になるという短所がある。
第2に、同様に作製が困難であるが、半球形のエポキシドーム(Epoxy Dome)をもって発光ダイオードをカプセル化(Encapsulation)する方法がある。
第3に、マイクロキャビティ(MicroCavity)あるいは共鳴キャビティ(ResonantCavity)構造を有する発光ダイオードを製作する方法がある。
しかし、この方法も構造制作時構成する層の厚さなどについて極めて精巧な制御と再現性が求められるので製作が容易でなく、半導体で空気に光が効率的に抽出されるためには、発光ダイオードの放出波長が正確に作製されたキャビティモード(Cavity Mode)と一致すべき困難がある。
ところが、発光ダイオードの放出波長は温度や動作電流が増加すれば、放出波長が変わって光出力が急激に減少する問題点があるため、このような方法で光抽出効率をアップすることはさらに困難でしかない。
最近、発光ダイオードの光抽出効率をアップするため、発光ダイオードチップの表面を粗くしたり、周期的に繰り返される一定した模様をチップ表面に形成して、人為的にチップの内部から発生した光を外部に放出させる表面テクスチュアリング(Surface Texturing)技術が開発され、発光ダイオード素子の製作に実際に適用されている。
また、発光ダイオードのための発光構造物の成長前にサファイアのような成長用基板の成長面にストライプ状、円状、レンズ状などのパターンを形成し、発光ダイオード構造の成長を行うことによって、成長される発光構造物の格子欠陥などを最小化して品質を向上させ、これを通じて製造した発光ダイオード素子における光抽出効率をアップすることができる技術も開発及び適用されている傾向である。
前述したような表面粗さ(SurfaceRoughness)技術とパターンが形成された基板(PatternedSubstrate)技術は、発光ダイオードで光抽出効率を向上できる技術であって単独で使用でき、前述したチップ形状を変形させる技術、エポキシカプセル化(Epoxy Encapsulation)技術などの既存の方法と共に並行して適用できて、光抽出効率をさらに大幅に改善できる。
一方、表面テクスチュアリングとパターンが形成された基板を作る技術は、フォトレジストのような物質でマスクパターンを形成するフォトリソグラフィ工程と乾式エッチングまたは湿式エッチングを用いて具現することが一般的である。
このような例として、現在マイクロメーター(Micrometer)単位のパターンが形成された基板が開発され製品に適用されているが、発光素子の光抽出効率を一層向上させるため、ナノメーター(Nanometer)単位パターンの具現及び開発が求められている傾向でる。
しかし、ナノメーター単位サイズのパターンを具現するためには、電子ビームリソグラフィ(E-beam Lithography)、レーザホログラム(Laser Hologram)、ディップUVステッパ(Deep UV Stepper)など極めて精巧なリソグラフィ技術を使用する方法が一般的であるが、このような方法らは製作工程が難しく、工程費用が高く、量産性に乏しい問題点がある。
従って、工程が容易であり量産性が富み、製作時価格競争力の高いナノメーター単位形状の製作技術が求められている現状である。
本発明は前述した従来の技術の問題点を解決するために案出されたもので、その目的は発光素子の成長のための基板にナノサイズのアグロメレーションを形成し、該アグロメレーションでマスキングして基板をエッチングして、基板上部にナノ構造物を形成することにより、結晶欠陥が少なく信頼性の改善された良質の発光構造物を成長させることができ、該発光構造物にはナノ構造物が形成されていて光抽出効率を増加させることができるナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法を提供するところにある。
また、本発明の他の目的は単純な熱処理工程でナノサイズのアグロメレーションを形成し、該アグロメレーションでマスキングして基板をエッチングすることにより、簡単かつ低価格で基板にナノ構造物を形成できるナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法を提供するところにある。
前述した本発明の目的を達成するための望ましい第1様態は、基板上部に保護膜を形成し、保護膜の上部に金属を含む薄膜層を形成する段階と、前記金属を含む薄膜層を熱処理して、前記保護膜の上部にそれぞれナノサイズである複数個のアグロメレーション(Agglomeration)を形成する段階と、前記複数個のアグロメレーションをマスクにして前記保護膜をエッチングする段階と、前記複数個のアグロメレーションを除去し、前記エッチングされた保護膜をマスクにして前記基板上部をエッチングして、前記基板上部に複数個のナノ構造物を形成する段階と、前記保護膜を除去する段階とからなるナノ構造物が形成された基板の製造方法が提供される。
前述した本発明の目的を達成するための望ましい第2様態は、基板上部に複数個のナノ構造物を形成する段階と、前記複数個のナノ構造物が形成された基板上部に、第1極性を有する第1半導体層、活性層と前記第1極性と反対の極性を有する第2半導体層とからなる発光構造物を形成する段階と、前記発光構造物の上部に保持部を形成する段階と、前記発光構造物から基板を離脱させる段階と、前記保持部を除去し、前記発光構造物の第1半導体層の下部に第1電極を形成し、前記第2半導体層の上部に第2電極を形成する段階とから構成された発光素子の製造方法が提供される。
前述した本発明の目的を達成するための望ましい第3様態は、下部面に複数個のナノ構造物が形成されており、第1極性を有する第1半導体層と、前記第1半導体層の上部に形成された活性層と、前記活性層の上部に形成されており、前記第1極性と反対の極性を有する第2半導体層と、前記第1半導体層の下部面に形成された第1電極と、前記第2半導体層の上部に形成された第2電極とから構成された発光素子が提供される。
以上述べたように、本発明は発光素子の成長のための基板にナノサイズのアグロメレーションを形成し、該アグロメレーションでマスキングして基板をエッチングして基板上部にナノ構造物を形成することにより、結晶欠陥が少なく信頼性が改善された良質の発光構造物を成長させることができ、該発光構造物にはナノ構造物が形成されていて光抽出効率を増加させられる。
また、単純な熱処理工程でナノサイズのアグロメレーションを形成し、該アグロメレーションでマスキングして基板をエッチングすることによって、簡単かつ低価格で基板にナノ構造物を形成することができる。
以下、添付した図面に基づき本発明の望ましい実施形態を詳述する。
図2は本発明によって製造されたナノ構造物が形成された基板の一例を概略的に示した斜視図であって、基板100上部には複数個のナノロッド105が形成されているが、この複数個のナノロッド105はナノ構造物である。
前記ナノロッド(Nanorod)105のサイズは10nm〜2000nmであり、図2には前記ナノロッドが規則的に示されているが、不規則的に形成することもできる。
図3は本発明によって製造されたナノ構造物が形成された基板の他の例を概略的に示した斜視図であって、基板100上部に複数個の溝135が形成されており、この溝もナノ構造物である。
図4aないし図4gは本発明によってナノ構造物が形成された基板の製造方法を説明するための断面図であって、まず図4aに示したように、基板100上部に保護膜110を形成する。
ここで、前記基板100はサファイア基板が望ましい。
そして、前記保護膜110は乾式及び湿式エッチングなどによってパターン形成が容易であり、追って除去も容易な材料であるシリコン酸化膜(SiO)またはシリコン窒化膜(SiN)であることが望ましい。
一方、前記基板100上部に蒸着する前記保護膜110の厚さは300nmであることが望ましい。
その後、前記保護膜110の上部に金属を含む薄膜層120を形成する(図4b)。
この際、前記金属を含む薄膜層120は微量の金属を含んでいる薄膜層だけではなく、金属だけよりなる薄膜層も可能である。
前記金属を含む薄膜層120は前記保護膜110の上部に電子ビーム蒸着方式で数nm〜数十nmの厚さで金属を蒸着することが望ましい。
ここで、前記保護膜110は蒸着される前記金属を含む薄膜層120が前記基板100に拡散(Diffusion)及び反応(Reaction)することを防ぐ役割を果たすのみならず、追って熱処理工程時形成されるアグロメレーションのサイズをナノサイズに制御する役割も担う。
引き続き、図4cのように、金属を含む薄膜層を熱処理して、前記保護膜110の上部にそれぞれナノサイズである複数個のアグロメレーション125を形成する。
ここで、前記金属を含む薄膜層の熱処理は熱処理装備であるRTP(Rapid Thermal Processing)または加熱炉を通じて行うことが望ましい。
この際、前記熱処理時温度が100℃〜2000℃範囲で行われるようにすることが望ましい。
一方、前記複数個のアグロメレーション125のサイズは、前記金属を含む薄膜層の厚さ、前記熱処理時温度、前記保護膜の厚さのうちいずれか一つを通じて制御できる。
そして、このような制御を通じて前記保護膜110の上部に形成される複数個のアグロメレーション125それぞれの幅(Width)は10nm〜2000nm範囲のものが望ましい。
前記複数個のアグロメレーション125は不規則的に前記保護膜110の上部に形成できるが、この際一つの塊に凝集された場合及び凝集された幾つかの塊同士が付着されている場合が発生しうる。
従って、前記複数個のアグロメレーション125それぞれのサイズ及び相互間の離隔距離は必ず一定に形成させる必要はない。
引き続き、図4dでは前記複数個のアグロメレーション125をマスクにして前記保護膜110をエッチングする。
ここで、前記保護膜110はRIE工程を通じてエッチングすることが望ましい。
勿論、前記RIEエッチング方法でなくても、その他多様な乾式エッチング法を通じて行うこともできる。
このように、本発明の製造方法によるエッチング工程は、従来のフォトリソグラフィ、電子ビームリソグラフィ、レーザホログラム、ディップUVステッパなどのリソグラフィ技術のようなナノメータ単位サイズのパターンを具現する方法に比べて、工程が容易なことから量産性が向上し、よって基板の製造費用を節減することができる長所がある。
次いで、前記複数個のアグロメレーション125を除去する(図4e)。
前記複数個のアグロメレーションは乾式及び湿式エッチング工程を通じて除去できる。
その後、前記エッチングされた保護膜115をマスクにして前記基板100上部をエッチングして、前記基板100上部に複数個のナノロッド105を形成する(図4f)。
ここで、前記基板100上部に形成する複数個のナノロッド105は前述した前記アグロメレーションのサイズと同様に、それぞれ10nm〜2000nmの幅で形成される。
同様に、前記基板100はRIE法またはその他多様な乾式エッチング法を通じてエッチングすることができる。
一方、前述したように前記基板100上部をエッチングして形成させる前記複数個のナノロッド105が長ければ長いほど光の屈折及び反射に有利なので、深く形成すればするほど効率よい。
しかし、前記基板100の基板としての保持力が弱化しない程の深さでエッチングするように調節することが望ましい。
最後に、図4gに示したように前記保護膜115を除去する。
これにより、ナノ構造物の一種であるナノロッドが形成された基板の製造が完了される。
前述した工程において、アグロメレーションの凝集状態を制御すれば、基板上部にナノロッドでないナノ溝またはナノロッド及びナノ溝の混合された構造物も形成することができる。
すなわち、アグロメレーションの一部領域がついているようにアグロメレーションを形成すれば、ついていないアグロメレーションの他の領域には空間が生成され、この空間に基板をエッチングして基板にナノ溝を形成できる。
このようにナノロッド及びナノ溝のようなナノ構造物が形成された基板に発光素子エピ層を成長させると、結晶欠陥が少なく、内部量子効率と信頼性が向上された良質の発光素子を具現でき、また基板における屈折率及び反射率が改善され、結局発光素子の光抽出効率及び光出力を増大させる効果がある。
以上、本発明のナノ構造物が形成された基板の製造方法による望ましい一実施例では、基板上部に保護膜を形成し、その上部に金属を含む薄膜層を形成した後、熱処理を施してナノサイズのアグロメレーションを形成する場合だけ例として説明したが、工程の順序を変えて先に熱処理を行いながら、金属を含む薄膜層を形成させる方法でナノサイズのアグロメレーションを形成することができ、形成されたアグロメレーションをマスクにしてナノパターンが形成された基板を製造することもできる。
図5は本発明によりナノ構造物が形成された基板のSEM(Scanning Electron Microscope)写真図であって、基板100の上部にはナノロッド105が形成されている。
この際、前記基板100はサファイア基板である。
図6は本発明に係るナノ構造物が形成された基板を用いた発光素子の一実施例を示した断面図であって、ナノ構造物が形成された基板を用いて、電極が上部に存する水平型発光素子が形成されている状態を示した図である。
この発光素子は上部に複数個のナノ構造物が形成された基板と、前記基板上部に形成され、第1極性を有する第1半導体層、活性層と前記第1極性と反対の極性を有する第2半導体層よりなる発光構造物とからなる。
ここで、前記第1極性はnタイプが望ましい。
前記発光構造物は、前記基板上部に形成され、上部の一部領域が一定深さにエッチングされたn-半導体層と、前記n-半導体層で一部領域を除いた残り領域の上部に形成された活性層と、前記活性層の上部に形成されたp-半導体層で構成される。
そして、前記n-半導体層とp-半導体層は窒化ガリウム(GaN)系半導体層であることが望ましい。
さらに詳しくは、図6に示したように、発光素子は上部にナノロッド205が形成されている基板200と、前記基板200上部に形成されており、上部の一部領域が除去されているnーGaN層210と、前記除去されていないnーGaN層210領域の上部に形成された活性層220と、前記活性層220の上部に形成されたpーGaN層230と、前記除去されているnーGaN層210領域の上部に形成された第1電極240と、前記pーGaN層230の上部に形成された第2電極250で構成される。
この際、前記nーGaN層210の下部には複数個のナノロッド(Nanorod)形状の溝が形成される。
ここで、前記nーGaN層210にお下部の複数個のナノロッド形状の溝は幅が10nm〜2000nmであることが望ましい。
図7aないし図7eは本発明に係る発光素子を製造する方法を説明するための断面図であって、ナノ構造物が形成された基板を用いて、発光構造物にナノ構造物を形成させうる垂直型発光素子の製造方法を説明する。
すなわち、本発光素子は第1極性を有する第1半導体層、活性層と前記第1極性と反対の極性を有する第2半導体層よりなる発光構造物の第1半導体層の下部または第2半導体層の上部にナノ構造物が形成されているため、光抽出効率をアップすることができる。
まず、基板300上部に複数個のナノ構造物を形成する(図7a)。
図7aに示したナノ構造物はナノロッド305である。
そして、前記複数個のナノ構造物は前述した図4aないし図4gの方法で形成する。
その後、前記複数個のナノ構造物が形成された基板300上部に、第1極性を有する第1半導体層310、活性層320と前記第1極性と反対の極性を有する第2半導体層330よりなる発光構造物370を形成する(図7b)。
引き続き、前記発光構造物370の上部に保持部(Support)340を形成する(図7c)。
前記支持部340は後工程で前記基板300を離脱させる時、発光構造物370を支持するために形成されたものである。
引き続き、前記発光構造物370から基板300を離脱させる(図7d)。
このような基板300の離脱工程は通常のレーザリフトオフ工程を行う。
最後に、前記保持部340を除去し、前記発光構造物370の第1半導体層310の下部に第1電極350を形成し、前記第2半導体層330の上部に第2電極360を形成する(図7e)。
このような工程を行うと垂直型発光素子を製造でできるようになり、第1半導体層310の下部にはナノ構造物が形成されていて、光抽出効率及び光出力を増加させることができる。
従って、本発明に係る垂直型発光素子は下部面に複数個のナノ構造物が形成されており、第1極性を有する第1半導体層310と、前記第1半導体層310の上部に形成された活性層320と、前記活性層320の上部に形成されており、前記第1極性と反対の極性を有する第2半導体層330と、前記第1半導体層310の下部面に形成された第1電極350と、前記第2半導体層330の上部に形成された第2電極360で構成される。
この際、前記第1電極350は前記第1半導体層310の下部面の一部領域または全領域に形成でき、これと同じく前記第2電極360も前記第2半導体層330の上部面の一部領域または全領域に形成されうる。
このような電極は発光素子の光特性をさらに優秀にするため、そのサイズを自由に設計変更することができる。
そして、電極は活性層に電子及び正孔を供給するための基本的な役割を果たすものであり、前記第1電極350と第1半導体層310との間、または前記第2電極360と第2半導体層320との間に発光素子の特性を向上させるための追加の層(Layer)が介在されうる。
例えば、前記第2電極360は反射用オーミック電極と金属層よりなり、前記反射用電極は前記第2半導体層320の上部に形成されている構造で具現することができる。
ここで、前記反射用オーミック電極が前記第2半導体層320の上部面の全領域に形成されていると、垂直型発光素子は前記第2半導体層320上部に進む光は前記反射用オーミック電極から反射され第1半導体層310の下部に光を放出させることができるため、活性層320から発生した光の殆んどは前記第1半導体層310の下部に光が放出される。
また、前記第2電極360が反射用オーミック電極と金属層とからなり、前記反射用オーミック電極は前記第2半導体層320の上部に形成されており、前記金属層の上部には保持部が形成されている構造で具現することができる。
このような構造は垂直型発光素子を製造する工程において発光構造物に反射用オーミック電極と金属層よりなる電極を形成し、金属層に支持部を形成した後、基板を離脱させた後、基板が離脱された発光構造物面に電極を形成した構造である。
従って、製造済みの垂直型発光素子には保持部が残される。
以上、本発明の実施例に係る発明の構成を詳述したが、本発明は必ずこのような実施例に限らず、本発明の技術的思想を逸脱しない範囲内で多様に変形実施可能である。
一般の相異なる二つの物質の界面で光が屈折される様子を概略的に説明するための図である。 本発明によって製造されたナノ構造物が形成された基板の一例を概略的に示した斜視図である。 本発明によって製造されたナノ構造物が形成された基板の他の例を概略的に示した斜視図である。 本発明によってナノ構造物が形成された基板の製造方法を説明するための断面図である。 本発明によってナノ構造物が形成された基板の製造方法を説明するための断面図である。 本発明によってナノ構造物が形成された基板の製造方法を説明するための断面図である。 本発明によってナノ構造物が形成された基板の製造方法を説明するための断面図である。 本発明によってナノ構造物が形成された基板の製造方法を説明するための断面図である。 本発明によってナノ構造物が形成された基板の製造方法を説明するための断面図である。 本発明によってナノ構造物が形成された基板の製造方法を説明するための断面図である。 本発明によってナノ構造物が形成された基板のSEM写真図である。 本発明に係るナノ構造物が形成された基板を用いた発光素子の一実施例を示した断面図である。 本発明に係る発光素子を製造する方法を説明するための断面図である。 本発明に係る発光素子を製造する方法を説明するための断面図である。 本発明に係る発光素子を製造する方法を説明するための断面図である。 本発明に係る発光素子を製造する方法を説明するための断面図である。 本発明に係る発光素子を製造する方法を説明するための断面図である。
符号の説明
100、200、300:基板
105、205、305:ナノロッド
110、115: 保護膜
120: 薄膜層
125: アグロメレーション
135: 溝
210: nーGaN層
220、320: 活性層
230: pーGaN層
240、250、350、360:電極
310、330: 半導体層
370: 発光構造物

Claims (20)

  1. 基板上部に保護膜を形成し、保護膜上部に金属を含む薄膜層を形成する段階と、
    前記金属を含む薄膜層を熱処理して、前記保護膜上部にそれぞれナノサイズである複数個のアグロメレーションを形成する段階と、
    前記複数個のアグロメレーションをマスクにして前記保護膜をエッチングする段階と、
    前記複数個のアグロメレーションを除去し、前記エッチングされた保護膜をマスクにして前記基板上部をエッチングして、前記基板上部に複数個のナノ構造物を形成する段階と、
    前記保護膜を除去する段階とからなるナノ構造物が形成された基板の製造方法。
  2. 前記ナノ構造物は、
    ナノロッド、ナノ溝とこれらの混合された構造物のうち一つであることを特徴とする請求項1に記載のナノ構造物が形成された基板の製造方法。
  3. 前記基板は、
    サファイア基板であることを特徴とする請求項1に記載のナノ構造物が形成された基板の製造方法。
  4. 前記金属を含む薄膜層の熱処理は、
    RTPまたは加熱炉を通じて行うことを特徴とする請求項1に記載のナノ構造物が形成された基板の製造方法。
  5. 前記複数個のアグロメレーションそれぞれの幅は、
    それぞれ10nm〜2000nmであることを特徴とする請求項1に記載のナノ構造物が形成された基板の製造方法。
  6. 前記金属を含む薄膜層の熱処理は、
    100℃〜2000℃温度で行うことを特徴とする請求項1に記載のナノ構造物が形成された基板の製造方法。
  7. 前記保護膜と基板のエッチングは、
    RIE工程を通じて行うことを特徴とする請求項1に記載のナノ構造物が形成された基板の製造方法。
  8. 前記保護膜は、
    SiOまたはSiNよりなることを特徴とする請求項1に記載のナノ構造物が形成された基板の製造方法。
  9. 基板上部に複数個のナノ構造物を形成する段階と、
    前記複数個のナノ構造物が形成された基板上部に、第1極性を有する第1半導体層、活性層と前記第1極性と反対の極性を有する第2半導体層よりなる発光構造物を形成する段階と、
    前記発光構造物の上部に保持部を形成する段階と、
    前記発光構造物から基板を離脱させる段階と、
    前記保持部を除去し、前記発光構造物の第1半導体層の下部に第1電極を形成し、前記第2半導体層の上部に第2電極を形成する段階とから構成される発光素子の製造方法。
  10. 前記基板上部に複数個のナノ構造物を形成することは、
    基板上部に保護膜を形成し、保護膜の上部に金属を含む薄膜層を形成する段階と、
    前記金属を含む薄膜層を熱処理して、前記保護膜上部にそれぞれナノサイズである複数個のアグロメレーションを形成する段階と、
    前記複数個のアグロメレーションをマスクにして前記保護膜をエッチングする段階と、
    前記複数個のアグロメレーションを除去し、前記エッチングされた保護膜をマスクにして前記基板上部をエッチングして、前記基板上部に複数個のナノ構造物を形成する段階と、
    前記保護膜を除去する段階とを行って形成することを特徴とする請求項9に記載の発光素子の製造方法。
  11. 前記保護膜は、
    SiOまたはSiNよりなることを特徴とする請求項10に記載の発光素子の製造方法。
  12. 前記複数個のアグロメレーションそれぞれの幅は、
    それぞれ10nm〜2000nmであることを特徴とする請求項10に記載の発光素子の製造方法。
  13. 前記ナノ構造物は、
    ナノロッド、ナノ溝とこれらの混合された構造物のうち一つであることを特徴とする請求項9に記載の発光素子の製造方法。
  14. 下部面に複数個のナノ構造物が形成されており、第1極性を有する第1半導体層と、
    前記第1半導体層の上部に形成された活性層と、
    前記活性層の上部に形成されており、前記第1極性と反対の極性を有する第2半導体層と、
    前記第1半導体層の下部面に形成された第1電極と、
    前記第2半導体層の上部に形成された第2電極とから構成された発光素子。
  15. 前記ナノ構造物は、
    ナノロッド、ナノ溝とこれらの混合された構造物のうち一つであることを特徴とする請求項14に記載の発光素子。
  16. 前記ナノロッドは、
    幅が10nm〜2000nmであることを特徴とする請求項15に記載の発光素子。
  17. 前記第1極性は、
    nタイプであることを特徴とする請求項14に記載の発光素子。
  18. 前記第2電極は反射用オーミック電極と金属層とからなり、
    前記反射用オーミック電極は前記第2半導体層の上部に形成されていることを特徴とする請求項14に記載の発光素子。
  19. 前記金属層の上部には保持部がさらに形成されていることを特徴とする請求項18に記載の発光素子。
  20. 前記n-半導体層とp-半導体層は、
    窒化ガリウム系半導体層であることを特徴とする請求項14に記載の発光素子。
JP2006338992A 2005-12-15 2006-12-15 ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法 Expired - Fee Related JP5054366B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0123861 2005-12-15
KR1020050123861A KR20070063731A (ko) 2005-12-15 2005-12-15 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자

Publications (2)

Publication Number Publication Date
JP2007168066A true JP2007168066A (ja) 2007-07-05
JP5054366B2 JP5054366B2 (ja) 2012-10-24

Family

ID=37896060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338992A Expired - Fee Related JP5054366B2 (ja) 2005-12-15 2006-12-15 ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法

Country Status (5)

Country Link
US (1) US8796698B2 (ja)
EP (1) EP1798780B1 (ja)
JP (1) JP5054366B2 (ja)
KR (1) KR20070063731A (ja)
CN (1) CN1983657B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530164A (ja) * 2008-08-01 2011-12-15 エルジー シルトロン インコーポレイテッド 半導体素子、発光素子及びその製造方法
JP2012516049A (ja) * 2009-01-21 2012-07-12 エルジー シルトロン インコーポレイテッド 半導体素子、発光素子及びこれの製造方法
JP2012231104A (ja) * 2011-04-26 2012-11-22 Jiaotong Univ ナノスケール横方向エピタキシャル成長の薄膜発光ダイオード及びその製造方法
JP2012246216A (ja) * 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654533B1 (ko) * 2005-05-24 2006-12-06 엘지전자 주식회사 광 추출용 나노 로드를 갖는 발광 소자 및 그의 제조방법
KR100965744B1 (ko) * 2006-09-28 2010-06-24 주식회사 엘지화학 건식에칭에 의해 요철면이 형성된 기재의 제조방법, 상기방법으로 제조된 기재, 및 상기 기재를 포함하는 광전자소자
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
KR100871649B1 (ko) * 2007-06-26 2008-12-03 고려대학교 산학협력단 발광 다이오드의 사파이어 기판 패터닝 방법
DE102008021403A1 (de) 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
KR100955319B1 (ko) * 2008-05-23 2010-04-29 고려대학교 산학협력단 발광다이오드 제조방법 및 이에 의해 제조되는발광다이오드
KR101507127B1 (ko) * 2008-06-30 2015-04-01 서울바이오시스 주식회사 패턴된 기판 및 질화물 반도체층 제조방법
US8937244B2 (en) 2008-10-23 2015-01-20 Alta Devices, Inc. Photovoltaic device
KR101042333B1 (ko) * 2008-12-01 2011-06-17 포항공과대학교 산학협력단 광원용 구조물의 제조방법과 이를 이용한 광원의 제조방법
TWI469382B (zh) 2009-03-30 2015-01-11 Ind Tech Res Inst 發光二極體結構與元件以及其製造方法
TWI387004B (zh) * 2009-04-24 2013-02-21 Snu R&Db Foundation 形成有圖案之基板的製造方法
JP5245006B2 (ja) 2009-04-24 2013-07-24 エスエヌユー アールアンドディービー ファウンデーション パターンが形成された基板の製造方法
TWI387003B (zh) * 2009-04-24 2013-02-21 Snu R&Db Foundation 形成有圖案之基板的製造方法
US8936828B2 (en) 2009-04-29 2015-01-20 Snu R&Db Foundation Method of fabricating substrate where patterns are formed
KR101148444B1 (ko) * 2009-06-19 2012-05-21 순천대학교 산학협력단 백색 나노 발광다이오드 및 이의 제조 방법
KR101023135B1 (ko) * 2009-07-13 2011-03-18 한국광기술원 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
US9691921B2 (en) 2009-10-14 2017-06-27 Alta Devices, Inc. Textured metallic back reflector
US20150380576A1 (en) 2010-10-13 2015-12-31 Alta Devices, Inc. Optoelectronic device with dielectric layer and method of manufacture
US9136422B1 (en) 2012-01-19 2015-09-15 Alta Devices, Inc. Texturing a layer in an optoelectronic device for improved angle randomization of light
US9502594B2 (en) * 2012-01-19 2016-11-22 Alta Devices, Inc. Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching
US9768329B1 (en) 2009-10-23 2017-09-19 Alta Devices, Inc. Multi-junction optoelectronic device
US20170141256A1 (en) 2009-10-23 2017-05-18 Alta Devices, Inc. Multi-junction optoelectronic device with group iv semiconductor as a bottom junction
US11271128B2 (en) 2009-10-23 2022-03-08 Utica Leaseco, Llc Multi-junction optoelectronic device
US8741417B2 (en) * 2010-04-16 2014-06-03 Korea University Research And Business Foundation Films having switchable reflectivity
KR101215299B1 (ko) * 2010-12-30 2012-12-26 포항공과대학교 산학협력단 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
GB2488587B (en) 2011-03-03 2015-07-29 Seren Photonics Ltd Semiconductor devices and fabrication methods
CN102760802B (zh) * 2011-04-29 2015-03-11 清华大学 发光二极管
WO2013022129A1 (ko) * 2011-08-09 2013-02-14 삼성전자주식회사 질화물 반도체 발광소자
KR101336100B1 (ko) * 2011-10-06 2013-12-03 연세대학교 산학협력단 튜브형 단결정 실리콘 나노 구조물 및 그 제조방법
CN103137796B (zh) * 2011-12-03 2015-07-29 清华大学 发光二极管的制备方法
CN103137798B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管的制备方法
CN103137797B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管的制备方法
KR20130072014A (ko) * 2011-12-21 2013-07-01 엘지이노텍 주식회사 에피텍셜 기판 및 패턴 형성 방법
US11038080B2 (en) 2012-01-19 2021-06-15 Utica Leaseco, Llc Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
KR101217783B1 (ko) * 2012-04-24 2013-01-02 한국기계연구원 나노 패턴의 형성방법
KR101417753B1 (ko) * 2012-06-18 2014-07-14 제이엘씨(주) 나노패턴을 갖는 플렉서블 기판 및 그 제조방법
KR101323218B1 (ko) 2012-07-26 2013-10-30 한국과학기술연구원 희생적 식각 마스크를 이용한 나노 구조물 제조방법
CN102983235B (zh) * 2012-12-11 2015-04-01 映瑞光电科技(上海)有限公司 一种纳米级图形化衬底的制造方法
CN102945900B (zh) * 2012-12-11 2015-02-11 映瑞光电科技(上海)有限公司 一种纳米级图形化衬底的制造方法
KR101535236B1 (ko) 2013-05-06 2015-07-08 코닝정밀소재 주식회사 광추출 기판 및 이를 포함하는 유기발광소자
KR101589348B1 (ko) * 2013-08-01 2016-01-27 주식회사 엘지화학 나노 패턴 구조체의 제조방법 및 이를 이용한 반사 방지 필름의 제조방법과 제조장치
CN114005912B (zh) * 2021-10-29 2023-08-11 嘉兴学院 一种椭圆纳米棒、发光二极管的制备方法及显示装置
DE102022102362A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2005183905A (ja) * 2003-12-20 2005-07-07 Samsung Electro Mech Co Ltd 窒化物半導体の製造方法とこれを利用した窒化物半導体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992877A (ja) * 1995-09-21 1997-04-04 Shin Etsu Handotai Co Ltd 半導体発光素子の製造方法
US6518194B2 (en) 2000-12-28 2003-02-11 Thomas Andrew Winningham Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
KR100850650B1 (ko) 2003-07-18 2008-08-07 닛본 덴끼 가부시끼가이샤 금속입자의 고정 방법, 및 이 고정 방법을 각각 사용하는금속입자 함유 기판의 제조 방법, 탄소 나노튜브 함유기판의 제조 방법 및 반도체 결정성 로드 함유 기판의 제조방법
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
JP4588638B2 (ja) * 2003-11-04 2010-12-01 パイオニア株式会社 半導体発光素子及びその製造方法
TWI234298B (en) * 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
KR100634503B1 (ko) * 2004-03-12 2006-10-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7161188B2 (en) * 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법
SG140473A1 (en) * 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2005183905A (ja) * 2003-12-20 2005-07-07 Samsung Electro Mech Co Ltd 窒化物半導体の製造方法とこれを利用した窒化物半導体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530164A (ja) * 2008-08-01 2011-12-15 エルジー シルトロン インコーポレイテッド 半導体素子、発光素子及びその製造方法
US9425352B2 (en) 2008-08-01 2016-08-23 Lg Siltron Inc. Semiconductor device, light emitting device and method of manufacturing same
JP2012516049A (ja) * 2009-01-21 2012-07-12 エルジー シルトロン インコーポレイテッド 半導体素子、発光素子及びこれの製造方法
JP2012231104A (ja) * 2011-04-26 2012-11-22 Jiaotong Univ ナノスケール横方向エピタキシャル成長の薄膜発光ダイオード及びその製造方法
JP2012246216A (ja) * 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用

Also Published As

Publication number Publication date
EP1798780A3 (en) 2014-06-25
EP1798780A2 (en) 2007-06-20
US8796698B2 (en) 2014-08-05
EP1798780B1 (en) 2020-10-07
JP5054366B2 (ja) 2012-10-24
CN1983657A (zh) 2007-06-20
US20070166862A1 (en) 2007-07-19
CN1983657B (zh) 2012-11-28
KR20070063731A (ko) 2007-06-20

Similar Documents

Publication Publication Date Title
JP5054366B2 (ja) ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
KR100668964B1 (ko) 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP4755901B2 (ja) 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
KR101233063B1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
EP2940741B1 (en) Reversely-installed photonic crystal led chip and method for manufacturing same
JP2007294972A (ja) 発光素子及びその製造方法
JP5306779B2 (ja) 発光素子及びその製造方法
KR101233062B1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
JP2005064492A (ja) 単結晶サファイア基板とその製造方法及び半導体発光素子
KR101023135B1 (ko) 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
JP2012169615A (ja) ナノ構造を有する発光ダイオードおよびその製造方法
TWI774759B (zh) 發光元件及其製造方法
JP2005268734A (ja) 発光ダイオードおよびその製造方法
CN115699324A (zh) 单片led阵列及其前体
KR101233768B1 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR101215299B1 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR100643473B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
TW200847482A (en) Pyramidal photonic crystal light emitting device
KR100714626B1 (ko) 질화물 반도체 발광소자 및 제조방법
WO2012045222A1 (zh) 发光装置及其制造方法
TW201513394A (zh) 基板及其製造方法、發光元件及其製造方法以及具有該基板或發光元件之裝置
KR101613557B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR20130000262A (ko) 광효율이 향상된 발광 다이오드 및 그 제조 방법
KR101653530B1 (ko) 나노구조체를 이용한 백색 발광소자의 제조방법 및 그에 의해 제조된 나노구조체를 이용한 백색 발광소자
KR102215920B1 (ko) 발광소자용 기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120524

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120727

R150 Certificate of patent or registration of utility model

Ref document number: 5054366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees