TW201424059A - 光電元件及其製造方法 - Google Patents

光電元件及其製造方法 Download PDF

Info

Publication number
TW201424059A
TW201424059A TW101147715A TW101147715A TW201424059A TW 201424059 A TW201424059 A TW 201424059A TW 101147715 A TW101147715 A TW 101147715A TW 101147715 A TW101147715 A TW 101147715A TW 201424059 A TW201424059 A TW 201424059A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
conductive semiconductor
layer
conductive
substrate
Prior art date
Application number
TW101147715A
Other languages
English (en)
Inventor
Tsun-Kai Ko
Hsin-Hsien Wu
Yu-Yao Lin
Yen-Chih Chen
Chien-Yuan Tseng
Chun-Ta Yu
Cheng-Hsiung Yen
Shih-Chun Ling
De-Shan Kuo
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to TW101147715A priority Critical patent/TW201424059A/zh
Priority to US14/104,017 priority patent/US20140167097A1/en
Priority to CN201310693715.5A priority patent/CN103872202A/zh
Publication of TW201424059A publication Critical patent/TW201424059A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一製造一光電元件之方法，包含下列步驟：提供一基板，具有一第一表面及一與第一表面相對之第二表面；形成一第一導電型半導體層、一活性層及一第二導電型半導體層於基板之第一表面之上，其中第一導電型半導體層具有至少四個邊界，且以四個邊界可界定出一幾何中心；及形成複數個孔洞結構於第一導電型半導體層內，其中複數個孔洞結構自第一導電型半導體層之邊界形成至第一導電型半導體層之幾何中心，且複數個孔洞結構使第一導電型半導體層具有一孔隙度。

Description

光電元件及其製造方法
本發明係關於一種於半導體疊層中具有複數個孔洞結構之光電元件。
發光二極體(light-emitting diode,LED)的發光原理是利用電子在n型半導體與p型半導體間移動的能量差，以光的形式將能量釋放，這樣的發光原理係有別於白熾燈發熱的發光原理，因此發光二極體被稱為冷光源。此外，發光二極體具有高耐久性、壽命長、輕巧、耗電量低等優點，因此現今的照明市場對於發光二極體寄予厚望，將其視為新一代的照明工具，已逐漸取代傳統光源，並且應用於各種領域，如交通號誌、背光模組、路燈照明、醫療設備等。
第1圖係習知之發光元件結構示意圖，如第1圖所示，習知之發光元件100，包含有一透明基板10、一位於透明基板10上之半導體疊層12，以及至少一電極14位於上述半導體疊層12上，其中上述之半導體疊層12由上而下至少包含一第一導電型半導體層120、一活性層122，以及一第二導電型半導體層124。
此外，上述之發光元件100更可以進一步地與其他元件組合連接以形成一發光裝置(light-emitting apparatus)。第2圖為習知之 發光裝置結構示意圖，如第2圖所示，一發光裝置200包含一具有至少一電路202之次載體(sub-mount)20；至少一焊料(solder)22位於上述次載體20上，藉由此焊料22將上述發光元件100黏結固定於次載體20上並使發光元件100之基板10與次載體20上之電路202形成電連接；以及，一電性連接結構24，以電性連接發光元件100之電極14與次載體20上之電路202；其中，上述之次載體20可以是導線架(lead frame)或大尺寸鑲嵌基底(mounting substrate)，以方便發光裝置200之電路規劃並提高其散熱效果。
然而，如第1圖所示，於習知之發光元件100中，由於透明基板10之表面係一平整表面，且透明基板10之折射率與外部環境之折射率不同，因此活性層122所發出之光線A由基板進入外部環境時，容易形成全反射(Total Internal Reflection,TIR)，降低發光元件100之光摘出效率。
一製造一光電元件之方法，包含下列步驟：提供一基板，具有一第一表面及一與第一表面相對之第二表面；形成一第一導電型半導體層、一活性層及一第二導電型半導體層於基板之第一表面之上，其中第一導電型半導體層具有至少四個邊界，且以四個邊界可界定出一幾何中心；及形成複數個孔洞結構於第一導電型半導體層內，其中複數個孔洞結構自第一導電型半導體層之邊界形成至第一導電型半導 體層之幾何中心，且複數個孔洞結構使第一導電型半導體層具有一孔隙度。
本發明揭示一種發光元件及其製造方法，為了使本發明之敘述更加詳盡與完備，請參照下列描述並配合第3A圖至第8圖之圖示。
第3A圖至第3E圖為本發明第一實施例製造流程結構示意圖，如第3A圖所示，提供一基板30，其中基板30包含一第一表面301與一第二表面302，第一表面301係與第二表面302相對；接著，如第3B圖所示，形成一過渡層32於此基板30之第一表面301上，接著形成一半導體磊晶疊層34於此過渡層32之上，其中半導體磊晶疊層34由下而上至少包含一具有第一雜質濃度之第一導電型半導體層341、一活性層342，以及一第二導電型半導體層343。在一實施例中，此過渡層32為一非故意摻雜層(unintentional doped layer)或一未摻雜層(undoped layer)。在另一實施例中，此過渡層32與第一導電型半導體層341具有相同之導電性，且具有一第二雜質濃度低於第一雜質濃度。
上述第一導電型半導體層341與第二導電型半導體層343係電性、極性或摻雜物相異，分別用以提供電子與電 洞之半導體材料單層或多層結構(「多層」係指二層或二層以上，以下同。)其電性選擇可以為p型、n型、及i型中至少任意二者之組合。活性層342係位於上述二個部分之電性、極性或摻雜物相異、或者係分別用以提供電子與電洞之半導體材料之間，為電能與光能可能發生轉換或被誘發轉換之區域。電能轉變或誘發光能者係如發光二極體、液晶顯示器、有機發光二極體；光能轉變或誘發電能者係如太陽能電池、光電二極體。上述半導體磊晶疊層34其材料包含一種或一種以上之元素選自鎵(Ga)、鋁(Al)、銦(In)、砷(As)、磷(P)、氮(N)以及矽(Si)所構成群組。常用之材料係如磷化鋁鎵銦(AlGaInP)系列、氮化鋁鎵銦(AlGaInN)系列等III族氮化物、氧化鋅(ZnO)系列等。活性層342之結構係如：單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙側雙異質結構(double-side double heterostructure；DDH)、或多層量子井(multi-quantμm well；MQW)。再者，調整量子井之對數亦可以改變發光波長。
隨後，如第3C圖所示，利用微影蝕刻技術蝕刻上述半導體磊晶疊層34，以裸露出過渡層32之部分第一表面321。
之後，如第3D圖所示，藉由使用草酸、氫氧化鉀、磷酸、硫酸或氫氟酸等單一溶液或上述溶液的混合溶液進行一側向電化學蝕刻，使第一導電型半導體層341可形成 至少一個孔洞結構，其中此孔洞結構可為孔洞(pore、void、bore)、針孔(pinhole)，或至少兩個孔洞結構相互連結形成一網狀孔洞結構(porous structure)。
在一實施例中，也可在進行側向電化學蝕刻之前，形成一保護層(未顯示)覆蓋第二導電型半導體層343及活性層342，以保護第二導電型半導體層343及活性層342在進行後續側向電化學蝕刻時不被蝕刻。其中此保護層之材料可為一光阻(photo-resist)，非晶矽材料(amorphous Si)或一金屬層如Ti、Au或Pt。
在一實施例中，此側向電化學蝕刻使用之直流電壓可介於1~5V，1~10V，或1~30V；蝕刻液之體積莫爾濃度可介於0.1M~5M，0.1M~10M，或0.1M~30M。
在一實施例中，第一導電型半導體層341可為一n-type摻雜層，由於電化學蝕刻產生之孔洞與孔隙度大小與第一導電型半導體層341之摻雜雜質濃度具有相關性，在同樣的電化學蝕刻條件下，摻雜雜質濃度較低可得到較小之孔洞與孔隙度。因此，藉由調整上述第一導電型半導體層341之摻雜雜質濃度，則可製造出不同寬度或孔隙度之孔洞結構。在一實施例中，第一導電型半導體層341之摻雜雜質材料可為C、Si、Ge、Sn或Pb，摻雜雜質濃度可介於1E15~1E19 cm-3，1E16~1E19 cm-3，1E17~1E19 cm-3，1E18~1E19 cm-3，5E18~5E19 cm-3，5E17~5E19 cm-3，或 5E17~5E18 cm-3。
上述孔洞結構可具有一寬度，其中寬度係為孔洞結構於平行表面方向之最大尺寸。在一實施例中，此孔洞結構之寬度可介於5nm~50nm，5nm~100nm，5nm~200nm，5nm~300nm，或5nm~400nm。在另一實施例中，此孔洞結構可具有複數個孔洞或網狀孔洞結構。其中複數個孔洞之平均寬度可介於1nm~10nm，1nm~100nm，5nm~100nm，5nm~200nm，或5nm~400nm。
上述孔洞結構形成之孔隙度Φ(porosity)定義為孔洞結構之總體積VV除以第一導電型半導體層341整體體積VT 。在一實施例中，此孔洞結構之孔隙度Φ可介於10%-30%，或10%-40%，或10%-50%，或10%-65%。且上述孔隙度係可維持基板30與第一導電型半導體層341仍呈一穩定接合狀態，即上述對第一導電型半導體層341之蝕刻製程並不會使第一導電型半導體層341與基板30輕易分離。在另一實施例中，上述孔洞結構可為一規則陣列結構，且此複數個孔洞結構具有相同之大小，形成一第一光子晶體(photonic crystal)結構。且此複數個孔洞結構可以降低應力，並提高光線之反射與散射。
最後，如第3E圖所示，於第一導電型半導體層341與第二導電型半導體層343之上分別形成兩電極344、345 以形成一水平式光電元件300。
上述孔洞結構係為中空結構且具有一折射率，適可作為空氣透鏡，當光線於光電元件300中行進至孔洞結構時，由於孔洞結構內外部材料折射率之差異(例如，以氮化鋁鎵銦(AlGaInN)系列之半導體層折射率約介於2~3之間，空氣的折射率為1)，光線會在孔洞結構處改變行進方向而離開光電元件，因而增加光取出效率。另外，孔洞結構也可作為一散射中心(scattering center)以改變光子之行進方向並且減少全反射。藉由孔隙度的增加，可更增加上述功效。
第3F-1圖至第3F-4圖係依本發明上述實施例所形成第一導電型半導體層341之光學顯微鏡圖。因為已形成孔洞結構的第一導電型半導體層341P和尚未被蝕刻的第一導電型半導體層341N，兩者在光學顯微鏡下的對比度不同，其中淺色區域係顯示已形成複數孔洞的第一導電型半導體層341P，而深色區域係顯示尚未被蝕刻的第一導電型半導體層341N。如第3G-1圖-第3G-4圖所示，並對照第3G-5圖之第一導電型半導體層上表面示意圖及第3G-6之第一導電型半導體層立體剖面示意圖，隨著蝕刻時間增加，我們可以從光學顯微鏡觀察其外觀的變化情形。如圖所示，蝕刻從本發明所揭示之第一導電型半導體層341之四週邊緣341E開始，逐漸蝕刻至第一導電型半導體層341 之幾何中心341C。
如第3G-6圖所示，因為蝕刻方向取決於側向電化學蝕刻提供之電流方向D，故除了由第一導電型半導體層341之四週邊緣開始向內蝕刻以外，第一導電型半導體層341之四個角落也會同時向內蝕刻，且因為兩者的蝕刻方向和速度之不同，可使第一導電型半導體層341之上表面呈一蝕刻對稱圖形。在一實施例中，上述對稱圖形可構成一第一星狀圖形R1，且第一星狀圖形R1之星芒尖端指向第一導電型半導體層341之四個角落，且對稱點指向第一導電型半導體層341之幾何中心點。
在另一實施例中，更包含一第二星狀圖形R2形成於第一導電型半導體層341之上表面之上，且此第二星狀圖形R2形成於第一星狀圖形R1之內。在另一實施例中，此第二星狀圖形具有四個星芒尖端指向第一導電型半導體層341之四個邊緣，且星芒尖端之對稱點指向第一導電型半導體層之幾何中心點。
第3F-7圖至第3F-8圖係依本發明上述實施例所形成第一導電型半導體層341之掃描式電子顯微鏡(Scanning Electron Microscopy，SEM)圖。第3F-7圖係為第一導電型半導體層341於第3F-6圖中在A-A’之剖面圖，孔洞結構形成一類蜂巢形狀。第3F-7圖係為第一導電型半導體層341第3F-6圖中在B-B’之剖面圖，孔洞結構的內部結構為 一持續延伸之空孔形狀。
第4A圖至第4B圖為本發明第二實施例製造流程結構示意圖，如第4A圖所示，提供一基板40，形成一過渡層42於此基板40之上，接著依序形成一第一導電型半導體層44、一高電阻層46於上述過渡層42之上後，接著形成一半導體磊晶疊層48於此高電阻層46之上，其中半導體磊晶疊層48由下而上至少包含一具有第一雜質濃度之第二導電型半導體層481、一活性層482，以及一第三導電型半導體層483。
上述第二導電型半導體層481與第三導電型半導體層483係電性、極性或摻雜物相異，分別用以提供電子與電洞之半導體材料單層或多層結構(「多層」係指二層或二層以上，以下同。)其電性選擇可以為p型、n型、及i型中至少任意二者之組合。活性層482係位於上述二個部分之電性、極性或摻雜物相異、或者係分別用以提供電子與電洞之半導體材料之間，為電能與光能可能發生轉換或被誘發轉換之區域。電能轉變或誘發光能者係如發光二極體、液晶顯示器、有機發光二極體；光能轉變或誘發電能者係如太陽能電池、光電二極體。上述半導體磊晶疊層48其材料包含一種或一種以上之元素選自鎵(Ga)、鋁(Al)、銦(In)、砷(As)、磷(P)、氮(N)以及矽(Si)所構成群組。常用之材料係如磷化鋁鎵銦(AlGaInP)系列、氮化鋁鎵銦 (AlGaInN)系列等III族氮化物、氧化鋅(ZnO)系列等。活性層482之結構係如：單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙側雙異質結構(double-side double heterostructure；DDH)、或多層量子井(multi-quantμm well；MQW)。再者，調整量子井之對數亦可以改變發光波長。
在一實施例中，此過渡層42及高電阻層46為一非故意摻雜層(unintentional doped layer)或一未摻雜層(undoped layer)。在另一實施例中，此過渡層42及高電阻層46與第一導電型半導體層44具有相同之導電性，且具有一第二雜質濃度低於第一雜質濃度。
在另一實施例中，此高電阻層46之摻雜極性與第一導電型半導體層44及第二導電型半導體層481不同。在另一實施例中，此高電阻層46之摻雜極性與第三導電型半導體層483相同。
隨後，利用微影蝕刻技術蝕刻上述半導體磊晶疊層48，以裸露部分過渡層42。
之後，藉由使用草酸、氫氧化鉀、磷酸、硫酸或氫氟酸等單一溶液或上述溶液的混合溶液進行一側向電化學蝕刻，使第一導電型半導體層44可形成至少一個孔洞結構，其中此孔洞結構可為孔洞(pore、void、bore)、針孔(pinhole)，或至少兩個孔洞結構相互連結形成一網狀孔洞 結構(porous structure)。
藉由此高電阻層46之設計，使施加電壓進行側向電化學蝕刻時，可以讓電流較傾向在第一導電型半導體層44裡流動，而不會越過高電阻層46向上流到第二導電型半導體層481裡，如此就可讓孔洞結構只發生在第一導電型半導體層44，而使第二導電型半導體層481不被蝕刻。
在一實施例中，此側向電化學蝕刻使用之直流電壓可介於1~5V，1~10V，或1~30V；蝕刻液之體積莫爾濃度可介於0.1M~5M，0.1M~10M，或0.1M~30M。
在一實施例中，第一導電型半導體層44可為一n-type摻雜層，由於電化學蝕刻產生之孔洞與孔隙度大小與第一導電型半導體層44之摻雜雜質濃度有相關性，在同樣的電化學蝕刻條件下，摻雜雜質濃度較低可得到較小之孔洞與孔隙度。因此，藉由調整上述第一導電型半導體層44之摻雜雜質濃度，則可製造出不同寬度或孔隙度之孔洞結構。在一實施例中，第一導電型半導體層44之摻雜雜質材料可為C、Si、Ge、Sn或Pb，摻雜雜質濃度可介於1E15~1E19 cm-3，或1E16~1E19 cm-3，或1E17~1E19 cm-3，或1E18~1E19 cm-3，或5E18~5E19 cm-3，或5E17~5E19 cm-3，或5E17~5E18 cm-3。
上述孔洞結構可具有一寬度，其中寬度係為孔洞結構於平行表面方向之最大尺寸。在一實施例中，此孔洞結構之寬度可介於5nm~50nm，5nm~100nm，5nm~200nm， 5nm~300nm，或5nm~400nm。在另一實施例中，此孔洞結構可具有複數個孔洞或網狀孔洞結構。其中複數個孔洞之平均寬度可介於1nm~10nm，1nm~100nm，5nm~100nm，5nm~200nm，或5nm~400nm。
上述孔洞結構形成之孔隙度Φ(porosity)定義為孔洞結構之總體積VV除以第一導電型半導體層44整體體積VT 。在一實施例中，此孔洞結構之孔隙度Φ可介於10%-30%，或10%-40%，或10%-50%，或10%-65%。且上述孔隙度係可維持基板40與第一導電型半導體層44仍呈一穩定接合狀態，即上述對第一導電型半導體層44之蝕刻製程並不會使第一導電型半導體層44與基板40輕易分離。
在另一實施例中，此孔洞結構可為一規則陣列結構，且此複數個孔洞結構具有相同之大小，形成一第一光子晶體(photonic crystal)結構。且此孔洞結構可以降低應力，並提高光線之反射與散射。
最後，如第4B圖所示，於第二導電型半導體層481與第三導電型半導體層483之上分別形成兩電極484、485以形成一水平式光電元件400。在本實施例中，電極484形成於第二導電型半導體層481之上，因為第二導電型半導體層481中並未形成孔洞結構，可使得電極484具有更好之導通效果。
上述孔洞結構係為中空結構且具有一折射率，適可作為空氣透鏡，當光線於光電元件400中行進至孔洞結構時，由於孔洞結構內外部材料折射率之差異(例如，以氮化鋁鎵銦(AlGaInN)系列之半導體層折射率約介於2~3之間，空氣的折射率為1)，光線會在孔洞結構處改變行進方向而離開光電元件，因而增加光取出效率。另外，孔洞結構也可作為一散射中心(scattering center)以改變光子之行進方向並且減少全反射。藉由孔隙度的增加，可更增加上述功效。此外，本實施例之孔洞結構也如第一實施例所述，可在第一導電型半導體層44上表面形成至少一對稱圖形，其形成方式與其他特性與上述第一實施例相同，在此不再贅述。
第5A圖至第5B圖為本發明第三實施例製造流程結構示意圖，此例乃上述第二實施例之變化例。如第5A圖所示，提供一基板40，接著依序形成一第一導電型半導體層44、一高電阻層46於上述基板40之上後，接著形成一半導體磊晶疊層48於此高電阻層46之上，其中半導體磊晶疊層48由下而上至少包含一第二導電型半導體層481、一活性層482，以及一第三導電型半導體層483。
在一實施例中，此高電阻層46為一非故意摻雜層(unintentional doped layer)或一未摻雜層(undoped layer)。在另一實施例中，此高電阻層46與第一導電型半導體層44 具有相同之導電性，且具有一第二雜質濃度低於第一雜質濃度。
隨後，利用微影蝕刻技術蝕刻上述半導體磊晶疊層48，以裸露部分基板40。
之後，藉由使用草酸、氫氧化鉀、磷酸、硫酸或氫氟酸等單一溶液或上述溶液的混合溶液進行一側向電化學蝕刻，使第一導電型半導體層44可形成至少一個孔洞結構，其中此孔洞結構可為孔洞(pore、void、bore)、針孔(pinhole)，或至少兩個孔洞結構相互連結形成一網狀孔洞結構(porous structure)。
藉由此高電阻層46之設計，使施加電壓進行側向電化學蝕刻時，可以讓電流較傾向在第一導電型半導體層44裡流動，而不會越過高電阻層46向上流到第二導電型半導體層481裡，如此就有機會讓孔洞結構只發生在第一導電型半導體層44，而使第二導電型半導體層481不被蝕刻。
在一實施例中，此側向電化學蝕刻使用之直流電壓可介於1~5V，1~10V，或1~30V；蝕刻液之體積莫爾濃度可介於0.1M~5M，0.1M~10M，或0.1M~30M。
最後，如第5B圖所示，於第二導電型半導體層481與第三導電型半導體層483之上分別形成兩電極484、485以形成一水平式光電元件400’。在本實施例中，電極484形成於第二導電型半導體層481之上，因為第二導電型半 導體層481中並未形成孔洞結構，可使得電極484具有更好之導通效果。
在此實施例中，第一導電型半導體層44乃直接形成於基板40之上，其他形成方法、材料、孔洞結構之大小與其他特性與上述第二實施例相同，在此不再贅述。此外，本實施例之孔洞結構也如第一實施例所述，可在第一導電型半導體層44上表面形成至少至少一對稱圖形，其形成方式與其他特性與上述第一實施例相同，在此不再贅述。
第6A圖至第6C圖係繪示出一發光模組示意圖，第6A圖係顯示一發光模組外部透視圖，一發光模組700可包含一載體702，產生自本發明任一實施例之發光元件(未顯示)，複數個透鏡704、706、708及710，及兩電源供應終端712及714。
第6B-6C圖係顯示一發光模組剖面圖，且第6C圖係第6B圖之E區的放大圖。其中載體702可包含一上載體703及下載體701，其中下載體701之一表面可與上載體703接觸，且包含透鏡704及708形成在上載體703之上。上載體703可形成至少一通孔715，且依本發明第一實施例形成之發光元件300可形成在上述通孔715中並與下載體701接觸，且被膠材721包圍，並在膠材721之上形成一透鏡708。
在一實施例中，通孔715之兩側壁之上可形成一反射層 719增加發光元件300之發光效率；下載體701之下表面可形成一金屬層717以增進散熱效率。
第7A-7B圖係繪示出一光源產生裝置示意圖800，一光源產生裝置800可包含一發光模組700、一外殼740、一電源供應系統(未顯示)以供應發光模組700一電流、以及一控制元件(未顯示)，用以控制電源供應系統(未顯示)。光源產生裝置800可以是一照明裝置，例如路燈、車燈或室內照明光源，也可以是交通號誌或一平面顯示器中背光模組的一背光光源。
第8圖係繪示一燈泡示意圖。燈泡900包括一個外殼921，一透鏡922，一照明模組924，一支架925，一散熱器926，一連接部927及一電連接器928。其中照明模組924係包括一載體923，並在載體923上包含至少一個上述實施例中的光電元件300、400、400’。
具體而言，光電元件300、400、400’係包含發光二極體(LED)、光電二極體(photodiode)、光敏電阻(photoresister)、雷射(laser)、紅外線發射體(infrared emitter)、有機發光二極體(organic light-emitting diode)及太陽能電池(solar cell)中至少其一。基板30、40係為一成長及/或承載基礎。候選材料可包含導電基板或不導電基板、透光基板或不透光基板。其中導電基板材料其一可為鍺(Ge)、砷化鎵(GaAs)、銦化磷(InP)、碳化矽(SiC)、矽(Si)、鋁酸鋰(LiAlO2)、氧化鋅(ZnO)、氮化鎵(GaN)、 氮化鋁(AlN)、金屬。透光基板材料其一可為藍寶石(Sapphire)、鋁酸鋰(LiAlO2)、氧化鋅(ZnO)、氮化鎵(GaN)、玻璃、鑽石、CVD鑽石、與類鑽碳(Diamond-Like Carbon；DLC)、尖晶石(spinel,MgAl2O4)、氧化鋁(Al2O3)、氧化矽(SiOX)及鎵酸鋰(LiGaO2)。
依據本發明之另一實施例之光電元件300、400、400’係一發光二極體，其發光頻譜可以藉由改變半導體單層或多層之物理或化學要素進行調整。
於本發明之一實施例中，過渡層32、42與基板30、40間或第一導電型半導體層44與基板30、40間尚可選擇性地包含一緩衝層(buffer layer，未顯示)。此緩衝層係介於二種材料系統之間，使基板之材料系統”過渡”至半導體系統之材料系統。對發光二極體之結構而言，一方面，緩衝層係用以降低二種材料間晶格不匹配之材料層。另一方面，緩衝層亦可以是用以結合二種材料或二個分離結構之單層、多層或結構，其可選用之材料係如：有機材料、無機材料、金屬、及半導體等；其可選用之結構係如：反射層、導熱層、導電層、歐姆接觸(ohmic contact)層、抗形變層、應力釋放(stress release)層、應力調整(stress adjustment)層、接合(bonding)層、波長轉換層、及機械固定構造等。半導體磊晶疊層34、48上更可選擇性地形成一接觸層(未顯示)。接觸層係設置於半導體磊晶疊層34、48遠離基板30、40之一側。具體而言，接觸層可以為光學層、電學層、或其二者之組合。光學層係
可以改變來自於或進入活性層342、482的電磁輻射或光線。在此所稱之「改變」係指改變電磁輻射或光之至少一種光學特性，前述特性係包含但不限於頻率、波長、強度、通量、效率、色溫、演色性(rendering index)、光場(light field)、及可視角(angle of view)。電學層係可以使得接觸層之任一組相對側間之電壓、電阻、電流、電容中至少其一之數值、密度、分布發生變化或有發生變化之趨勢。接觸層之構成材料係包含氧化物、導電氧化物、透明氧化物、具有50%或以上穿透率之氧化物、金屬、相對透光金屬、具有50%或以上穿透率之金屬、有機質、無機質、螢光物、磷光物、陶瓷、半導體、摻雜之半導體、及無摻雜之半導體中至少其一。於某些應用中，接觸層之材料係為氧化銦錫、氧化鎘錫、氧化銻錫、氧化銦鋅、氧化鋅鋁、與氧化鋅錫中至少其一。若為相對透光金屬，其厚度較佳地約為0.005μm~0.6μm。以上各圖式與說明雖僅分別對應特定實施例，然而，各個實施例中所說明或揭露之元件、實施方式、設計準則、及技術原理除在彼此顯相衝突、矛盾、或難以共同實施之外，吾人當可依其所需任意參照、交換、搭配、協調、或合併。雖然本發明已說明如上，然其並非用以限制本發明之範圍、實施順序、或使用之材料與製程方法。對於本發明所作之各種修飾與變更，皆不脫本發明之精神與範圍。
100、300、400、400’‧‧‧發光元件
10‧‧‧透明基板
12、34、48‧‧‧半導體磊晶疊層
14、344、345、484、485‧‧‧電極
120、341、44‧‧‧第一導電型半導體層
122、342、482‧‧‧活性層
124、343、481‧‧‧第二導電型半導體層
200‧‧‧發光裝置
20‧‧‧次載體
202‧‧‧電路
22‧‧‧焊料
24‧‧‧電性連接結構
30、40‧‧‧基板
301、321‧‧‧第一表面
302‧‧‧第二表面
32、42‧‧‧過渡層
46‧‧‧高電阻層
483‧‧‧第三導電型半導體層
D‧‧‧電流方向
R1‧‧‧第一星狀圖形
R2‧‧‧第二星狀圖形
700‧‧‧發光模組
701‧‧‧下載體
702‧‧‧載體
703‧‧‧上載體
704、706、708、710‧‧‧透鏡
712、714‧‧‧電源供應終端
715‧‧‧通孔
719‧‧‧反射層
721‧‧‧膠材
740‧‧‧外殼
800‧‧‧光源產生裝置
900‧‧‧燈泡
921‧‧‧外殼
922‧‧‧透鏡
923‧‧‧載體
924‧‧‧照明模組
925‧‧‧支架
926‧‧‧散熱器
927‧‧‧連接部
928‧‧‧電連接器
第1圖為習知之發光元件結構示意圖； 第2圖為習知之發光裝置結構示意圖；第3A圖至第3E圖為本發明第一實施例製造流程結構示意圖；第3F-1圖至第3F-4圖為本發明第一導電型半導體層之光學顯微鏡圖；第3F-5圖為本發明第一導電型半導體層上表面示意圖；第3F-6圖為本發明第一導電型半導體層立體剖面示意圖；第3F-7圖至第3F-8圖為本發明第一導電型半導體層之掃描式電子顯微鏡(Scanning Electron Microscopy,SEM)圖；第4A圖至第4B圖為本發明第二實施例製造流程結構示意圖；第5A圖至第5B圖為本發明第二實施例製造流程結構示意圖；第6A-6C圖係一發光模組示意圖；第7A-7B圖係一光源產生裝置示意圖；第8圖係一燈泡示意圖。
30‧‧‧基板
301,321‧‧‧第一表面
302‧‧‧第二表面
32‧‧‧過渡層
34‧‧‧半導體磊晶疊層
341‧‧‧第一導電型半導體層
342‧‧‧活性層
343‧‧‧第二導電型半導體層
344,345‧‧‧電極

Claims (33)

  1. 一製造一光電元件之方法，包含下列步驟：提供一基板，具有一第一表面及一與第一表面相對之第二表面；形成一第一導電型半導體層、一活性層及一第二導電型半導體層於該基板之第一表面之上，其中該第一導電型半導體層具有至少四個邊界，且以該四個邊界可界定出一幾何中心；及形成複數個孔洞結構於該第一導電型半導體層內，其中該些孔洞結構自該第一導電型半導體層之邊界形成至該第一導電型半導體層之該幾何中心，且該複數個孔洞結構使該第一導電型半導體層具有一孔隙度。
  2. 如請求項1所述之方法，其中該些孔洞結構於該第一導電型半導體層內以該第一導電型半導體層之該幾何中心呈一對稱圖形。
  3. 如請求項1所述之方法，其中該對稱圖形可為一第一星狀圖形。
  4. 如請求項1所述之方法，更包含形成一過渡層於該基板與該第一導電型半導體層之間，其中該過渡層為一非故意摻雜層(unintentional doped layer)或一未摻雜層(undoped layer)。
  5. 如請求項4所述之方法，其中該第一導電型半導體層具 有一第一雜質濃度，且該過渡層具有一第二雜質濃度，該過渡層與該第一導電型半導體層具有相同之導電性，且該第二雜質濃度低於該第一雜質濃度。
  6. 如請求項4所述之方法，其中該第一導電型半導體層、該活性層、該第二導電型半導體層及該過渡層之材料包含III族氮化物。
  7. 如請求項1所述之方法，其中於該第一導電型半導體層中形成該些孔洞結構之步驟包含施加一側向電化學蝕刻。
  8. 如請求項7所述之方法，其中該電化學蝕刻包含施加一偏壓於該第一導電型半導體層，且該施加偏壓大小與該些孔洞結構形成於該第一導電型半導體層內之孔隙度成正比。
  9. 如請求項6所述之方法，其中於該第一導電型半導體層中形成該些孔洞結構之步驟包含於一蝕刻液中進行該電化學蝕刻，其中該蝕刻液包含草酸、氫氧化鉀、磷酸、硫酸、氫氟酸或上述溶液的混合溶液。
  10. 如請求項1所述之方法，其中該些孔洞結構可相互連結，形成一個或複數個網狀孔洞結構，且/或該些孔洞結構形成於該第一導電型半導體層內之孔隙度介於10%-65%。
  11. 如請求項1所述之方法，其中該些孔洞結構形成於該第 一導電型半導體層內之孔隙度係可維持該基板與該第一導電型半導體層呈一接合狀態。
  12. 如請求項1所述之方法，更包含蝕刻該第一導電型半導體層、該活性層及該第二導電型半導體層以裸露出該基板之第一表面。
  13. 如請求項1所述之方法，更包含形成一保護層覆蓋該第二導電型半導體層及該活性層。
  14. 如請求項1所述之方法，更包含蝕刻該第一導電型半導體層、該一活性層及該第二導電型半導體層以裸露出該第一導電型半導體層。
  15. 如請求項1所述之方法，更包含分別形成至少一電極於該第一導電型半導體層及該第二導電型半導體層之上。
  16. 如請求項1所述之方法，更包含形成一第三導電型半導體層於該第一導電型半導體層與該活性層之間，且該第三導電型半導體層之摻雜電性與該第一導電型半導體層相同。
  17. 如請求項16所述之方法，更包含分別形成至少一電極於該第三導電型半導體層及該第二導電型半導體層之上。
  18. 如請求項16所述之方法，更包含形成一高電阻層於該第一導電型半導體層與該第三導電型半導體層之間，且該第三導電型半導體層之摻雜電性與該高電阻層可以相 同或不同。
  19. 一種光電元件，包含：一基板；一第一導電型半導體層、一活性層及一第二導電型半導體層形成於該基板之上，其中該第一導電型半導體層具有四個邊界，以該四個邊界可界定該第一導電型半導體層具有一幾何中心及四個角落；及形成複數個孔洞結構於該第一導電型半導體層內，其中該些孔洞結構形成於該第一導電型半導體層內，其中該些孔洞結構自該第一導電型半導體層之邊界形成至該第一導電型半導體層之該幾何中心，且該複數個孔洞結構使該第一導電型半導體層具有一孔隙度。
  20. 如請求項19所述之光電元件，其中該些孔洞結構於該第一導電型半導體層內以該第一導電型半導體層之該幾何中心呈一對稱圖形。
  21. 如請求項20所述之光電元件，其中該對稱圖形可為一第一星狀圖形。
  22. 如請求項20所述之光電元件，更包含一電極形成於該第一導電型半導體層及該第二導電型半導體層之上。
  23. 如請求項20所述之光電元件，更包含一過渡層形成於該基板與該第一導電型半導體層之間，其中該過渡層為一非故意摻雜層(unintentional doped layer)或一未摻雜層 (undoped layer)。
  24. 如請求項23所述之光電元件，其中該第一導電型半導體層具有一第一雜質濃度，且該過渡層具有一第二雜質濃度，該過渡層與該第一導電型半導體層具有相同之導電性，且該第二雜質濃度低於該第一雜質濃度。
  25. 如請求項23所述之光電元件，其中該第一導電型半導體層、該活性層、該第二導電型半導體層及該過渡層之材料包含III族氮化物。
  26. 如請求項20所述之光電元件，其中該些孔洞結構可相互連結，形成一個或複數個網狀孔洞結構，且/或該些孔洞結構形成於該第一導電型半導體層內之孔隙度介於10%-65%。
  27. 如請求項20所述之光電元件，其中該些孔洞結構之孔隙度為至少可維持該基板與該第一導電型半導體層呈一接合狀態。
  28. 如請求項20所述之光電元件，其中該第一星狀圖形之星芒尖端指向該該第一導電型半導體層之該四個角落，且該星狀圖形之對稱點指向該第一導電型半導體層之該幾何中心。
  29. 如請求項20所述之光電元件，其中該些孔洞結構於該第一導電型半導體層內可構成一第二星狀圖形且該第二星狀圖形包含於該第一星狀圖形之內。
  30. 如請求項29所述之光電元件，其中該第二星狀圖形具有四個星芒尖端且該些星芒尖端之對稱點指向該第一導電型半導體層之該幾何中心。
  31. 如請求項20所述之光電元件，更包含一第三導電型半導體層形成於該第一導電型半導體層與該活性層之間，且該第三導電型半導體層之摻雜電性與該第一導電型半導體層相同。
  32. 如請求項31所述之光電元件，更包含至少一電極分別形成於該第三導電型半導體層及該第二導電型半導體層之上。
  33. 如請求項20所述之光電元件，更包含一高電阻層形成於該第一導電型半導體層與該第三導電型半導體層之間，且該第三導電型半導體層之摻雜電性與該高電阻層可以相同或不同。
TW101147715A 2012-12-14 2012-12-14 光電元件及其製造方法 TW201424059A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101147715A TW201424059A (zh) 2012-12-14 2012-12-14 光電元件及其製造方法
US14/104,017 US20140167097A1 (en) 2012-12-14 2013-12-12 Optoelectronic device and method for manufacturing the same
CN201310693715.5A CN103872202A (zh) 2012-12-14 2013-12-13 光电元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101147715A TW201424059A (zh) 2012-12-14 2012-12-14 光電元件及其製造方法

Publications (1)

Publication Number Publication Date
TW201424059A true TW201424059A (zh) 2014-06-16

Family

ID=50910540

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147715A TW201424059A (zh) 2012-12-14 2012-12-14 光電元件及其製造方法

Country Status (3)

Country Link
US (1) US20140167097A1 (zh)
CN (1) CN103872202A (zh)
TW (1) TW201424059A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309001A (en) * 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
DE10056292A1 (de) * 2000-11-14 2002-09-19 Osram Opto Semiconductors Gmbh Lumineszenzdiode
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
EP2105977B1 (en) * 2002-01-28 2014-06-25 Nichia Corporation Nitride semiconductor element with supporting substrate and method for producing nitride semiconductor element
KR100576853B1 (ko) * 2003-12-18 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자
US20070085098A1 (en) * 2005-10-17 2007-04-19 Luminus Devices, Inc. Patterned devices and related methods
US7601989B2 (en) * 2007-03-27 2009-10-13 Philips Lumileds Lighting Company, Llc LED with porous diffusing reflector
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US20110272011A1 (en) * 2009-06-05 2011-11-10 Amberwave, Inc. Solar Cell
KR100969127B1 (ko) * 2010-02-18 2010-07-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8519430B2 (en) * 2010-10-29 2013-08-27 Epistar Corporation Optoelectronic device and method for manufacturing the same
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
US8343788B2 (en) * 2011-04-19 2013-01-01 Epistar Corporation Light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
US20140167097A1 (en) 2014-06-19
CN103872202A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
TWI419367B (zh) 光電元件及其製造方法
TWI451597B (zh) 光電元件及其製造方法
US8519430B2 (en) Optoelectronic device and method for manufacturing the same
US9070827B2 (en) Optoelectronic device and method for manufacturing the same
TWI501421B (zh) 光電元件及其製造方法
KR101550117B1 (ko) 광전 소자 및 그 제조 방법
TWI614916B (zh) 光電元件及其製造方法
TWI581451B (zh) 光電元件及其製造方法
TWI431810B (zh) 光電元件及其製造方法
TWI618264B (zh) 光電元件及其製造方法
CN102544287B (zh) 光电元件及其制造方法
TW201424059A (zh) 光電元件及其製造方法
TWI495155B (zh) 光電元件及其製造方法
CN102623580B (zh) 光电元件及其制造方法
US10396246B2 (en) Optoelectronic device and method for manufacturing the same
TWI669834B (zh) 光電元件及其製造方法
TWI625869B (zh) 光電元件及其製造方法
TWI619264B (zh) 光電元件及其製造方法
CN110010735B (zh) 发光元件及其制造方法
KR101643213B1 (ko) 광전소자 및 그 제조방법
TW201941456A (zh) 光電元件及其製造方法
JP2012142473A (ja) 光電素子及びその製造方法