CN115513342A - 由GaN/InGaN基底制造松弛外延InGaN层的方法、基底和发光二极管 - Google Patents

由GaN/InGaN基底制造松弛外延InGaN层的方法、基底和发光二极管 Download PDF

Info

Publication number
CN115513342A
CN115513342A CN202210639176.6A CN202210639176A CN115513342A CN 115513342 A CN115513342 A CN 115513342A CN 202210639176 A CN202210639176 A CN 202210639176A CN 115513342 A CN115513342 A CN 115513342A
Authority
CN
China
Prior art keywords
layer
ingan
gan
ingan layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210639176.6A
Other languages
English (en)
Inventor
阿梅莉·迪赛涅
B·达米拉诺
卡罗尔·佩内尔
S·韦齐恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Centre National de la Recherche Scientifique CNRS
Publication of CN115513342A publication Critical patent/CN115513342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一种用于由GaN/InGaN基底制造松弛外延InGaN层的方法，该方法包括以下步骤：a)提供第一叠层(10)，第一叠层包括待多孔化的GaN或InGaN层(13)和阻挡层(14)，b)将待多孔化的GaN或InGaN层(13)和阻挡层(14)转移到多孔化支撑件(21)，以形成第二叠层(20)，c)在待多孔化的GaN或InGaN层(13)上形成掩模(50)，d)通过掩模(50)使GaN或InGaN层(13)多孔化，e)将GaN或InGaN多孔化层(13)和阻挡层(14)转移到感兴趣支撑件(31)，f)通过外延在阻挡层(14)上形成InGaN层(41)，由此获得松弛外延InGaN层。

Description

由GaN/InGaN基底制造松弛外延InGaN层的方法、基底和发光 二极管
技术领域
本发明涉及彩色微型显示器的一般领域。
本发明涉及一种用于制造包括松弛InGaN层的基底或伪基底的方法。
本发明还涉及一种包括松弛InGaN层的基底或伪基底。
本发明在许多工业领域都有应用，尤其是应用于彩色微型显示器领域，该彩色微型显示器具有间距小于10μm的微型LED本体。
背景技术
彩色微型显示器包括红色像素、绿色像素和蓝色像素(RGB像素)。
蓝色像素和绿色像素可使用氮化物材料基体制造，红色像素可使用磷光体材料基体制造。为了在同一基底上组合这三种类型的像素，通常使用所谓的“拾取和放置”技术。然而，在像素小于10μm的微型显示器的情况下，不能再使用该技术，这不仅是因为对准问题，而且是因为在这种规模的微型显示器上执行该技术所需的时间。
另一解决方案在于使用量子点(QD)或纳米荧光粉执行颜色转换。然而，难以控制这些材料在小尺寸的像素上的沉积，而且这些材料对通量的抵抗力不够强健。
因此，能够使用同一类材料并在同一基底上原生地获得三个像素RGB，是至关重要的。为此，InGaN是最有前途的材料。实际上，根据铟的浓度，该材料理论上可覆盖整个可见光谱。具有InGaN基体的蓝光微型LED已显示出远高于对应的有机LED的亮度的高亮度。为了以绿光波长发光，LED的量子阱(QW)必须包含至少25％的铟，而为了发出红光，需要至少具有35％的铟。不幸的是，铟超过20％的InGaN材料的品质降低，这是因为铟在GaN中的可混性低，而且是因为在GaN上生长活性InGaN区域所固有的高压缩应力。
因此，能够减小具有GaN/InGaN基体的结构中的整体应力，是非常重要的。
为了克服该问题，已考虑数种解决方案。
第一种解决方案在于形成纳米结构，例如纳米线或纳米金字塔，以能够通过自由边缘使应力松弛。轴向纳米线的生长可通过分子束外延(MBE)来执行。实际上，通过MBE生长所使用的低生长温度导致内部量子效率(IQE)较低。金字塔可使位错弯曲。具体地，完整金字塔具有半极性面，半极性面有利于掺入铟和减少有源区的内部电场。对于截断金字塔，截断面允许量子阱在平面c上生长，相对于沿着完整金字塔的半极性面的发射而言，这引起更均匀的发射。替代地，还可以在纤锌矿结构的除了面c之外的平面上进行平面型生长，例如在有利于掺入铟的半极性面上进行生长。
另一种解决方案在于通过使用所具有的晶格参数更接近量子阱的InGaN合金的基底(或伪基底)来减小LED结构的有源区中的应力。因此，即使具有平面构造，也可增加铟在InGaN中的掺入率。结果表明：当基底的晶格参数增加时，内部电场减小，量子阱的发射偏移到红光。所获得的松弛InGaN层可通过金属有机物气相外延(MOVPE)生长III-N异质结构。然而，到目前为止，据我们所知，唯一能够进行这种演示的基底是Soitec的InGaNOS伪基底。该伪基底通过实施Smart CutTM技术来制造。通过不同的热处理获得InGaN层的松弛[1]。然而，使用这种方法，在InGaN层中可能出现裂纹，和/或该层的表面可丧失平整度。
最近，已经表明多孔GaN可以是符合要求的[2]。200nm的InxGa1-xN层(0.05≤x≤0.125)形成在800nm的n掺杂GaN层上，然后构造边长为10μm的台面。n型GaN层的、通过电化学阳极氧化引起的多孔化导致上InGaN层(upper InGaN layer)的部分松弛。EQE为0.2％的红光微型LED可通过类似的方法制作[3]。
然而，使用这种方法，需要给待多孔化的层掺杂。此外，多孔化只能通过台面的侧面完成。因此，难以在GaN层的整个体积内获得均匀的孔隙率。
通过实施电化学多孔化的方法，执行了由GaN/InGaN基底制造松弛外延InGaN层和在InGaN台面上制造松弛外延InGaN层。多孔化步骤是通过不同的转移在固体板(solidplate)上实现[4，5]。
用于使GaN层多孔化的另一技术在于在待多孔化的GaN层上沉积纳米掩模，并通过掩模的开口经由高温退火对该层进行升华。因此，孔的尺寸和孔的密度首先取决于掩模的尺寸。包括多孔GaN层和量子阱(Ga,In)N/GaN的器件从依次包括硅支撑件、AlN层、GaN层、InGaN层和GaN层的叠层制造而成。在该叠层上形成固体板掩模之后，对该叠层进行升华步骤。GaN层以及覆盖GaN层的层通过掩模进行升华。AlN层起到停止层的作用。已经证明：相对于非多孔GaN基底而言，使用多孔GaN基底会产生更好的光致发光[6]。例如，可以在分子束外延(MBE)架构[6]或金属有机物气相外延(MOVPE)架构[7]中进行升华。该方法可以在掺杂GaN层或未掺杂GaN层上实现。然而，考虑到在升华过程中实施的温度，并非所有基底都能使用。
发明内容
本发明的目的是提出一种用于由GaN/InGaN基底获得至少部分松弛、甚至完全松弛的外延InGaN层的方法，其目的是制造例如红绿蓝像素。
为此，本发明提出一种用于由GaN/InGaN基底制造松弛外延InGaN层的方法，该方法包括以下步骤：
a)提供第一叠层，第一叠层依次包括待多孔化的GaN或InGaN层和阻挡层，阻挡层优选地由AlInN，AlN，GaN或AlGaN制成，
b)将待多孔化的GaN或InGaN层和阻挡层转移到多孔化支撑件，阻挡层设置在多孔化支撑件和待多孔化的GaN或InGaN层之间，以形成第二叠层，
c)在待多孔化的GaN或InGaN层上形成掩模，
d)通过掩模使GaN或InGaN层多孔化，由此形成多孔GaN或InGaN层，
e)将多孔GaN或InGaN层和阻挡层转移到感兴趣支撑件，由此形成中间基底，
f)通过外延在阻挡层上形成InGaN层，由此在中间基底上获得松弛外延InGaN层。
本发明与现有技术的根本区别在于实施通过掩模使GaN或InGaN层多孔化的步骤以及实施不同的转移步骤。GaN或InGaN层的表面的多孔结构能够提高提取效率，且能够通过使应力松弛来掺入更多铟。
第一次转移能够在具有氮(N)极性的GaN或InGaN层的表面上执行多孔化步骤，因此相对于Ga-表面极性而言更容易获得多孔化程度。第二次转移能够在基底的正面上具有未多孔化的阻挡层，以便随后恢复外延。在步骤e)期间，未使阻挡层多孔化。因此，阻挡层可用作外延层的恢复。此外，用于多孔化的基底不是最终基底，这允许对感兴趣基底的更大选择。
在该方法结束时，获得具有未掺杂InGaN层的InGaNOX(“基底X上的InGaN”)型结构。该方法可以在固体板上执行，这简化了该方法的实现。
在外延恢复期间，使用的生长温度(通常从800℃到1000℃，特别是对于InGaN，从800℃到900℃)能够修改多孔化层，尤其是通过增大该层的孔来修改多孔化层，这提供额外的自由度，同时仍然保留适合于再外延层(re-epitaxied layer)的晶格参数。因此获得至少一个部分松弛的InGan层，优选地完全松弛的InGan层。
根据第一替代实施例，步骤d)通过经由掩模进行升华来执行。通过升华来多孔化，包括通过掩模的开口对GaN或InGaN层进行升华。因此，孔的尺寸和孔的密度首先取决于掩模的尺寸。升华包括高温退火。例如，可以在分子束外延架构或金属有机物气相外延(MOVPE)架构中进行升华。
根据该第一替代方案，有利地，掩模是SiN掩模。有利地，可在原位形成SiN掩模。掩模的开口的位置可以是任意位置。替代地，可使用通过有组织的掩模(例如嵌段共聚物掩模)实施蚀刻步骤的方法来非原位形成SiN掩模。在升华期间，阻挡层相对于(Ga,In)N是选择性的。
根据另一替代方案，待多孔化的GaN或InGaN层被掺杂，且步骤d)通过掩模电化学地执行。
根据该替代方案，有利地，掩模由聚合物材料制成。优选地，聚合物材料是嵌段共聚物。这种聚合物具有均匀且规则间隔的开口。
根据这些不同的替代实施例，在步骤c)中形成的掩模可具有直径为10nm至50nm的开口。例如，将选择直径为10nm至20nm的开口或者直径为20nm至40nm的开口。
根据掩模的开口、GaN或InGaN层的可能掺杂、施加的电压和/或选择的电解液(性质和/或浓度)或者升华的持续时间和温度，容易调节多孔层的孔的尺寸，以获得达到期望波长所需的松弛百分比。
有利地，掩模包括至少第一区、第二区和第三区，第一区的开口具有第一尺寸，第二区的开口具有第二尺寸，以及第三区的开口具有第三尺寸，由此在步骤d)期间，多孔GaN或InGaN层面向第一区、第二区和第三区分别具有第一孔隙度，第二孔隙度和第三孔隙度。因此，在每个区域中再外延InGaN层的铟的浓度将不同，且能够外延整个InGaN LED结构。单个生长步骤可获得三种颜色RGB。
有利地，多孔化支撑件和/或感兴趣支撑件包括支撑层和掩埋氧化层，例如支撑层由蓝宝石、碳化硅(SiC)或硅制成。
根据特定实施例，有利地，步骤b)根据SmartCutTM类型的方法执行，该方法包括以下步骤：
-注入原子种类(atomic species)，以在待多孔化的GaN或InGaN层中形成脆性区，其深度接近将要保留在最终基底中的层的最终厚度，
-将第一叠层结合在多孔化支撑件上，阻挡层设置在多孔化支撑件和待多孔化的层之间，
-提供热能，以使待多孔化的层与脆性区的GaN或InGaN层分离。
有利地，在步骤a)中提供的第一叠层进一步包括附加InGaN层。
根据该实施例，可根据两个有利的替代方案执行步骤b)。
根据第一有利的替代实施例，步骤b)包括以下步骤：
-在附加InGaN层上进行电化学阳极氧化，以弱化附加InGaN层，
-通过热激活和/或机械作用来使阻挡层和GaN或InGaN层与附加InGaN层分离。
根据第二有利的替代实施例，步骤b)包括以下步骤，在该步骤期间，在附加InGaN层上执行电化学阳极氧化，直到附加InGaN层溶解，由此阻挡层和GaN或InGaN层与附加InGaN层分离。附加InGaN层的溶解可以在层转移到阳极氧化支撑件之前或之后进行。
有利地，该方法包括以下步骤，在该步骤期间，构造GaN或InGaN层，以形成GaN或InGaN台面。形成台面，则能够利用台面的自由边缘，给将在阻挡层上外延的InGaN层引入额外的松弛度。台面的构造放大了松弛现象。
构造可以在多孔化步骤之前或之后进行。
例如，方法包括在步骤b)和步骤d)之间的步骤，在该步骤期间，例如通过光刻来构造阻挡层和待多孔化的GaN或InGaN层，以形成台面。因此，在多孔化步骤之前形成台面，这能够通过台面的侧面和上表面与电解液接触来使台面多孔化。
可以在多孔化步骤期间形成台面。为此，在步骤c)中形成的掩模可局部沉积在待多孔化的GaN或InGaN层上，由此在步骤d)期间，通过对GaN或InGaN层的、未被掩模覆盖的部分进行升华，同时使被掩模覆盖的部分多孔化来形成GaN或InGaN台面。有利地，该掩模非原位沉积。
有利地，根据台面的层13的性质，台面的厚度范围可以为从10纳米至几微米。例如包含多孔GaN层13的台面具有500nm至2μm的厚度。例如包含多孔InGaN层13的台面具有10至200nm的厚度。有利地，对于厚度小(通常小于100nm)的台面，尽管铟的浓度较高，但是台面中的缺陷的密度有限。
有利地，方法包括以下步骤，在该步骤期间，在GaN或InGaN层上执行通过注入或通过金属有机物气相外延来进行掺杂的步骤，可能是不同的掺杂。有利地，该步骤在电化学多孔化步骤d)之前执行。该步骤可直接在InGaN或GaN台面上执行。
例如，可执行n-掺杂剂(例如硅)或p-掺杂剂(例如镁)的选择性注入，以获得或多或少掺杂的GaN或InGaN层或台面。这能够具有或多或少松弛的结构。
优选地，从一个台面到另一个台面，使用具有不同掺杂的n型掺杂剂(例如Si)执行注入。因此获得具有不同掺杂水平的像素，例如三个像素，因此随后获得不同的松弛百分比，并因此获得不同的透射波长。该替代实施例有利于形成多光谱设备，例如以简化方式形成不同颜色的LED或多色微型显示器。
有利地，阻挡层具有小于3nm的厚度。
有利地，InGaN层中存在的铟的比率大于或等于8％。这提供富含铟的、高质量的再外延。
有利地，方法包括以下后续步骤，在该步骤期间，在台面上形成LED结构，尤其是全InGaN红光LED结构。由于台面在平面中的晶格参数大于GaN的晶格参数(归因于松弛)，因此台面将用作InGaN伪基底，以提高铟在全InGaN LED结构中的掺入率。
该方法具有许多优点：
-实施起来简单，
-可用于厚度小或大的台面，
-台面的构造提供合规效果，
-使得应力部分或全部松弛，与铟的浓度相同的应力层相比，这导致压电极化低，尤其是在相同的生长条件下掺入更多铟，
-允许所谓的“自下而上”方法来制造μLED和微型显示器：光学结构(N、QW、P)的生长在台面中的像素化之后进行，而不管像素的大小，且能够克服“拾取和放置”方法的对准问题，
-像素的蚀刻方法对微型LED的有效性没有影响，这能够制作微米级甚至亚微米级像素。
使用该方法，可以在阱中达到40％的铟，在红光情况下外部量子效率(EQE)大于2.9％。
本发明还涉及一种基底，其依次包括：
-感兴趣支撑件，感兴趣支撑件优选地包括支撑层和掩埋氧化层，例如支撑层由蓝宝石、SiC或硅制成，
-多孔GaN或InGaN层，该GaN或InGaN层可能掺杂，有利地，该GaN或InGaN层具有大于1％且优选地从5％到70％的孔隙率，
-阻挡层，优选地由AlInN，AlN，GaN或AlGaN制成，
-可能的附加InGaN层。
阻挡层不是多孔的。
这样的基底可形成松弛外延InGaN层，然后执行发红光的LED结构的生长的恢复。松弛InGaN层有利于掺入铟，使得InGaN合金能够保持良好的晶体品质，即使在高浓度的铟下也是如此。
本发明还涉及一种电致发光二极管结构，其依次包括：例如上文限定的这种基底和再外延叠层，
基底包括：
-感兴趣支撑件，
-多孔GaN或InGaN层，该GaN或InGaN层可能掺杂，有利地，该GaN或InGaN层具有大于1％且优选地从5％到70％的孔隙率，
-阻挡层，
-可能的附加InGaN层。
从基底的阻挡层开始，或者如果适用的话，从附加InGaN层开始，再外延叠层依次包括：
-松弛外延InGaN层，松弛外延InGaN层使用第一导电类型来掺杂，
-有源区，有源区具有发红光或绿光或蓝光的一个或多个InGaN/(Ga,In)N量子阱，以通过具有不同掺杂水平的台面获得三种颜色，
-InGaN层，InGaN层使用不同于第一导电类型的第二导电类型来掺杂。
本发明的其它特点和优点将在以下补充说明中予以呈现。
不言而喻，该补充说明仅出于说明本发明的目的而给出，绝不以任何方式解释为对本目的的限制。
附图说明
通过参考附图阅读仅出于信息的目的而给出、绝不是限制性的实施例的描述，应更好地理解本发明，其中：
图1A、图1B、图1C、图1D、图1E、图1F、图1G图解地并以横截面示出了根据本发明的特定实施例的用于制造包括松弛外延InGaN层的LED结构的方法。
图2A、图2B、图2C、图2D、图2E、图2F、图2G图解地并以横截面示出了根据本发明的另一个特定实施例的用于制造包括松弛外延InGaN层的LED结构的方法。
图3A、图3B、图3C、图3D、图3E、图3F、图3G图解地并以横截面示出了根据本发明的另一个特定实施例的用于制造包括松弛外延InGaN层的LED结构的方法。
图4A和图4B图解地并用三维示出了根据本发明的特定实施例的通过SixNy掩模升华GaN层的方法的不同步骤，GaN层位于添加到硅多孔基底(111)上的AlN阻挡层上方。
图5是根据本发明的特定实施例的通过SixNy掩模多孔化的GaN层的SEM图片，GaN层位于添加到硅多孔基底(111)上的阻挡层上方。
图6A、图6B、图6C、图6D是使用SEM获得的图片，示出了通过使GaN表面暴露于Si通量中持续5分钟、10分钟、20分钟和75分钟并经受相同升华条件而形成的纳米掩模。纳米掩模的沉积时间增加越多，SixNy的覆盖率越高。对于最长时间，覆盖率大于1，GaN表面完全被SixNy覆盖。
为了使图更清晰，图中所示的不同部分不一定具有统一的比例。
必须理解到，不同的可能性(替代方案和实施例)不是彼此排斥，且可以组合在一起。
此外，在下文的描述中，取决于结构的方向的术语，例如“上方”、“下方”等，考虑到结构以图中所示的方式进行定向来应用。
具体实施方式
尽管绝不是限制，但是本发明尤其应用于彩色微型显示器领域，更具体地，用于制造红色绿色蓝色像素。然而，本发明可用于光伏或水分解领域，原因在于，一方面，InGaN吸收整个可见光谱，另一方面，InGaN的价带和导带在水的稳定范围内，这是水分解所需的热力学条件。本发明还可参与制造LED或长波长发射激光器。
方法能够获得基底或伪基底，基底或伪基底包括多孔化GaN或InGaN层13上的至少一个阻挡层14，方法实现以下步骤，在该步骤期间，通过电化学阳极氧化或升华使GaN或InGaN层13多孔化。
然后，可执行InGaN层在阻挡层上的外延的恢复。外延InGaN层至少部分松弛，甚至完全松弛，这允许LED结构的生长。
松弛百分比对应于：
[数学式1]
△a/a＝(ac2-ac1)/ac1
其中ac1是种晶层的晶格参数；以及
ac2是松弛层的晶格参数。
如果ac2对应于固体材料的晶格参数，则该层100％松弛。
当ac2＝ac1时，认为该层受压。
术语“部分松弛”的意思是大于50％的松弛百分比。
现在，应参考图1A至图1G、图2A至图2G以及图3A至图3G所示的不同的替代实施例，更详细地描述用于制造覆盖有松弛外延InGaN层的基底的数种方法。
这些不同的替代实施例至少包括以下步骤：
a)提供第一叠层10，第一叠层10包括待多孔化的GaN或InGaN层13和阻挡层14，阻挡层14优选地由AlInN，AlN，GaN或AlGaN制成(图1A，图2A，图3A)，
b)将待多孔化的GaN或InGaN层13和阻挡层14转移到多孔化支撑件21，阻挡层14设置在多孔化支撑件21和待多孔化的GaN或InGaN层13之间，以形成第二叠层20(图1B，图2B，图3B)，
c)在待多孔化的GaN或InGaN层13上形成掩模50(图1C，图2C，图3C)，
d)通过掩模50使GaN或InGaN层多孔化，由此形成多孔GaN或InGaN层13，然后去除掩模50(图1D，图2D，图3D)，
e)将多孔GaN或InGaN层13和阻挡层14转移到感兴趣支撑件31(图1E，图2E，图3E)，
f)通过外延在阻挡层14上形成InGaN层，由此获得松弛外延InGaN层(图1F，图2F，图3F)，
g)优选地，在外延InGaN层上形成LED结构(图1G，图2G，图3G)，
h)可能的话，形成微米尺寸(例如从1μm到数十微米，优选地从5至10μm的侧面形成)的台面，以通过使台面的自由边缘松弛来增加松弛百分比。
例如，步骤h)可以在步骤d)和步骤e)之间执行，优选地在步骤e)和步骤f)之间执行。
在步骤a)中提供且在图1A，图2A，图3A中示出的第一叠层10优选地包括初始基底11、生长层12、待多孔化的GaN或InGaN层13和阻挡层14。
例如初始基底11由蓝宝石、SiC、硅或玻璃制成。例如基底11的厚度范围为从350μm至1.5mm。
例如GaN生长层12的厚度范围为从30nm至4μm。优选地，对GaN层进行非故意掺杂。术语“非故意掺杂的GaN”的意思是掺杂浓度小于5*1017/cm3，例如1*1017/cm3。替代地，生长层12可由AlN或AlGaN制成。
可对待多孔化的InGaN或GaN层13进行掺杂，尤其是使用n型掺杂。例如，对于InGaN，掺杂的厚度范围为从10至200nm，或者对于GaN，掺杂的厚度范围为从800nm至几微米(例如2μm)。厚度小的层可包含高浓度的铟，同时仍然保持良好的材料品质(缺陷很少)。术语“掺杂InGaN”的意思是电子浓度介于2*1018和2*1019/cm3之间。掺杂InGaN层13导电。在步骤d)期间使层13多孔化。
InGaN或GaN层13具有两个主面：第一主面13a和第二主面13b。第一主面13a具有氮(N)极性。第一主面13a面向GaN生长层12设置。第二主面13b具有镓(Ga)极性。第二主面13b设置成与阻挡层14接触。
优选地，阻挡层14由AlInN、AlN、GaN或AlGaN制成。例如，将选择AlInN阻挡层。
优选地，阻挡层14具有小于3nm的厚度，例如，1nm的厚度。需要调节阻挡层中铟的浓度，以与GaN或InGaN层13进行晶格匹配。针对升华技术，阻挡层14将用作选择层和恢复外延层。升华技术不会对阻挡层14产生任何影响。在步骤d)期间未使该层多孔化。在步骤d)结束时，阻挡层14不是多孔的(即，其孔隙度小于0.01％，优选地小于0.001％)。阻挡层14是能够用于恢复外延的非多孔层。
根据图1A所示的第一替代实施例，第一叠层10由上文提及的层构成。换句话说，第一叠层10不包括其它层。
根据图2A或图3A所示的替代实施例，第一叠层进一步包括附加InGaN层15。该附加层具有的铟的浓度大于或等于InGaN层13的铟的浓度，该附加层布置在GaN生长层12和阻挡层14之间。该附加层的生长在阻挡层14上进行。在第一次转移之后，附加层与多孔基底21接触(图2B，图3B)。在步骤d)期间未使附加层多孔化(图2D，图3D)。在第二次转移之后，附加层15是叠层的上层(图2E，图3E)，因此直接从该层15执行外延的恢复(图2F，图3F)。有利地，该层15的存在会防止或限制由于铝的存在而导致的不同步骤之间的任何表面污染问题。此外，当叠层的表面上的附加InGaN层15具有的铟的浓度大于将要多孔化的层的铟的浓度时，可以在第二次转移之后和/或在台面形成之后发生第一次松弛。
有利地，第一叠层10的层是沉积在初始基底11上的固体板。
在步骤b)期间，将阻挡层14、InGaN或GaN层13以及可能的附加InGaN层15转移到多孔化支撑件21(图1B，图2B，图3B)。
有利地，多孔化支撑件21包括支撑层22和掩埋氧化层23，掩埋氧化层23被称为BOX(有时，还称为连续氧化层)。
支撑层(或支撑件)22例如由蓝宝石、硅、碳化硅或玻璃制成。支撑层22的厚度范围例如为从350μm至1.5mm。
BOX氧化层23的厚度范围例如为从100nm至4μm。
阻挡层14或附加InGan层15的自由面通过例如直接键合或分子键合而添加到多孔化支撑件21上，优选地，添加到多孔化支撑件21的BOX氧化层23上。
根据有利的实施例，该转移通过SmartCutTM技术来执行。为此，方法包括以下步骤：
-注入原子种类，以在待多孔化的GaN或InGaN层13中形成脆性区，其深度接近将要保留在最终基底中的层的最终厚度，
-将第一叠层10结合在多孔化支撑件21上，
-提供热能，以在脆性区分离InGaN或GaN层13。
第一叠层10的初始基底11和GaN层12通过沿着脆性区的平面断裂而与InGaN/GaN层13分离。例如，通过温度范围为从400℃至600℃且持续时间范围为从几分钟至几小时的热处理，来执行断裂。该断裂导致待多孔化的层13、阻挡层14以及可能的附加层15转移到多孔化支撑件21。
根据特定实施例，初始基底11和GaN层12可通过例如使用激光蚀刻牺牲型中间层的方法(还称为“剥离”技术)而与GaN层13分离。
在步骤b)结束时，由此获得第二叠层20，第二叠层20依次包括支撑层22、掩埋氧化层23、阻挡层14、待多孔化的InGaN或GaN层13(图1B，图2B，图3B)。因此，可接触到N极性的第一面13a。第二叠层20还可包括附加InGaN层15。附加层15布置在掩埋氧化层3和阻挡层14之间。
在执行Smart CutTM之后且在多孔化步骤之前，可执行Si注入步骤，以使InGaN层13导电，或者如果该层已经掺杂，则使该层更导电。
在步骤c)期间，在待多孔化的层13上形成掩模50。该掩模包括多个开口(或孔)。开口可具有相同或不同的尺寸。有利地，开口的尺寸相同。开口可规则地或随意设置。例如开口的直径为10nm至20nm。有利地，开口是圆形的。
掩模可由单层材料的一部分形成。例如掩模的厚度介于0.4至1单层之间。
可形成固体板掩模50，即，掩模的尺寸与待多孔化的底层的尺寸相同(图1C，图2C)。
根据图3C所示的特定实施例，掩模50的实现方式是形成三个不同的区域，这三个不同的区域被标记为θ1、θ2、θ3，具有不同的覆盖率。这三个区域中每一个区域的纳米遮蔽(nanomasking)的尺寸将控制升华步骤期间每个区域的孔隙率。
根据用来进行多孔化的技术，选择掩模50的性质。
对于通过升华进行多孔化，有利地将选择SiN掩模50。这种掩模可通过使用附加掩模进行中间遮蔽而在原位或非原位形成，例如附加掩模由聚合物材料制成。在非原位遮蔽的情况下，有利地，SiN掩模具有大于1单层的厚度。优选地，附加掩模是嵌段共聚物膜(block copolymer film)。嵌段共聚物膜具有大量小尺寸的开口(或孔)。有利地，开口具有相同的尺寸和/或规则地间隔，这有利地获得有组织的孔隙率的GaN/InGaN层。有利地，快速形成这样的掩模。例如，嵌段共聚物为聚(苯乙烯-嵌段甲基丙烯酸甲酯)，还称为PS-b-PMMA。
面向附加掩模的开口蚀刻掩模50，以形成掩模50的开口。
有利地，在步骤c)结束时，在通过升华进行多孔化之前去除额外的共聚物膜。
对于电化学多孔化，将选择优选地由聚合物制成的掩模50。例如，掩模50是嵌段共聚物膜。优选地，嵌段共聚物为PS-b-PMMA。
替代地，可使用多孔氧化铝掩模50。由于氧化和蚀刻是不同步骤，可通过构造铝片来获得纳米多孔氧化铝掩模50。有利地，氧化铝掩模50的纳米孔具有介于15至400nm之间(例如80nm)的直径，以及介于50nm至400nm之间(例如约100nm)的间距。例如氧化铝掩模50的厚度为250nm。
在步骤d)期间，通过升华或电化学地使GaN或InGaN层13多孔化。
为了通过升华执行多孔化，例如可使用分子束外延(MBE)架构或金属有机物气相外延(MOVPE)架构。MBE外延允许在原位控制生长到最近的单层。通过升华进行多孔化，有利于获得清晰的孔，尤其是圆柱形孔。孔的侧壁垂直于层13的主面13a、13b。
例如，将选择从800℃至900℃的温度用于真空MBE升华。温度越高，升华速度越快。
阻挡层14起到升华停止层的作用。该层未升华。该层在多孔化期间保护底层。该层起到阻挡层或停止层的作用。具体地，在第一叠层包括附加InGaN层15的情况下，附加InGaN层15在升华期间受到阻挡层14的保护。
通过这种多孔化技术，可对GaN或InGaN层13进行掺杂或不掺杂。
为了电化学地执行多孔化，待多孔化的层需要具有导电性。因此，将选择掺杂GaN或掺杂InGaN层。在表面上的GaN或InGaN层的N面上应用多孔化。有利地，N面的多孔化导致更实质性的多孔化(孔隙率、孔的形状)。
例如，步骤c)包括以下子步骤：
-将掺杂GaN或InGaN层13和对电极连接到电压或电流发生器，
-将第二叠层20和对电极投入电解液中，
-在掺杂GaN或InGaN层13和对电极之间施加电压或电流，以使掺杂GaN或InGaN层13多孔化。
第二叠层20起到工作电极(WE)的作用。
对电极由导电材料制成。将选择对电极的材料，以在阴极反应期间不会形成可氧化的副产物，从而在多孔化期间不会引起电解液的任何修改。例如，应选择铂等金属。
在步骤d)期间，将电极投入电解液中，电解液还称为电解浴或电解质溶液。电解液可以是酸或碱。例如，电解液为草酸。电解液还可以是KOH、HF、HNO3或H2SO4。
在器件和对电极之间施加电压。电压范围可以为从1V至100V，优选地从3V至100V。例如，施加电压的持续时间范围为从几秒至几小时。在外加电位的作用下，当电流变为零时，阳极氧化反应完成：在这种情况下，不再进行任何电荷转移，电化学反应停止。
电化学阳极氧化步骤可以在紫外光(UV)下执行。该方法还可包括不添加紫外辐射的第一次电化学阳极氧化和添加紫外辐射的第二次电化学阳极氧化。
有利地，在掺杂GaN或InGaN层13的所有体积中发生多孔化。
在多孔化步骤d)结束时，掺杂GaN或InGaN层13的孔隙率至少为1％。优选地，孔隙率范围为从5％至70％。
孔的最大尺寸(高度)可以从几纳米至几微米变化。最小尺寸(直径)可以从几纳米至一百纳米变化，尤其是从10nm至70nm，例如从10nm至20nm或从30nm至70nm，优选地从15nm至40nm。
所获得的多孔化(孔隙率和孔的侧面)取决于掩模50的几何形状，可能取决于GaN或InGaN层13的掺杂以及方法的参数(为了电化学地进行多孔化而施加的电压、持续时间、电解液的性质和浓度，或者升华的持续时间和温度)。多孔化的变化能够控制铟的掺入/分离率。多孔化，尤其是孔的侧面，随后可以在外延恢复期间根据所施加的温度来变化。
在步骤e)期间，包括多孔化GaN或InGaN层13、阻挡层14以及可能的附加层15的第二叠层20随后转移到感兴趣支撑件31(图1E，图2E，图3E)，以在正面上具有金属极性(镓)的第二面13b。感兴趣支撑件31例如包括优选地由Si、SiC、玻璃或蓝宝石制成的支撑层32和BOX氧化层33。应选择可支持高温外延(至少950℃)的氧化物。
因此在方法结束时，获得InGaNOX(“基底X上的InGaN”)类型的基底30，从背面到正面，基底30包括(图1E，图2E，图3E)：
-感兴趣支撑件31，优选地，由例如由蓝宝石制成的支撑层32，和BOX氧化层33形成，
-多孔化的GaN或InGaN层13，在正面具有Ga极性，
-非多孔的阻挡层14，以及
-可能的附加InGaN层15。
在步骤e)结束时，在正面上具有阻挡层14或附加InGan层15。这些层是致密的(即，这些层不是多孔的)。
在步骤f)期间，通过恢复外延而形成InGaN层。阻挡层14和/或附加InGaN层15是连续的非多孔2D层，原因是阻挡层14和/或附加层15在电化学阳极氧化或升华步骤期间没有多孔化。阻挡层14或附加层15将能够使用InGaN层来恢复外延，InGaN层中铟的浓度大于下方GaN或InGaN层的铟的浓度。因此，有利于再外延叠层40的生长，且外延层具有更好的晶体品质。
表面InGaN层通过自身铟的浓度和自身的厚度引导多孔层的变形。多孔层可被引导变形以使得InGaN表面层松弛。有利地，可获得约70％甚至更大的松弛率。
根据有利的替代实施例，方法还可包括以下步骤，在该步骤期间，构造InGaN或GaN层和阻挡层14以形成台面(步骤h)。
台面还称为立面，是浮雕中的元素。例如，通过蚀刻一个连续层或数个叠置的连续层，以仅保留该层或这些层的一定数量的“浮雕”方式来获得台面。蚀刻通常是等离子体蚀刻或干法蚀刻(例如：等离子体RIE)。浮雕能够限定像素。
优选地，台面的侧面垂直于基底30的不同层的叠层。
台面的尺寸(宽度和长度)范围为从500nm至500μm。术语“宽度和长度”的意思是平行于下方叠层的表面的尺寸。尤其应选择小于或等于10μm×10μm的尺寸。
两个连续台面100之间的间隔(“间距”)可介于50nm至20μm之间。
台面包括InGaN或GaN层13、阻挡层14以及可能的附加层15。
台面的厚度尤其取决于InGaN或GaN层13的厚度。例如，对于多孔GaN层13，台面的高度可以是700nm(500nm多孔GaN+200nm非多孔InGaN)。术语“厚度”的意思是台面的垂直于下方叠层的尺寸。
有利地，台面在LED结构生长之前形成，甚至更有利地，在外延恢复之前形成。
根据有利的替代实施例，有利地，台面在多孔化步骤之后形成。
根据有利的替代实施例，台面可以在多孔化步骤之前形成。例如，在遮蔽步骤(步骤c)之后，可执行光刻以获得台面。尤其有利的是在纳米掩模的每个区域θ1、θ2、θ3形成台面。优选地，对这3个区域执行单独升华步骤。
根据另一替代实施例，台面在InGaN层的外延恢复之前或之后形成。
可构造台面，然后对台面进行掺杂。根据该替代实施例，方法可以在多孔化步骤之前包括以下步骤：
-构造InGaN或GaN层13和阻挡层14(沉积的固体板)以形成台面，
-有利地，使用合适的材料填充台面之间的空间，并使由此获得的组件平面化，以获得平坦表面，
-在台面上以相同浓度或不同浓度局部地注入掺杂剂；例如，可使用不同的掩模组执行多次注入。
替代地，可以在构造台面之前执行掺杂。
根据该替代实施例，方法可以在多孔化步骤之前包括以下步骤：
-在InGaN或GaN层13(沉积的固体板)中局部地注入掺杂剂，掺杂剂的浓度能够沿着该层变化，以形成或多或少掺杂的区域，
-构造InGaN或GaN层13和阻挡层14(沉积的固体板)以形成台面。
为了说明的目的，例如，可使用硬掩模例如SiN或SiO2类型的掩模来执行注入和对准标记(例如由Al、Ti、TiN制成)，以使台面和注入区对应。使用两个不同的掩模，可实现具有不同注入能量的两个区域，因此除了掺杂板的初始掺杂之外，还可例如通过MOCVD来执行两种不同的掺杂。对准标记可使用于注入的两个掩模和用于蚀刻台面的掩模对准。
可将相同的掩模组用于注入和台面。
台面的构造可通过光刻来执行。
替代地，可使用通过金属有机物化学气相沉积(MOCVD)进行的掺杂来代替注入掺杂，尤其是以Si或Ge作为掺杂剂。例如，可执行三个连续的外延步骤以获得三种不同的掺杂水平，以便在方法结束时形成红色、绿色和蓝色(RGB)台面。
优选地，方法包括以下后续步骤，在该步骤期间，在外延InGaN层上形成LED结构(步骤g)。
有利地，执行该步骤以形成再外延LED，尤其是全InGaN红光(或绿光)LED。
有利地，LED结构在台面上实现。由于松弛，使得台面在平面中的晶格参数大于GaN的晶格参数，因此台面将用作InGaN伪基底，以提高铟在全InGaN LED结构中的掺入率。这还将能够保持良好的晶体品质，尽管铟的含量高。
更有利地，在具有不同孔隙率的台面上执行外延恢复。在该步骤期间，每个区域中再外延InGaN层的铟的浓度将发生变化，原因是在外延恢复之前，每个台面的松弛率不同(例如，如果设置在阻挡层14上的附加InGaN层15的铟的浓度大于多孔层的铟的浓度)。然后，可使全InGaN LED结构外延。结构的不同层的铟的浓度将由松弛率引导。因此，如果每个台面具有合适的晶格参数，则单个生长步骤能够获得三种颜色RGB，每个台面具有一种颜色。所需的晶格参数为：针对蓝色，晶格参数为
Figure BDA0003681749500000191
针对绿色，晶格参数为
Figure BDA0003681749500000192
针对红色，晶格参数为
Figure BDA0003681749500000193
例如，从阻挡层14开始，或者如果适用的话，从附加InGaN层15开始，全InGaN LED的再外延叠层40依次包括：
-n掺杂InxGa1-xN层41(简单层，或作为InGaN/GaN超晶格结构)，优选地与松弛基底的InGaN层具有相同的浓度，
-有源区42，具有发红光(或者发蓝光或绿光，以最终获得3种颜色RGB)的一个或多个量子阱InyGa1-yN/InxGa1-xN(通常是5个)，
-具有p掺杂GaN或AlGaN基体的电子阻挡43(xAl约为10％)，
-p掺杂InxGa1-xN层44，优选地与n-InGaN层具有相同的浓度或更小浓度，
-p++掺杂InGaN层45，优选地与p-InGaN层具有相同的浓度。
更具体地，全InGaN LED结构依次可包括：
-InGaN基底，
-350nm的n掺杂InGaN层，由15×In0.03Ga0.97N/GaN(厚度20nm/1.8nm)形成，
-多个量子阱(MQW)，由5×In0.40Ga0.60N/In0.03Ga0.97N(厚度2.3nm/5，7，11nm)形成，
-非故意掺杂In0.03Ga0.97N层(10nm)，
-Al0.1Ga0.9N:Mg层(20nm)，
-Mg掺杂In0.03Ga0.97N层(125nm)，
-p+++掺杂In0.03Ga0.97N层(25nm)。
可使用不同的生长方法来形成外延层。
根据第一替代实施例，横向地恢复生长，且有利地执行通过蚀刻进行像素化的后续步骤。
根据另一替代实施例，在台面上方竖直地恢复生长。在该替代方案中，像素对应于下方台面(underlying mesas)。
有利地，例如通过原子层沉积(ALD)，将使钝化层沉积在台面和/或再外延LED的侧面上。钝化层可由氧化铝制成。钝化层的厚度可以为几纳米，例如从2至5纳米。
最终，技术方法将应用于制造微型LED。微型LED可以是台面的初始尺寸。
出于信息的目的，非限制性示例：
图4A图解地示出了将通过升华多孔化的GaN层。GaN层位于包括硅支撑件和AlN阻挡层的基底上。通过沉积SiN在原位执行纳米遮蔽。由于真空升华的步骤，使得通过掩模的孔进行多孔化。图4B图解地示出了通过SiN掩模升华进行多孔化之后的样品。
通过扫描电子显微镜(SEM)的表征证实确实执行了多孔化(图5)。AlN层完好无损：AlN层未多孔化。
图6A至图6D示出了在升华步骤之后，原位SiN纳米遮蔽的覆盖率(从0至1单层)对GaN层的孔隙率的影响。
参考文献
[1]A.Even等人，“Enhanced In incorporation in full InGaNheterostructure grown on relaxed InGaN pseudo-substrate(提高铟在松弛InGaN伪基底上生长的全InGaN异质结构中的掺入)”，Appl.Phys.Lett.(应用物理学报)110，262103(2017)。
[2]S.Pasayat等人，“Compliant Micron-Sized Patterned InGaN Pseudo-Substrates Utilizing Porous GaN(利用多孔GaN的合规微米级图案化InGaN伪基底)”，Materials(材料)13，213(2020)。
[3]S.Pasayat等人，“Demonstration of ultra-small(<10μm)632nm red InGaNmicro-LEDs with useful on-wafer external quantum efficiency(>0.2％)forminidisplays(超小型(<10μm)632nm红光InGaN微型LED的演示，其具有有用的晶圆外部量子效率(>0.2％)，用于微型显示器)”，Appl.Phys.Exp.(应用物理快报)14，011004(2021)。
[4]EP 3 840 065 A1。
[5]EP 3 840 016 A1。
[6]B.Damilano等人，“Photoluminescence properties of porous GaN and(Ga,In)N/GaN single quantum well made by selective area sublimation(通过选择性区域升华制备的多孔GaN和(Ga,In)N/GaN单量子阱的光致发光特性)”，Optics Express(光学快报)25，33243(2017)。
[7]P.-M.Coulon、P.Feng、B.Damilano、S.Vézian、T.Wang和P.A.Shields，“Influence of the reactor environment on the selective area thermal etchingof GaN nanohole arrays(反应堆环境对GaN纳米孔阵列的选择性区域热蚀刻的影响)”，Scientific Reports(科学报告)10，(2020)，https://doi.org/10.1038/s41598-020-62539-1。

Claims (14)

1.一种用于由GaN/InGaN基底制造松弛外延InGaN层的方法，所述方法包括以下步骤：
a)提供第一叠层(10)，所述第一叠层依次包括待多孔化的GaN或InGaN层(13)和阻挡层(14)，
b)将所述待多孔化的GaN或InGaN层(13)和所述阻挡层(14)转移到多孔化支撑件(21)，所述阻挡层(14)设置在所述多孔化支撑件(21)和所述待多孔化的GaN或InGaN层(13)之间，以形成第二叠层(20)，
c)在所述待多孔化的GaN或InGaN层(13)上形成掩模(50)，
d)通过所述掩模使所述GaN或InGaN层(13)多孔化，由此形成多孔GaN或InGaN层(13)，
e)将所述多孔GaN或InGaN层(13)和所述阻挡层(14)转移到感兴趣支撑件(31)，所述多孔GaN或InGaN层(13)设置在所述感兴趣支撑件(31)和所述阻挡层(14)之间，由此形成中间基底，
f)通过外延在所述中间基底上形成InGaN层(41)，由此在所述中间基底上获得松弛外延InGaN层。
2.根据权利要求1所述的方法，其中，步骤d)通过经由所述掩模(50)进行升华来执行。
3.根据权利要求1所述的方法，其中，所述待多孔化的层(13)被掺杂，并且其中，步骤d)通过所述掩模(50)电化学地执行。
4.根据权利要求3所述的方法，其中，所述掩模(50)由聚合物材料制成。
5.根据前述权利要求中的一项所述的方法，其中，在步骤c)中形成的所述掩模(50)具有直径为20nm至40nm的开口。
6.根据前述权利要求中的一项所述的方法，其中，所述多孔化支撑件(21)或所述感兴趣支撑件(31)包括支撑层(22，32)和掩埋氧化层(23，33)。
7.根据前述权利要求中的一项所述的方法，其中，在步骤a)中提供的所述第一叠层(10)进一步包括覆盖所述阻挡层(14)的附加InGaN层(15)，并且其中，在步骤b)期间，所述附加InGaN层(15)设置在所述多孔化支撑件(21)和所述阻挡层(14)之间。
8.根据前述权利要求中的一项所述的方法，其中，所述方法包括附加步骤，在所述附加步骤期间，在所述GaN或InGaN层(13)上执行通过注入或通过金属有机物气相外延来进行掺杂的步骤。
9.根据前述权利要求中的一项所述的方法，其中，在步骤c)中形成的所述掩模(50)局部沉积在所述待多孔化的GaN或InGaN层(13)上，由此在步骤d)期间形成GaN或InGaN台面。
10.根据前述权利要求中的一项所述的方法，其中，存在的所述掩模(50)包括至少第一区(θ1)、第二区(θ2)和第三区(θ3)，所述第一区(θ1)的开口具有第一尺寸，所述第二区(θ2)的开口具有第二尺寸，以及所述第三区(θ3)的开口具有第三尺寸，由此在步骤d)期间，所述多孔GaN或InGaN层(13)面向所述第一区(θ1)、所述第二区(θ2)和所述第三区(θ3)分别具有第一孔隙度，第二孔隙度和第三孔隙度。
11.一种基底(30)，依次包括：
-感兴趣支撑件(31)，
-多孔GaN或InGaN层(13)，
-阻挡层(14)，
-附加InGaN层(15)。
12.根据权利要求11所述的基底，其中，所述感兴趣支撑件(31)包括支撑层(32)和掩埋氧化层(33)。
13.一种电致发光二极管，依次包括：基底(30)和再外延叠层(40)，
所述基底(30)包括：
-感兴趣支撑件(31)，
-多孔GaN或InGaN层(13)，
-阻挡层(14)，
从所述阻挡层(14)开始，或者如果适用的话，从附加InGaN层(15)开始，所述再外延叠层(40)依次包括：
-松弛外延InGaN层，所述松弛外延InGaN层使用第一导电类型(41)来掺杂，
-有源区(42)，所述有源区具有发红光或绿光的一个或多个InGaN/(Ga，In)N量子阱，
-InGaN层，所述InGaN层使用不同于所述第一导电类型的第二导电类型(44)来掺杂。
14.根据权利要求13所述的电致发光二极管，其中，所述基底(30)还包括附加InGaN层(15)。
CN202210639176.6A 2021-06-07 2022-06-07 由GaN/InGaN基底制造松弛外延InGaN层的方法、基底和发光二极管 Pending CN115513342A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2105989 2021-06-07
FR2105989A FR3123758A1 (fr) 2021-06-07 2021-06-07 Procede pour fabriquer un substrat comprenant une couche d’ingan relaxee et substrat ainsi obtenu pour la reprise de croissance d’une structure led

Publications (1)

Publication Number Publication Date
CN115513342A true CN115513342A (zh) 2022-12-23

Family

ID=76920955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210639176.6A Pending CN115513342A (zh) 2021-06-07 2022-06-07 由GaN/InGaN基底制造松弛外延InGaN层的方法、基底和发光二极管

Country Status (4)

Country Link
US (1) US20220393065A1 (zh)
EP (1) EP4102579A1 (zh)
CN (1) CN115513342A (zh)
FR (1) FR3123758A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928448B2 (en) * 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
WO2014061906A1 (ko) * 2012-10-15 2014-04-24 서울바이오시스 주식회사 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
FR3105567B1 (fr) 2019-12-19 2021-12-17 Commissariat Energie Atomique Procede pour fabriquer une structure gan/ingan relaxee
FR3105568B1 (fr) * 2019-12-19 2021-12-17 Commissariat Energie Atomique Procede pour fabriquer un substrat comprenant une couche d’ingan relaxee

Also Published As

Publication number Publication date
US20220393065A1 (en) 2022-12-08
EP4102579A1 (fr) 2022-12-14
FR3123758A1 (fr) 2022-12-09

Similar Documents

Publication Publication Date Title
TWI520206B (zh) 至少部分分離磊晶層的方法
US11735693B2 (en) Method for manufacturing a substrate comprising a relaxed InGaN layer
CN108352424B (zh) 石墨基板上生长的纳米线或纳米锥
JP7062757B2 (ja) 材料および半導体構造を多孔質化する方法
US11749779B2 (en) Process for manufacturing a relaxed GaN/InGaN structure
CN115210885A (zh) 红色led和制造方法
US9373496B2 (en) Substrate recycling method and recycled substrate
TW201225171A (en) Method of manufacturing a semiconductor device
TW201243901A (en) Method for making light-emitting diode
KR20230058638A (ko) Led 디바이스 및 led 디바이스를 제조하는 방법
TWI607582B (zh) 半導體元件及其製造方法
Min et al. Large-scale and high-quality III-nitride membranes through microcavity-assisted crack propagation by engineering tensile-stressed Ni layers
CN116210091A (zh) Led装置及制造led装置的方法
CN115513342A (zh) 由GaN/InGaN基底制造松弛外延InGaN层的方法、基底和发光二极管
US20220231188A1 (en) Method for large scale growth and fabrication of iii-nitride devices on 2d-layered h-bn without spontaneous delamination
US20220406968A1 (en) Method for manufacturing a native emission matrix
US20240186445A1 (en) METHOD FOR POROSIFYING (Al,In,Ga)N/(Al,In,Ga)N MESAS
CN117678074A (zh) 用于制造原生发射矩阵的方法
CN118156379A (zh) 用于使(Al,In,Ga)N/(Al,In,Ga)N台面多孔化的方法
JP2023547246A (ja) 半導体ボディを製造する方法および半導体デバイス
Ben Slimane III-Nitride Micro and Nano Structures for Solid State Lightning
Dai et al. GaN-based light emitting diodes with large area surface nano-structures patterned by anodic aluminum oxide templates
Zhanga et al. Epitaxial Lift-Off of GaN Films
Daia et al. GaN-based light emitting diodes with large area surface nano-structures patterned by anodic aluminum oxide templates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination