DE102014105208A1 - Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements - Google Patents

Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements Download PDF

Info

Publication number
DE102014105208A1
DE102014105208A1 DE102014105208.0A DE102014105208A DE102014105208A1 DE 102014105208 A1 DE102014105208 A1 DE 102014105208A1 DE 102014105208 A DE102014105208 A DE 102014105208A DE 102014105208 A1 DE102014105208 A1 DE 102014105208A1
Authority
DE
Germany
Prior art keywords
layer
growth substrate
compound semiconductor
nitride compound
surveys
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014105208.0A
Other languages
English (en)
Inventor
Joachim Hertkorn
Thomas Lehnhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102014105208.0A priority Critical patent/DE102014105208A1/de
Priority to PCT/EP2015/057670 priority patent/WO2015155268A1/de
Publication of DE102014105208A1 publication Critical patent/DE102014105208A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements beschrieben, umfassend die Schritte:
– Bereitstellen eines strukturierten Aufwachssubstrats (3), das eine Oberflächenstruktur aufweist, wobei die Oberflächenstruktur Erhebungen (31) aufweist, die nicht aneinander angrenzen, und wobei das Aufwachsubstrat in Zwischenräumen (32) zwischen den Erhebungen (31) eine ebene Oberfläche aufweist,
– Aufwachsen einer ersten Schicht (1), welche GaN aufweist und die Oberflächenstruktur nicht vollständig überdeckt,
– Aufwachsen einer zweiten Schicht (2), welche AlxGa1-xN mit 0 < x ≤ 1 aufweist, auf die erste Schicht (1),
– Durchführung eines Ätzprozesses, bei dem die erste Schicht (1) zumindest an einer Grenzfläche zum Aufwachssubstrat (3) teilweise entfernt wird,
– Aufwachsen mindestens einer weiteren Nitridverbindungshalbleiter-Schicht (4), und
– Ablösen des Aufwachssubstrats (1).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements, insbesondere eines optoelektronischen Nitridverbindungshalbleiter-Bauelements.
  • Zur Herstellung von Nitridverbindungshalbleiter-Bauelementen wie beispielsweise LEDs oder Halbleiterlasern werden die funktionellen Schichten des Bauelements in der Regel epitaktisch auf einem geeigneten Aufwachssubstrat abgeschieden. Zum Aufwachsen von Nitridverbindungshalbleiter-Schichten sind insbesondere Saphirsubstrate geeignet. Das Aufwachssubstrat zum epitaktischen Aufwachsen der Nitridverbindungshalbleiter-Schichten muss nicht notwendigerweise eine ebene Oberfläche aufweisen. Vielmehr hat es sich als vorteilhaft herausgestellt, ein strukturiertes Saphirsubstrat (PSS, patterned sapphire substrate) zu verwenden, um insbesondere eine erhöhte Lichtausbeute bei einem strahlungsemittierenden optoelektronischen Bauelement zu erzielen.
  • Es hat sich weiterhin als vorteilhaft herausgestellt, bei einem auf einem Nitridverbindungshalbleiter basierenden Bauelement die epitaktischen Schichtenfolge an einer dem Aufwachssubstrat gegenüberliegenden Seite mit einem Träger zu verbinden und anschließend das Aufwachssubstrat abzulösen. Bei dieser Ausgestaltung wird vorteilhaft zwischen der epitaktischen Schichtenfolge und dem Träger eine reflektierende Schicht eingefügt. Eine auf diese Weise hergestellte LED wird als Dünnfilm-LED bezeichnet.
  • Zum Ablösen des Aufwachssubstrats von einem Nitridverbindungshalbleiter-Bauelement kann insbesondere ein an sich bekanntes Laser-Lift-Off-Verfahren eingesetzt werden. Es hat sich aber herausgestellt, dass bei der Verwendung von strukturierten Saphirsubstraten ein Ablösen des Aufwachssubstrats mittels Laser-Lift-Off oder anderen Verfahren nicht ohne weiteres möglich ist oder zu einer Schädigung der epitaktischen Halbleiterschichtenfolge führt.
  • Eine zu lösende Aufgabe besteht daher darin, ein verbessertes Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements anzugeben, bei dem ein strukturiertes Aufwachssubstrat verwendet wird, das auf vergleichsweise einfache Weise abgelöst werden kann.
  • Diese Aufgabe wird durch ein Verfahren gemäß dem unabhängigen Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Bei dem Verfahren wird gemäß zumindest einer Ausgestaltung ein strukturiertes Aufwachssubstrat bereitgestellt, das eine Oberflächenstruktur aufweist. Die Oberflächenstruktur des Aufwachssubstrats weist vorteilhaft Erhebungen auf, die nicht aneinander angrenzen. Zwischen den Erhebungen weist das Aufwachssubstrat vorzugsweise eine ebene Oberfläche auf. Die Oberflächenstruktur des Aufwachssubstrats kann insbesondere durch eine Vielzahl von Erhebungen gebildet sein, die in einer vorgegebenen Anordnung, insbesondere in einer periodischen Anordnung, an der Oberfläche des Aufwachssubstrats angeordnet sind. Die Erhebungen können insbesondere in einer Gitteranordnung, beispielsweise in einem hexagonalen Gitter, an der Oberfläche des strukturierten Aufwachssubstrats angeordnet sein.
  • Gemäß zumindest einer Ausführungsform wird auf dem Aufwachssubstrat eine erste Schicht aus einem Nitridverbindungshalbleitermaterial aufgewachsen, welche bevorzugt GaN aufweist oder aus GaN besteht, und die Oberflächenstruktur nicht vollständig überdeckt.
  • Gemäß zumindest einer Ausführungsform wird in einem weiteren Verfahrensschritt eine zweite Schicht aus einem Nitridverbindungshalbleitermaterial, das bevorzugt AlxGa1-xN mit 0 < x ≤ 1 aufweist oder daraus besteht, auf die erste Schicht aufgewachsen. Die zweite Schicht weist einen Aluminiumgehalt x auf, der größer ist als der Aluminiumgehalt der ersten Schicht, wobei die erste Schicht bevorzugt kein Aluminium enthält.
  • Gemäß zumindest einer Ausführungsform wird nachfolgend ein Ätzprozess durchgeführt, bei dem die erste Schicht an einer Grenzfläche zum strukturierten Aufwachssubstrat zumindest teilweise entfernt wird. Der Ätzprozess erfolgt vorzugsweise in situ, d.h. in einer für das Aufwachsen der Nitridverbindungshalbleiterschichten verwendeten Beschichtungsanlage. Das Aufwachsen der Nitridverbindungshalbleiterschichten kann insbesondere mittels metallorganischer Gasphasenepitaxie (MOVPE) erfolgen. In diesem Fall erfolgt das Ätzen vorteilhaft in der MOVPE-Anlage.
  • In einem nachfolgenden Schritt werden mindestens eine weitere Nitridverbindungshalbleiter-Schicht oder vorzugsweise mehrere weitere Nitridverbindungshalbleiter-Schichten aufgewachsen.
  • Insbesondere kann vorgesehen sein, dass die weiteren Nitridverbindungshalbleiter-Schichten die funktionelle Schichtenfolge eines Halbleiterbauelements, insbesondere eines optoelektronischen Halbleiterbauelements, ausbilden. Die weiteren Nitridverbindungshalbleiter-Schichten, welche nach dem Ätzprozess aufgewachsen werden, können insbesondere eine Leuchtdiodenschichtenfolge sein.
  • Gemäß zumindest einer Ausführungsform wird nach dem Aufwachsen der mindestens einen weiteren Nitridverbindungshalbleiter-Schicht das Aufwachssubstrat von der auf diese Weise hergestellten Halbleiterschichtenfolge abgelöst. Das Ablösen des Aufwachssubstrats ist bei dem hier beschriebenen Verfahren vorteilhaft dadurch vereinfacht, dass die erste Schicht bei dem vorherigen Ätzprozess an einer Grenzfläche zum Aufwachssubstrat zumindest teilweise entfernt wurde. Die Haftung zwischen der ersten Schicht und dem Aufwachssubstrat ist auf diese Weise vorteilhaft vermindert.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist das Aufwachssubstrat ein strukturiertes Saphirsubstrat (PSS, patterned sapphire substrate). Die Erhebungen, welche die Oberflächenstruktur des Aufwachssubstrats ausbilden, weisen bevorzugt einen Querschnitt auf, der sich mit zunehmenden Abstand von der Oberfläche verjüngt. Ausgehend von einer Grundfläche werden die Erhebungen also in einer vom Aufwachssubstrat weg zeigenden Richtung schmaler. Die Erhebungen können insbesondere eine domartige Form, bevorzugt die Form eines Kegels oder eines Kegelstumpfs, aufweisen. Die Grundflächen der Erhebungen grenzen vorteilhaft nicht aneinander an, sodass zwischen den Erhebungen Zwischenräume an der Oberfläche des Aufwachssubstrats ausgebildet sind. Beim Aufwachsen der ersten Schicht wächst diese zunächst im Wesentlichen zwischen den Erhebungen, das heißt in den ebenen Zwischenräumen, auf.
  • Bei dem Verfahren wird das Aufwachsen der ersten Schicht vorteilhaft dann beendet, wenn die erste Schicht etwa 50% bis 90% der Oberfläche des Aufwachssubstrats bedeckt. Mit anderen Worten wird das Anwachsen der ersten Schicht beendet, bevor die erste Schicht die Erhebungen der Oberflächenstruktur vollständig überwächst.
  • Es hat sich herausgestellt, dass die erste Schicht beim Aufwachsen in den Zwischenräumen zwischen den Erhebungen nicht mit einer vollständig planare Oberfläche aufwächst, sondern dass die erste Schicht vielmehr erste Bereiche, die in der kristallografischen c-Ebene des Nitridverbindungshalbleiter-Materials orientiert sind, und zweite Bereiche, die nicht in der c-Ebene orientiert sind, aufweist. Die in der c-Ebene orientierten Bereiche weisen eine Oberfläche auf, welche parallel zum Aufwachssubstrat verläuft. Diese entspricht insbesondere einer (0001)-Kristalloberfläche des Nitridverbindungshalbleiter-Materials.
  • Die nicht in der c-Ebene orientierten Oberflächenbereiche der ersten Schicht werden durch Kristallfacetten gebildet, welche nicht parallel zum Aufwachssubstrat verlaufen. Diese schräg orientierten Kristallfacetten treten beim Aufwachsen der ersten Schicht insbesondere an den Grenzflächen zwischen der ersten Schicht und den Erhebungen der Oberflächenstruktur auf. Vorteilhaft grenzen daher die zweiten Bereiche, die nicht in der c-Ebene orientiert sind, an die Erhebungen der Oberflächenstruktur an.
  • Die Erhebungen weisen bevorzugt im Mittel eine Breite zwischen 1 µm und 4 µm auf. Die Höhe der Erhebungen beträgt bevorzugt im Mittel zwischen 0,5 µm und 2,5 µm.
  • Die Erhebungen weisen bevorzugt im Mittel einen Abstand zwischen 0,2 µm und 0,8 µm auf. Unter dem Abstand der Erhebungen ist hier und im Folgenden die kürzeste Entfernung zwischen den Grundflächen zweier benachbarter Erhebungen zu verstehen.
  • Die zweite Schicht, welche AlGaN aufweist und auf die erste Schicht aufgebracht wird, weist vorteilhaft eine Dicke zwischen 2 nm und 50 nm, bevorzugt eine Dicke zwischen 5 nm und 10 nm auf. Beispielsweise kann die zweite Schicht etwa 5 nm dick sein.
  • Die vergleichsweise dünne zweite Schicht bedeckt die erste Schicht im Wesentlichen konform, das heißt sie bildet die Oberflächenkontur der ersten Schicht nach. Wie die erste Schicht weist auch die zweite Schicht erste Bereiche, die in der c-Ebene orientiert sind, und zweite Bereiche, die nicht in der c-Ebene orientiert sind und an die Erhebungen angrenzen, auf.
  • Die zweite Schicht weist vorteilhaft einen Aluminiumanteil x > 0 auf. Bevorzugt beträgt der Aluminiumanteil x in der zweiten Schicht zwischen einschließlich 0,05 und einschließlich 0,1. Es hat sich herausgestellt, dass die ersten Bereiche der zweiten Schicht, welche auf den in der c-Ebene orientierten ersten Bereichen der ersten Schicht aufwachsen, einen größeren Aluminiumanteil aufweisen als die zweiten Bereiche, welche auf den schräg zum Aufwachssubstrat orientierten zweiten Bereichen der ersten Schicht aufwachsen.
  • Beim Aufwachsen des Nitridverbindungshalbleiter-Materials der zweiten Schicht wird mit anderen Worten beim Aufwachsen auf den nicht in der c-Ebene verlaufenden schrägen Kristallfacetten der ersten Schicht weniger Aluminium eingebaut als auf der parallel zum Aufwachssubstrat verlaufenden in c-Ebene orientierten Kristallfacette. Dieser Umstand wird im nachfolgenden Verfahrensschritt zur Durchführung eines selektiven Ätzprozesses ausgenutzt.
  • Gemäß zumindest einer Ausführungsform wird bei dem Ätzprozess, der vorzugswiese in situ durchgeführt wird, ein Ätzmittel verwendet, dessen Ätzrate mit zunehmendem Aluminiumgehalt des geätzten Nitridverbindungshalbleitermaterials abnimmt. Insbesondere wird ein Ätzmittel verwendet, welches für AlGaN eine geringere Ätzrate als für GaN aufweist. Dies hat zur Folge, dass die zweiten Bereiche der zweiten Schicht, welche einen geringeren Aluminiumgehalt als die ersten Bereiche aufweisen, schneller geätzt werden als die ersten Bereiche. Der Ätzprozess wird vorteilhaft derart durchgeführt, dass die ersten Bereiche der zweiten Schicht nicht vollständig abgetragen werden. Die zweiten Bereiche mit dem geringeren Aluminiumgehalt werden vorzugsweise aufgrund der größeren Ätzrate vollständig abgetragen, so dass sich der Ätzprozess in den darunterliegenden zweiten Bereichen der ersten Schicht fortsetzt.
  • Nach dem Abtragen der zweiten Bereiche der zweiten Schicht werden insbesondere diejenigen Bereiche der ersten Schicht abgetragen, welche unterhalb der zweiten Bereiche der zweiten Schicht angeordnet sind. Die erste Schicht wird daher insbesondere in den an die Erhebungen angrenzenden Bereichen abgetragen. Insbesondere kann auf diese Weise erreicht werden, dass die erste Schicht im Wesentlichen nicht mehr mit den Seitenflächen der Erhebungen der Oberflächenstruktur verbunden ist. Ein Kontakt zwischen der ersten Schicht und dem Aufwachssubstrat besteht daher vorteilhaft im Wesentlichen nur noch in einem Teil der Zwischenräume zwischen den Erhebungen. Auf diese Weise wird die Haftung zwischen der ersten Schicht und dem Aufwachssubstrat signifikant vermindert, was ein Ablösen des Aufwachssubstrats in einem nachfolgenden Verfahrensschritt wesentlich erleichtert.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt der Ätzprozess mittels Wasserstoff. Ein mittels Wasserstoff durchgeführter Ätzprozess hat insbesondere die Eigenschaft, dass die Ätzrate beim Ätzen eines Nitridverbindungshalbleiter-Materials mit zunehmendem Aluminiumgehalt abnimmt. Der Ätzprozess kann insbesondere dadurch erfolgen, dass in der zum Aufwachsen der Nitridverbindungshalbleiterschichten verwendeten Beschichtungsanlage eine Wasserstoff-reiche Atmosphäre erzeugt wird.
  • Das Ablösen des Aufwachssubstrats erfolgt bevorzugt mittels eines Laser-Lift-Off-Prozesses. Alternativ ist es aber auch möglich, das Aufwachssubstrat durch ein nasschemisches Verfahren, durch die Anwendung von Ultraschall, durch die Erzeugung von mechanischen Scherkräften, beispielsweise durch eine Temperaturbehandlung, oder durch mechanische Krafteinwirkung abzulösen.
  • Bei einer Ausführungsform des Verfahrens wird die Schichtenfolge der zuvor auf das Aufwachssubstrat aufgebrachten Schichten vor dem Ablösen des Aufwachssubstrats an einer dem Aufwachssubstrat gegenüberliegenden Seite mit einem Träger verbunden. Der Träger kann insbesondere Silizium aufweisen. Das im Vergleich zu Silizium vergleichsweise teure Aufwachssubstrat, das insbesondere Saphir aufweist, kann nach dem Ablösen vorteilhaft wieder verwendet werden.
  • Die mindestens eine weitere Schicht, welche auf die zweite Schicht aufgewachsen wird, kann insbesondere eine Leuchtdioden-Schichtenfolge umfassen. Das Verfahren ist insbesondere zur Herstellung einer Dünnfilm-LED geeignet, bei der die Leuchtdiodenschichtenfolge von dem strukturierten Aufwachsubstrat abgelöst wird. Für die Herstellung der Leuchtdiodenschichtenfolge können vorteilhaft an sich bekannte Epitaxieverfahren verwendet werden, die zur Herstellung von Dünnfilm-LEDs auf ebenen Substraten verwendet werden.
  • Bei einer anderen bevorzugten Ausführungsform des Verfahrens ist die mindestens weitere Schicht, welche auf die zweite Schicht aufgewachsen wird, eine GaN-Schicht, die bevorzugt eine Dicke zwischen einschließlich 500 µm und einschließlich 1000 µm aufweist. Diese vergleichsweise dicke GaN-Schicht kann nach dem Ablösen des Aufwachssubstrats insbesondere als freitragendes Substrat, beispielsweise zur Herstellung eines optoelektronischen Bauelements, verwendet werden. Auf die so erzeugte freitragende GaN-Schicht kann insbesondere ein Halbleiterlaser aufgewachsen werden. Da sich mit zunehmender Schichtdicke der GaN-Schicht mechanische Spannungen in dem Schichtsystem erhöhen, ist es bei dieser Ausgestaltung möglich, dass die GaN-Schicht von alleine von dem Aufwachssubstrat separiert, ohne dass eines der zuvor beschriebenen Ablöseverfahren angewandt wird.
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den 1 bis 9 näher erläutert.
  • Es zeigen:
  • 1 bis 9 eine schematische Darstellung eines Ausführungsbeispiels des Verfahrens anhand von Zwischenschritten.
  • Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
  • In den folgenden 1 bis 9 ist zur Vereinfachung jeweils nur ein Ausschnitt des Aufwachssubstrats 3 dargestellt.
  • Das in 1 in einer perspektivischen Ansicht und in 2 schematisch im Querschnitt dargestellte Aufwachssubstrat 3 gemäß einem Ausführungsbeispiel ist ein strukturiertes Saphirsubstrat, das eine Oberflächenstruktur aufweist. Die Oberflächenstruktur wird durch eine Vielzahl von Erhebungen 31 gebildet, die nicht aneinander angrenzen und durch Zwischenräume 32 voneinander getrennt sind. Die Erhebungen 31 sind vorteilhaft in einer vorgegebenen zweidimensionalen Anordnung an der Oberfläche des Aufwachssubstrats 3 angeordnet. Bei dem dargestellten Ausführungsbeispiel sind die Erhebungen 31 jeweils kegelförmig. Alternativ könnten die Erhebungen eine andere Form mit einem sich vom Aufwachssubstrat 3 aus verjüngenden Querschnitt aufweisen, zum Beispiel die Form eines Kegelstumpfs. In den Zwischenräumen 32 zwischen den Erhebungen 31 weist das Aufwachsubstrat 3 vorteilhaft eine ebene Oberfläche auf.
  • Die Erhebungen 31 weisen vorzugsweise im Mittel eine Breite zwischen 1 µm und 4 µm auf. Höhe der Erhebungen 31 beträgt bevorzugt im Mittel zwischen 0,5 µm und 2,5 µm. Die Erhebungen 31 weisen bevorzugt im Mittel einen Abstand d zwischen 0,2 µm und 0,8 µm auf, wobei der Abstand d die kürzeste Distanz zwischen den Grundflächen zweier benachbarter Erhebungen 31 ist.
  • Bei dem in 3 dargestellten Zwischenschritt ist eine erste Schicht 1 aus einem Nitridverbindungshalbleitermaterial auf das strukturierte Aufwachssubstrat 3 aufgewachsen worden. Die erste Schicht 1 ist bevorzugt eine GaN-Schicht. Vor dem Aufbringen der ersten Schicht 1 kann gegebenenfalls eine dünne Nukleationsschicht, vorzugsweise aus AlN, auf das Aufwachssubstrat 3 aufgebracht werden (nicht dargestellt). Die erste Schicht 1 wird derart auf das Aufwachssubstrat 3 aufgewachsen, dass sie die Erhebungen 31 nicht vollständig überdeckt. Insbesondere ragen die Spitzen der kegelförmigen Erhebungen 31 aus der ersten Schicht 1 heraus.
  • Die erste Schicht 1 weist an ihrer Oberfläche erste Bereiche 11 auf, die in der c-Ebene des Nitridverbindungshalbleitermaterials orientiert sind und parallel zum Aufwachssubstrat verlaufen. Weiterhin weist die erste Schicht 1 an die Erhebungen 31 angrenzende zweite Bereiche 12 auf, die schräg zum Aufwachssubstrat 3 verlaufen und nicht in der c-Ebene gewachsen sind.
  • Bei dem in 4 dargestellten Zwischenschritt ist auf die erste Schicht 1 ist eine zweite Schicht 2 aufgewachsen worden, welche AlxGa1-xN mit x > 0, bevorzugt 0,05 ≤ x ≤ 0,1, aufweist. Die zweite Schicht 2, welche Aluminium enthält, ist eine vergleichsweise dünne Schicht, deren Dicke zwischen 2 nm und 50 nm, bevorzugt zwischen 5 nm und 10 nm beträgt. Die Dicke der zweiten Schicht 2 kann zum Beispiel 5 nm betragen.
  • Die erste Schicht 1 wird von der zweiten Schicht 2 vorteilhaft im Wesentlichen konform überwachsen, sodass die zweite Schicht 2 im Wesentlichen die gleiche Oberflächenkontur wie die erste Schicht 1 aufweist. Insbesondere weist die Oberfläche der zweiten Schicht 2 erste Bereiche 21 auf, welche in der kristallografischen c-Ebene orientiert sind, und an die Erhebungen 31 angrenzende zweite Bereiche 22, die schräg zum Aufwachssubstrat 3 verlaufen und nicht in der c-Ebene orientiert sind.
  • Es hat sich herausgestellt, dass beim Aufwachsen des Nitridverbindungshalbleiter-Materials der zweiten Schicht 2 in den zweiten Bereichen 22 weniger Aluminium eingebaut wird als in den ersten Bereichen 21, welche in der c-Ebenen-Orientierung auf der ersten Schicht 1 aufwachsen. Die zweite Schicht 2 weist daher in ihren Randbereichen 22, welche an die Erhebungen 31 angrenzen, einen geringeren Aluminiumgehalt auf als in den ersten Bereichen 21, welche über den Zwischenräumen 32 des Aufwachssubstrats 3 angeordnet sind.
  • Der in den zweiten Bereichen 22 der zweiten Schicht 2 verminderte Aluminiumgehalt wird in einem nachfolgenden Ätzschritt, dessen Ergebnis schematisch in 5 dargestellt ist, ausgenutzt. Bei diesem Verfahrensschritt werden Teile der ersten Schicht 1 und der zweiten Schicht 2 mit einem Ätzmittel geätzt, dessen Ätzrate umso geringer ist, je höher der Aluminiumgehalt des Nitridverbindungshalbleitermaterials ist.
  • Ein zur Durchführung eines solchen Ätzvorgangs geeignetes Ätzmittel ist insbesondere Wasserstoff. Beim Ätzvorgang mittels Wasserstoff werden die zweiten Bereiche 22 der zweiten Schicht 2 aufgrund ihres geringeren Aluminiumgehalts schneller abgetragen als die ersten Bereiche 21. Vorzugsweise werden die ersten Bereiche 21 der zweiten Schicht nicht vollständig und die zweiten Bereiche 22 vollständig abgetragen. Nach dem Abtragen der zweiten Bereiche 22 setzt sich der Ätzvorgang in der ersten Schicht 1 fort. Da die erste Schicht 1 kein Aluminium aufweist, ist die Ätzrate des Ätzmittels in der ersten Schicht noch größer als in den zweiten Bereichen 22 der zweiten Schicht. Da der Ätzvorgang der ersten Schicht 1 in den an die Erhebungen 31 angrenzenden Bereichen startet, wird die erste Schicht 1 insbesondere an der Grenzfläche zu den Erhebungen 31 teilweise abgetragen.
  • Wie in 5 schematisch dargestellt, kann der Ätzvorgang beispielsweise solange durchgeführt werden, bis die erste Schicht 1 zumindest teilweise bis zu den Zwischenräumen 32 an der Oberfläche des Aufwachssubstrats 3 abgetragen ist. Der Ätzvorgang wird dann gestoppt, indem insbesondere das Ätzmittel Wasserstoff aus dem Reaktor entfernt wird. Bei der Herstellung der Nitridverbindungshalbleiterschichten mittels MOVPE wird in der Regel NH3 in die Beschichtungsanlage eingeleitet. Die NH3-Zufuhr wird vorzugsweise während des Ätzprozesses unterbrochen und bei Beendigung des Ätzprozesses wieder aufgenommen.
  • Bei dem in 6 dargestellten Verfahrensschritt wird eine weitere Nitridverbindungshalbleiter-Schicht 41 auf die zweite Schicht 2 aufgewachsen, welche eine ausreichend große Dicke aufweist, dass sie die durch die Erhebungen 31 voneinander separierten Bereiche der zweiten Schicht 2 überwächst und zu einer geschlossenen Schicht heranwächst. Die weitere Nitridverbindungshalbleiter-Schicht 41 kann insbesondere eine GaN-Schicht sein.
  • In einem weiteren in 7 dargestellten Verfahrensschritt werden weitere Nitridverbindungshalbleiter-Schichten aufgewachsen, beispielsweise eine Leuchtdiodenschichtenfolge 42 für eine LED. Die Leuchtdiodenschichtenfolge 42 kann insbesondere einen n-dotierten Halbleiterbereich 43, eine aktive Schicht 44 und einen p-dotierten Halbleiterbereich 45 aufweisen. Die nur vereinfacht dargestellte Leuchtdiodenschichtenfolge 42 kann aus einer Vielzahl von Einzelschichten zusammengesetzt sein, wobei derartige Schichtenfolgen an sich bekannt sind und daher nicht näher erläutert werden.
  • Bei dem in 8 dargestellten Zwischenschritt ist die Leuchtdiodenschichtenfolge 42 an einer dem Aufwachssubstrat 3 gegenüberliegenden Seite mit einem Träger 7 verbunden worden. Bei dem Träger 7 kann es sich insbesondere um einen Silizium-Wafer handeln. Der Träger 7 kann mit einer Verbindungsschicht 6 wie beispielsweise einer Lotschicht mit der Leuchtdiodenschichtenfolge 42 verbunden werden. Vorteilhaft wird die Leuchtdiodenschichtenfolge 42 vor der Verbindung mit dem Träger 7 mit einer Spiegelschicht 5 versehen, um im fertiggestellten Nitridverbindungshalbleiter-Bauelement in Richtung des Trägers 7 emittierte Strahlung zur gegenüberliegenden Strahlungsaustrittsfläche zu reflektieren und auf diese Weise die Strahlungsausbeute zu verbessern.
  • In dem in 9 dargestellten Zwischenschritt wird das Aufwachssubstrat 3 von der hergestellten Schichtenfolge abgelöst. Das Aufwachssubstrat 3 kann insbesondere durch einen Laser-Lift-Off-Prozess von der Schichtenfolge abgelöst werden. Alternativ kann das Aufwachssubstrat 3 zum Beispiel durch Anwendung von Ultraschall, durch ein nasschemisches Verfahren, durch die Erzeugung von Scherkräften, insbesondere durch eine Temperaturbehandlung, oder durch rein mechanische Krafteinwirkung abgelöst werden.
  • Das Ablösen des Aufwachssubstrats 3 wird bei dem Verfahren vorteilhaft dadurch erleichtert, dass die an das Aufwachssubstrat 3 angrenzende erste Schicht 1 durch den Ätzprozess zumindest teilweise entfernt wurde, insbesondere an den an die Erhebungen 31 angrenzenden Bereichen der Oberfläche des Aufwachssubstrats 3. Das hier beschriebene Verfahren ermöglicht es daher insbesondere, das strukturierte Aufwachssubstrat 3 von der Schichtenfolge des Nitridverbindungshalbleiter-Bauelements abzulösen, was ansonsten nur schwer oder sogar gar nicht möglich wäre.
  • Bei einer alternativen Variante des Verfahrens wird bei dem in 6 dargestellten Verfahrensschritt eine sehr dicke weitere Nitridverbindungshalbleiterschicht 41, insbesondere eine dicke GaN-Schicht aufgewachsen, deren Dicke bevorzugt zwischen 500 µm und 1000 µm beträgt. Diese kann vor dem Aufwachsen einer Leuchtdiodenschichtenfolge von dem Aufwachssubstrat 3 abgelöst werden und aufgrund ihrer großen Dicke als freitragendes Substrat zum Aufwachsen weiterer Schichten, insbesondere einer Laserdiodenstruktur oder einer Leuchtdiodenstruktur, fungieren.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (15)

  1. Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements, umfassend die Schritte: – Bereitstellen eines strukturierten Aufwachssubstrats (3), das eine Oberflächenstruktur aufweist, wobei die Oberflächenstruktur Erhebungen (31) aufweist, die nicht aneinander angrenzen, und wobei das Aufwachsubstrat in Zwischenräumen (32) zwischen den Erhebungen (31) eine ebene Oberfläche aufweist, – Aufwachsen einer ersten Schicht (1), welche GaN aufweist und die Oberflächenstruktur nicht vollständig überdeckt, – Aufwachsen einer zweiten Schicht (2), welche AlxGa1-xN mit 0 < x ≤ 1 aufweist, auf die erste Schicht (1), – Durchführung eines Ätzprozesses, bei dem die erste Schicht (1) zumindest an einer Grenzfläche zum Aufwachssubstrat (3) teilweise entfernt wird, – Aufwachsen mindestens einer weiteren Nitridverbindungshalbleiter-Schicht (4), und – Ablösen des Aufwachssubstrats (1).
  2. Verfahren nach Anspruch 1, wobei das strukturierte Aufwachssubstrat (3) ein strukturiertes Saphirsubstrat ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Erhebungen (31) die Form eines Kegels oder eines Kegelstumpfs aufweisen.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Erhebungen (31) im Mittel eine Breite zwischen 1 µm und 4 µm aufweisen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Erhebungen (31) im Mittel eine Höhe zwischen 0,5 µm und 2,5 µm aufweisen.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Erhebungen (31) im Mittel einen Abstand zwischen 0,2 µm und 0,8 µm aufweisen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Schicht (1) und die zweite Schicht (2) jeweils erste Bereiche (11, 21), die in der c-Ebene orientiert sind, und zweite Bereiche (12, 22), die nicht in der c-Ebene orientiert sind, aufweisen.
  8. Verfahren nach Anspruch 7, wobei die zweiten Bereiche (12, 22) an die Erhebungen (31) der Oberflächenstruktur angrenzen.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Schicht (2) eine Dicke von 2 nm bis 50 nm aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Schicht (2) AlxGa1-xN mit 0,05 < x ≤ 0,1 aufweist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Ätzprozess mittels Wasserstoff erfolgt.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ablösen des Aufwachssubstrats (3) mittels Laser-Lift-Off erfolgt.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei die mindestens eine weitere Schicht vor dem Ablösen des Aufwachsubstrats (3) mit einem Träger (7) verbunden wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die mindestens eine weitere Schicht eine Leuchtdioden-Schichtenfolge (42) umfasst.
  15. Verfahren nach einem der Ansprüche 1 bis 13, wobei die mindestens eine weitere Schicht eine GaN-Schicht (41) mit einer Dicke von 500 µm bis 1000 µm umfasst.
DE102014105208.0A 2014-04-11 2014-04-11 Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements Withdrawn DE102014105208A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014105208.0A DE102014105208A1 (de) 2014-04-11 2014-04-11 Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
PCT/EP2015/057670 WO2015155268A1 (de) 2014-04-11 2015-04-09 Verfahren zur ablösung eines aufwachssubstrats eines halbleiterbauteils

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014105208.0A DE102014105208A1 (de) 2014-04-11 2014-04-11 Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements

Publications (1)

Publication Number Publication Date
DE102014105208A1 true DE102014105208A1 (de) 2015-10-29

Family

ID=52829077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014105208.0A Withdrawn DE102014105208A1 (de) 2014-04-11 2014-04-11 Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements

Country Status (2)

Country Link
DE (1) DE102014105208A1 (de)
WO (1) WO2015155268A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020210109A1 (de) 2020-08-10 2022-02-10 Brose Fahrzeugteile Se & Co. Kommanditgesellschaft, Bamberg Verfahren zur Erzeugung eines haptischen Feedbacks an einem Fahrzeugteil

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155740A1 (en) * 2008-12-24 2010-06-24 Stanley Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20100317131A1 (en) * 2008-01-20 2010-12-16 Lg Innotek Co., Ltd. Method for manufacturing light emitting device
US20100314661A1 (en) * 2009-06-10 2010-12-16 Seoul Opto Device Co., Ltd. Semiconductor substrate, method of fabricating the same, semiconductor device, and method of fabricating the same
US20110294281A1 (en) * 2008-11-19 2011-12-01 Agency For Science, Technology And Research Method of at least partially releasing an epitaxial layer
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same
US20120231608A1 (en) * 2011-03-11 2012-09-13 Stanley Electric Co., Ltd. Production process for semiconductor device
US20130228809A1 (en) * 2012-03-01 2013-09-05 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same
US8574935B2 (en) * 2011-10-18 2013-11-05 Lextar Electronics Corporation Manufacturing method of solid state light emitting element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653804B2 (ja) * 2004-04-29 2011-03-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体チップの製造方法および半導体チップ
TWI288491B (en) * 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8765501B2 (en) * 2010-03-01 2014-07-01 Applied Materials, Inc. Formation of group III-V material layers on patterned substrates
US9558954B2 (en) * 2010-04-22 2017-01-31 Luminus Devices, Inc. Selective wet etching and textured surface planarization processes
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體,及其製作方法
JP6024533B2 (ja) * 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100317131A1 (en) * 2008-01-20 2010-12-16 Lg Innotek Co., Ltd. Method for manufacturing light emitting device
US20110294281A1 (en) * 2008-11-19 2011-12-01 Agency For Science, Technology And Research Method of at least partially releasing an epitaxial layer
US20100155740A1 (en) * 2008-12-24 2010-06-24 Stanley Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20100314661A1 (en) * 2009-06-10 2010-12-16 Seoul Opto Device Co., Ltd. Semiconductor substrate, method of fabricating the same, semiconductor device, and method of fabricating the same
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same
US20120231608A1 (en) * 2011-03-11 2012-09-13 Stanley Electric Co., Ltd. Production process for semiconductor device
US8574935B2 (en) * 2011-10-18 2013-11-05 Lextar Electronics Corporation Manufacturing method of solid state light emitting element
US20130228809A1 (en) * 2012-03-01 2013-09-05 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020210109A1 (de) 2020-08-10 2022-02-10 Brose Fahrzeugteile Se & Co. Kommanditgesellschaft, Bamberg Verfahren zur Erzeugung eines haptischen Feedbacks an einem Fahrzeugteil
WO2022033942A1 (de) 2020-08-10 2022-02-17 Brose Fahrzeugteile Se & Co. Kommanditgesellschaft, Bamberg Verfahren zur erzeugung eines haptischen feedbacks an einem fahrzeugteil

Also Published As

Publication number Publication date
WO2015155268A1 (de) 2015-10-15

Similar Documents

Publication Publication Date Title
EP1770795B1 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2010051790A1 (de) Verfahren zur herstellung eines strahlung emittierenden dünnschichtbauelements und strahlung emittierendes dünnschichtbauelement
DE112014002434B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102016103346A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
WO2012116978A1 (de) Verfahren zur herstellung eines dünnfilm-halbleiterkörpers und dünnfilm-halbleiterkörper
WO2014048805A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
WO2013120638A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
DE102014107167B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen und strahlungsemittierendes Halbleiterbauelement mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen
DE102014105208A1 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE102014106505A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102008010511B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE10327612B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
DE102015102458B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
DE102016117030A1 (de) Trägersubstrat für Halbleiterstrukturen, die durch Überführungsdruck übertragbar sind und Herstellung der Halbleiterstrukturen auf dem Trägersubstrat
DE102011113775A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102014116205B4 (de) Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
WO2018162583A1 (de) Halbleiterbauelement und verfahren zur herstellung von mindestens einem halbleiterbauelement
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2016050432A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und halbleiterchip

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee