WO2013120638A1 - Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements - Google Patents

Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements Download PDF

Info

Publication number
WO2013120638A1
WO2013120638A1 PCT/EP2013/050414 EP2013050414W WO2013120638A1 WO 2013120638 A1 WO2013120638 A1 WO 2013120638A1 EP 2013050414 W EP2013050414 W EP 2013050414W WO 2013120638 A1 WO2013120638 A1 WO 2013120638A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
dielectric layer
structured
epitaxial
structural elements
Prior art date
Application number
PCT/EP2013/050414
Other languages
English (en)
French (fr)
Inventor
Joachim Hertkorn
Lorenzo Zini
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US14/378,643 priority Critical patent/US9680048B2/en
Priority to DE112013000984.6T priority patent/DE112013000984A5/de
Publication of WO2013120638A1 publication Critical patent/WO2013120638A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements mit den folgenden Schritten angegeben: - Bereitstellen eines Aufwachssubstrates (1), -Abscheiden einer Nukleationsschicht(2) auf dem Aufwachssubstrat (1), - Aufbringen einer strukturierten dielektrischen Schicht (3) auf die Nukleationsschicht(2), - Aufbringen einer epitaktischen Schicht (4) mittels eines FACELO-Verfahrens auf der strukturierten dielektrischen Schicht (3), -epitaktisches Aufwachsen einer epitaktischen Schichtenfolge (5) auf die epitaktische Schicht (4), wobei die epitaktische Schichtenfolge (5) eine aktive Zone (6) umfasst, die zur Erzeugung von elektromagnetischer Strahlung geeignet ist.

Description

Beschreibung
Verfahren zur Herstellung eines Strahlungsemittierenden
Halbleiterbauelements
Es wird ein Verfahren zur Herstellung eines
Strahlungsemittierenden Halbleiterbauelements angegeben.
Ein Verfahren zur Herstellung eines Strahlungsemittierenden Halbleiterbauelements ist beispielsweise in der Druckschrift DE 10 2011 012 608 beschrieben. Bei diesem Verfahren wird eine strukturierte dielektrische Schicht als Hartmaske für die Erzeugung von Strahlungsauskoppelstrukturen verwendet. Aufgabe der vorliegenden Erfindung ist es, ein verbessertes Verfahren zur Erzeugung von Strahlungsauskoppelstrukturen anzugeben, bei dem insbesondere die Genauigkeit in der
Positionierung der Strahlungsauskoppelstrukturen verbessert ist. Weiterhin soll eine Defektreduzierung beim epitaktischen Wachstum der die aktive, Strahlungserzeugende Zone
umfassenden Halbleiterschichtenfolge erzielt werden.
Diese Aufgabe wird durch ein Verfahren mit den Schritten des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen und Ausführungsformen des Verfahrens sind in den abhängigen
Ansprüchen angegeben.
Das Verfahren umfasst insbesondere die folgenden Schritte:
- Bereitstellen eines Aufwachssubstrates ,
- Abscheiden einer Nukleationsschicht auf dem
AufwachsSubstrat ,
- Aufbringen einer strukturierten dielektrischen Schicht auf die Nukleationsschicht, - Aufbringen einer epitaktischen Schicht mittels eines
FACELO-Verfahrens auf der strukturierten dielektrischen
Schicht,
- epitaktisches Aufwachsen einer epitaktischen
Halbleiterschichtenfolge auf die epitaktische Schicht, wobei die epitaktische Halbleiterschichtenfolge eine aktive Zone umfasst, die im Betrieb elektromagnetische Strahlung, insbesondere sichtbares Licht, erzeugt. Bei einem FACELO-Verfahren (Facet Assistet Epitaxial Lateral Overgrowth Verfahren) wird in der Regel eine
Halbleiteroberfläche mit einer strukturierten Maskenschicht bereitgestellt. Die Maskenschicht ist hierbei derart
ausgestaltet, dass ein nachfolgend auf der
Halbleiteroberfläche epitaktisch abgeschiedenes
Halbleitermaterial nur schlecht auf der Maskenschicht anwächst. Ein geeignetes Material für die Maskenschicht ist hierbei beispielsweise ein Oxid, wie Siliziumoxid, oder ein Nitrid, wie Siliziumnitrid oder Wolframnitrid . Insbesondere ist auch eine Kombination von Siliziumoxid und Siliziumnitrid als Material für die Maskenschicht denkbar. Bei dem FACELO- Verfahren wird die mit der strukturierten Maskenschicht versehene Halbleiteroberfläche in der Regel in einen Reaktor eingebracht und ein Halbleitermaterial epitaktisch
abgeschieden. Bei der epitaktischen Abscheidung des
Halbleitermaterials beginnt zunächst ein Wachstum an den Stellen der Halbleiteroberfläche, die frei sind von der Maskenschicht. Hierbei wird zunächst anfangs bevorzugt
Halbleitermaterial in Dreieckstrukturen auf den freigelegten Stellen der Halbleiteroberfläche abgeschieden. Im weiteren Verlauf der epitaktischen Abscheidung erfolgt dann
überwiegend ein laterales Wachstum des Halbleitermaterials über die Maskenschicht. In der Regel wird die epitaktische Abscheidung so lange weitergeführt, bis die epitaktisch abgeschiedene Schicht eine gewisse Dicke, gemessen von der Maskenschicht, erreicht hat. Vorliegend wird bevorzugt die strukturierte dielektrische
Schicht als Maskenschicht bei dem FACELO-Verfahren verwendet.
Insbesondere wird mit einem FACELO-Verfahren eine
epitaktische Schicht erzeugt, die vergleichsweise wenige Defekte aufweist. Bevorzugt ist die Defektdichte der mittels des FACELO-Verfahrens erzeugten epitaktischen Schicht nicht größer als 10A8. Besonders bevorzugt liegt die Defektdichte der mittels des FACELO-Verfahrens erzeugten epitaktischen Schicht zwischen einschließlich 5*10Λ6 und 5*10Λ7.
Besonders bevorzugt wird das epitaktische Wachstum,
insbesondere das FACELO-Verfahren, mittels MOVPE
(Metallorganische Gasphasenepitaxie) durchgeführt. Vorliegend wird die Idee ausgenutzt, die strukturierte dielektrische Schicht als Maskenschicht während eines FACELO- Verfahrens einzusetzen, um eine defektreduzierte epitaktisch gewachsene Schicht zu erhalten. Die Oberfläche dieser
epitaktischen defektreduzierten Schicht wird dann als
Wachstumsfläche für die epitaktische Halbleiterschichtenfolge mit der aktiven Strahlungserzeugenden Zone verwendet.
Aufgrund der geringen Defektdichte der epitaktischen Schicht ist es mit Vorteil möglich, dass die auf dieser Schicht abgeschiedene Halbleiterschichtenfolge und insbesondere die aktive Zone eine geringe Defektdichte aufweist.
Die aktive Zone umfasst bevorzugt einen pn-Übergang, eine Doppelheterostruktur, einen Einfach-Quantentopf oder besonders bevorzugt eine Mehrfach-Quantentopfstruktur (MQW) zur Strahlungserzeugung. Die Bezeichnung Quantentopfstruktur beinhaltet hierbei keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen .
Weiterhin können auf diese Art und Weise komplexere
Strukturen in der aktiven Zone umgesetzt werden, was zu einer erhöhten Effizienz des Halbleiterbauelements führt. Bei den komplexeren Strukturen kann es sich beispielsweise um
AlInGaN-Übergitter oder InGaN-Vorspannungen handeln.
Insbesondere, wenn ein Aufwachssubstrat verwendet wird, das Saphir aufweist oder aus Saphir gebildet ist, weist der Wafer umfassend das Aufwachssubstrat , die dielektrische Schicht und die epitaktische Schichtenfolge in der Regel mit Vorteil eine vergleichsweise geringe Durchbiegung auf. Auf diese Art und Weise kann eine besonders genaue Strukturierung nachfolgender Schichten, beispielsweise der dielektrischen Schicht, erreicht werden.
Die Nukleationsschicht basiert bevorzugt auf Nitrid- Verbindungshalbleitermaterialien . Nitrid- Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Stickstoff enthalten, wie Materialien aus dem System InxAlyGa]_-x-yN mit 0 < x < 1, 0 < y < 1 und x+y < 1. Besonders bevorzugt ist die
Nukleationsschicht aus einem Nitrid- Verbindungshalbleitermaterial gebildet.
Die Nukleationsschicht kann beispielsweise epitaktisch abgeschieden oder aufgesputtert werden. Eine aufgesputterte Nukleationsschicht weist besonders bevorzugt Aluminiumnitrid auf oder ist aus Aluminiumnitrid gebildet. Eine solche
Nukleationsschicht ist beispielsweise in der Druckschrift DE 10 2011 114 671 beschrieben, deren Offenbarungsgehalt
diesbezüglich durch Rückbezug aufgenommen wird. Eine
epitaktisch abgeschiedene Nukleationsschicht weist besonders bevorzugt Galliumnitrid auf oder besteht aus Galliumnitrid.
Besonders bevorzugt weist die Nukleationsschicht eine Dicke zwischen einschließlich 10 nm und einschließlich 200 nm auf.
Bei einer weiteren Ausführungsform wird auf die
Nukleationsschicht eine weitere Schicht abgeschieden, bevorzugt durch einen Epitaxieprozess . Die weitere Schicht weist bevorzugt eine Dicke zwischen einschließlich 50 nm und einschließlich 3 ym auf. Bevorzugt weist die weitere Schicht ein Nitridverbindungshalbleitermaterial auf oder ist aus einem Nitridverbindungshalbleitermaterial gebildet. Besonders bevorzugt weist die weitere Schicht Galliumnitrid auf oder ist aus Galliumnitrid gebildet.
Auch die epitaktische Halbleiterschichtenfolge und
insbesondere die aktive Zone basiert bevorzugt auf einem Nitrid-Verbindungshalbleitermaterial .
Die dielektrische Schicht weist bevorzugt ein oxidisches oder ein nitridisches Material auf oder ist aus einem oxidischen oder einem nitridischen Material gebildet. Besonders
bevorzugt weist die dielektrische Schicht eines der folgenden Materialien auf oder ist aus einem der folgenden Materialien gebildet: Siliziumoxid, Siliziumnitrid, Titannitrid,
Wolframnitrid . Insbesondere kann die dielektrische Schicht auch eine Kombination der genannten Materialien aufweisen oder aus einer Kombination der genannten Materialien
bestehen .
Die Dicke der dielektrischen Schicht liegt bevorzugt zwischen einschließlich 50 nm und einschließlich 400 nm.
Gemäß einer Ausführungsform wird die dielektrische Schicht ganzflächig auf der Nukleationsschicht abgeschieden,
beispielsweise durch Sputtern. Besonders bevorzugt ist die Nukleationsschicht bei dieser Ausführungsform ebenfalls gesputtert, da dann die Abscheidung der Nukleationsschicht und die Abscheidung der dielektrischen Schicht ohne Wechsel der Abscheidungsanlage erfolgen kann. Nach der ganzflächigen Abscheidung der dielektrischen Schicht wird diese strukturiert, beispielsweise mittels
Fotolithographie. Hierzu wird eine Fotolackschicht auf die dielektrische Schicht aufgebracht und mittels Belichten strukturiert. In einem nächsten Schritt wird die
dielektrische Schicht teilweise entfernt, wobei die
Fotolackschicht als Maske dient. Die dielektrische Schicht kann beispielsweise mittels eines Trockenätzprozesses entfernt werden. Alternativ ist auch ein nasschemischer
Ätzprozess zur Strukturierung der dielektrischen Schicht denkbar.
Alternativ ist es auch möglich, dass die dielektrische
Schicht strukturiert abgeschieden wird. Hierbei wird
beispielsweise eine Maske verwendet, durch die das Material der dielektrischen Schicht strukturiert abgeschieden wird.
Besonders bevorzugt weist die dielektrische Schicht eine Vielzahl an Strukturelementen auf. Bei den Strukturelementen kann es sich beispielsweise um Öffnungen in der
dielektrischen Schicht handeln, die die dielektrische Schicht bevorzugt vollständig durchdringen. Besonders bevorzugt sind die Öffnungen lateral beabstandet voneinander angeordnet.
Alternativ kann es sich bei den Strukturelementen auch um Inseln handeln. Besonders bevorzugt sind die Inseln
beabstandet voneinander angeordnet. Mit anderen Worten sind die Inseln bevorzugt distinkt voneinander ausgebildet.
Die Struktureinheiten, also beispielsweise die Inseln oder die Öffnungen können beispielsweise kreisförmig, hexagonal, rechteckig oder zwölfeckig ausgebildet sein. Die Struktureinheiten weisen bevorzugt einen Durchmesser auf, der nicht größer als 5 ym ist. Diese Größe ist insbesondere dazu geeignet, dass die strukturierte dielektrische Schicht als Maskenschicht bei einem FACELO-Verfahren dient. Weiterhin weisen die Struktureinheiten bevorzugt einen lateralen Abstand voneinander auf, der zwischen
einschließlich 1 ym und einschließlich 10 ym liegt.
Die Struktureinheiten sind besonders bevorzugt entlang einem gedachten regelmäßigen Muster angeordnet. Bevorzugt handelt es sich bei diesem Muster um ein zweidimensionales
hexagonales Gitter.
Gemäß einer weiteren Ausführungsform wird auf die
epitaktische Halbleiterschichtenfolge ein Träger aufgebracht und das Aufwachssubstrat bevorzugt nachfolgend von der
Nukleationsschicht entfernt. Der Träger weist bevorzugt eines der folgenden Materialien auf oder besteht aus einem der folgenden Materialien: Germanium, Silizium, Molybdän,
Wolfram, Nickel, Kupfer.
Der Träger ist insbesondere dazu vorgesehen, die epitaktische Halbleiterschichtenfolge mechanisch zu stabilisieren.
Bei dem Wachstumssubstrat kann es sich beispielsweise um Saphir oder Siliziumcarbid handeln. Diese Materialien sind insbesondere als Wachstumssubstrat für Nitrid- Verbindungshalbleitermaterialien geeignet.
Das Wachstumssubstrat kann beispielsweise durch Ätzen oder Schleifen von der Nukleationsschicht entfernt werden.
Besonders bevorzugt wird das Wachstumssubstrat mit einem Laser-Lift-Off-Verfahren von der Nukleationsschicht entfernt. Ein Laser-Lift-Off-Verfahren ist insbesondere dazu geeignet, ein Wachstumssubstrat von der epitaktischen Schichtenfolge zu entfernen, das Saphir aufweist oder aus Saphir besteht. Besonders bevorzugt werden nach dem Entfernen des
Aufwachsubstrats auch die Nukleationsschicht und
gegebenenfalls die weitere Schicht wieder entfernt, so dass die dielektrische strukturierte Schicht freigelegt wird. Auf diese Art und Weise kann die strukturierte dielektrische Schicht als Hartmaske in einem nachfolgenden Ätzprozess dienen .
Die Nukleationsschicht und gegebenenfalls die weitere Schicht können beispielsweise nasschemisch entfernt werden, etwa mit Hilfe von Phosphorsäure. Die Phosphorsäure weist hierbei bevorzugt eine Temperatur von cirka 80 °C auf. Alternativ können die Nukleationsschicht und gegebenenfalls die weitere Schicht auch nasschemisch mit Kalilauge entfernt werden. Besonders bevorzugt wird das Wachstumssubstrat mit einem Laser-Lift-Off-Verfahren entfernt, wobei die
Nukleationsschicht Aluminiumnitrid aufweist oder aus
Aluminiumnitrid gebildet ist. Eine solche Nukleationsschicht wird in der Regel mit Vorteil bei dem Laser-Lift-Off- Verfahren gleichzeitig mit dem Wachstumssubstrat von der epitaktischen Halbleiterschichtenfolge entfernt, so dass ein zusätzlicher Verfahrensschritt zum Entfernen der
Nukleationsschicht entfällt.
Nach dem Freilegen der strukturierten dielektrischen Schicht wird bevorzugt ein weiterer Ätzprozess durchgeführt, bei dem die strukturierte dielektrische Schicht als Hartmaske dient. Bei dem Ätzprozess werden bevorzugt regelmäßige
dreidimensionale Strukturen in der Oberfläche der
epitaktischen Halbleiterschichtenfolge erzeugt. Die
dreidimensionalen Strukturen dienen bevorzugt als
Strahlungsauskoppelstrukturen in dem späteren
Strahlungsemittierenden Halbleiterkörper. Bei dieser
Ausführungsform erfüllt die dielektrische Schicht mit Vorteil eine doppelte Funktion. Zum einen wird die dielektrische Schicht als Maske in dem FACELO-Verfahren verwendet, um eine defektreduzierte Halbleiterschichtenfolge zu erzielen und zum anderen dient die dielektrische Schicht als Hartmaske, um dreidimensionale Strahlungsauskoppelstrukturen zu erzeugen.
Bevorzugt weisen die dreidimensionalen
Strahlungsauskoppelstrukturen die Form einer Pyramide oder eines Pyramidenstumpfes auf. Bevorzugt haben die
Strahlungsauskoppelstrukturen jeweils sechs Facetten oder jeweils zwölf Facetten. Mit dem Begriff „Facette" wird hierbei die Seitenfläche der Pyramide, des Pyramidenstumpfes bezeichnet, die die Grundfläche mit der Spitze verbindet.
Besonders bevorzugt weist zumindest der überwiegende Teil der Strahlungsauskoppelstrukturen im Rahmen von Herstellungs- und Messtoleranzen die gleiche Höhe und die gleiche Grundfläche auf. Besonders bevorzugt weisen alle Lichtauskoppelstrukturen im Rahmen von Herstellungs- und Messtoleranzen die gleiche Höhe und die gleiche Grundfläche auf. Hierbei weicht ein gewisser geringer Anteil der Strahlungsauskoppelstrukturen in der Regel produktionsbedingt von dieser idealen Vorgabe geringfügig ab.
Weiterhin weisen benachbarte Lichtauskoppelstrukturen
besonders bevorzugt jeweils gleiche laterale Abstände auf.
Die Höhe, der laterale Abstand und die Ausdehnung der
Grundfläche der Strahlungsauskoppelstrukturen sind
beispielsweise jeweils ^ 200 nm. Vorzugsweise sind die Höhe, der laterale Abstand und die Ausdehnung der Grundfläche der Strahlungsauskoppelstrukturen jeweils ^ 600 nm. Die
Ausdehnung der Grundfläche der Strahlungsauskoppelstrukturen ist beispielsweise der Durchmesser des kleinsten Kreises, welcher die Grundfläche vollständig enthält. Sind
beispielsweise die Strahlungsauskoppelstrukturen
pyramidenförmig oder pyramidenstumpfförmig mit einer
gleichseitig sechseckigen oder zwölfeckigen Grundfläche, ist die laterale Ausdehnung der Abstand zweier gegenüberliegender Ecken des gleichseitigen Sechsecks oder Zwölfecks, welches die Grundfläche bildet.
Die strukturierte dielektrische Schicht kann weiterhin vor dem Ätzprozess zur Erzeugung der Strahlungsauskoppelstrukturen noch einmal strukturiert werden, beispielsweise mittels Fotolithographie. Auf diese Art und Weise können die Strukturelemente der dielektrischen Schicht derart verändert werden, dass die Abmessungen der aus dem Ätzprozess resultierenden dreidimensionalen Strukturen an die Lichtauskopplung angepasst sind.
Besonders bevorzugt wird mit dem hier beschriebenen Verfahren ein Leuchtdiodenchip hergestellt. Mit anderen Worten handelt es sich bei dem Strahlungsemittierenden Halbleiterbauelement bevorzugt um einen Leuchtdiodenchip. Besonders bevorzugt handelt es sich bei dem Leuchtdiodenchip um einen Dünnfilm- Leuchtdiodenchip .
Ein Dünnfilm-Leuchtdiodenchip umfasst eine epitaktisch gewachsene Halbleiterschichtenfolge mit einer aktiven
Strahlungserzeugenden Zone, wobei das Wachstumssubstrat vollständig entfernt oder derart gedünnt ist, dass es die Halbleiterschichtenfolge alleine nicht mehr ausreichend mechanisch stabilisiert. Mit anderen Worten ist die
Halbleiterschichtenfolge alleine oder zusammen mit einer Restschicht des Wachstumssubstrats alleine nicht freitragend. Zur mechanischen Stabilisierung der Halbleiterschichtenfolge umfasst der Dünnfilm-Leuchtdiodenchip in der Regel einen Träger, der an der Halbleiterschichtenfolge befestigt ist.
Zwischen der Halbleiterschichtenfolge und dem Träger ist weiterhin bevorzugt eine reflektierende Schicht angeordnet, die dazu vorgesehen ist, elektromagnetische Strahlung, die in der aktiven Zone im Betrieb des Dünnfilm-Leuchtdiodenchips erzeugt wird, zur Strahlungsaustrittsfläche des Dünnfilm- Leuchtdiodenchips zu lenken. Die Strahlungsaustrittsfläche des Dünnfilm-Leuchtdiodenchips ist hierbei in der Regel von dem Träger abgewandt. Die reflektierende Schicht ist hierbei nicht zwingend als Einzelschicht ausgebildet, vielmehr kann die reflektierende Schicht unterschiedliche Einzelschichten umfassen. Die reflektierende Schicht kann beispielsweise eine dielektrische und eine metallische Schicht umfassen.
Weiterhin kann es sich bei der reflektierenden Schicht auch um einen Bragg-Spiegel handeln.
Besonders bevorzugt ist die Strahlungsaustrittsfläche des Dünnfilm-Leuchtdiodenchips mit den bereits beschriebenen Strahlungsauskoppelstrukturen versehen .
Weitere vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
Anhand der schematischen Schnittdarstellungen der Figuren 1 bis 11 wird ein Ausführungsbeispiel des Verfahrens näher erläutert.
Anhand der schematischen Schnittdarstellungen der Figuren 12 bis 14 wird ein weiteres Ausführungsbeispiel des Verfahrens näher erläutert. Figur 15 zeigt eine schematische Draufsicht auf eine
strukturierte dielektrische Schicht gemäß einem Ausführungsbeispiel .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Wie anhand der schematischen Schnittdarstellung gemäß Figur 1 gezeigt, wird bei einem Ausführungsbeispiel des Verfahrens in einem ersten Schritt ein Aufwachssubstrat 1 bereitgestellt. Das Aufwachssubstrat 1 ist vorliegend zum epitaktischen
Abscheiden von Schichten auf Basis eines Nitrid- Verbindungshalbleitermaterials geeignet. Bei dem Material des Aufwachssubstrates 1 kann es sich beispielsweise um Saphir oder Siliziumcarbid handeln. Besonders bevorzugt handelt es sich bei dem aufzuwachsenden Verbindungshalbleitermaterial um Galliumnitrid . In einem nächsten Schritt, der schematisch in der
Schnittdarstellung der Figur 2 gezeigt ist, wird bei dem vorliegenden Ausführungsbeispiel eine Nukleationsschicht 2 auf dem Aufwachssubstrat 1 aufgebracht. Die
Nukleationsschicht 2 basiert bevorzugt auf einem Nitrid- Verbindungshalbleitermaterial. Besonders bevorzugt wird die
Nukleationsschicht 2 durch Sputtern abgeschieden und wird aus Aluminiumnitrid gebildet. Die Nukleationsschicht 2 weist weiterhin vorliegend bevorzugt eine Dicke zwischen
einschließlich 10 nm und einschließlich 200 nm auf. Auf die Nukleationsschicht 2 wird eine weitere Schicht 21
abgeschieden. Beispielsweise wird die weitere Schicht 21 epitaktisch auf der Nukleationsschicht 21 abgeschieden.
Bevorzugt basiert die weitere Schicht auf einem
Nitridverbindungshalbleitermaterial , beispielsweise
Galliumnitrid. Bevorzugt ist die weitere Schicht 21 aus
Galliumnitrid gebildet. In einem nächsten Schritt, der schematisch in der Schnittdarstellung der Figur 3 gezeigt ist, wird auf die weitere Schicht 21 vollflächig eine dielektrische Schicht 3 aufgebracht, beispielsweise durch Sputtern. Besonders bevorzugt besteht die dielektrische Schicht 3 aus einem der folgenden Materialien oder weist eines der folgenden
Materialien auf: Siliziumoxid, Siliziumnitrid, Titannitrid, Wolframnitrid . Die Dicke der dielektrischen Schicht 3 liegt bevorzugt zwischen einschließlich 50 nm und einschließlich 400 nm.
In einem nächsten Schritt wird die dielektrische Schicht 3 strukturiert, beispielsweise mittels Fotolithografie. Bei der Fotolithografie wird auf die dielektrische Schicht 3 eine Fotolackschicht aufgebracht. Die Fotolackschicht wird in der Regel durch elektromagnetische Strahlung zunächst wie
gewünscht strukturiert. Die Strukturierung der
Fotolackschicht wird anschließend durch einen weiteren
Verfahrensschritt in die dielektrische Schicht 3 übertragen. Die strukturierte dielektrische Schicht 3 ist vorliegend schematisch in der Schnittdarstellung der Figur 4
dargestellt, während die Strukturierung mittels
Fotolithographie vorliegend nicht gezeigt ist. Mögliche
Strukturelemente 31 der dielelektrischen Schicht 3 werden weiter unten anhand der Figur 15 näher beschrieben.
In einem nächsten Schritt des Verfahrens, der schematisch in den Schnittdarstellungen der Figuren 5A und 5B gezeigt ist, wird auf der strukturierten dielektrischen Schicht 3 eine epitaktische Schicht 4 mittels eines FACELO-verfahrens abgeschieden. Bei dem FACELO-Verfahren werden zuerst die freiliegenden Bereiche der weiteren Schicht 21 zwischen den Strukturelementen 31 der dielektrischen strukturierten
Schicht 3 mit Dreiecksstrukturen 41 aufgefüllt (Figur 5A) .
Weiterhin sind die Wachstumsparameter bei dem FACELO- Verfahren derart eingestellt, dass bevorzugt ein laterales Überwachsen der Strukturelemente 31 der strukturierten dielektrischen Schicht 3 nach der Bildung der
Dreiecksstrukturen 41 zwischen den Strukturelementen 31 der dielektrischen Schicht 3 stattfindet (Figur 5B) . Hierbei wird der FACELO-Prozess derart weitergeführt, dass die
epitaktische Schicht 4 eine gewisse Dicke über der weiteren Schicht 21 erlangt. Die epitaktische Schicht 4 weist
bevorzugt eine Dicke zwischen einschließlich 2 ym und 5 ym auf .
In einem nächsten Schritt, der schematisch in der
Schnittdarstellung der Figur 6 gezeigt ist, wird eine
epitaktische Halbleiterschichtenfolge 5 auf die epitaktisch gewachsene Schicht 4 epitaktisch abgeschieden. Die
Halbleiterschichtenfolge 5 umfasst hierbei eine aktive Zone 6, die im Betrieb des späteren Halbleiterbauelementes elektromagnetische Strahlung erzeugt. Die
Halbleiterschichtenfolge 5 basiert hierbei bevorzugt auf einem Nitrid-Verbindungshalbleitermaterial .
In einem weiteren Schritt, der schematisch in Figur 7 gezeigt ist, wird ein Träger 7 auf die freiliegende Oberfläche der epitaktisch gewachsenen Halbleiterschichtenfolge 5
aufgebracht, die von dem Aufwachssubstrat 1 abgewandt ist. Zwischen der epitaktischen Halbleiterschichtenfolge 5 und dem Träger 7 ist hierbei eine reflektierende Schicht 8
angeordnet, die dazu geeignet ist, Strahlung, die in der aktiven Zone 6 erzeugt wird, zu einer Strahlungsaustrittsfläche des fertigen Halbleiterbauelements zu lenken.
Anschließend wird das Aufwachssubstrat 1, wie schematisch in Figur 8 dargestellt, von der Nukleationsschicht 2 entfernt, bevorzugt mit einem Laser-Lift-Off-Verfahren . Durch das
Entfernen des Aufwachssubstrates 1 wird die
Nukleationsschicht 2 wieder freigelegt, wie schematisch in Figur 9 dargestellt.
In einem weiteren Schritt werden auch die Nukleationsschicht 2 und die weitere Schicht 21 wieder entfernt, beispielsweise durch Ätzen mit Phosphorsäure oder Kalilauge (Figur 10) . Handelt es sich bei der Nukleationsschicht 2 um ein Schicht, die Aluminiumnitrid aufweist oder aus Aluminiumnitrid
besteht, so wird diese bei dem Laser-Lift-Off-Verfahren in der Regel mit Vorteil gleichzeitig mit dem Aufwachssubstrat 1 entfernt, so dass ein weiterer Verfahrensschritt zum
Entfernen der Nukleationsschicht 2 entfällt (nicht
dargestellt) .
In einem weiteren Verfahrensschritt dient die strukturierte dielektrische Schicht 3 nun als Hartmaske in einem weiteren Ätzprozess, bei dem ausgehend von der freiliegenden
Oberfläche der epitaktischen Schicht 4 dreidimensionale
Strahlungsauskoppelstrukturen 9 erzeugt werden. Die
Strahlungsauskoppelstrukturen 9 sind hierbei nicht
notwendigerweise auf die epitaktische Schicht 4 beschränkt, sondern können sich bis in die epitaktische
Halbleiterschichtenfolge 5 erstrecken. Die Strukturelemente 31 der strukturierten dielektrischen Schicht 3 können hierbei in dem fertigen Halbleiterbauelement verbleiben oder alternativ von den Strahlungsauskoppelstrukturen 9 entfernt werden .
Im Folgenden wird ein weiteres Ausführungsbeispiel des
Verfahrens anhand der schematischen Schnittdarstellungen der Figuren 12 bis 14 näher beschrieben. Ausgangspunkt dieses Ausführungsbeispiels stellt Figur 10 des ersten
Ausführungsbeispiels dar. Bei diesem Verfahrensschritt sind die epitaktische Schicht 4 und die Strukturelemente 31 der dielektrischen Schicht 3 freigelegt.
In einem weiteren Schritt wird auf die Strukturelemente 31 der dielektrischen strukturierten Schicht 3 eine weitere Fotolackschicht 10 aufgebracht und erneut strukturiert (Figur 12) . Besonders bevorzugt wird hierbei die Fotolackschicht 10 derart strukturiert, dass sie nur Teilbereiche der
Strukturelemente 31 der dielektrischen Schicht 3 bedecken. In einem weiteren Schritt wird nun ein Ätzprozess für die dielektrische Schicht 3 durchgeführt, so dass die
Strukturelemente 31 erneut gemäß der zweiten Fotolackschicht 10 strukturiert werden. Besonders bevorzugt werden hierbei die Strukturelemente 31 der dielektrischen Schicht
verkleinert (Figur 13) . In einem weiteren Schritt werden die Strukturelemente 31 der dielektrischen Schicht 3 wiederum als Hartmaske in dem
Ätzprozess verwendet, bei dem die
Strahlungsauskoppelstrukturen 9 erzeugt werden (Figur 14). Mit Hilfe der zweiten Fotostrukturierung können die
Strukturelemente 31 der dielektrischen Schicht mit Vorteil an geänderte Größenabmessungen der Hartmaske zur Erzeugung geeigneter Strahlungsauskoppelstrukturen angepasst werden. Figur 15 zeigt eine schematische Draufsicht auf eine
strukturierte dielektrische Schicht 3 gemäß einem
Ausführungsbeispiel. Die strukturierte dielektrische Schicht 3 gemäß dem Ausführungsbeispiel der Figur 15 weist regelmäßig angeordnete inseiförmige Strukturelemente 31 auf. Die
Strukturelemente 31 sind hierbei lateral beabstandet und distinkt voneinander angeordnet. Mit anderen Worten
überlappen die Strukturelemente 31 bevorzugt nicht
miteinander.
Die Strukturelemente 31 sind bei dem vorliegenden
Ausführungsbeispiel kreisförmig ausgebildet. Es ist jedoch auch möglich, dass die Strukturelemente 31 hexagonal, rechteckig oder zwölfeckig ausgebildet sind.
Die Strukturelemente 31 sind vorliegend entlang einem
gedachten regelmäßigen hexagonalen Gitter angeordnet.
Besonders bevorzugt sind die geometrischen Schwerpunkte der Strukturelemente 31 hierbei deckungsgleich mit den
Gitterpunkten .
Bei dem Ausführungsbeispiel gemäß der Figur 15 sind die
Strukturelemente 31 der dielektrischen strukturierten Schicht 3 als Inseln ausgebildet. Alternativ ist es auch möglich, dass die Strukturelemente 31 als Öffnungen in der
dielektrischen Schicht 3 ausgebildet sind. Die Öffnungen durchdringen die dielektrische Schicht 3 hierbei bevorzugt vollständig .
Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 10 2012 101 211.3, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen i den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Strahlungsemittierenden Halbleiterbauelements mit den folgenden Schritten:
- Bereitstellen eines Aufwachssubstrates (1),
- Abscheiden einer Nukleationsschicht (2) auf dem
Aufwachssubstrat (1),
- Aufbringen einer strukturierten dielektrischen Schicht (3) auf die Nukleationsschicht (2),
- Aufbringen einer epitaktischen Schicht (4) mittels eines FACELO-Verfahrens auf der strukturierten dielektrischen
Schicht (3),
- epitaktisches Aufwachsen einer epitaktischen Schichtenfolge (5) auf die epitaktische Schicht (4), wobei die epitaktische Schichtenfolge (5) eine aktive Zone (6) umfasst, die zur Erzeugung von elektromagnetischer Strahlung geeignet ist.
2. Verfahren nach Anspruch 1,
bei dem das Aufbringen der strukturierten dielektrischen Schicht (3) auf die Nukleationsschicht (2) die folgenden Schritte umfasst:
- ganzflächiges Abscheiden der dielektrischen Schicht (3) auf der Nukleationsschicht (2), und
- Strukturieren der dielektrischen Schicht (3) mittels
Fotolithographie.
3. Verfahren nach einem der obigen Ansprüche,
bei dem die dielektrische strukturierte Schicht (3) als
Strukturelemente (31) Öffnungen in der strukturierten Schicht (3) aufweist, die die strukturierte dielektrische Schicht (3) vollständig durchdringen.
4. Verfahren nach einem der obigen Ansprüche, bei dem die dielektrische strukturierte Schicht (3) als Strukturelemente (31) Inseln aufweist, die lateral
voneinander beabstandet angeordnet sind.
5. Verfahren nach einem der Ansprüche 3 oder 4,
wobei die Strukturelemente (31) kreisförmig, hexagonal, rechteckig oder zwölfeckig ausgebildet sind.
6. Verfahren nach einem der obigen Ansprüche,
bei dem die Strukturelemente (31) einen Durchmesser
aufweisen, der nicht größer ist als 5 ym.
7. Verfahren nach einem der obigen Ansprüche,
bei dem die Strukturelemente (31) einen lateralen Abstand voneinander aufweisen, der zwischen einschließlich 1 ym und einschließlich 10 ym liegt.
8. Verfahren nach einem der Ansprüche,
bei dem die Strukturelemente (31) entlang einem regelmäßigen Muster angeordnet sind.
9. Verfahren nach einem der Ansprüche,
bei dem die Strukturelemente (31) gemäß einem
zweidimensionalen hexagonalen Gitter angeordnet sind.
10. Verfahren nach einem der obigen Ansprüche,
bei dem
- auf die epitaktische Schichtenfolge (5) ein Träger (7) aufgebracht wird, und
- das Aufwachssubstrat (1) nachfolgend entfernt wird.
11. Verfahren nach dem vorherigen Anspruch, bei dem die Nukleationsschicht (2) nach dem Entfernen des
Aufwachssubstrats (1) oder gleichzeitig mit dem
Aufwachssubstrat (1) ebenfalls wieder entfernt wird.
12. Verfahren nach einem der obigen Ansprüche,
bei dem die strukturierte dielektrische Schicht (3) als Hartmaske in einem Ätzprozess dient.
13. Verfahren nach dem vorherigen Anspruch,
bei dem bei dem Ätzprozess regelmäßige dreidimensionale Strukturen als Strahlungsauskoppelstrukturen (9) in der Oberfläche der epitaktischen Halbleiterschichtenfolge (5) ausgebildet werden.
14. Verfahren nach dem vorherigen Anspruch,
bei dem die dreidimensionalen Strukturen die Form einer Pyramide oder eines Pyramidenstumpfes aufweisen.
15. Verfahren nach einem der obigen Ansprüche,
bei dem die strukturierte dielektrische Schicht (3) vor dem Ätzprozess erneut strukturiert wird.
PCT/EP2013/050414 2012-02-15 2013-01-10 Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements WO2013120638A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/378,643 US9680048B2 (en) 2012-02-15 2013-01-10 Method for producing a radiation-emitting semiconductor component
DE112013000984.6T DE112013000984A5 (de) 2012-02-15 2013-01-10 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012101211.3 2012-02-15
DE102012101211A DE102012101211A1 (de) 2012-02-15 2012-02-15 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements

Publications (1)

Publication Number Publication Date
WO2013120638A1 true WO2013120638A1 (de) 2013-08-22

Family

ID=47624026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/050414 WO2013120638A1 (de) 2012-02-15 2013-01-10 Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements

Country Status (3)

Country Link
US (1) US9680048B2 (de)
DE (2) DE102012101211A1 (de)
WO (1) WO2013120638A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535515B2 (en) 2014-11-20 2020-01-14 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012217644A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102017113549A1 (de) 2017-06-20 2018-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102018101558A1 (de) * 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
CN115799420B (zh) * 2023-01-06 2023-05-16 华灿光电(苏州）有限公司 改善转移精度的发光二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009020819A1 (de) * 2008-10-16 2010-04-22 Samsung Electro - Mechanics Co., Ltd., Suwon Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung
US20100314633A1 (en) * 2009-06-10 2010-12-16 Matthew Donofrio Front end scribing of light emitting diode (led) wafers and resulting devices
US20110266569A1 (en) * 2010-04-30 2011-11-03 Philips Lumileds Lighting Company, Llc Led wafer with laminated phosphor layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
WO2007049939A1 (en) * 2005-10-29 2007-05-03 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
DE102006017573A1 (de) * 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
WO2007123496A1 (en) * 2006-04-25 2007-11-01 National University Of Singapore Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
DE102010046792A1 (de) * 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102011012608A1 (de) 2011-02-28 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009020819A1 (de) * 2008-10-16 2010-04-22 Samsung Electro - Mechanics Co., Ltd., Suwon Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung
US20100314633A1 (en) * 2009-06-10 2010-12-16 Matthew Donofrio Front end scribing of light emitting diode (led) wafers and resulting devices
US20110266569A1 (en) * 2010-04-30 2011-11-03 Philips Lumileds Lighting Company, Llc Led wafer with laminated phosphor layer

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HIRAMATSU K ET AL: "Fabrication and characterization of low defect density GaN using facet-controlled epitaxial lateral overgrowth (FACELO)", JOURNAL OF CRYSTAL GROWTH, ELSEVIER, AMSTERDAM, NL, vol. 221, no. 1-4, 1 December 2000 (2000-12-01), pages 316 - 326, XP004226877, ISSN: 0022-0248, DOI: 10.1016/S0022-0248(00)00707-7 *
NAKAMURA S ET AL: "InGaN/GaN/AlGaN-Based LAser Diodes with Modulation-Doped Strained-Layer Superlattices", JAPANESE JOURNAL OF APPLIED PHYSICS, THE JAPAN SOCIETY OF APPLIED PHYSICS, JAPAN SOCIETY OF APPLIED PHYSICS, TOKYO; JP, vol. 36, no. 12A, 1 December 1997 (1997-12-01), pages 1568 - 1571, XP002248676, ISSN: 0021-4922, DOI: 10.1143/JJAP.36.L1568 *
T. WUNDERER ET AL: "Fabrication of 3D InGaN/GaN structures providing semipolar GaN planes for efficient green light emission", PHYSICA STATUS SOLIDI (C), vol. 6, no. S2, 13 June 2009 (2009-06-13), pages S490 - S493, XP055062513, ISSN: 1862-6351, DOI: 10.1002/pssc.200880867 *
T. WUNDERER ET AL: "Semipolar GaInN/GaN light-emitting diodes grown on honeycomb patterned substrates", PHYSICA STATUS SOLIDI (C), vol. 7, no. 7-8, 14 July 2010 (2010-07-14), pages 2140 - 2143, XP055062515, ISSN: 1862-6351, DOI: 10.1002/pssc.200983445 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535515B2 (en) 2014-11-20 2020-01-14 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip

Also Published As

Publication number Publication date
DE102012101211A1 (de) 2013-08-22
DE112013000984A5 (de) 2014-12-04
US20150031150A1 (en) 2015-01-29
US9680048B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
EP2052419B1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
WO2013120638A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
EP2583305A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
EP2368278B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
WO2012116893A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016103346A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
WO2017037121A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils
DE102006017573A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2012116978A1 (de) Verfahren zur herstellung eines dünnfilm-halbleiterkörpers und dünnfilm-halbleiterkörper
DE112018001450B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2016193102A1 (de) Halbleiterlaserdiode und verfahren zur herstellung einer halbleiterlaserdiode
WO2016184752A1 (de) Verfahren zur herstellung eines nitridverbindungshalbleiter-bauelements
WO2016078986A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102015104144A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102008010511B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE102018101086A1 (de) Epitaktisches konversionselement, verfahren zur herstellung eines epitaktischen konversionselements, strahlungsemittierende rgb-einheit und verfahren zur herstellung einer strahlungsemittierenden rgb-einheit
WO2023078912A1 (de) Oberflächenemittierender halbleiterlaser und verfahren zur herstellung eines oberflächenemittierenden halbleiterlasers
WO2023117624A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
WO2016055526A1 (de) Strahlungsemittierender halbleiterchip, verfahren zur herstellung einer vielzahl an strahlungsemittierenden halbleiterchips und optoelektronisches bauelement mit einem strahlungsemittierenden halbleiterchip
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102021128546A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13701581

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14378643

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130009846

Country of ref document: DE

Ref document number: 112013000984

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112013000984

Country of ref document: DE

Effective date: 20141204

122 Ep: pct application non-entry in european phase

Ref document number: 13701581

Country of ref document: EP

Kind code of ref document: A1