DE102021128546A1 - Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips - Google Patents

Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips Download PDF

Info

Publication number
DE102021128546A1
DE102021128546A1 DE102021128546.1A DE102021128546A DE102021128546A1 DE 102021128546 A1 DE102021128546 A1 DE 102021128546A1 DE 102021128546 A DE102021128546 A DE 102021128546A DE 102021128546 A1 DE102021128546 A1 DE 102021128546A1
Authority
DE
Germany
Prior art keywords
layer
sacrificial layer
growth substrate
epitaxial semiconductor
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021128546.1A
Other languages
English (en)
Inventor
Wolfgang Schmid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102021128546.1A priority Critical patent/DE102021128546A1/de
Priority to PCT/EP2022/077166 priority patent/WO2023078618A1/de
Publication of DE102021128546A1 publication Critical patent/DE102021128546A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds

Abstract

Es wird ein Verfahren zur Herstellung einer Vielzahl optoelektronischer Halbleiterchips mit den folgenden Schritten angegeben:- Bereitstellen eines Wachstumssubstrats (1),- epitaktisches Aufwachsen einer Opferschicht (8) über dem Wachstumssubstrat (1),- epitaktisches Aufwachsen einer epitaktischen Halbleiterschichtenfolge (2) mit einer aktiven Schicht (5), die im Betrieb elektromagnetische Strahlung erzeugt, auf der Opferschicht (8), wobei eine Kontaktschicht (7) der epitaktischen Halbleiterschichtenfolge (2) direkt an die Opferschicht (8) angrenzt,- Aufbringen eines Trägers (10) über oder auf der epitaktischen Halbleiterschichtenfolge (2),- nasschemisches Ätzen der Opferschicht (8) mit einer Ätze, die das Material der Opferschicht (8) selektiv gegen das Material der Kontaktschicht (7) ätzt.

Description

  • Es wird ein Verfahren zur Herstellung einer Vielzahl optoelektronischer Halbleiterchips angegeben.
  • Es soll ein verbessertes Verfahren zur Herstellung einer Vielzahl optoelektronischer Halbleiterchips bereitgestellt werden. Insbesondere soll ein Verfahren zur Herstellung einer Vielzahl optoelektronischer Halbleiterchips bereitgestellt werden, bei dem ein Wachstumssubstrat vereinfacht entfernt wird.
  • Diese Aufgaben werden durch ein Verfahren mit den Schritten des Patentanspruchs 1 gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einer Ausführungsform des Verfahrens wird ein Wachstumssubstrat bereitgestellt. Das Wachstumssubstrat liegt beispielsweise in Form eines Wafers vor. Mit anderen Worten weist eine Hauptfläche des Wachstumssubstrats eine deutlich größere Ausdehnung auf als eine Dicke des Wachstumssubstrats. Beispielsweise weist der Wafer einen Durchmesser von mindestens 6 Zoll, von mindestens 8 Zoll oder von mindestens 12 Zoll auf. Weiterhin ist das Wachstumssubstrat zum epitaktischen Wachstum einer epitaktischen Halbleiterschichtenfolge eingerichtet. Hierzu weist das Wachstumssubstrat insbesondere die gleiche oder eine ähnliche Gitterkonstante auf wie das Material der aufzuwachsenden epitaktischen Halbleiterschichtenfolge.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird eine Opferschicht epitaktisch über dem Wachstumssubstrat aufgewachsen. Hier und im Folgenden bedeutet der Begriff „über“ insbesondere, dass die durch diesen Begriff in struktureller Beziehung zueinander gesetzten Elemente nicht notwendigerweise in direkten Kontakt miteinander stehen müssen, sondern dass weitere Elemente dazwischen angeordnet sein können.
  • Bevorzugt wird bei dem vorliegenden Verfahren zunächst ein Waferstapel erzeugt, der zumindest das Wachstumssubstrat und die epitaktische Halbleiterschichtenfolge umfasst. Der Waferstapel kann auch weitere Schichten und Elemente aufweisen, wie einen Träger und ein Lot. Insbesondere liegt das Wachstumssubstrat im Waferstapel als Wafer vor, auf den die epitaktische Halbleiterschichtenfolge vollflächig aufgebracht ist. Auch die weiteren Elemente, wie der Träger und das Lot sind bevorzugt vollflächig über dem Wachstumssubstrat angeordnet. Der Waferstapel wird in einen der letzten Verfahrensschritten zu einer Vielzahl an optoelektronischen Halbleiterchips vereinzelt.
  • Zur Erzeugung des Waferstapels liegt das Wachstumssubstrat insbesondere in Form eines Wafers vor. Ausgehend von dem Wachstumssubstrat wird ein Waferstapel durch vollflächiges epitaktisches Wachsen der epitaktischen Halbleiterschichtenfolge, der Opferschicht und gegebenenfalls weiteren Schichten erzeugt. Der Träger wird ebenfalls vollflächig über oder auf der epitaktischen Halbleiterschichtenfolge aufgebracht. Der so erzeugte Waferstapel wird vereinzelt, so dass eine Vielzahl gleichartiger optoelektronischer Halbleiterchips entsteht. So wird insbesondere eine Vielzahl optoelektronischer Halbleiterchips gleichzeitig erzeugt.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird eine epitaktische Halbleiterschichtenfolge mit einer aktiven Schicht, die im Betrieb elektromagnetische Strahlung erzeugt, auf der Opferschicht epitaktisch aufgewachsen. Hierbei grenzt eine Kontaktschicht der epitaktischen Halbleiterschichtenfolge direkt an die Opferschicht an. Mit anderen Worten bilden die Kontaktschicht der epitaktischen Halbleiterschichtenfolge und die Opferschicht eine gemeinsame Grenzfläche aus.
  • Insbesondere ist die Kontaktschicht der epitaktischen Halbleiterschichtenfolge in dem fertigen optoelektronischen Halbleiterchip dazu eingerichtet, die aktive Schicht elektrisch zu kontaktieren und im Betrieb einen Strom in die epitaktische Halbleiterschichtenfolge einzuprägen. Hierzu weist die Kontaktschicht in der Regel eine vergleichsweise hohe Dotierung auf. Insbesondere ist es möglich, dass die Kontaktschicht nicht in direktem Kontakt mit der aktiven Schicht steht und die elektrische Kontaktierung der aktiven Schicht über die Kontaktschicht indirekt erfolgt.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird ein Träger über oder auf der epitaktischen Halbleiterschichtenfolge aufgebracht. Der Träger ist insbesondere dazu eingerichtet, die epitaktische Halbleiterschichtenfolge mechanisch zu stabilisieren. Insbesondere wird der Träger vollflächig über oder auf der epitaktischen Halbleiterschichtenfolge aufgebracht.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird die Opferschicht nasschemisch mit einer Ätze geätzt, die das Material der Opferschicht selektiv gegen das Material der Kontaktschicht ätzt. Mit anderen Worten ätzt die Ätze das Material der Opferschicht mit einer höheren Ätzrate als das Material der Kontaktschicht. Beispielsweise ist eine Ätzrate der Ätze für das Material der Opferschicht mindestens zehnmal so hoch, mindestens dreißigmal so hoch oder mindestens fünfzigmal so hoch wie eine Ätzrate der Ätze für das Material der Kontaktschicht. Insbesondere ist die Opferschicht Teil des Waferstapels bei dem Ätzen.
  • Insbesondere weist ein Verfahren zur Herstellung einer Vielzahl optoelektronischer Halbleiterchips die folgenden Schritte auf:
    • - Bereitstellen eines Wachstumssubstrats,
    • - epitaktisches Aufwachsen einer Opferschicht über dem Wachstumssubstrat,
    • - epitaktisches Aufwachsen einer epitaktischen Halbleiterschichtenfolge mit einer aktiven Schicht, die im Betrieb elektromagnetische Strahlung erzeugt, auf der Opferschicht, wobei eine Kontaktschicht der epitaktischen Halbleiterschichtenfolge direkt an die Opferschicht angrenzt,
    • - Aufbringen eines Trägers über oder auf der epitaktischen Halbleiterschichtenfolge,
    • - nasschemisches Ätzen der Opferschicht mit einer Ätze, die das Material der Opferschicht selektiv gegen das Material der Kontaktschicht ätzt.
  • Bevorzugt werden die Schritte in der oben angegebenen Reihenfolge durchgeführt. Bevorzugt erzeugen zumindest einige der angegeben Schritte einen Waferstapel.
  • Gemäß einer weiteren Ausführungsform des Verfahrens weist die epitaktische Halbleiterschichtenfolge ein Phosphid-Verbindungshalbleitermaterial auf. Phosphid-Verbindungshalbleitermaterialien sind Verbindungshalbleitermaterialien, die Phosphor enthalten, wie die Materialien aus dem System InxAlyGa1-x-yP mit 0 ≤ x ≤ 1, 0 < y ≤ 1 und x+y ≤ 1.
  • Gemäß einer weiteren Ausführungsform des Verfahrens weist die Opferschicht InAlP auf oder besteht aus InAlP, während die Kontaktschicht InGaAlP aufweist oder aus InGaAlP besteht. Mit InAlP wird insbesondere ein Phosphid-Verbindungshalbleitermaterial gemäß der obigen Formel bezeichnet, bei dem 1-x-y = 0 gilt und das folglich keinen Galliumanteil aufweist. Mit InGaAlP wird insbesondere ein Phosphid-Verbindungshalbleitermaterial gemäß der obigen Formel bezeichnet, bei dem x > 0, y > 0 und 1-x-y > 0 gilt. Mit anderen Worten weist InGaAlP neben Indium und Aluminium auch Gallium auf.
  • Beispielsweise weist die Opferschicht eine Dicke zwischen einschließlich 100 Nanometer und einschließlich 1 Mikrometer oder zwischen einschließlich 100 Nanometer und einschließlich 500 Nanometer oder zwischen einschließlich 100 Nanometer und 300 Nanometer auf.
  • Beispielsweise weist die Kontaktschicht eine Dicke zwischen einschließlich 20 Nanometer und einschließlich 200 Nanometer oder zwischen einschließlich 75 Nanometer und einschließlich 150 Nanometer auf.
  • Gemäß einer weiteren Ausführungsform des Verfahrens weist die Ätze HCl (Salzsäure) auf oder besteht aus HCl, insbesondere aus verdünnter HCl. Schließlich sind auch weitere Materialien für die Ätze geeignet.
  • Gemäß einer weiteren Ausführungsform des Verfahrens weist der Träger eines der folgenden Materialien auf oder besteht aus einem der folgenden Materialien: Si, SiN.
  • Insbesondere ist die Ätze dafür geeignet, InAlP selektiv gegen InGaAlP zu ätzen. Mit anderen Worten weist die Ätze eine höhere Ätzrate für InGaAlP auf als für InAlP. Beispielsweise ätzt HCl InAlP selektiv gegen InGaAlP.
  • Gemäß einer weiteren Ausführungsform des Verfahrens weist das Wachstumssubstrat GaAs auf. Weiterhin ist es auch möglich, dass das Wachstumssubstrat aus GaAs besteht.
  • Gemäß einer weiteren Ausführungsform des Verfahrens ist zwischen der Opferschicht und dem Wachstumssubstrat eine Pufferschicht angeordnet, die AlGaAs aufweist. Beispielsweise wird die Pufferschicht epitaktisch gewachsen.
  • Beispielsweise weist die Pufferschicht AlGaAs mit einem molaren Anteil von 80 % Al auf. AlGaAs ist insbesondere ein Arsenid-Verbindungshalbleitermaterial. Arsenid-Verbindungshalbleitermaterialien sind Verbindungshalbleitermaterialien, die Arsen enthalten, wie die Materialien aus dem System InxAlyGa1-x-yAs mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x+y ≤ 1. AlGaAs erfüllt diese Formel, wobei x=0 ist. Mit anderen Worten weist AlGaAs kein Indium auf.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird die Pufferschicht vor dem Ätzen der Opferschicht durch nasschemisches Ätzen teilweise oder bevorzugt vollständig entfernt. Das nasschemische Ätzen der Pufferschicht erfolgt bevorzugt mit einer anderen Ätze als das nasschemische Ätzen der Opferschicht. Mit anderen Worten erfolgt das nasschemische Ätzen der Pufferschicht in einem Verfahrensschritt, der getrennt ist von dem Ätzen der Opferschicht. Es ist jedoch durchaus möglich, dass beim Ätzen der Pufferschicht auch Material der Opferschicht mitabgetragen wird, insbesondere wenn die Opferschicht und die Pufferschicht eine gemeinsame Grenzfläche ausbilden. Besonders bevorzugt erfolgt dieser Materialabtrag aber nur teilweise, sodass Material der Opferschicht vollflächig auf der Kontaktschicht verbleibt. Beispielsweise wird eine Pufferschicht, die AlGaAs aufweist oder aus AlGaAs besteht, mit HF (Flusssäure) geätzt.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird das Wachstumssubstrat vor dem Ätzen der Opferschicht teilweise oder bevorzugt ganz durch nasschemisches Ätzen entfernt. Besonders bevorzugt erfolgt das nasschemische Ätzen des Wachstumssubstrats nicht nur vor dem Ätzen der Opferschicht, sondern auch vor dem Ätzen der Pufferschicht, falls diese vorhanden ist. Das nasschemische Ätzen des Wachstumssubstrats erfolgt bevorzugt mit einer anderen Ätze als das nasschemische Ätzen der Opferschicht und/oder der Pufferschicht. Mit anderen Worten erfolgt das nasschemische Ätzen des Wachstumssubstrats bevorzugt in einem Verfahrensschritt, der getrennt ist von dem Ätzen der Opferschicht und/oder der Pufferschicht.
  • Weiterhin ist es jedoch auch möglich, dass insbesondere das Wachstumssubstrat und die Pufferschicht gemeinsam in einem Schritt mit der gleichen Ätze nasschemisch entfernt werden.
  • Insbesondere ist es möglich, dass bei dem nasschemischen Ätzen des Wachstumssubstrats auch Material der Opferschicht abgetragen wird, insbesondere wenn die Opferschicht und das Wachstumssubstrat eine gemeinsame Grenzfläche ausbilden. Auch beim gemeinsamen Ätzen von Wachstumssubstrat und Pufferschicht kann Material der Opferschicht abgetragen werden. Besonders bevorzugt erfolgt dieser Materialabtrag aber nur teilweise, sodass Material der Opferschicht vollflächig auf der Kontaktschicht verbleibt.
  • Eine Idee des vorliegenden Verfahrens ist es, die Opferschicht vorzusehen, um Schwankungen beim Ätzen des Wachstumssubstrats und/oder der Pufferschicht auszugleichen. Beim Ätzen des Wachstumssubstrats und/oder der Pufferschicht wird aufgrund von Prozessschwankungen und/oder Dickenschwankungen des Wachstumssubstrats in der Regel stellenweise das Material der darunterliegenden Schicht angegriffen, bei der es sich bei einem herkömmlichen Verfahren um die Kontaktschicht handelt. Dies ist insbesondere bei einer gleichzeitigen Ätzung mehrerer Waferstapel der Fall. Bei herkömmlichen Verfahren wird versucht, diesen nachteiligen Effekt durch eine hohe Dicke der Kontaktschicht auszugleichen. Eine größere Dicke der Kontaktschicht hat jedoch den Nachteil einer erhöhten Absorption von elektromagnetischer Strahlung im fertigen optoelektronischen Halbleiterchip und einer schlechteren Kristallqualität der nachfolgend epitaktisch gewachsenen epitaktischen Schichten. Mit Hilfe der Opferschicht ist es möglich, ein stellenweises Ätzen der Kontaktschicht zu vermeiden.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird der Träger durch Löten über oder auf der epitaktischen Halbleiterschichtenfolge aufgebracht. Weiterhin kann der Träger auch durch Kleben oder durch ein fügestofffreies Verbindungsverfahren über oder auf der epitaktischen Halbleiterschichtenfolge aufgebracht werden.
  • Gemäß einer Ausführungsform des Verfahrens werden mehrere Waferstapel umfassend zumindest das Wachstumssubstrat und die epitaktische Halbleiterschichtenfolge erzeugt und gleichzeitig geätzt. Sowohl das Ätzen des Wachstumssubstrats als auch das Ätzen der Opferschicht kann gleichzeitig an mehreren Waferstapeln durchgeführt werden.
  • Gemäß einer weiteren Ausführungsform des Verfahrens werden mehrere Waferstapel gleichzeitig geätzt.
  • Gemäß einer weiteren Ausführungsform des Verfahrens weist der Waferstapel umfassend die epitaktische Halbleiterschichtenfolge, den Träger und das Wachstumssubstrat eine Durchbiegung auf. Insbesondere, falls das Material des Wachstumssubstrats und das Material des Trägers unterschiedliche thermische Ausdehnungskoeffizienten aufweisen, entsteht bei einer Temperaturbelastung, etwa beim Löten, eine Durchbiegung des Waferstapels. In diesem Fall wird bevorzugt auf die Verwendung eines mechanischen Verfahrens zum Dünnen des Wachstumssubstrats verzichtet. Ein Wachstumssubstrat als Teil eines Waferstapels mit einer Durchbiegung kann nur schwer durch ein mechanisches Verfahren, wie Polieren oder Schleifen, gleichmäßig gedünnt werden. Daher wird bei dem vorliegenden Verfahren bevorzugt auf ein mechanisches Dünnen des Wachstumssubstrats verzichtet.
  • Weitere vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens ergeben sich aus dem im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispiel.
  • Die 1 bis 4 zeigen schematische Schnittdarstellungen von Stadien eines Verfahrens gemäß einem Ausführungsbeispiel.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • Bei den Verfahren gemäß dem Ausführungsbeispiel der 1 bis 4 wird zunächst ein Wachstumssubstrat 1 bereitgestellt. Bei dem Wachstumssubstrat 1 handelt es sich vorliegend um einen GaAs-Wafer (1).
  • In einem nächsten Schritt wird eine epitaktische Halbleiterschichtenfolge 2 auf dem Wachstumssubstrat 1 epitaktisch gewachsen (2). Die epitaktische Halbleiterschichtenfolge 2 basiert vorliegend auf einem Phosphid-Verbindungshalbleitermaterial.
  • Die epitaktische Halbleiterschichtenfolge 2 umfasst einen n-dotierten Bereich 3 und einen p-dotierten Bereich 4, wobei zwischen dem n-dotierten Bereich 3 und dem p-dotierten Bereich 4 eine aktive Schicht 5 angeordnet ist. Die aktive Schicht 5 ist vorliegend dazu eingerichtet, im Betrieb elektromagnetische Strahlung zu erzeugen.
  • Der n-dotierte Bereich 3 umfasst vorliegend eine Aufrauschicht 6 mit einer Dicke von ungefähr 1000 Nanometer. Die Aufrauschicht 6 weist vorliegend InAlP auf. Weiterhin umfasst die epitaktische Halbleiterschichtenfolge 2 eine Kontaktschicht 7. Die Kontaktschicht 7 weist InGaAlP und eine Dicke von ungefähr 100 Nanometer auf. Vorliegend ist die Kontaktschicht 7 in direktem Kontakt mit der Aufrauschicht 6 angeordnet.
  • Zwischen der epitaktischen Halbleiterschichtenfolge 2 und dem Wachstumssubstrat 1 ist eine Opferschicht 8 mit einer Dicke von ungefähr 300 Nanometer angeordnet. Die Opferschicht 8 ist vorliegend aus InAlP gebildet und epitaktisch gewachsen. Die Opferschicht 8 steht in direktem Kontakt mit der Kontaktschicht 7 der epitaktischen Halbleiterschichtenfolge 2.
  • Zwischen der Opferschicht 8 und dem Wachstumssubstrat 1 ist weiterhin eine Pufferschicht 9 angeordnet. Die Pufferschicht 9 steht sowohl mit der Opferschicht 8 als auch mit dem Wachstumssubstrat 1 in direktem Kontakt. Die Pufferschicht 9 weist vorliegend AlGaAs mit einem Aluminiumanteil von 80 % auf. Auch die Pufferschicht 9 ist epitaktisch gewachsen.
  • In einem nächsten Schritt wird ein Träger 10 mithilfe eines Lots 11 in Form einer Lotschicht auf der epitaktischen Halbleiterschichtenfolge 2 befestigt (3). Der Träger 10 weist vorliegend Silizium oder Siliziumnitrid auf oder ist aus einem dieser Materialien gebildet.
  • In einem nächsten Schritt wird zunächst das Wachstumssubstrat 1 durch nasschemisches Ätzen entfernt, beispielsweise mit verdünnter Schwefelsäure mit Wasserstoffperoxid.
  • In einem nächsten Schritt wird dann die Pufferschicht 9 mit Flusssäure (HF) nasschemisch entfernt. Es ist auch möglich, dass die Pufferschicht 9 und das Wachstumssubstrat 1 in einem gemeinsamen Schritt durch nasschemisches Ätzen entfernt werden. Weiterhin kann auch das Wachstumssubstrat 1 selektiv gegen die Pufferschicht 9 geätzt werden.
  • In einem weiteren Schritt wird die Opferschicht 8 mit Salzsäure (HCl) selektiv zu der Kontaktschicht 7 geätzt (4). Die Salzsäure ist hierbei mit Wasser verdünnt. Das Mischungsverhältnis von HCl zu H2O weist hierbei beispielsweise einen Wert von ungefähr 1:30 auf. Eine Ätzrate der verdünnten Salzsäure für das InAlP der Opferschicht 8 weist beispielsweise einen Wert von ungefähr 50 Nanometer/Minute auf, während die Ätzrate der verdünnten Salzsäure für das InGaAlP der Kontaktschicht 7 einen Wert von ungefähr 2 Nanometer/Minute aufweist.
  • In einem späteren Schritt, der vorliegend nicht dargestellt ist, wird der Waferstapel 12 umfassend Träger 10, Lot 11 und epitaktischer Halbleiterschichtenfolge 2 zu einer Vielzahl an optoelektronischen Halbleiterchips vereinzelt.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
  • 1
    Wachstumssubstrat
    2
    epitaktische Halbleiterschichtenfolge
    3
    n-dotierter Bereich
    4
    p-dotierter Bereich
    5
    aktive Schicht
    6
    Aufrauschicht
    7
    Kontaktschicht
    8
    Opferschicht
    9
    Pufferschicht
    10
    Träger
    11
    Lot
    12
    Waferstapel

Claims (10)

  1. Verfahren zur Herstellung einer Vielzahl optoelektronischer Halbleiterchips mit den Schritten: - Bereitstellen eines Wachstumssubstrats (1), - epitaktisches Aufwachsen einer Opferschicht (8) über dem Wachstumssubstrat (1), - epitaktisches Aufwachsen einer epitaktischen Halbleiterschichtenfolge (2) mit einer aktiven Schicht (5), die im Betrieb elektromagnetische Strahlung erzeugt, auf der Opferschicht (8), wobei eine Kontaktschicht (7) der epitaktischen Halbleiterschichtenfolge (2) direkt an die Opferschicht (8) angrenzt, - Aufbringen eines Trägers (10) über oder auf der epitaktischen Halbleiterschichtenfolge (2), - nasschemisches Ätzen der Opferschicht (8) mit einer Ätze, die das Material der Opferschicht (8) selektiv gegen das Material der Kontaktschicht (7) ätzt.
  2. Verfahren nach dem vorherigen Anspruch, bei dem - die Opferschicht (8) InAlP aufweist, und - die Kontaktschicht (7) InGaAlP aufweist.
  3. Verfahren nach einem der obigen Ansprüche, bei dem die Ätze HCl aufweist.
  4. Verfahren nach einem der obigen Ansprüche, bei dem der Träger (10) eines der folgenden Materialien aufweist: Si, SiN.
  5. Verfahren nach einem der obigen Ansprüche, bei dem das Wachstumssubstrat (1) GaAs aufweist.
  6. Verfahren nach dem vorherigen Anspruch, bei dem - zwischen der Opferschicht (8) und dem Wachstumssubstrat (1) eine Pufferschicht (9) angeordnet ist, die AlGaAs aufweist, - die Pufferschicht (9) vor dem Ätzen der Opferschicht (8) durch nasschemisches Ätzen zumindest teilweise entfernt wird.
  7. Verfahren nach einem der obigen Ansprüche, bei dem das Wachstumssubstrat (1) vor dem Ätzen der Opferschicht (8) ganz oder teilweise durch nasschemisches Ätzen entfernt wird.
  8. Verfahren nach einem der obigen Ansprüche, bei dem die epitaktische Halbleiterschichtenfolge (2) auf einem Phosphid-Verbindungshalbleitermaterial basiert.
  9. Verfahren nach einem der obigen Ansprüche, bei dem der Träger (10) durch Löten über oder auf der epitaktischen Halbleiterschichtenfolge (2) aufgebracht wird.
  10. Verfahren nach einem der obigen Ansprüche, bei dem - mehrere Waferstapel (12) umfassend zumindest das Wachstumssubstrat und die epitaktische Halbleiterschichtenfolge erzeugt werden, und - mehrere Waferstapel gleichzeitig geätzt werden.
DE102021128546.1A 2021-11-03 2021-11-03 Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips Pending DE102021128546A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102021128546.1A DE102021128546A1 (de) 2021-11-03 2021-11-03 Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
PCT/EP2022/077166 WO2023078618A1 (de) 2021-11-03 2022-09-29 Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021128546.1A DE102021128546A1 (de) 2021-11-03 2021-11-03 Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips

Publications (1)

Publication Number Publication Date
DE102021128546A1 true DE102021128546A1 (de) 2023-05-04

Family

ID=84044789

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021128546.1A Pending DE102021128546A1 (de) 2021-11-03 2021-11-03 Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips

Country Status (2)

Country Link
DE (1) DE102021128546A1 (de)
WO (1) WO2023078618A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224898A1 (en) 2009-03-04 2010-09-09 Stanley Electric Co., Ltd. Optical semiconductor device having air gap forming reflective mirror and its manufacturing method
US20120273815A1 (en) 2011-04-29 2012-11-01 Institute Of Nuclear Energy Research Atomic Energy Council, Executive Yuan Lift-off structure for substrate of a photoelectric device and the method thereof
US20130313686A1 (en) 2012-05-22 2013-11-28 National Chung-Hsing University Method for manufacturing semiconductor device, epitaxial substrate for use therein and semi-finished semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183731B2 (ja) * 1999-06-09 2008-11-19 株式会社東芝 接着型半導体基板および半導体発光素子
JP6077201B2 (ja) * 2011-08-11 2017-02-08 昭和電工株式会社 発光ダイオードおよびその製造方法
DE102013105035A1 (de) * 2013-05-16 2014-11-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102017103041B4 (de) * 2017-02-15 2023-12-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement
DE102019108701A1 (de) * 2019-04-03 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224898A1 (en) 2009-03-04 2010-09-09 Stanley Electric Co., Ltd. Optical semiconductor device having air gap forming reflective mirror and its manufacturing method
US20120273815A1 (en) 2011-04-29 2012-11-01 Institute Of Nuclear Energy Research Atomic Energy Council, Executive Yuan Lift-off structure for substrate of a photoelectric device and the method thereof
US20130313686A1 (en) 2012-05-22 2013-11-28 National Chung-Hsing University Method for manufacturing semiconductor device, epitaxial substrate for use therein and semi-finished semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VAN DEELEN, J. [et al.]: Study of Wet Chemical Etching of AlxGa1−xInP2 Films Using Hydrochloric Acid. In: Journal of The Electrochemical Society, Vol. 153 (6), 2006, S. C442-C448.

Also Published As

Publication number Publication date
WO2023078618A1 (de) 2023-05-11

Similar Documents

Publication Publication Date Title
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
DE112017006428T5 (de) Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014002434B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
WO2017144512A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
WO2012116893A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
WO2013120638A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE112018001450B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2019206669A1 (de) Optoelektronischer halbleiterkörper, anordnung von einer vielzahl von optoelektronischen halbleiterkörpern und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102021128546A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
DE69925547T2 (de) Herstellung der Endflächen von Laserdioden durch Epitaxie auf Basis von III-V Materialien
WO2000013239A1 (de) VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS
DE102008010511B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
WO2020239749A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020088988A1 (de) Verfahren zur herstellung eines leuchtdiodenchips mit einer konverterschicht und leuchtdiodenchip
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102008018038A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
WO2020165246A1 (de) Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement
DE112022003396T5 (de) Optoelektronisches halbleiterbauelement, anordnung von optoelektronischen halbleiterbauelementen und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102022109492A1 (de) Halbleitervorrichtung
DE102021131794A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative

Representative=s name: WILHELM & BECK, DE

Representative=s name: ENGELHARDT, MARTIN, DIPL.-PHYS. UNIV. DR. RER., DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

Representative=s name: ENGELHARDT, MARTIN, DIPL.-PHYS. UNIV. DR. RER., DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE