WO2020165246A1 - Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement - Google Patents

Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement Download PDF

Info

Publication number
WO2020165246A1
WO2020165246A1 PCT/EP2020/053593 EP2020053593W WO2020165246A1 WO 2020165246 A1 WO2020165246 A1 WO 2020165246A1 EP 2020053593 W EP2020053593 W EP 2020053593W WO 2020165246 A1 WO2020165246 A1 WO 2020165246A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
regions
sub
structural elements
semiconductor component
Prior art date
Application number
PCT/EP2020/053593
Other languages
English (en)
French (fr)
Inventor
Jens Müller
Adrian Stefan Avramescu
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/430,329 priority Critical patent/US20220115265A1/en
Priority to DE112020000802.9T priority patent/DE112020000802A5/de
Publication of WO2020165246A1 publication Critical patent/WO2020165246A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Definitions

  • the present invention is based on the object of providing an improved method for producing a semiconductor component and an improved semiconductor component.
  • One method of manufacturing a semiconductor device comprises forming a patterned mask over a substrate so that a first region has a first main surface of the substrate is covered with a plurality of spaced-apart sub-structural elements of a dielectric material and second regions of the first major surface are uncovered.
  • the plurality of sub-structural elements is each arranged between adjacent second regions.
  • the method further includes performing a selective growth method of a semiconductor material so that the semiconductor material grows over the second regions of the first main surface.
  • a lateral dimension of the second regions can each be greater than a distance between adjacent sub-structural elements.
  • a lateral dimension of the second regions in a reference direction can in each case be greater than a lateral dimension of the first region in the reference direction.
  • the sub-structural elements can be webs or web sections, for example.
  • a dimension of the first region is larger in a first direction than in a second direction.
  • a longitudinal direction of the sub-structural elements can then correspond to the first direction.
  • the second areas are each arranged in rows. Additionally or alternatively, the second areas can be arranged in columns.
  • the sub-structural elements have a width of less than 2000 nm.
  • the sub-structural elements can furthermore have a spacing greater than 100 nm.
  • the semiconductor material also grows rich in spaces between the sub-structural elements in the first area.
  • the method can further comprise the formation of an etching mask after the selective growth method has been carried out, and the carrying out of an etching process for removing semiconductor material in the gaps between the sub-structure elements.
  • the method can furthermore comprise the formation of a passivation layer prior to formation of the etching mask, the passivation layer being resistant to the etching process for removing semiconductor material from the interspaces.
  • the semiconductor material can be, for example, a compound semiconductor material.
  • the method may further include epitaxially forming a second semiconductor layer in the first region.
  • a semiconductor component has a multiplicity of epitaxially formed semiconductor regions above a substrate, where sub-structure elements made of a dielectric material are arranged between two adjacent epitaxially formed semiconductor regions.
  • a lateral dimension of the epitaxially formed semiconductor regions can each be greater than a distance between adjacent sub-structure elements.
  • a lateral dimension of the epitaxially formed semiconductor regions can in each case be greater than a distance between adjacent epitaxially formed semiconductor regions.
  • the semiconductor component also has epitaxially grown semiconductor material between adjacent sub-structure elements.
  • the semiconductor component is an optoelectronic semiconductor component
  • the epitaxially formed semiconductor regions are each pixels.
  • the epitaxially formed semiconductor regions are arranged in rows.
  • the epitaxially formed semiconductor regions can also be arranged in rows and columns.
  • the sub-structural elements are webs or web sections.
  • a dimension of the space between two epitaxially formed semiconductor regions can be larger in a first direction than in a second direction, for example.
  • a longitudinal direction of the sub-structural elements can correspond to the first direction.
  • a semiconductor device includes the semiconductor component described above.
  • the semiconductor device can be suitable for generating or receiving electromagnetic radiation. It can also be an integrated circuit, a transistor, or a power semiconductor device.
  • FIGS. 1A and 1B illustrate cross-sectional views of a workpiece when carrying out a method according to embodiments.
  • FIG. 1C shows a plan view of part of a workpiece when carrying out the method according to embodiments.
  • FIG. 2 shows a cross-sectional view of the workpiece after a further method step has been carried out.
  • Figures 3A to 3E show cross-sectional views of a workpiece when performing the method according to further embodiments.
  • FIG. 3F shows a diagram with measurement results.
  • FIGS. 4A to 4C show cross-sectional views of a workpiece when carrying out the method according to further embodiments.
  • FIG. 5 summarizes a method according to the embodiment.
  • FIG. 6A shows a cross-sectional view of a semiconductor component according to embodiments.
  • FIG. 6B shows a plan view of a semiconductor component in accordance with embodiments.
  • FIG. 6C shows a plan view of a semiconductor component in accordance with further embodiments.
  • FIG. 7 shows a semiconductor device according to embodiments.
  • lateral and horizontal are intended to provide an orientation or alignment describe device that runs essentially parallel to a first surface of a substrate or semiconductor body. This can be the surface of a wafer or a chip (die), for example.
  • the horizontal direction can, for example, lie in a plane perpendicular to a direction of growth when layers are grown on.
  • vertical is intended to describe an orientation which is essentially perpendicular to the first main surface of a substrate or semiconductor body.
  • the vertical direction can correspond, for example, to a growth direction when layers are grown on.
  • a layer of a first semiconductor material on a growth substrate made of a second semiconductor material or of an insulating material, for example on a sapphire substrate are grown.
  • materials for growth substrates include silicon, glass, quartz, GaAs, GaP or a ceramic, optionally with an additional wax or buffer layer.
  • Growth layers can, for example, contain materials that are similar to the materials to be grown. If, for example, GaN semiconductor material is grown on, the growth layer can contain, for example, GaN, AlN or AlGaN. If GaP is grown up, the growth layer can contain GaP.
  • the semiconductor can be based on a direct or an indirect semiconductor material.
  • semiconductor materials particularly suitable for generating electromagnetic radiation include in particular Nitride semiconductor compounds, through which, for example, ultra violet, blue or longer-wave light can be generated, such as GaN, InGaN, A1N, AlGaN, AlGalnN, Al-GalnBN, phosphide semiconductor compounds, through which, for example, green or longer-wave light can be generated, such as GaAsP, AlGalnP, GaP, AlGaP, and other semiconductor materials such as GaAs, AlGaAs, InGaAs, AlInGaAs, SiC, ZnSe, ZnO, GaÜ, diamond, hexagonal BN and combinations of the materials mentioned.
  • the stoichiometric ratio of the compound semiconductor materials can vary. Further examples for semiconductor materials can include silicon, silicon germanium and germanium.
  • the method described below can be applied to any semiconductor materials.
  • the grown semiconductor layers can be used for any purpose.
  • the use of the deposited semiconductor layers is not restricted to optoelectronic applications.
  • substrate generally includes insulating, conductive, or semiconductor substrates.
  • FIG. 1A shows a cross-sectional view of a substrate 100 which, for example, is the starting point for the method described can be.
  • the substrate can be a suitable growth substrate for semiconductor layers to be epitaxially grown thereon. If, for example, GaN, GaAs or GaP-containing semiconductor layers are subsequently to be grown on, the substrate can for example be a sapphire substrate or a silicon substrate, optionally each with a suitable wax layer as described above. In general, materials are used for the substrate which can usually be used for growing the materials described.
  • a first main surface 110 denotes that
  • Main surface of the substrate 100 on which the semiconductor layer to be grown is to be grown.
  • the dielectric mask 112 represents a structured dielectric mask which has a multiplicity of mutually adjacent sub-structure elements 107 made of a dielectric material.
  • the sub-structural elements 107 can, for example, be webs, for example continuous or interrupted webs.
  • the structured dielectric mask 112 can be constructed from SiO x , SiN x or SiON x or combinations of these materials.
  • a material of the dielectric mask 112 is suitable for preventing the growth of the layer to be grown on the substrate 100.
  • the structured dielectric mask 112 can have a plurality of spaced apart strips of the dielectric material.
  • the individual sub-structure elements 107 can each have a width gs of 1 to approximately 2000 nm.
  • the sub-structure elements 107 can each have a spacing gw.
  • gw can have a size of about 100 nm to 10 ⁇ m.
  • the distance gw can be greater than the distance gs be.
  • the defect density cannot be increased. The smaller the width gs, the lower the defect density.
  • the first main surface 110 of the substrate 100 is thus divided into first regions 105 and second regions 106.
  • the first regions 105 of the first main surface 110 are covered with a plurality of spaced-apart sub-structural elements of the dielectric material.
  • the second areas 106 of the first main surface 110 are uncovered.
  • the multiplicity of spaced-apart sub-structural elements 107 are each arranged between two second regions 106.
  • the sub-structural elements 107 can each have the same or different dimensions, for example in a horizontal direction perpendicular to the longitudinal direction.
  • the distance between adjacent sub-structural elements 107 can be the same or different.
  • FIG. 1C shows a plan view of the workpiece 20.
  • a multiplicity of second regions 106 is arranged on the first main surface 110 of the substrate 100.
  • the individual second areas 106 are separated from one another by first areas 105.
  • the first areas are not completely covered with a layer preventing epitaxial growth. Rather, this layer itself is structured like a grid, for example, so that surface areas 108 between the webs or sub-structural elements 107 are exposed.
  • the exposed surface regions 108 are separated from one another by a distance gs.
  • the second regions 106 can each be subdivided, for example by further regions of a layer that prevents epitaxial growth.
  • the orientation of the sub-structural elements 107 is selected, for example, in such a way that the sub-structural elements 107 subdivide the distance between adjacent second regions 106.
  • one dimension of the first areas 105 that is to say the spaces between two adjacent second areas 106, is greater in a first direction than in a second direction.
  • the webs or web sections run in the first direction, and a longitudinal direction of the sub-structural elements corresponds to the first direction. If the second regions 106 are each arranged in rows, the sub-structural elements 107 each run in the row direction between adjacent rows. If the second regions 106 are each arranged in columns, then the sub-structure elements 107 each run in the column direction between adjacent columns.
  • the longitudinal direction of the sub-structure elements 107 between adjacent columns corresponds to the column direction and between adjacent rows to the row direction.
  • the second regions 106 can also be arranged in rows that are offset from one another.
  • the longitudinal direction of the sub-structural elements 107 can correspond to the direction along which a delimitation of the second regions 106 runs. The sub-structure elements 107 can therefore run parallel to a delimitation of adjacent second regions 106.
  • a lateral dimension of the second regions 106 can in each case be greater than a distance between adjacent sub-structure elements 107. Furthermore, a lateral dimension of the second regions in a reference direction can in each case be greater than a lateral dimension of the first region 105 in the reference direction.
  • the shape of the second regions 106 can be of any desired shape, for example the second regions 106 can have a rectangular, square or another shape, for example hexagonal or triangular. Furthermore, the shape of the second area can be different in each case. The size of the second areas can also be different in each case. The distance between adjacent second areas 106 can also be different in different directions or between different second areas 106.
  • selective growth process refers to a growth process in which growth takes place as a function of a surface lying below. More precisely, the semiconductor layer 115, 116 only grows in surface regions that are not covered by the sub-structure elements 107.
  • semiconductor material 115 is epitaxially grown over a large area in each case.
  • semiconductor material 116 is grown epitaxially between the sub-structure elements 107.
  • the epitaxially grown semiconductor material 115, 116 has a much greater layer thickness than the sub-structure elements 107.
  • the layer thickness of the grown semiconductor material 115, 116 can be greater than 2 ⁇ m.
  • the layer thickness of the sub-structural elements 107 can be less than 1 ⁇ m.
  • the regions of the epitaxially grown semiconductor material 115 can each have a horizontal extension w over the second regions 106.
  • an opto- Electronic semiconductor component with a plurality of picture elements or pixels corresponds to the size w for example the pixel width.
  • the width of the grown semiconductor regions 115 can in each case be in a range from 500 nm to approximately 5 ⁇ m or even greater.
  • the individual areas of the epitaxially grown semiconductor material 115 can have a distance d.
  • d can be in a range from 100 nm to several 100 nm or also in the gm range.
  • a conformal dielectric passivation layer 118 can then be formed over the resulting surface.
  • the dielectric passivation layer can be applied by an ALD (“atomic layer deposition”) method.
  • the conformal passivation layer 118 may contain one of the following materials: A10 x , SiO x , TaO x , combinations of these materials, and others.
  • the conformal passivation layer 118 thus covers both the epitaxially grown semiconductor material 115 and the semiconductor material 116 epitaxially grown in the interspaces and the surface of the sub-structure elements 107.
  • an etching mask can then be formed over the passivation layer 118.
  • the etching mask 120 can be constructed from a photoresist material or another suitable material.
  • the etching mask 120 is structured to form mask openings 121.
  • the width s of the mask opening 121 can be smaller than the distance between the regions of the epitaxially grown semiconductor material 115 or than the width of the first region 105.
  • the opening 121 of the etching mask 120 does not have to be epitaxially applied exactly to the first region 105 or the space between adjacent regions. be adjusted grown semiconductor material 115.
  • one or more webs of the semiconductor material 116 epitaxially grown in the interspaces can be arranged under the etching mask 120.
  • a dry etching process can be carried out, by means of which the epitaxially grown semiconductor material that is present in the region of the mask opening 121 is removed.
  • ICP inductively coupled
  • RIE reactive ion etching process
  • the etching processes can be fluorine- or chlorine-based.
  • parts of the sub-structure elements 107 and also of the semiconductor material 116 epitaxially grown in the interspaces are removed. Further parts of the epitaxially grown semiconductor material 116 and of the sub-structure elements 107 are present in the first region 105 between adjacent regions of the epitaxially grown semiconductor material 115. Because the edge of the epitaxially grown semiconductor material 115 is covered by a passivation layer 118, the edges of this semiconductor material 115 are not damaged by the etching process. As a result, fewer defects are produced on the structures 106, which, for example, can lead to a reduction in the non-radiative charge carrier recombination and thus to an increased efficiency of the semiconductor component.
  • a wet etching process can then be carried out, as shown in FIG. 3D. As a result of this, for example, the exposed areas of the epitaxially grown semiconductor material 116 are removed. This etching process can, for example, be applied to the surface of the sub-structure elements 107 as well as on the surface of the conformal passivation layer 118 end.
  • FIG. 3D shows an example of a resulting cross-sectional view.
  • Sub-structure elements 107 are present between adjacent regions of the semiconductor material 115 grown epitaxially.
  • the etched-free area is separated from the adjacent semiconductor material 115 by the conformal passivation layer 118. Due to the conformally deposited passivation layer 118 is thus for a
  • wet etching process limits the etching process. As a result, it is possible to carry out this etching process as an “overetching process”, that is to say with a longer etching time, without the risk of the regions of the epitaxially grown semiconductor material 115 in the second region 106 being damaged or reduced.
  • a lift-off process for removing the remaining resist material can be carried out.
  • This lift-off method can also be used to remove vertically free-standing areas of the passivation layer 118.
  • the regions of the epitaxially grown material 115 have a well-defined size w.
  • w can correspond to the pixel size in an optoelectronic semiconductor component.
  • the distance between the regions of the epitaxially grown semiconductor material 115 can have a value d which is increased compared to methods in which the dielectric mask has no sub-structure elements.
  • FIG. 3F illustrates the size of a defect area in pm in an epitaxially grown area as a function of a width of insulating areas in pm between epitaxially grown areas.
  • the values were determined by photoluminescence measurement.
  • the x-axis denotes the width of insulating areas on the assumption that these are not structured into sub-structural elements but are applied over the entire area.
  • the defect area indicated as the y-axis of FIG. 3F indicates a horizontal extent, that is to say for example an edge area, within which / which defects can occur.
  • the width of the oxide areas is less than approximately 2 ⁇ m, larger defect areas can be avoided.
  • a defect area of approximately 60 can occur, and with a greater distance, correspondingly larger defect areas occur.
  • the distances between the second areas can thus be selected to be particularly large. For example, they can be selected to be so large that further epitaxial layers can be grown between the epitaxially grown regions of the material 115.
  • regions of the material 115 are arranged above the first main surface 110 of the substrate 100 at a corresponding distance from one another.
  • residues of the sub-structure elements 107 can be removed by a dry etching process.
  • a second passivation layer 123 is then deposited over the resulting upper surface.
  • the second passivation layer 123 can contain SiO x , SiN x or a combination of these materials.
  • the second passivation layer 123 is structured again to form sub-structure elements.
  • An epitaxial process then takes place, as a result of which the second epitaxially grown semiconductor material 125 and further semiconductor material 126 are grown epitaxially in the intermediate spaces, as shown in FIG. 4B.
  • the second epitaxially grown semiconductor material 125 can be suitable, electromagnetic
  • the second epitaxially grown semiconductor material 125 can be suitable as transistor or photodiode material.
  • FIG. 4C illustrates a cross-sectional view of a workpiece in which the distance d between adjacent regions of the semiconductor material 115 was selected to be particularly large, ie in the order of magnitude of several (pixel) widths w.
  • the distance to the right-hand semiconductor material 115 is dimensioned such that, for example, further semiconductor materials or other materials, for example metallic layers, can be applied.
  • no further layer can be applied in this area either, so that viewed macroscopically it appears transparent for the three colors red / green / blue, for example. This can be interesting for anti-reflection applications, for example.
  • FIG. 5 summarizes a method according to embodiments.
  • a method for forming a semiconductor component comprises forming (S100) a structured mask over a substrate, so that a first region of a first main surface of the substrate is covered with a plurality of spaced-apart sub-structure elements of a dielectric material and the second Areas of the first main surface are uncovered. A large number of sub-structural elements are arranged between adjacent second areas.
  • the method further comprises performing (S110) a selective growth process of a semiconductor material so that the semiconductor material grows over the second area of the first main surface.
  • the selective growth process can be an epitaxial growth process.
  • the grown-up ma material be a compound semiconductor material that contains, for example, GaP, GaN or GaAs.
  • the method may further include forming (S120) an etching mask 120 after performing the selective growth method
  • FIG. 6A shows a cross-sectional view of a semiconductor component 10 according to embodiments.
  • the semiconductor component 10 shown in FIG. 6A comprises a plurality of epitaxially formed semiconductor regions 130 over a substrate 100.
  • a plurality of sub-structure elements 107 made of a dielectric material are arranged between two adjacent epitaxially formed semiconductor regions 130.
  • webs made of epitaxially grown semiconductor material 116 can be formed between adjacent sub-structure elements 107.
  • FIG. 6B shows a plan view of a semiconductor component 10. Epitaxially formed semiconductor regions 130 are each separated from one another by sub-structure elements 107.
  • the epitaxially formed semiconductor regions 130 can be, for example, the previously described epitaxially grown semiconductor material 115.
  • the epitaxially grown semiconductor regions 130 can, however, also be semiconductor material 116 epitaxially grown in interspaces.
  • the sub-structural elements 107 can be designed, for example, in the form of a web in the manner described above.
  • the sub-structure elements 107 can be, for example, remnants of the sub-structure elements 107 for forming the structured dielectric mask 112.
  • epitaxially grown semiconductor regions 116 can be arranged between adjacent sub-structure elements 107.
  • a lateral dimension of the epitaxially formed semiconductor regions 130 can in each case be greater than a distance between adjacent sub-structure elements 107.
  • a lateral dimension of the epitaxially formed semiconductor regions 130 can in each case be greater than a distance between adjacent epitaxially formed semiconductor regions.
  • the semiconductor component can be an optoelectronic semiconductor component.
  • the epitaxially formed semiconductor regions 130 can each represent pixels or picture elements.
  • the picture elements or pixels can each be suitable for emitting or receiving electromagnetic radiation.
  • the optoelectronic semiconductor component has a multiplicity of epitaxially formed semiconductor regions.
  • the optoelectronic semiconductor component can for example have more than 25, for example more than 64 or more than 100 epitaxially formed semiconductor regions.
  • a width w of the epitaxially formed semiconductor regions 130 can be greater than 5 or 10 mpi or greater.
  • a distance between adjacent epitaxially formed semiconductor regions 130d can be greater than 50 or 100 nm, for example.
  • the distance can be greater than 10 mpi.
  • FIG. 6C shows a horizontal cross-sectional view of an optoelectronic semiconductor component in which the epitaxial semiconductor regions 130 each have a hexagonal shape and are thus adapted, for example, to the lattice structure of GaN.
  • the epitaxially formed semiconductor regions 130 are each separated from one another by sub-structure elements 107.
  • the sub-structure elements 107 can each enclose the epitaxially formed semiconductor regions 130.
  • the six angularly formed semiconductor regions 130 can each be arranged columns offset from one another in the y direction.
  • FIG. 7 shows a semiconductor device 30 with the semiconductor component 10 described here.
  • the semiconductor device 30 can, for example, be an optical device which is suitable for emitting and / or receiving electromagnetic radiation.
  • the semiconductor device can be an integrated circuit or a transistor device, which can be based, for example, on one of the aforementioned compound semiconductor materials.
  • the semiconductor device may be a power semiconductor device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Ein Verfahren zur Herstellung eines Halbleiterbauelements (10) umfasst das Ausbilden (S100) einer strukturierten Maske (112) über einem Substrat (100), so dass ein erster Bereich (105) einer ersten Hauptoberfläche (110) des Substrats (100) mit einer Vielzahl voneinander beabstandeter Unter-Strukturelemente (107) eines dielektrischen Materials bedeckt ist und zweite Bereiche (106) der ersten Hauptoberfläche (110) unbedeckt sind. Dabei ist die Vielzahl von Unter-Strukturelementen (107) jeweils zwischen benachbarten zweiten Bereichen (106) angeordnet. Das Verfahren umfasst ferner das Durchführen (S110) eines selektiven Wachstumsverfahrens eines Halbleitermaterials (115), so dass das Halbleitermaterial (115) über den zweiten Bereichen (106) der ersten Hauptoberfläche (110) aufwächst.

Description

VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERBAUELEMENTS UNTER
VERWENDUNG EINER STRUKTURIERTEN DIELEKTRISCHEN MASKE UND
HALBLEITERBAUELEMENT
BESCHREIBUNG
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2019 103 756.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bei der Herstellung von Halbleiterbauelementen, bei denen ein kristalline Halbleiterbereiche jeweils voneinander getrennt auf einem beispielsweise isolierenden Substrat angeordnet sind, können Probleme auftreten, wenn die Strukturgrößen wei ter verkleinert oder Abstände zwischen den Halbleiterbereichen vergrößert werden. Daher werden Anstrengungen unternommen, Herstellungsverfahren bereitzustellen, mit denen es möglich ist, die einkristallinen Halbleiterbereiche möglichst defekt arm auszubilden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung eines Halbleiterbauele ments sowie ein verbessertes Halbleiterbauelement zur Verfü gung zu stellen.
Die Aufgabe wird durch den Gegenstand und das Verfahren der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterent wicklungen sind in den abhängigen Patentansprüchen definiert.
ZUSAMMENFASSUNG
Ein Verfahren zur Herstellung eines Halbleiterbauelements um fasst das Ausbilden einer strukturierten Maske über einem Sub strat, so dass ein erster Bereich einer ersten Hauptoberfläche des Substrats mit einer Vielzahl voneinander beabstandeter Un ter-Strukturelemente eines dielektrischen Materials bedeckt ist und zweite Bereiche der ersten Hauptoberfläche unbedeckt sind. Die Vielzahl von Unter-Strukturelementen ist jeweils zwischen benachbarten zweiten Bereichen angeordnet. Das Ver fahren umfasst ferner das Durchführen eines selektiven Wachs tumsverfahrens eines Halbleitermaterials, so dass das Halb leitermaterial über den zweiten Bereichen der ersten Haupt oberfläche aufwächst.
Beispielsweise kann eine laterale Abmessung der zweiten Berei che jeweils größer als ein Abstand zwischen benachbarten Un ter-Strukturelementen sein. Weiterhin kann gemäß Ausführungs formen eine laterale Abmessung der zweiten Bereiche in einer Bezugsrichtung jeweils größer als eine laterale Abmessung des ersten Bereichs in der Bezugsrichtung sein.
Die Unter-Strukturelemente können beispielsweise Stege oder Stegabschnitte sein. Beispielsweise ist eine Abmessung des ersten Bereichs in einer ersten Richtung größer als in einer zweiten Richtung. Eine Längsrichtung der Unter- Strukturelemente kann dann der ersten Richtung entsprechen.
Beispielsweise sind die zweiten Bereiche jeweils in Reihen an geordnet. Zusätzlich oder alternativ können die zweiten Berei che in Spalten angeordnet sein.
Beispielsweise haben die Unter-Strukturelemente eine Breite kleiner als 2000 nm. Die Unter-Strukturelemente können weiter hin einen Abstand größer als 100 nm haben.
Beispielsweise wächst das Halbleitermaterial auch in Zwischen räumen zwischen den Unter-Strukturelementen in dem ersten Be reich auf. Das Verfahren kann ferner das Ausbilden einer Ätzmaske nach Durchführen des selektiven Wachstumsverfahrens, und das Durch führen eines Ätzverfahrens zum Entfernen von Halbleitermateri al in den Zwischenräumen zwischen den Unter-Strukturelementen umfassen .
Das Verfahren kann darüber hinaus das Ausbilden einer Passi vierungsschicht vor Ausbilden der Ätzmaske umfassen, wobei die Passivierungsschicht gegenüber dem Ätzverfahren zum Entfernen von Halbleitermaterial aus den Zwischenräumen beständig ist.
Das Halbleitermaterial kann beispielsweise ein Verbindungs halbleitermaterial sein.
Das Verfahren kann ferner das epitaktische Ausbilden einer zweiten Halbleiterschicht in dem ersten Bereich umfassen.
Ein Halbleiterbauelement weist eine Vielzahl von epitaktisch ausgebildeten Halbleiterbereichen über einem Substrat auf, wo bei zwischen zwei benachbarten epitaktisch ausgebildeten Halb leiterbereichen Unter-Strukturelemente aus einem dielektri schen Material angeordnet sind.
Beispielsweise kann eine laterale Abmessung der epitaktisch ausgebildeten Halbleiterbereiche jeweils größer als ein Ab stand zwischen benachbarten Unter-Strukturelementen sein. Wei terhin kann gemäß Ausführungsformen eine laterale Abmessung der epitaktisch ausgebildeten Halbleiterbereiche jeweils grö ßer als ein Abstand zwischen benachbarten epitaktisch ausge bildeten Halbleiterbereichen sein. Das Halbleiterbauelement weist ferner epitaktisch gewachsenes Halbleitermaterial zwischen benachbarten Unter- Strukturelementen auf.
Beispielsweise ist das Halbleiterbauelement ein optoelektroni sches Halbleiterbauelement, und die epitaktisch ausgebildeten Halbleiterbereiche sind jeweils Pixel.
Beispielsweise sind die epitaktisch ausgebildeten Halbleiter bereiche in Reihen angeordnet.
Die epitaktisch ausgebildeten Halbleiterbereiche können auch in Reihen und Spalten angeordnet sein.
Beispielsweise sind die Unter-Strukturelemente Stege oder Stegabschnitte .
Eine Abmessung des Zwischenraums zwischen zwei epitaktisch ausgebildeten Halbleiterbereichen kann beispielsweise in einer ersten Richtung größer als in einer zweiten Richtung sein. Ei ne Längsrichtung der Unter-Strukturelemente kann der ersten Richtung entsprechen.
Eine Halbleitervorrichtung umfasst das zuvor beschriebene Halbleiterbauelement. Die Halbleitervorrichtung kann geeignet sein, elektromagnetische Strahlung zu erzeugen oder aufzuneh men. Sie kann auch eine integrierte Schaltung, ein Transistor oder eine Leistungshalbleitervorrichtung sein.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die begleitenden Zeichnungen dienen dem Verständnis von Aus führungsbeispielen der Erfindung. Die Zeichnungen veranschau lichen Ausführungsbeispiele und dienen zusammen mit der Be- Schreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittel bar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht not wendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechen de Elemente und Strukturen.
Figuren 1A und 1B veranschaulichen Querschnittsansichten eines Werkstücks bei Durchführung eines Verfahrens gemäß Ausfüh rungsformen .
Figur IC zeigt eine Draufsicht auf ein Teil eines Werkstücks bei Durchführung des Verfahrens gemäß Ausführungsformen .
Figur 2 zeigt eine Querschnittsansicht des Werkstücks nach Durchführung eines weiteren Verfahrensschritts.
Figuren 3A bis 3E zeigen Querschnittsansichten eines Werk stücks bei Durchführung des Verfahrens gemäß weiteren Ausfüh rungsformen .
Figur 3F zeigt ein Diagramm mit Messergebnissen.
Figuren 4A bis 4C zeigen Querschnittsansichten eines Werk stücks bei Durchführung des Verfahrens gemäß weiteren Ausfüh rungsformen .
Figur 5 fasst ein Verfahren gemäß Ausführungsform zusammen.
Figur 6A zeigt eine Querschnittsansicht eines Halbleiterbau elements gemäß Ausführungsformen . Figur 6B zeigt eine Draufsicht auf ein Halbleiterbauelement gemäß Ausführungsformen .
Figur 6C zeigt eine Draufsicht auf ein Halbleiterbauelement gemäß weiteren Ausführungsformen .
Figur 7 zeigt eine Halbleitervorrichtung gemäß Ausführungsfor men .
DETAILBESCHREIBUNG
In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie "Oberseite", "Boden", "Vorder seite", "Rückseite", "über", "auf", "vor", "hinter", "vorne", "hinten" usw. auf die Ausrichtung der gerade beschriebenen Fi guren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend.
Die Beschreibung der Ausführungsbeispiele ist nicht einschrän kend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Be reich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
Die Begriffe "lateral" und "horizontal", wie in dieser Be schreibung verwendet, sollen eine Orientierung oder Ausrich- tung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Dies kann beispielsweise die Oberfläche eines Wafers oder ei nes Chips (Die) sein.
Die horizontale Richtung kann beispielsweise in einer Ebene senkrecht zu einer Wachstumsrichtung beim Aufwachsen von Schichten liegen.
Der Begriff "vertikal", wie er in dieser Beschreibung verwen det wird, soll eine Orientierung beschreiben, die im Wesentli chen senkrecht zu der ersten Hauptoberfläche eines Substrats oder Halbleiterkörpers verläuft. Die vertikale Richtung kann beispielsweise einer Wachstumsrichtung beim Aufwachsen von Schichten entsprechen.
Im folgenden werden Verfahren beschrieben, bei denen eine Schicht aus einem ersten Halbleitermaterial auf einem Wachs tumssubstrat aus einem zweiten Halbleitermaterial oder aus ei nem isolierenden Material, beispielsweise auf einem Saphirsub strat, gewachsen werden. Weitere Beispiele für Materialien von Wachstumssubstraten umfassen Silizium, Glas, Quarz, GaAs, GaP oder eine Keramik gegebenenfalls mit einer zusätzlichen An wachs- oder Pufferschicht. Anwachsschichten können beispiels weise Materialien enthalten, die ähnlich zu den aufzuwachsen den Materialien sind. Wird beispielsweise GaN- Halbleitermaterial aufgewachsen, so kann die Anwachsschicht beispielsweise GaN, A1N oder AlGaN enthalten. Wird GaP aufge wachsen, so kann die Anwachsschicht GaP enthalten.
Je nach Verwendungszweck kann der Halbleiter auf einem direk ten oder einem indirekten Halbleitermaterial basieren. Bei spiele für zur Erzeugung elektromagnetischer Strahlung beson ders geeignete Halbleitermaterialien umfassen insbesondere Nitrid-Halbleiterverbindungen, durch die beispielsweise ultra violettes, blaues oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaN, InGaN, A1N, AlGaN, AlGalnN, Al- GalnBN, Phosphid-Halbleiterverbindungen, durch die beispiels weise grünes oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaAsP, AlGalnP, GaP, AlGaP, sowie weitere Halbleitermaterialien wie GaAs, AlGaAs, InGaAs, AlInGaAs, SiC, ZnSe, ZnO, GaÜ , Diamant, hexagonales BN und Kombinationen der genannten Materialien. Das stöchiometrische Verhältnis der Verbindungshalbleitermaterialien kann variieren. Weitere Bei spiele für Halbleitermaterialien können Silizium, Silizium- Germanium und Germanium umfassen.
Das nachfolgend beschriebene Verfahren kann auf beliebige Halbleitermaterialien angewendet werden. Insbesondere können die gewachsenen Halbleiterschichten für beliebige Zwecke ein gesetzt werden. Insbesondere ist die Verwendung der abgeschie denen Halbleiterschichten nicht auf optoelektronische Anwen dungen eingeschränkt.
Der Begriff „Substrat" umfasst generell isolierende, leitende oder Halbleitersubstrate.
Soweit hier die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, das Vorhandensein von weite ren Elementen oder Merkmalen aber nicht ausschließen. Die un bestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusam menhang nicht eindeutig etwas anderes ergibt.
Figur 1A zeigt eine Querschnittsansicht eines Substrats 100, das beispielsweise Ausgangspunkt des beschriebenen Verfahrens sein kann. Das Substrat kann ein geeignetes Wachstumssubstrat für darauf epitaktisch aufzuwachsende Halbleiterschichten sein. Sollen beispielsweise nachfolgend GaN-, GaAs- oder GaP- haltige Halbleiterschichten aufgewachsen werden, so kann bei spielsweise das Substrat ein Saphirsubstrat oder ein Silizi umsubstrat, gegebenenfalls jeweils mit einer geeigneten An wachsschicht wie vorstehend beschrieben sein. Generell werden für das Substrat Materialien verwendet, die üblicherweise zum Aufwachsen der beschriebenen Materialien verwendet werden kön nen. Eine erste Hauptoberfläche 110 bezeichnet diejenige
Hauptoberfläche des Substrats 100, auf der die aufzuwachsende Halbleiterschicht aufzuwachsen ist.
Sodann wird, wie in Figur 1B gezeigt ist, eine dielektrische Maske 112 über der ersten Hauptoberfläche 110 des Substrats 100 ausgebildet. Die dielektrische Maske 112 stellt eine strukturierte dielektrische Maske dar, welche eine Vielzahl von voneinander benachbarten Unter-Strukturelementen 107 aus einem dielektrischen Material aufweist. Die Unter- Strukturelemente 107 können beispielsweise Stege, beispiels weise durchgängige oder unterbrochene Stege sein. Beispiels weise kann die strukturierte dielektrische Maske 112 aus SiOx, SiNx oder SiONx oder Kombinationen dieser Materialien aufgebaut sein. Ein Material der dielektrischen Maske 112 ist geeignet, das Anwachsen der aufzuwachsenden Schicht auf dem Substrat 100 zu verhindern. Beispielsweise kann die strukturierte dielekt rische Maske 112 eine Vielzahl voneinander beabstandeten Ste gen des dielektrischen Materials aufweisen.
Die einzelnen Unter-Strukturelemente 107 können jeweils eine Breite gs von 1 bis etwa 2000 nm haben. Die Unter-Struktur elemente 107 können jeweils einen Abstand gw haben. Beispiel weise kann gw eine Größe von etwa 100 nm bis 10 pm haben. Bei spielsweise kann der Abstand gw größer als der Abstand gs sein. Beispielsweise kann durch Auswahlen eines größeren Ab stands gw die Defektdichte nicht erhöht werden. Je kleiner die Breite gs desto geringer die Defektdichte.
Die erste Hauptoberfläche 110 des Substrats 100 ist somit in erste Bereiche 105 und zweite Bereiche 106 unterteilt. Die ersten Bereiche 105 der ersten Hauptoberfläche 110 sind mit einer Vielzahl voneinander beabstandeten Unter-Strukturele menten des dielektrischen Materials bedeckt. Die zweiten Be reiche 106 der ersten Hauptoberfläche 110 sind unbedeckt. Die Vielzahl voneinander beabstandeter Unter-Strukturelemente 107 ist jeweils zwischen zwei zweiten Bereichen 106 angeordnet.
Die Unter-Strukturelemente 107 können dabei jeweils gleiche oder auch unterschiedliche Abmessungen, beispielsweise in ei ner horizontalen Richtung senkrecht zur Längsrichtung haben. Der Abstand zwischen benachbarten Unter-Strukturelementen 107 kann jeweils gleich oder auch unterschiedlich sein.
Figur IC zeigt eine Draufsicht auf das Werkstück 20. Eine Vielzahl von zweiten Bereichen 106 ist auf der ersten Haupt oberfläche 110 des Substrats 100 angeordnet. Die einzelnen zweiten Bereiche 106 sind durch erste Bereiche 105 voneinander getrennt. Dabei sind die ersten Bereiche nicht vollständig mit einer das epitaktische Aufwachsen verhindernden Schicht be deckt. Vielmehr ist diese Schicht selbst beispielsweise git terartig strukturiert, so dass Oberflächenbereiche 108 zwi schen den Stegen oder Unter-Strukturelementen 107 freiliegen. Die freiliegenden Oberflächenbereiche, auf denen auch später epitaktisches Wachstum stattfinden kann, haben eine Breite gw. Weiterhin sind die freiliegenden Oberflächenbereiche 108 durch einen Abstand gs voneinander getrennt. Gemäß weiteren Ausfüh rungsformen können die zweiten Bereiche 106 jeweils unterteilt sein, beispielsweise durch weitere Bereiche einer Schicht, die epitaktisches Aufwachsen verhindert. Die Ausrichtung der Unter-Strukturelemente 107 ist dabei bei spielsweise so gewählt, dass die Unter-Strukturelemente 107 den Abstand zwischen benachbarten zweiten Bereichen 106 unter teilen. Beispielsweise ist eine Abmessung der ersten Bereiche 105, das heißt der Zwischenräume zwischen jeweils zwei benach barten zweiten Bereichen 106, jeweils in einer ersten Richtung größer als in einer zweiten Richtung. In diesem Fall verlaufen die Stege oder Stegabschnitte in der ersten Richtung, und eine Längsrichtung der Unter-Strukturelemente entspricht der ersten Richtung. Sind die zweiten Bereiche 106 jeweils in Reihen an geordnet, so verlaufen die Unter-Strukturelemente 107 zwischen benachbarten Reihen jeweils in Reihenrichtung. Sind die zwei ten Bereiche 106 jeweils in Spalten angeordnet, so verlaufen die Unter-Strukturelemente 107 zwischen benachbarten Spalten jeweils in Spaltenrichtung. Sind die zweiten Bereiche 106 je weils in Reihen und Spalten angeordnet, so entspricht die Längsrichtung der Unter-Strukturelemente 107 zwischen benach barten Spalten der Spaltenrichtung und zwischen benachbarten Reihen der Reihenrichtung. Gemäß weiteren Ausführungsformen können die zweiten Bereiche 106 auch in zueinander versetzten Reihen angeordnet sein. Beispielsweise kann die Längsrichtung der Unter-Strukturelemente 107 der Richtung entsprechen, ent lang welcher eine Begrenzung der zweiten Bereiche 106 ver läuft. Die Unter-Strukturelemente 107 können also parallel zu einer Begrenzung benachbarter zweiter Bereiche 106 verlaufen.
Generell kann eine laterale Abmessung der zweiten Bereiche 106 jeweils größer als ein Abstand zwischen benachbarten Unter- Strukturelementen 107 sein. Weiterhin kann eine laterale Ab messung der zweiten Bereiche in einer Bezugsrichtung jeweils größer als eine laterale Abmessung des ersten Bereichs 105 in der Bezugsrichtung sein. Die Form der zweiten Bereiche 106 kann beliebig sein, bei spielsweise können die zweiten Bereiche 106 eine rechteckige, quadratische oder eine andere Form, beispielsweise sechseckig oder dreieckig haben. Weiterhin kann die Form der zweiten Be reiche jeweils unterschiedlich sein. Ebenso kann die Größe der zweiten Bereiche jeweils unterschiedlich sein. Auch der Ab stand zwischen benachbarten zweiten Bereichen 106 kann in ver schiedenen Richtungen oder zwischen unterschiedlichen zweiten Bereichen 106 unterschiedlich sein.
Anschließend wird ein selektives Wachstumsverfahren zum Auf wachsen eines Halbleitermaterials durchgeführt. Der Begriff "selektives Wachstumsverfahren" bezeichnet dabei ein Wachs tumsverfahren, bei dem Wachstum in Abhängigkeit von einer da runterliegenden Oberfläche stattfindet. Genauer gesagt findet ein Wachstum der Halbleiterschicht 115, 116 nur an Oberflä chenbereichen statt, die nicht mit den Unter-Strukturelementen 107 bedeckt sind.
Als Ergebnis ergibt sich beispielsweise das in Figur 2 darge stellte Werkstück 20. Über den zweiten Bereichen 106 ist je weils Halbleitermaterial 115 großflächig epitaktisch aufge wachsen. Weiterhin ist Halbleitermaterial 116 zwischen den Un ter-Strukturelementen 107 epitaktisch aufgewachsen . Wie in Fi gur 2 dargestellt ist, hat das epitaktisch aufgewachsene Halb leitermaterial 115, 116 eine viel größere Schichtdicke als die Unter-Strukturelemente 107. Beispielsweise kann die Schichtdi cke des aufgewachsenen Halbleitermaterials 115, 116 größer als 2 gm sein. Demgegenüber kann die Schichtdicke der Unter- Strukturelemente 107 kleiner als 1 gm sein.
Beispielsweise können die Bereiche des epitaktisch aufgewach senen Halbleitermaterials 115 über den zweiten Bereichen 106 jeweils eine horizontale Ausdehnung w haben. Bei einem opto- elektronischen Halbleiterbauelement mit einer Vielzahl von Bildelementen oder Pixeln entspricht dabei die Größe w bei spielsweise der Pixelbreite. Die Breite der aufgewachsenen Halbleiterbereiche 115 kann jeweils in einem Bereich von 500 nm bis etwa 5 gm oder auch größer liegen. Die einzelnen Berei che des epitaktisch aufgewachsenen Halbleitermaterials 115 können einen Abstand d haben. Beispielsweise kann d in einem Bereich von 100 nm bis mehrere 100 nm oder auch im gm-Bereich liegen .
Wie in Figur 3A gezeigt ist, kann anschließend eine konforme dielektrische Passivierungsschicht 118 über der sich ergeben den Oberfläche ausgebildet werden. Beispielsweise kann die dielektrische Passivierungsschicht durch ein ALD-("atomic lay- er deposition"- ) Verfahren aufgebracht werden. Beispielsweise kann die konforme Passivierungsschicht 118 eines der folgenden Materialien enthalten: A10x, SiOx, TaOx, Kombinationen dieser Materialien und weitere. Die konforme Passivierungsschicht 118 bedeckt somit sowohl das epitaktisch aufgewachsene Halbleiter material 115 als auch das in den Zwischenräumen epitaktisch aufgewachsene Halbleitermaterial 116 sowie die Oberfläche der Unter-Strukturelemente 107.
Wie in Figur 3B gezeigt ist, kann anschließend eine Ätzmaske über der Passivierungsschicht 118 ausgebildet werden. Bei spielsweise kann die Ätzmaske 120 aus einem Fotoresistmaterial oder einem anderen geeignetem Material aufgebaut sein. Die Ätzmaske 120 wird zur Ausbildung von Maskenöffnungen 121 strukturiert. Beispielsweise kann die Breite s der Maskenöff nung 121 kleiner als der Abstand der Bereiche des epitaktisch aufgewachsenen Halbleitermaterials 115 oder als die Breite des ersten Bereichs 105 sein. Die Öffnung 121 der Ätzmaske 120 muss nicht genau auf den ersten Bereich 105 oder den Zwischen raum zwischen benachbarten Bereichen des epitaktisch aufge- wachsenen Halbleitermaterials 115 justiert sein. Beispielswei se können ein oder mehrere Stege des in den Zwischenräumen epitaktisch aufgewachsenen Halbleitermaterials 116 unter der Ätzmaske 120 angeordnet sein.
Als Nächstes kann beispielsweise ein Trockenätzverfahren durchgeführt werden, durch welches das epitaktisch gewachsene Halbleitermaterial, das im Bereich der Maskenöffnung 121 vor liegt, entfernt wird. Beispielsweise kann ein induktiv gekop peltes (ICP) Ätzverfahren oder ein reaktives Ionenätzverfahren (RIE) als Trockenätzverfahren verwendet werden. Beispielsweise können die Ätzverfahren Fluor- oder Chlor-basiert sein.
Als Ergebnis sind, wie in Figur 3C gezeigt ist, Teile der Un ter-Strukturelemente 107 sowie des in den Zwischenräumen epi taktisch aufgewachsenen Halbleitermaterials 116 entfernt. Wei tere Teile des epitaktisch aufgewachsenen Halbleitermaterials 116 sowie der Unter-Strukturelemente 107 liegen im ersten Be reich 105 zwischen benachbarten Bereichen des epitaktisch auf gewachsenen Halbleitermaterials 115 vor. Dadurch, dass jeweils die Kante des epitaktisch aufgewachsenen Halbleitermaterials 115 von einer Passivierungsschicht 118 bedeckt ist, werden die Kanten dieses Halbleitermaterials 115 durch den Ätzprozess nicht geschädigt. Als Folge werden weniger Defekte an den Strukturen 106 erzeugt, was beispielsweise zu einer Reduzie rung der nicht-strahlenden Ladungsträgerrekombination und so mit zu einer erhöhten Effizienz des Halbleiterbauelements füh ren kann.
Anschließend kann, wie in Figur 3D gezeigt ist, ein Nassätz verfahren durchgeführt werden. Durch dieses werden beispiels weise die freiliegenden Bereiche des epitaktisch aufgewachse nen Halbleitermaterials 116 entfernt. Dieses Ätzverfahren kann beispielsweise auf der Oberfläche der Unter-Strukturelemente 107 sowie auf der Oberfläche der konformen Passivierungs schicht 118 enden.
Figur 3D zeigt ein Beispiel einer sich ergebenden Quer- schnittsansicht . Zwischen benachbarten Bereichen des epitak tisch aufgewachsenen Halbleitermaterials 115 liegen Unter- Strukturelemente 107 vor. Der freigeätzte Bereich ist jeweils durch die konforme Passivierungsschicht 118 von dem benachbar ten Halbleitermaterial 115 getrennt. Aufgrund der konform ab geschiedenen Passivierungsschicht 118 wird somit für ein
Nassätzverfahren der Ätzprozess limitiert. Als Ergebnis ist es möglich, dieses Ätzverfahren als "Überätzverfahren" durchzu führen, das heißt mit einer längeren Ätzdauer, ohne dass die Gefahr besteht, dass die Bereiche des epitaktisch aufgewachse nen Halbleitermaterials 115 im zweiten Bereich 106 geschädigt oder verkleinert werden.
Nachfolgend kann beispielsweise ein Lift-off-Verfahren zum Entfernen des verbliebenen Resistmaterials durchgeführt wer den. Durch dieses Lift-off-Verfahren können auch vertikal freistehende Bereiche der Passivierungsschicht 118 entfernt werden. Wie in Figur 3E veranschaulicht ist, haben als Folge die Bereiche des epitaktisch aufgewachsenen Materials 115 eine wohl definierte Größe w. Beispielsweise kann w der Pixelgröße in einem optoelektronischen Halbleiterbauelement entsprechen. Darüber hinaus kann der Abstand zwischen den Bereichen des epitaktisch aufgewachsenen Halbleitermaterials 115 einen Wert d haben, der im Vergleich zu Verfahren, bei denen die dielekt rische Maske keine Unter-Strukturelemente aufweist, vergrößert ist .
Figur 3F veranschaulicht die Größe eines Defektbereichs in pm in einem epitaktisch aufgewachsenen Bereich in Abhängigkeit von einer Breite von isolierenden Bereichen in pm zwischen epitaktisch aufgewachsenen Bereichen. Die Werte wurden durch Fotolumineszenzmessung ermittelt. Hierbei bezeichnet die x- Achse die Breite von isolierenden Bereichen unter der Annahme, dass diese nicht zu Unter-Strukturelementen strukturiert son dern ganzflächig aufgebracht sind. Der als y-Achse von Figur 3F angegebene Defektbereich gibt dabei eine horizontale Aus dehnung, also beispielsweise einen Randbereich, an, innerhalb welcher/welchem Defekte auftreten können. Wie in FIGUR 3F ver anschaulicht ist, können bei einer Breite der Oxidbereiche kleiner als etwa 2 gm größere Defektbereiche vermieden werden. Weiterhin kann bereits bei einem Abstand der epitaktisch auf gewachsenen Bereiche, der kleiner als 10 gm ist, ein Defektbe reich von etwa 60 und bei größerem Abstand entsprechend größe re Defektbereiche auftreten.
Dieses Verhalten kann dadurch erklärt werden, dass bei epitak tischem Wachstum aufgrund des veränderten Anströmverhaltens der verwendeten Prozessgase an den Pixelkanten verstärkt
Wachstumsdefekte auftreten können, wenn größere Flächen mit dielektrischem Material zwischen den zweiten Bereichen belegt sind. Umgekehrt können, wenn der Abstand d zwischen benachbar ten Bereichen 115 zu klein, beispielsweise kleiner 50 nm ist, die Pixel zusammenwachsen oder können später im Chipprozess nicht mehr auf einfache Weise prozessiert werden. Dadurch, dass wie vorstehend beschrieben der erste Bereich 105 der ers ten Hauptoberfläche 110 des Substrats 100 mit einer Vielzahl voneinander beabstandeten Unter-Strukturelementen des die lektrischen Materials bedeckt sind, ist es möglich, die Wachs tumsdefekte zu unterdrücken und gleichzeitig einen vergleichs weise großen Abstand der zweiten Bereiche 106 zu realisieren. Entsprechend können bei Durchführung des beschriebenen Verfah rens beliebige Abstände zwischen den zweiten Bereichen 106 eingestellt werden, ohne dass die zuvor beschriebenen negati ven Effekte auftreten. Bei Durchführung des beschriebenen Verfahrens können somit die Abstände zwischen den zweiten Bereichen besonders groß gewählt werden. Beispielsweise können sie so groß gewählt werden, dass weitere epitaktische Schichten zwischen den epitaktisch aufge wachsenen Bereichen des Materials 115 aufgewachsen werden kön nen .
Dies ist in den Figuren 4A bis 4C näher veranschaulicht. Wie in Figur 4A gezeigt, sind Bereiche des Materials 115 mit ent sprechendem Abstand zueinander über der ersten Hauptoberfläche 110 des Substrats 100 angeordnet.
Ausgehend von der in Figur 4A dargestellten Struktur können beispielsweise Reste der Unter-Strukturelemente 107 durch ein Trockenätzverfahren entfernt werden. Anschließend wird eine zweite Passivierungsschicht 123 über der sich ergebenden Ober fläche abgeschieden. Beispielsweise kann die zweite Passivie rungsschicht 123 SiOx, SiNx oder eine Kombination dieser Mate rialien enthalten. Die zweite Passivierungsschicht 123 wird wieder zur Ausbildung von Unter-Strukturelementen struktu riert. Sodann findet ein epitaktisches Verfahren statt, wodurch das zweite epitaktisch aufgewachsene Halbleitermateri al 125 sowie weiteres Halbleitermaterial 126 in den Zwischen räumen epitaktisch aufgewachsen wird, wie in Figur 4B gezeigt ist. Beispielsweise kann das zweite epitaktisch aufgewachsene Halbleitermaterial 125 geeignet sein, elektromagnetische
Strahlung eines anderen Wellenlängenbereichs als das erste epitaktisch aufgewachsene Halbleitermaterial 115 zu emittie ren. Gemäß weiteren Ausführungsformen kann das zweite epitak tisch aufgewachsene Halbleitermaterial 125 als Transistor- o- der Fotodiodenmaterial geeignet sein. Figur 4C veranschaulicht eine Querschnittsansicht eines Werk stücks, bei dem der Abstand d zwischen benachbarten Bereichen des Halbleitermaterials 115 besonders groß, d.h. in der Grö ßenordnung mehrerer (Pixel-) Breiten w ausgewählt wurde. Hier ist nach Aufbringen des zweiten Halbleitermaterials 125 der Abstand zu dem rechtsseitigen Halbleitermaterial 115 derart bemessen, dass beispielsweise weitere Halbleitermaterialien oder andere Materialien, beispielsweise metallische Schichten aufgebracht werden können. Gemäß weiteren Ausführungsformen kann in diesen Bereich auch keine weitere Schicht aufgebracht werden, so dass er makroskopisch betrachtet beispielsweise transparent für die drei Farben Rot/Grün/Blau erscheint. Dies kann beispielsweise für Antireflexionsanwendungen interessant sein .
Figur 5 fasst ein Verfahren gemäß Ausführungsformen zusammen. Ein Verfahren zur Ausbildung eines Halbleiterbauelements um fasst das Ausbilden (S100) einer strukturierten Maske über ei nem Substrat, so dass ein erster Bereich einer ersten Haupt oberfläche des Substrats mit einer Vielzahl voneinander beab- standeter Unter-Strukturelemente eines dielektrischen Materi als bedeckt ist und zweite Bereiche der ersten Hauptoberfläche unbedeckt sind. Dabei sind jeweils eine Vielzahl von Unter- Strukturelementen zwischen benachbarten zweiten Bereichen an geordnet. Das Verfahren umfasst weiterhin das Durchführen ( S110 ) eines selektiven Wachstumsverfahrens eines Halbleiter materials, so dass das Halbleitermaterial über den zweiten Be reich der ersten Hauptoberfläche aufwächst. Beispielsweise kann das selektive Wachstumsverfahren ein epitaktisches Wachs tumsverfahren sein. Beispiele umfassen MOVPE (metallorganische Gasphasenepitaxie, „metal organic Chemical vapor phase epit- axy")- oder MBE (Molekularstrahlepitaxie, „molecular beam epi- taxie") -Verfahren. Beispielsweise kann das aufgewachsene Ma- terial ein Verbindungshalbleitermaterial sein, das beispiels weise GaP, GaN oder GaAs enthält.
Das Verfahren kann ferner das Ausbilden (S120) einer Ätzmaske 120 nach Durchführen des selektiven Wachstumsverfahrens
(S110), und das Durchführen eines Ätzverfahrens (S130) zum Entfernen von Halbleitermaterial 116 in den Zwischenräumen zwischen den Unter-Strukturelementen 107 umfassen.
Generell ist es bei Verbindungshalbleitermaterialien wie GaN oder GaAs schwierig, aufgewachsene Materialien durch Ätzen in lateralen Abmessungen kleiner als 20pm zu strukturieren. Ge nauer gesagt ist es bei diesen Materialien schwierig, nach Durchführen eines Ätzverfahrens eine Ausheilung von Defekten durch Tempern zu bewirken. Daher wird ein Verfahren, bei dem zunächst Oberflächenbereiche über denen kein Material zu wach sen ist, bedeckt werden, gefolgt von einem selektiven Epita xieverfahren, bevorzugt gegenüber einem Verfahren, bei dem das Halbleitermaterial ganzflächig aufgewachsen und nachfolgend strukturiert wird.
Figur 6A zeigt eine Querschnittsansicht eines Halbleiterbau elements 10 gemäß Ausführungsformen . Das in Figur 6A gezeigte Halbleiterbauelement 10 umfasst eine Vielzahl von epitaktisch ausgebildeten Halbleiterbereichen 130 über einem Substrat 100. Zwischen zwei benachbarten epitaktisch ausgebildeten Halblei terbereichen 130 ist jeweils eine Vielzahl von Unter- Strukturelementen 107 aus einem dielektrischen Material ange ordnet. Beispielsweise können Stege von epitaktisch aufgewach senem Halbleitermaterial 116 zwischen benachbarten Unter- Strukturelementen 107 ausgebildet sein. Figur 6B zeigt eine Draufsicht auf ein Halbleiterbauelement 10. Epitaktisch ausgebildete Halbleiterbereiche 130 sind je weils durch Unter-Strukturelemente 107 voneinander getrennt.
Die epitaktisch ausgebildeten Halbleiterbereiche 130 können beispielsweise das zuvor beschriebene epitaktisch aufgewachse ne Halbleitermaterial 115 sein. Die epitaktisch aufgewachsenen Halbleiterbereiche 130 können jedoch auch in Zwischenräumen epitaktisch aufgewachsenes Halbleitermaterial 116 sein. Die Unter-Strukturelemente 107 können beispielsweise stegförmig in der zuvor beschriebenen Weise ausgebildet sein. Die Unter- Strukturelemente 107 können beispielsweise Reste der Unter- Strukturelemente 107 zur Ausbildung der strukturierten die lektrischen Maske 112 sein. Beispielsweise können epitaktisch gewachsene Halbleiterbereiche 116 zwischen benachbarten Unter- Strukturelementen 107 angeordnet sein. Gemäß Ausführungsformen kann eine laterale Abmessung der epitaktisch ausgebildeten Halbleiterbereiche 130 jeweils größer als ein Abstand zwischen benachbarten Unter-Strukturelementen 107 sein. Weiterhin kann eine laterale Abmessung der epitaktisch ausgebildeten Halblei terbereiche 130 jeweils größer als ein Abstand zwischen be nachbarten epitaktisch ausgebildeten Halbleiterbereichen sein.
Beispielsweise kann das Halbleiterbauelement ein optoelektro nisches Halbleiterbauelement sein. Die epitaktisch ausgebilde ten Halbleiterbereiche 130 können jeweils Pixel oder Bildele mente darstellen. Dabei können die Bildelemente oder Pixel je weils geeignet sein elektromagnetische Strahlung auszusenden oder aufzunehmen. Entsprechend weist das optoelektronische Halbleiterbauelement eine Vielzahl von epitaktisch ausgebilde ten Halbleiterbereichen auf. Das optoelektronische Halbleiter bauelement kann beispielsweise mehr als 25, beispielsweise mehr als 64 oder mehr als 100 epitaktisch ausgebildete Halb leiterbereiche aufweisen. Beispielsweise kann eine Breite w der epitaktisch ausgebilde ten Halbleiterbereiche 130 größer als 5 oder 10 mpi oder größer sein. Ein Abstand zwischen benachbarten epitaktisch ausgebil deten Halbleiterbereichen 130d kann beispielsweise größer als 50 oder 100 nm sein. Beispielsweise kann der Abstand größer als 10 mpi sein.
Figur 6C zeigt eine horizontale Querschnittsansicht eines optoelektronischen Halbleiterbauelements, bei dem die epitak tisch ausgebildeten Halbleiterbereiche 130 jeweils eine sechs eckige Form haben und somit beispielsweise an die Gitterstruk tur von GaN angepasst sind. Die epitaktisch ausgebildeten Halbleiterbereiche 130 sind jeweils durch Unter- Strukturelemente 107 voneinander getrennt. Beispielsweise kön nen die Unter-Strukturelemente 107 jeweils die epitaktisch ausgebildeten Halbleiterbereiche 130 umschließen. Die sechs eckig ausgebildeten Halbleiterbereiche 130 können jeweils in y-Richtung zueinander versetzten Spalten angeordnet sein.
Figur 7 zeigt eine Halbleitervorrichtung 30 mit dem hier be schriebenen Halbleiterbauelement 10. Die Halbleitervorrichtung 30 kann beispielsweise eine optische Vorrichtung, die geeignet ist, elektromagnetische Strahlung zu emittieren und/oder auf zunehmen sein.
Gemäß weiteren Aus führungs formen kann die Halbleitervorrich tung eine integrierte Schaltung oder eine Transistorvorrich tung sein, die beispielsweise auf einem der genannten Verbin dungshalbleitermaterialien basieren kann. Beispielsweise kann die Halbleitervorrichtung eine Leistungshalbleitervorrichtung sein . Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpas sungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.
BEZUGSZEICHENLISTE
10 Halbleiterbauelement
20 Werkstück
30 Halbleitervorrichtung
100 Substrat
1 05 erster Bereich
1 0 6 zweiter Bereich
1 07 Unter-Strukturelement
1 08 freiliegender Oberflächenbereich
110 erste Hauptoberfläche
112 dielektrische Maske
1 15 epitaktisch aufgewachsenes Halbleitermaterial
1 1 6 in Zwischenräumen epitaktisch aufgewachsenes Halb
leitermaterial
1 1 8 konforme Passivierungsschicht
120 Ätzmaske
121 Maskenöffnung
123 zweite Passivierungsschicht
125 zweites epitaktisch aufgewachsenes Halbleitermaterial
12 6 in Zwischenräumen epitaktisch aufgewachsenes Halb
leitermaterial
130 epitaktisch aufgewachsener Halbleiterbereich

Claims

PATENTANSPRÜCHE
1. Verfahren zur Herstellung eines Halbleiterbauelements (10), umfassend :
Ausbilden (S100) einer strukturierten Maske (112) über einem Substrat (100), so dass ein erster Bereich (105) einer ersten Hauptoberfläche (110) des Substrats (100) mit einer Vielzahl voneinander beabstandeter Unter-Strukturelemente (107) eines dielektrischen Materials bedeckt ist und zweite Bereiche (106) der ersten Hauptoberfläche (110) unbedeckt sind, wobei die Vielzahl von Unter-Strukturelementen (107) je weils zwischen benachbarten zweiten Bereichen (106) angeordnet ist ;
Durchführen ( S 110 ) eines selektiven Wachstumsverfahrens eines Halbleitermaterials (115), so dass das Halbleitermateri al (115) über den zweiten Bereichen (106) der ersten Haupt oberfläche (110) aufwächst.
2. Verfahren nach Anspruch 1, bei dem eine laterale Abmes sung der zweiten Bereiche (106) jeweils größer als ein Abstand zwischen benachbarten Unter-Strukturelementen (107) ist.
3. Verfahren nach Anspruch 1 oder 2, bei dem eine laterale Abmessung der zweiten Bereiche (106) in einer Bezugsrichtung jeweils größer als eine laterale Abmessung des ersten Bereichs (105) in der Bezugsrichtung ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Unter-Strukturelemente (107) Stege oder Stegabschnitte sind .
5. Verfahren nach Anspruch 4, bei dem eine Abmessung des ersten Bereichs (105) in einer ersten Richtung größer als in einer zweiten Richtung ist und eine Längsrichtung der Unter- Strukturelemente (107) der ersten Richtung entspricht.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die zweiten Bereiche (106) jeweils in Reihen angeordnet sind .
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die zweiten Bereiche (106) in Spalten angeordnet sind.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Unter-Strukturelemente (107) eine Breite kleiner als 2000 nm haben.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Unter-Strukturelemente (107) einen Abstand größer als 100 nm haben.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Halbleitermaterial (116) auch in Zwischenräumen zwi schen den Unter-Strukturelementen (107) in dem ersten Bereich (105) aufwächst.
11. Verfahren nach Anspruch 10, ferner umfassend das Aus bilden (S120) einer Ätzmaske (120) nach Durchführen des selek tiven Wachstumsverfahrens (S110), und das Durchführen eines Ätzverfahrens (S130) zum Entfernen von Halbleitermaterial
(116) in den Zwischenräumen zwischen den Unter- Strukturelementen (107) .
12. Verfahren nach Anspruch 11, ferner umfassend das Aus bilden einer Passivierungsschicht (118) vor Ausbilden der Ätz maske (120), wobei die Passivierungsschicht (118) gegenüber dem Ätzverfahren zum Entfernen von Halbleitermaterial (116) aus den Zwischenräumen beständig ist.
13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Halbleitermaterial ein Verbindungshalbleitermaterial ist .
14. Verfahren nach einem der vorhergehenden Ansprüche, fer ner umfassend das epitaktische Ausbilden einer zweiten Halb leiterschicht (125) in dem ersten Bereich.
15. Halbleiterbauelement (10) mit einer Vielzahl von epi taktisch ausgebildeten Halbleiterbereichen (130) über einem Substrat (100), wobei zwischen zwei benachbarten epitaktisch ausgebildeten Halbleiterbereichen (130) Unter-Strukturelemente (107) aus einem dielektrischen Material angeordnet sind.
16. Halbleiterbauelement (10) nach Anspruch 15, bei dem ei ne laterale Abmessung der epitaktisch ausgebildeten Halblei terbereiche (130) jeweils größer als ein Abstand zwischen be nachbarten Unter-Strukturelementen (107) ist.
17. Halbleiterbauelement (10) nach Anspruch 15 oder 16, bei dem eine laterale Abmessung der epitaktisch ausgebildeten Halbleiterbereiche (130) jeweils größer als ein Abstand zwi schen benachbarten epitaktisch ausgebildeten Halbleiterberei chen (130) ist.
18. Halbleiterbauelement (10) nach einem der Ansprüche 15 bis 17, ferner mit epitaktisch gewachsenem Halbleitermaterial (116) zwischen benachbarten Unter-Strukturelementen (107).
19. Halbleiterbauelement (10) nach einem der Ansprüche 15 bis 17, wobei das Halbleiterbauelement ein optoelektronisches Halbleiterbauelement ist und die epitaktisch ausgebildeten Halbleiterbereiche jeweils Pixel sind.
20. Halbleiterbauelement (10) nach einem der Ansprüche 15 bis 19, bei dem die epitaktisch ausgebildeten Halbleiterberei che (130) in Reihen angeordnet sind.
21. Halbleiterbauelement (10) nach einem der Ansprüche 15 bis 20, bei dem die epitaktisch ausgebildeten Halbleiterberei che (130) in Reihen und Spalten angeordnet sind.
22. Halbleiterbauelement (10) nach einem der Ansprüche 15 bis 21, bei dem die Unter-Strukturelemente (107) Stege oder Stegabschnitte sind.
23. Halbleiterbauelement (10) nach Anspruch 22, bei dem ei ne Abmessung eines Zwischenraums zwischen zwei epitaktisch ausgebildeten Halbleiterbereichen (130) in einer ersten Rich tung größer als in einer zweiten Richtung ist und eine Längs richtung der Unter-Strukturelemente (107) der ersten Richtung entspricht .
24. Halbleitervorrichtung (30), die das Halbleiterbauele ment (10) nach einem der Ansprüche 15 bis 23 umfasst, wobei die Halbleitervorrichtung (10) geeignet ist, elektromagneti sche Strahlung zu erzeugen oder aufzunehmen, eine integrierte Schaltung, ein Transistor oder eine Leistungshalbleitervor richtung ist.
PCT/EP2020/053593 2019-02-14 2020-02-12 Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement WO2020165246A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/430,329 US20220115265A1 (en) 2019-02-14 2020-02-12 Method for manufacturing a semiconductor device using a patterned dielectric mask and semiconductor device
DE112020000802.9T DE112020000802A5 (de) 2019-02-14 2020-02-12 Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019103756.5 2019-02-14
DE102019103756.5A DE102019103756A1 (de) 2019-02-14 2019-02-14 Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement

Publications (1)

Publication Number Publication Date
WO2020165246A1 true WO2020165246A1 (de) 2020-08-20

Family

ID=69631533

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/053593 WO2020165246A1 (de) 2019-02-14 2020-02-12 Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement

Country Status (3)

Country Link
US (1) US20220115265A1 (de)
DE (2) DE102019103756A1 (de)
WO (1) WO2020165246A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142656A1 (de) * 2001-08-31 2003-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis
DE102017106202A1 (de) * 2017-03-22 2018-09-27 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19838810B4 (de) * 1998-08-26 2006-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
US7579202B2 (en) * 2007-12-21 2009-08-25 Tekcore Co., Ltd. Method for fabricating light emitting diode element
US10217660B2 (en) * 2017-07-18 2019-02-26 Globalfoundries Inc. Technique for patterning active regions of transistor elements in a late manufacturing stage
DE102018110187A1 (de) * 2018-04-27 2019-10-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper, Anordnung von einer Vielzahl von optoelektronischen Halbleiterkörpern und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142656A1 (de) * 2001-08-31 2003-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis
DE102017106202A1 (de) * 2017-03-22 2018-09-27 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials

Also Published As

Publication number Publication date
DE102019103756A1 (de) 2020-08-20
DE112020000802A5 (de) 2021-12-02
US20220115265A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
DE112014000592B4 (de) Verfahren zum Herstellen von lichtemittierenden Nanostrukturhalbleitervorrichtungen
DE102008049395B4 (de) Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED
DE112017006428T5 (de) Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112017003307T5 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung und optische Halbleitervorrichtung
DE102015104665A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE112014001385T5 (de) Halbleiterlichtemitterstruktur mit einem aktiven Gebiet, das InGaN enthält, und Verfahren für seine Herstellung
DE102018110187A1 (de) Optoelektronischer Halbleiterkörper, Anordnung von einer Vielzahl von optoelektronischen Halbleiterkörpern und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102020112915A1 (de) Photonische vorrichtung und verfahren mit verlängerter quanteneffektstrecke
DE112018001450B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2013120638A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
WO2014049038A1 (de) Verfahren zum vereinzeln von bereichen einer halbleiterschicht
WO2020035498A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020165246A1 (de) Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement
WO2020127435A1 (de) Optoelektronisches halbleiterbauelement und dessen herstellungsverfahren
DE102008010511B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE102019114169A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102019103638A1 (de) Optoelektronisches halbleiterbauelement mit abschnitten einer leitfähigen schicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018122684A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102017113585A1 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
WO2020127429A1 (de) Optoelektronisches halbleiterbauelement mit einer zwischenschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2023078618A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
DE102021131794A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
WO2021110585A1 (de) Strahlungsemittierender halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20706148

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112020000802

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20706148

Country of ref document: EP

Kind code of ref document: A1