DE102016117030A1

DE102016117030A1 - Trägersubstrat für Halbleiterstrukturen, die durch Überführungsdruck übertragbar sind und Herstellung der Halbleiterstrukturen auf dem Trägersubstrat

Info

Publication number: DE102016117030A1
Application number: DE102016117030.5A
Authority: DE
Inventors: Ralf Lerner
Original assignee: X Fab Semiconductor Foundries GmbH
Current assignee: X Fab Semiconductor Foundries GmbH
Priority date: 2016-07-17
Filing date: 2016-09-11
Publication date: 2018-01-18
Anticipated expiration: 2036-09-12
Also published as: US20180068872A1; DE102016117030B4

Abstract

Es sollen bei der Herstellung von Bauteilstrukturen auf einem Trägersubstrat generell die Anzahl der erforderlichen Prozessschritte und damit den erforderlichen Aufwand reduziert werden, um die Bauteilstrukturen in einem Zustand bereitzustellen, in welchem sie durch mit einem Überführungsdruck auf ein weiteres Substrat übertragen werden können. Vorgeschlagen wird dazu eine Herstellung von zu überführenden Halbleiterstrukturen auf einem Trägersubstrat. Das Verfahren umfasst das Bereitstellen eines Trägersubstrats (10) mit einem Halbleitermaterial, welches eine ausgewählte Kristallorientierung aufweist. Ein aktiver Bereichs (11) wird erzeugt, der eine exponierte Halbleiteroberfläche (11) aufweist und von dielektrischen Gebieten (30, 80) mit isolierendem, dielektrischen Material nahezu vollständig begrenzt ist oder begrenzt wird. Ein bilden einer zu überführenden Halbleiterstruktur (40) durch ein Abscheiden mindestens einer Halbleiterschicht auf dem aktiven Bereich (11) ist vorgesehen. Das Entfernen zumindest eines Teils oder Abschnitts des dielektrischen Materials erfolgt ebenso wie eine Ätzung und Entfernen von Halbleitermaterial unter der Halbleiterstruktur (40).

Description

Diese Erfindungen betreffen generell die Herstellung integrierter Schaltungen, wobei ein oder mehrere Bauelemente überführt werden, die auf einem Trägersubstrat bzw. Spendersubstrat hergestellt wurden, um beispielsweise andere Bauteileigenschaften auf der empfangenden integrierten Schaltung zu erhalten oder einzurichten, die mit zu deren Herstellung angewendeten Prozesstechniken nicht oder nur unter großem Aufwand erreichbar wären.
In heutigen Prozesstechniken zur Herstellung integrierter Schaltungen werden viele Bauelemente in und auf einem Substrat unter Anwendung bestimmter Prozesstechniken hergestellt. Zur Erweiterung von Bauteileigenschaften und/oder von Prozesstechniken werden in jüngeren Entwicklungen Bauelemente unter Anwendung anderer Prozesstechniken und/oder Prozessmaterialien auf einem Trägersubstrat hergestellt und anschließend auf die integrierte Schaltung übertragen (also auf ein Empfängersubstrat), wobei dies als so genannter Druckvorgang oder auch Überführungsdruck (Transfer Printing) ausgeführt wird. Beispielsweise wird ein Bauelement, das etwa auf der Grundlage von GaN, etwa in Form eines schnellen Transistors, hergestellt wird, in eine CMOS-Umgebung übertragen, um damit der zu Grunde liegenden CMOS-Schaltung Eigenschaften zu verleihen, die ansonsten nicht oder nur mit sehr hohem Aufwand erhalten werden könnten.
Mittels Überführungsdruck (Transfer Printing) können Halbleiter-Bauelemente von einer ersten Halbleiterscheibe gelöst und mit einem Stempel auf eine zweite Halbleiterscheibe überführt und dort aufgedruckt werden.
US 2009/0294803 A1 , DE 11 2011 101 135 T5 und US 8,664,699 B2 beschreiben das Verfahren des Überführungsdrucks, wobei Halbleiterbauelemente von einer ersten Halbleiterscheibe mittels eines Stempels aus Elastomermaterial auf ein neues Substrat überführt werden können. Dieses zweite Substrat könnte zum Beispiel auch eine zweite Halbleiterscheibe sein. Die zu überführenden Bauelemente werden zunächst maskiert und seitlich frei geätzt. Bei diesem Ätzschritt wird bis auf kleine so genannte brechbare Anbindeelemente um das Bauelement herum geätzt. In einem nächsten Ätzschritt wird unterhalb des Bauelements geätzt, wobei das Bauelement lediglich durch die Anbindeelemente mechanisch gehalten wird. Ein Teil der Bauelemente wird in konformen Kontakt mit der Oberfläche des Stempels gebracht und durch Anhaftung am Stempel von der ersten Halbleiterscheibe gelöst, das heißt, die Anbindeelemente werden bei diesem Vorgang gebrochen. Anschließend werden die am Stempel anhaftenden Bauelemente in konformen Kontakt mit dem neuen Substrat gebracht und dort fixiert.
Mit diesem Verfahren ist es möglich, zum Beispiel mehrere GaN-Transistoren pro Stempelvorgang von einer ersten Halbleiterscheibe auf eine zweite Halbleiterscheibe zu übertragen, wobei sich die Halbleiterscheiben in der Materialart, in der Kristallorientierung, im Scheibendurchmesser und in der Scheibendicke unterscheiden können. Nach dem Überführungsdruck können in weiteren Halbleiterprozess-Verarbeitungsschritten beispielsweise Isolationsschichten aber auch leitfähige Schichten ganzflächig auf der Scheibe abgeschieden und anschließend strukturiert werden. Die Bearbeitung auf Basis einer vollständigen Halbleiterscheibe ermöglicht eine kostengünstige Fertigung aufgrund der parallelen Bearbeitung einer Vielzahl von Schaltkreisen im gleichen Arbeitsschritt. Beispielsweise können überführte GaN-Transistoren mit hoher Beweglichkeit mit einer Isolationsschicht abgedeckt werden, die dann mit Kontaktdurchführungen strukturiert und mit einer Metallisierungsschicht bzw. Metallschicht verdrahtet werden.
US 7 932 123 B2 zeigt Verfahren, wonach durch eine Vielzahl so genannter "Ablöseschichten" die funktionalen Strukturen "druckbar" gemacht werden.
US 7 943 491 B2 und US 2013/0069275 A1 beschreiben ein gesteuertes Verfahren, in welchem die auftretenden Adhäsionskräfte zwischen einem zu übertragenden Bauelement und dem Transferstempel mittels der Separationsgeschwindigkeit verändert werden, um die zu übertragenden Bauelemente temporär am Stempel zu befestigen und anschließend diese endgültig an dem empfangenden Substrat zu fixieren. Bei schneller Trennung werden hohe Adhäsionskräfte erzeugt, so dass die Bauelemente temporär am Stempel befestigt und von dem Spender-Substrat gelöst werden, und durch niedrige Separationsraten und damit niedrige Adhäsionskräfte können die Bauelemente wieder vom Stempel gelöst werden.
US 7 799 699 B2 beschreibt das Freiätzen von AlGaN/GaN-Hetero-Bauelementen auf (111-)Silizium. Durch eine geeignete Maskierung und ein vertikales Plasma-Ätzen (induktiv angekoppeltes Plasma) werden freiliegende, d.h. nicht-maskierte Gräben, neben dem Bauelement geätzt. In horizontaler Richtung werden die Bauelemente durch eine Ätzung mit Tetramethylammoniumhydroxid (TMAH) des Siliziumsubstrats unter dem Bauelement frei geätzt. Eine mechanische Fixierung erfolgt in horizontaler Richtung durch geeignete Unterbrechungen der Gräben, d.h., durch Materialstege, die nicht weg geätzt werden.
Demzufolge stehen bekannte Methoden bereit, Bauelemente, die auf einem Trägersubstrat hergestellt wurden, effizient auf ein weiteres Substrat für die weitere Verarbeitung zu überführen. Da in der Regel bei der Herstellung der Bauelemente auf dem Trägersubstrat Halbleitermaterialien und/oder Prozesstechniken und/oder Geometrien und/oder Bauteilarchitekturen, und dergleichen eingesetzt werden sollen, die auf dem empfangenden Substrat kaum oder nur mit sehr hohem Aufwand realisierbar sind, ist in der Regel die Herstellung der zu überführenden Bauelemente auf dem Trägersubstrat zwar mit weniger Aufwand durchführbar, birgt aber dennoch gewisse Einschränkungen, die es zu berücksichtigen gilt. Beispielsweise wird aufgrund der Kosteneffizienz in der Regel ein bewährtes Trägermaterial verwendet, um darauf die gewünschten zu überführenden Bauelemente herzustellen. Dabei hat sich Silizium, das eines der am häufigsten verwendeten Substratsmaterialien für die Herstellung elektronischer Schaltungen, mechanischer Anordnungen, und dergleichen ist, als ein bewährtes Material erwiesen. Bei der Herstellung von Bauelementen, die jedoch generell ein anderes Halbleitermaterial, beispielsweise ein Material mit erhöhter Ladungsträgerbeweglichkeit, erfordern, ist zunächst auf dem Siliziumausgangsmaterial ein entsprechendes Halbleitermaterial herzustellen. Aufgrund der deutlich unterschiedlichen Gitterkonstanten von beispielsweise Galliumnitrid, das ein häufig eingesetztes Basismaterial aufgrund der deutlich höheren Ladungsträgerbeweglichkeit ist (Wurzitstruktur mit Gitterkonstante a = 0,3189 nm und c = 0,5185 nm), im Vergleich zum Silizium (Gitterkonstante a = 0,543 nm), kann es beim Aufwachsen (also bei der epitaktischen Abscheidung von Galliumnitrid auf Silizium), typischerweise bei Verwendung einer (111)-Oberfläche zu unerwünschten mechanischen Verspannungen und der Ausbildung von nachteiligen Kristalldefekten kommen. Es werden daher zahlreiche Lösungen vorgeschlagen, um in effizienter Weise Bauelemente, die auf der Basis von Nicht-Siliziummaterial herzustellen sind, auf dem bewährten Siliziumträgermaterial zu erzeugen.
Diesbezüglich beschreibt US 9 093 271 B2 Zwischenschichten aus AlN zwischen GaN und gegebenenfalls (111)-Silizium. Es werden auch weitere Zwischenschichten aus B_wAl_xGa_yIn_zN in dieser Druckschrift angegeben.
EP 884 767 A2 zeigt ein Epitaxie-Verfahren für das Aufbringen von GaN auf (100)-Silizium, wobei ebenfalls geeignete Zwischenschichten aus AlAs vorgesehen werden.
WO 200/4073045 A2 beschreibt Zwischenschichten aus Zirkoniumdiborid (ZrB₂) zur Epitaxie von Nitriden in Form von Materialien mit großer Bandlücke unter anderem auf (111)-Silizium.
US 8 722 526 B2 beschreibt ein Verfahren, um GaN auf porösem Silizium durch Epitaxie aufzubringen, um damit eine bessere Verteilung der mechanischen Spannungen aufgrund der größeren Oberfläche zu erreichen.
WO 2005/043604 A2 beschreibt einen weiteren Lösungsansatz, um die mechanischen Spannungen bei der Epitaxie von Galliumnitrid auf (111)-Silizium zu reduzieren. Dabei wird eine selektive Epitaxie vorgeschlagen, in der die Abscheideparameter so eingestellt sind, dass eine nennenswerte Abscheidung, d.h. Wachstum von GaN auf einer (111)-Siliziumoberfläche erreicht wird, wohingegen auf einer dielektrischen Oberfläche, etwa einer Siliziumnitridschicht, keine Materialablagerung erfolgt. Das GaN-Material wächst also nur auf der Oberfläche des Siliziummaterials auf, während die mit Siliziumnitrid bedeckten Oberflächenbereiche zu keiner Materialabscheidung führen.
US 7 049 201 B2 umschreibt ein ähnliches Verfahren. Es erfolgt eine selektive Epitaxie in einer Öffnung, durch mehrere Isolationsschichten auf einem aktiven Bereich. Diese Öffnung ist kleiner als die gesamte aktive Fläche des Bereichs, die wiederum durch flache Grabenisolationsgebiete begrenzt ist.
US 4 381 202 A , US 5 304 834 A und US 3 421 055 A offenbaren selektive Epitaxieverfahren mit einer Oxidöffnung.
EP 250171 B1 beschreibt die Integration von GaAs-NESFETs in einem Silizium-MOSFET-Prozess. Dabei wird der Silizium-MOSFET bis zur Abscheidung des Zwischenschichtdielektrikums (ILD) prozessiert, d.h. bis vor dem Bilden der Kontaktöffnungen. Sodann werden durch chemische Gasphasenabscheidung(en) Siliziumdioxid und Siliziumnitrid als Schutzschichten aufgebracht und im späteren Epitaxiegebiet werden Öffnungen in diese Schutzschichten geätzt. Die GaAs-Epitaxie findet auf der ganzen Scheibe statt, ein einkristallines Wachstum des GaAs-Materials erfolgt jedoch nur auf den freigelegten Siliziumoberflächen, während auf der freiliegenden Nitridschutzschicht ein polykristallines Wachstum erfolgt. Durch anschließendes Wegätzen des polykristallinen GaAs kann dann im Anschluss der GaAs-Transistor zu Ende prozessiert werden.
Wie zuvor beschrieben, kennt der Fachmann aus dem Stand der Technik viele Verfahren zur Herstellung effizienter Bauteilstrukturen auf einem Trägersubstrat und es gibt auch Verfahren zur Überführung derartiger Strukturen auf ein empfangendes Substrat, jedoch ist dabei der erforderliche Aufwand relativ hoch, da entsprechende Lithografieschritte, beispielsweise zum Freiätzen der auf dem Trägersubstrat hergestellten Bauelemente erforderlich sind. Auch für die epitaktisch hergestellten Bauelemente auf dem Trägersubstrat sind eine Reihe von Prozessschritten erforderlich, die in Kombination mit den zuvor genannten bekannten Prozesstechniken zu einer großen Anzahl und einer erhöhten Komplexität der letztlich für die Überführung der extern hergestellten Bauelemente erforderlichen Prozessschritte führen.
Es ist daher eine Aufgabe der Erfindung(en), bei der Herstellung von Bauteilstrukturen auf einem Trägersubstrat generell die Anzahl der erforderlichen Prozessschritte und damit den erforderlichen Aufwand zu reduzieren, um die Bauteilstrukturen in einem Zustand bereitzustellen, in welchem sie durch mit einem Überführungsdruck auf ein weiteres Substrat übertragen werden können (oder übertragbar sind).
Gemäß einer Erfindung wird das zuvor genannte technische Problem als Verfahren zur Herstellung von zu überführenden Bauteilstrukturen auf einem Trägersubstrat gelöst. Das Verfahren (Anspruch 1) umfasst die Bereitstellung eines Trägersubstrats mit einem Halbleitermaterial mit ausgewählter Kristallorientierung und die Erzeugung eines aktiven Bereichs mit exponierter Halbleiteroberfläche. Dieser Bereich wird von dielektrischen Gebieten nahezu vollständig begrenzt. Ferner wird eine zu überführenden Halbleiterstruktur durch Abscheiden mindestens einer Halbleiterschicht auf dem aktiven Bereich durch selektive Epitaxie gebildet. Zumindest ein Teil des dielektrischen Materials wird entfernt und es wird eine Ätzung zur Entfernung von Halbleitermaterial unter der Halbleiterstruktur ausgeführt.
Erfindungsgemäß wird der aktive Bereich mit exponierter Halbleiteroberfläche, die als ein Ziel für eine selektive Epitaxie dient, durch dielektrische Gebiete, d.h. Isolationsgebiete, festgelegt, so dass bereits durch die Erzeugung der dielektrischen Gebiete, d.h., der Isolationsgebiete, eine präzise Auswahl von Substratgebieten erfolgt, auf denen das bzw. die weiteren Halbleitermaterialien dem nachfolgenden Prozess aufwachsen.
Damit kann die Epitaxie des Halbleitermaterials für die zu überführenden Halbleiterstrukturen in kleinen Bereichen erfolgen, so dass die Erzeugung von Verspannungen, die sich aufgrund der unterschiedlichen Gitterkonstanten typischerweise ergeben, gering gehalten werden. Durch die dielektrischen Gebiete werden daher die laterale Größe und Form der späteren Halbleitestruktur festgelegt. D.h., die dielektrischen Gebiete legen die Größe und die Form der aktiven Bereiche fest und begrenzen diese, zumindest nahe vollständig. In diesem Zusammenhang ist die Ausdrucksweise "nahezu vollständig" begrenzen so zu verstehen ist, das durchaus kleine Bereiche, die als Anbindelemente im weiteren Verfahren verwendet werden können, bei der Herstellung der dielektrischen Gebiete ausgespart sein können, also die dielektrischen Gebiete durch Halbleitermaterial des Trägersubstrats unterbrochen sein können, die nach Aufwachsen der gewünschten Halbleitermaterialien für eine geringe mechanische Kopplung zum Trägersubstrat sorgen.
Durch die dielektrischen Gebiete wird daher im Wesentlichen auch die laterale Form der Halbleiterstruktur festgelegt, wobei durch das fehlende Abscheiden von Halbleitermaterial der Halbleiterstruktur auf den dielektrischen Gebieten keine weitere Freiätzung nach erfolgtem Aufwachsen des bzw. der Halbleitermaterialien für die Halbleiterstruktur erforderlich ist. Anschließend wird durch die zumindest teilweise erfolgende Entfernung des dielektrischen Materials aus den dielektrischen Gebieten ein Zugang zu dem darunter liegenden Halbleitermaterial des Trägersubstrats geschaffen, wobei dies ebenfalls ohne weitere Maskierungsprozesse möglich ist, da beispielsweise eine selektive Ätzung eingesetzt werden kann, um das dielektrische Material selektiv zu den zuvor abgeschiedenen Halbleitermaterialien der Halbleiterstruktur zu entfernen. Über den lateralen Zugang zu dem Halbleitermaterial des Trägersubstrats kann dann das weitere Halbleitermaterial durch Ätzung unterhalb der zuvor hergestellten Halbleiterstruktur entfernt werden. In Summe wird auf diese Weise eine deutlich reduzierte Komplexität des gesamten Herstellungsprozesses für die Halbleiterstruktur erreicht (erzielt, geschaffen, bewerkstelligt oder "gewährleistet"). Dies durch eine Reduktion von Maskierungsschritten, eine effiziente Herstellung von gewünschten Halbleiterstrukturen, die gegebenenfalls auch noch weiter prozessiert werden können, bevor sie auf ein empfangendes Substrat übertragen werden.
In einer Ausführungsform werden die dielektrischen Gebiete durch lokale Oxidation des Halbleitermaterials des Trägersubstrats gebildet. Die lokale Oxidation des Trägersubstrats, das beispielsweise in Form von Silizium vorgesehen ist, ist eine bewährte Technik, in der in präziser Weise oxidierte Bereiche erzeugt werden können, die zu einem gewissen Grade in die Halbleiteroberfläche des Trägersubstrats eindringen und somit dielektrische Gebiete erzeugen, deren untere Grenzfläche tiefer liegt als die Oberfläche des benachbarten aktiven Bereichs, d.h. die Oberfläche des Halbleitermaterials des Trägersubstrats. Bei der Entfernung zumindest eines Teils des Oxidmaterials der dielektrischen Gebiete, wenn diese durch lokale Oxidation hergestellt sind, wird nach der Herstellung der Halbleiterstruktur auf der freiliegenden Oberfläche des Trägersubstrats im aktiven Bereich der Zugang für die Unterätzung geschaffen.
In einer weiteren vorteilhaften Ausführungsform werden die dielektrischen Gebiete als Grabenisolationsgebiete gebildet. Diese Prozesstechnologie ist an sich gut bekannt und erlaubt die präzise Erzeugung von Gebieten, die mit einem geeigneten dielektrischen Material, beispielsweise Oxid und/oder Nitrid, aufgefüllt werden können. Dabei wird eine relativ ebene Oberfläche geschaffen, so dass die Voraussetzungen für die weitere Verarbeitung, beispielsweise das selektive Abscheiden eines oder mehrerer gewünschter Halbleitermaterialien sowie deren weitere Prozessierung auf der Grundlage einer von den dielektrischen Gebieten nahezu unbeeinflussten Topographie erfolgen kann. Ferner ergibt sich ein hoher Grad an Flexibilität bei der Auswahl des dielektrischen Materials, das als letzte Oberfläche vorgesehen werden kann, um damit eine hohe Selektivität bei der anschließenden selektiven Epitaxie zu erreichen. Beispielsweise ist Siliziumnitrid ein gut bekanntes Material, für das äußerst selektive Abscheiderezepte für die metallorganische chemische Dampfabscheidung (MOCVD) zum Aufwachsen diverser III/V-Materialien bekannt sind. Ferner lässt sich durch die Entfernung zumindest eines Teils des dielektrischen Materials der Isolationsstrukturen wiederum effizient erreichen, dass laterale Flächen des ursprünglichen Halbleitermaterials des Trägersubstrats ohne weiteren Maskierungsschritte freigelegt werden können, so dass ein lateraler Ätzangriff für die Unterätzung der zuvor aufgebrachten Halbleiterstruktur möglich ist.
In einer Ausführungsform weist die mindestens eine Halbleiterschicht ein III/V-Halbleitermaterial auf. Durch die Verwendung eines III/V-Halbleitermaterials lässt sich, wie bereits zuvor erwähnt ist, beispielsweise eine größere Elektronenbeweglichkeit im Vergleich zu Germanium oder Silizium erreichen, so dass damit effizientere Bauelemente, etwa Transistoren, hergestellt werden können.
In einer weiteren Variante werden weitere Prozessschritte an der Halbleiterstruktur ausgeführt, um mindestens ein zu überführendes Bauelement zu bilden. In dieser Ausführungsform werden weitere Prozessschritte ausgeführt, wie sie zB. zur Herstellung von Transistoren verwendet werden, so dass nach Überführung der Halbleiterstruktur nur noch wenige weitere Prozessschritte in dem empfangenden Substrat erforderlich sind. Dies kann vorteilhaft sein, wenn die an der Halbleiterstruktur ausgeführten Prozessschritte im empfangenden Substrat ansonsten zu ungeeigneten Prozessbedingungen führen würden, etwa hohe Temperaturen, usw., die zu dem weiteren Herstellungsprozess auf dem empfangenden Substrat inkompatibel wären. In anderen Varianten kann die Halbleiterstruktur ohne oder nur mit einem moderaten Grad an Verarbeitung übertragen werden, wenn die weitere Verarbeitung mit den Prozessschritten auf dem empfangenden Substrat kompatibel ist.
Beispielsweise ist in einer Variante das zu überführende Bauelement ein Transistor mit hoher Elektronenbeweglichkeit.
In einer weiteren vorteilhaften Ausführungsform wird das Trägersubstrat in Form eines Substrats bereitgestellt, das eine vergrabene dielektrische Schicht, etwa eine vergrabene Oxidschicht, aufweist, auf der das Halbleitermaterial des Trägersubstrats ausgebildet ist. Auf diese Weise ergibt sich ein höherer Grad an Flexibilität bei der Erzeugung der Halbleiterstruktur, etwa im Hinblick auf den Materialverbrauch des Trägersubstrats, und dergleichen.
In einer vorteilhaften Ausführungsform erfolgt die Ätzung zur Entfernung von Halbleitermaterial unter der Halbleiterstruktur durch Ausführung einer anisotropen Ätzung, wobei eine laterale Ätzrate höher ist als eine vertikale Ätzrate. Auf diese Weise wird der Materialverbrauch des Trägersubstrats relativ gering gehalten. Es sind beispielsweise viele anisotrope Ätzrezepte, beispielsweise für Siliziummaterial, verfügbar, die in den unterschiedlichen Kristallrichtungen sehr unterschiedliche Ätzraten besitzen.
In diesem Zusammenhang ist es hilfreich, dass Positionsangaben oder die Angabe von Richtungen generell mit Bezug zu dem Substrat zu verstehen sind und nicht als absolute Positionsangaben gemeint sind. Dabei dient die Oberfläche des Trägersubstrats als Referenz. Somit liegt ein erstes Element oder eine erste Schicht "unter" einem zweiten Element oder einer zweiten Schicht, wenn in Richtung in das Substrat hinein der Abstand des ersten Elements oder der ersten Schicht von der Oberfläche des Trägersubstrats größer ist als der Abstand des zweiten Element bzw. der zweiten Schicht zu der Oberfläche des Trägersubstrats. Analoges gilt für den Begriff "oben". Lateral oder seitlich ist in diesem Zusammenhang als eine Richtung zu verstehen, die im Wesentlichen parallel zur Oberfläche des Trägersubstrats verläuft. Ebenso sind Begriffe wie vertikal und horizontal stets in Bezug zu dem Trägersubstrat zu verstehen.
In einer weiteren Ausführungsvariante erfolgt die Ausführung der Ätzung zur Entfernung von Halbleitermaterial unter der Halbleiterstruktur durch Ausführen einer isotropen Ätzung, wobei insbesondere hier ein Trägersubstrat mit vergrabener dielektrischer Schicht verwendet wird. Durch die Verwendung der dielektrischen Schicht als eine Ätzstoppschicht können damit der Materialabtrag und die vertikale Erstreckung der Ätzung gering gehalten werden, so dass eine Vielzahl geeigneter Ätzrezepte anwendbar ist, um eine vertikale Lösung der Halbleiterstruktur von dem Material des Trägersubstrats zu ermöglichen.
In einer weiteren vorteilhaften Ausführungsform wird die Halbleiterstruktur von dem Trägersubstrat durch Ausführung eines Überführungsdruckprozesses abgelöst. D.h., die effiziente Freiätzung der Halbleiterstruktur von dem Trägersubstrat ohne das Erfordernis für aufwändige maskierte Ätzschritte erlaubt eine effiziente Ausführung des Überführungsprozesses.
Gemäß einer weiteren Erfindung wird die zuvor genannte technische Aufgabe durch ein Trägersubstrat gelöst (Anspruch 13), welches zu überführende Halbleiterstrukturen aufweist. Das erfindungsgemäße Trägersubstrat, eine Einrichtung, Schaltung oder Vorrichtung darstellend, die einem gewissen Fertigungsstadium des zuvor genannten Verfahrens entspricht, umfasst eine Isolationsstruktur, die in einem Halbleitermaterial des Trägersubstrats ausgebildet ist und einen aktiven Bereich des Halbleitermaterials lateral begrenzt. Die Isolationsstruktur ist dabei so zu verstehen, dass diese eine geeignete geometrische Form hat und mit einem dielektrischen Material gefüllt ist, so dass ein dielektrisches Gebiet zur Abgrenzung des aktiven Bereichs vorliegt.
Auch hier gilt, dass gegebenenfalls kleine, also kleinflächige Unterbrechungen der Isolationsstruktur vorhanden sein können, um gegebenenfalls ein oder mehrere Anbindeelemente bereitzustellen.
Das erfindungsgemäße Trägersubstrat umfasst ferner eine III/V-Halbleiterstruktur, die auf dem aktiven Bereich ausgebildet ist und die Isolationsstruktur freilässt. D.h., die Halbleiterstruktur ist auf der Isolationsstruktur nicht ausgebildet.
Wie zuvor bereits erläutert ist, ergibt sich durch diese Anordnung des Trägersubstrats die Möglichkeit, einerseits die Bauteilstruktur in ihrer lateralen Erstreckung präzise zu gestalten und andererseits die Voraussetzungen zu schaffen, um ohne weitere Maskierungsschritte, d.h. insbesondere ohne weiteren Lithographieprozess, die Halbleiterstruktur zu unterschätzen, um die Voraussetzungen für das nachfolgende Überführen der Halbleiterstruktur zu schaffen.
In einer Ausführungsform ist dabei die Isolationsstruktur durch lokale Oxidation hergestellt, während in einer anderen Ausführungsform die Isolationsstruktur eine Grabenisolationsstruktur ist. Die Vorteile der beiden Varianten, sind bereits zuvor erläutert. Ferner weist in einer Variante die Halbleiterstruktur mindestens einen Galliumnitrid aufweisenden Transistor mit hoher Elektronenbeweglichkeit auf. Wie zuvor ebenfalls erläutert ist, erlaubt die erfindungsgemäße Strategie den Aufbau der Halbleiterstruktur mit reduziertem Aufwand, so dass insbesondere Transistoren mit hoher Elektronenbeweglichkeit auf der Basis von Galliumnitrid effizient hergestellt und effizient auf ein weiteres Substrat, etwa ein Substrat mit CMOS-Bauelementen, übertragen werden können, so dass insgesamt sehr leistungsfähige integrierte Schaltungen mit reduziertem Aufwand bereitgestellt werden können. In einer Variante weist das Trägersubstrat eine vergrabene dielektrische Schicht unter der Halbleiterstruktur auf.
Wie zuvor erläutert, ergibt sich daraus ein höheres Maß an Flexibilität, die Halbleiterstruktur in einen Zustand zu versetzen, in welchem sie von dem Trägersubstrat abgelöst werden kann.
Ausführungsformen der Erfindung sind anhand von einem Beispiel oder Beispielen dargestellt und nicht auf eine Weise, in der Beschränkungen aus den Figuren in die Patentansprüche übertragen oder hineingelesen werden. Gleiche Bezugszeichen in den Figuren geben gleiche oder ähnliche Elemente an.
1 zeigt ein Trägersubstrat 10 in Form einer Siliziumsubstratscheibe mit einer darauf aufgebrachten bzw. erzeugten Oxidschicht 12 und einer Siliziumnitrid-Schicht 14.
2 zeigt das Trägersubstrat mit geätzten Öffnungen in der Siliziumnitrid-Schicht 14.
3 zeigt das Trägersubstrat mit einer Isolationsstruktur bzw. dielektrischen Gebieten in Form von Feldoxidstegen, die durch lokale Oxidation hergestellt sind.
4 zeigt das Trägersubstrat mit den dielektrischen Gebieten und einem selektiv aufgewachsenen Stapel (oder Struktur) 40 aus Halbleitermaterialien.
5 zeigt das Trägersubstrat mit fertig prozessierten III/V-Bauelementen und Gruben im benachbarten Halbleitermaterial des Trägersubstrats nach der Entfernung der dielektrischen Gebiete 30.
6 zeigt das Trägersubstrat mit fertig prozessierten III/V-Bauelementen und bereichsweise erzeugten Unterätzungen 60.
7 zeigt das Trägersubstrat mit fertig prozessierten III/V-Bauelementen und vervollständigter Unterätzung 70 (ohne Anbindeelemente).
8 zeigt das Trägersubstrat gemäß einer weiteren Ausführungsform, in der Isolationsstrukturen bzw. dielektrische Gebiete zur Begrenzung des aktiven Bereichs in Form von Grabenisolationsstrukturen vorgesehen sind, etwa von flachen Grabenisolationsgebieten.
9 zeigt das Trägersubstrat mit den Grabenisolationsgebieten und einem selektiv aufgewachsenen Epitaxie-Schichtstapel.
10 zeigt das Trägersubstrat mit fertig prozessierten III/V-Bauelementen und Gruben, die im benachbarten Halbleitermaterial des Trägersubstrats ausgebildet sind.
11 zeigt das Trägersubstrat mit den fertig prozessierten III/V-Bauelementen und teilweise erzeugten Unterätzungen.
12 zeigt das Trägersubstrat mit den fertig prozessierten III/V-Bauelementen und den vollständig erzeugten Unterätzungen.
Mit Bezug zu den Figuren werden nunmehr weitere Ausführungsformen detaillierter erläutert.
1 zeigt ein Trägersubstrat 10, das eine für die nachfolgende selektive Epitaxie geeignete Kristallorientierung aufweist. Beispielsweise ist das Trägersubstrat 10 in Form eines Siliziumsubstrats vorgesehen, das eine (111)-Oberflächenorientierung hat, so dass darauf beispielsweise Galliumnitrid aufgewachsen werden kann.
Es sollte jedoch beachtet werden, dass andere Kristallorientierungen und/oder andere Halbleitermaterialien für das Trägersubstrat 10 verwendbar sind. Ferner ist in anderen Ausführungsformen eine (nicht gezeigte) vergrabene dielektrische Schicht vorgesehen, die darauf ausgebildet eine Halbleiterschicht, zB. eine Siliziumschicht, mit einer festgelegten Dicke aufweist, die somit das Halbleitermaterial des Trägersubstrats 10 für die nachfolgende selektive Epitaxie bildet. Entsprechende Substrate mit vergrabener dielektrischer Schicht, beispielsweise einem vergrabenen Oxid, können von Herstellern bezogen werden oder können während der Prozessierung aus einem Vollsubstrat erzeugt werden.
Dabei kann die Erzeugung einer vergrabenen dielektrischen Schicht auch lokal auf dem Substrat 10 erfolgen, falls dies erwünscht ist.
Das Trägersubstrat 10 weist in dem gezeigten Herstellungsstadium eine Oxidschicht 12 auf, auf der eine Siliziumnitridschicht 14 aufgebracht ist. Die Oxidschicht 12 kann durch thermische Oxidation, durch Abscheidung, usw. hergestellt werden. Die Nitridschicht 14 wird beispielsweise durch ein dem Fachmann geläufiges chemisches Gasphasen-Abscheideverfahren (CVD) hergestellt.
2 zeigt das Trägersubstrat 10 mit Öffnungen 20, die in der Nitridschicht 14 ausgebildet sind, so dass die darunter liegende Oxidschicht 12 freigelegt ist. Die Öffnungen 20 können durch bekannte Verfahrensschritte mit Photolithographie und Ätzung erzeugt werden. Dabei werden im Wesentlichen die lateralen Abmessungen und die Geometrie von dielektrischen Gebieten bzw. einer Isolationsstruktur festgelegt, die nachfolgend in dem Halbleitermaterial des Trägersubstrats 10 zu bilden ist.
3 zeigt das Trägersubstrat 10 in einer weiter fortgeschrittenen Herstellungsphase, wobei eine Isolationsstruktur in Form dielektrischer Gebiete 30 erzeugt ist, die einen aktiven Bereich 11 mit freiliegender Halbleiteroberfläche begrenzt. Der aktive Bereich 11 ist in dieser Phase so gezeigt, dass er bereits von Kontaminationsstoffen und anderen Schichten befreit ist, zB. einem natürlichen Oxid, um somit für eine nachfolgende selektive Epitaxie aufbereitet zu sein.
Die in 3 gezeigte Struktur kann hergestellt werden durch einen Oxidationsprozess, der dazu führt, dass die dielektrischen Gebiete 30 erzeugt werden, die hier auch als Isolationsstruktur bezeichnet sind, wobei aufgrund der Volumenzunahme das resultierende Oxidmaterial in das Halbleitermaterial des Trägersubstrats 10 hinein wächst und auch eine entsprechende Erhöhung bildet. Dennoch wird aufgrund des Oxidationsprozesses erreicht, dass eine untere Fläche der dielektrischen Gebiete 30 (das ist die unterste Grenzfläche zwischen dem Halbleitermaterial und dem Oxidmaterial der dielektrischen Gebiete 30), unterhalb der exponierten Oberfläche des aktiven Bereichs 11 liegt.
Es sollte beachtet werden, dass die Isolationsstruktur in Form der dielektrischen Gebiete 30 an geeigneten Positionen unterbrochen sein kann, so dass dort Stege oder Abschnitte im Halbleitermaterial verbleiben, die später nach Aufwachsen eines Halbleitermaterials als Anbindelemente zur horizontalen Fixierung vor dem Überführen dienen.
4 zeigt das Trägersubstrat 10 in einer weiter fortgeschrittenen Fertigungsphase, wobei auf den freiliegenden aktiven Bereichen 11, vgl. 3, eine epitaktisch selektiv aufgewachsene Halbleiterstruktur 40 ausgebildet ist.
Beispielsweise kann die Halbleiterstruktur 40 mehrere III/V-Schichten aufweisen die epitaktisch aufgewachsen sind. Beispielsweise kann eine Abfolge von AlN/AlGaN/GaN vorgesehen werden, um einen möglichst spannungslosen Übergang in der Halbleiterstruktur 40 von dem Basismaterial des Trägersubstrats 10 zur obersten Schicht der Struktur 40 zu erhalten.
Wie zuvor erläutert, wird dabei eine selektive Epitaxie eingesetzt, zB. MOCVD, in der die Abscheidung auf den dielektrischen Gebieten 30 nahezu null ist, so dass die dielektrischen Gebiete 30 für die weitere Prozessierung ohne weitere Prozessschritte zugänglich sind und ein horizontales Freiätzen nicht erforderlich ist.
In vorteilhaften Ausführungsformen werden an der in 4 gezeigten Struktur weitere Prozessschritte vorgenommen, um zB. aus der Halbleiterstruktur 40 die gewünschten III/V-Bauelemente zu schaffen, beispielsweise Transistoren mit hoher Elektronenbeweglichkeit. Die Prozessierung bzw. die Ausführung zumindest einiger Prozessschritte für die weitere Strukturierung und Erzeugung der gewünschten Bauelemente auf dem Trägersubstrat 10 kann vorteilhaft sein, wenn diese Prozessschritte in dem empfangenden Substrat, in welchem andere Bauelemente hergestellt oder herzustellen sind, einen erhöhten Aufwand erfordern würden oder generell mit den dort eingesetzten Techniken und Materialien nicht kompatibel wären.
5 zeigt schematisch das Trägersubstrat 10 in einer weiter fortgeschrittenen Fertigungsphase, in der beispielsweise weiter prozessierte III/V-Bauelemente 52 vorgesehen sind. Ferner ist das dielektrische Material der Isolationsstruktur bzw. der dielektrischen Gebiete 30 zumindest teilweise entfernt, so dass eine Grube 50 gebildet wird, deren Boden tiefer liegt als die Oberfläche des Halbleitermaterials des Trägersubstrats 10.
In der gezeigten Ausführungsform ist die Grube 50 so gebildet, dass im Wesentlichen das gesamte dielektrische Material entfernt ist. In anderen Varianten wird nur bis zu einer Tiefe geätzt, in der ein laterales Freilegen des Halbleitermaterials des Trägersubstrats 10 erreicht wird.
Die Entfernung des Materials zur Bildung der Grube 50 erfolgt beispielsweise unter Anwendung selektiver Ätzrezepte, in der beispielsweise das dielektrische Material selektiv zu dem umgebenden Halbleitermaterial abgetragen wird. Diesbezüglich sind im Stand der Technik geeignete Rezepte verfügbar. Es somit hervorzuheben, dass in vorteilhaften Ausführungsformen keine Maskierung der Struktur notwendig ist, um die Grube 50 zu erzeugen.
6 zeigt das Trägersubstrat 10 mit der Halbleiterstruktur bzw. den III/V-Bauelementen 52, wenn weitere Verarbeitungsschritte zuvor erfolgt sind. In der dargestellten Phase ist bereits eine Teilunterätzung 60 gebildet, so dass ein wesentlicher Teil des Materials des Trägersubstrats 10 unterhalb des III/V-Bauelements 52 entfernt ist. Dabei wird in einer vorteilhaften Ausführungsvariante das entsprechende Ätzrezept so gewählt, dass eine laterale (hier horizontale) Ätzrate deutlich größer oder höher ist als eine vertikale Ätzrate. Beispielsweise sind Ätzmittel verfügbar, die deutlich unterschiedliche Ätzraten für unterschiedliche Kristallorientierungen aufweisen. Ein solches Ätzmittel ist beispielsweise TMAH, wie zuvor bereits beschrieben. Es ist insbesondere für die Ätzung von Silizium geeignet, wobei in der <111>-Richtung eine deutlich kleinere Ätzrate erreicht wird als in den anderen Kristallrichtungen.
In der gezeigten Ausführungsform ist die <111>-Richtung etwa die vertikale Richtung.
In anderen Ausführungsformen können isotope Ätzrezepte eingesetzt werden, wenn der vertikale Materialabtrag in dem Trägersubstrat 10 akzeptabel ist. In weiteren Ausführungsformen ist eine dielektrische Schicht als vergrabene Schicht in dem Substrat 10 vorgesehen, so dass diese vergrabene dielektrische Schicht als Ätzstoppschicht dienen kann, um damit bei Anwendung eines isotropen Ätzrezepts eine vertikale Erstreckung der Ätzung exakt zu begrenzen. Auf diese Weise kann das entsprechende Trägersubstrat 10 erneut für weitere Anwendungszwecke eingesetzt werden.
7 zeigt das Trägersubstrat 10 in einem Zustand, in welchem das bzw. die III/V-Bauelement bzw. Bauelemente 52 vollständig unterätzt und somit vollständig von dem Material des Trägersubstrats 10 gelöst sind. Die gezeigte Unterätzung 70 löst somit das Bauelement 52 in vertikaler Richtung von dem Trägersubstrat 10. Wie zuvor erläutert, sind aufgrund der zuvor zumindest teilweise geätzten Isolationsstrukturen das oder die Bauelement(e) 52 auch horizontal voneinander gelöst, wobei eben entsprechende einzelne Anbindeelemente vorgesehen sein können, die hier nicht gezeigt sind, um eine gewisse mechanische Anbindung an das Trägersubstrat 10 vor der Übertragung einzelner Halbleiterstrukturen auf einen Stempel beizubehalten. Während der Ätzung zur Erzeugung der Unterätzungen 70 wird auch das Trägermaterial der Anbindeelemente weggeätzt, und das darauf abgeschiedene Halbleitermaterial sorgt für die mechanische Anbindung.
In dem gezeigten Zustand kann ein beliebig geeignetes Verfahren zum Kontakt mit einem Überführungsstempel angewendet werden, um zumindest einige der Bauelemente 52, die großflächig auf dem Trägersubstrat 10 ausgebildet sind, an dem Stempel an zu haften und durch Brechen oder Trennen der nicht gezeigten Anbindeelemente von dem Trägersubstrat 10 abzulösen. Daraufhin können die anhaftenden Bauelemente 52 an geeigneten Positionen in einem oder mehreren empfangenden Substrat(en) aufgebracht werden.
Mit Bezug zu den 8 bis 12 werden weitere Ausführungsbeispiele beschrieben. Dabei sind Elemente und Komponenten, die ähnlich oder identisch sind zu den Elementen und Komponenten der vorhergehenden Figuren mit den gleichen Bezugszeichen belegt und die entsprechende Beschreibung dieser Elemente und Komponenten und ihrer Herstellung wird weggelassen oder verkürzt.
8 zeigt das Trägersubstrat 10 mit der geeigneten Kristallorientierung, wie zuvor erläutert. Ferner ist eine Isolationsstruktur 80 in dem Halbleitermaterial des Trägersubstrats 10 gebildet, die den aktiven Bereich 11 entsprechend begrenzt, wobei gegebenenfalls Bereiche für Anbindeelemente die Isolationsstruktur 80 unterbrechen, wie zuvor für die Isolationsstruktur 30 erläutert.
Die Isolationsstruktur 80 ist somit als eine Grabenisolationsstruktur vorgesehen, die durch bekannte Schritte und Techniken erzeugt werden kann, wozu Photolithographie, Grabenätzung, Oxidabscheidung (auch thermische Oxidbildung) und/oder Abscheidung eines anderen oder weiteren dielektrischen Materials gehören, zB. Siliziumnitrid.
Durch eine nachfolgende Einebnung der Oberfläche wird die Isolationsstruktur 80 fertig gestellt, zB. durch ein chemisch mechanisches Polieren (CMP). Wie zuvor erläutert, können zwei oder mehrere dielektrische Materialien für die Struktur 80 vorgesehen werden, um gegebenenfalls eine Oberfläche zu erhalten, die für die nachfolgende selektive Epitaxie-Abscheidung geeignet ist. Auch in diesem Falle ist deutlich erkennbar, dass eine untere Grenzfläche zwischen Isolationsstruktur 80 und Halbleitermaterial des Trägersubstrats 10 deutlich tiefer liegt als eine Oberfläche des aktiven Bereichs 11.
9 zeigt das Trägersubstrat 10 in einer weiter fortgeschrittenen Phase, in der die Halbleiterstruktur 40 ausgebildet ist, die wiederum mindestens eine Halbleiterschicht aufweist, die sich von dem Halbleitermaterial des Trägersubstrats 10 in zumindest einer Eigenschaft unterscheidet.
Die Halbleiterstruktur 40 kann mehrere Halbleiterschichten aufweisen, wie zuvor erläutert. Durch die Oberflächeneigenschaften der Isolationsstruktur 80 wird wiederum ein Abscheiden auf der Struktur 80 im Wesentlichen unterdrückt, wie zuvor erläutert. Ferner können weitere Verarbeitungsschritte ausgeführt werden, sollte ein höherer Verarbeitungsgrad der Halbleiterstruktur 40 erwünscht sein, bevor sie auf ein empfangendes Substrat überführt wird.
10 zeigt das Trägersubstrat 10 mit einem oder mehreren prozessierten III/V-Bauelementen 52. Für das bzw. die Bauelement(e) 52 gelten ebenfalls die zuvor dargelegten Kriterien. Ferner ist das dielektrische Material (als dielektrisch isolierendes Material) der Isolationsstruktur 80, vgl. dazu die 9, mindestens teilweise entfernt, so dass sich eine Grube 100 in dem Halbleitermaterial des Trägersubstrats 10 ergibt. Dadurch erhält der Fachmann wiederum einen lateralen Zugang zu dem Halbleitermaterial des Substrats 10 unterhalb des Bauelements 52.
In der gezeigten Variante ist das dielektrische Material der Isolationsstruktur 80 nach 9 vollständig entfernt. Dies gelingt durch einen selektiven Ätzschritt, wie zuvor erläutert, so dass auch hier in vorteilhaften Ausführungsformen kein zusätzlicher Photolithographieschritt erforderlich ist.
11 zeigt das Trägersubstrat 10 in einem fortgeschrittenen Stadium, in welchem eine teilweise erfolgte Unterätzung 110 unterhalb des Bauelements 52 erfolgt ist. Zu diesem Zweck können wiederum anisotrope Ätzrezepte eingesetzt werden, wie dies zuvor beschrieben wurde. In anderen Ausführungsvarianten werden isotope Ätzrezepte eingesetzt, wenn die vertikale Ätztiefe unerheblich ist. Auch kann eine vergrabene dielektrische Schicht als Ätzstoppschicht vorgesehen sein, wie zuvor erläutert.
12 zeigt das Trägersubstrat 10 in einem Zustand, in welchem eine vollständige Unterätzung 120 des Bauelements 52 erfolgt ist, so dass das Bauelement 52 in vertikaler Richtung von dem Trägersubstrat 10 gelöst ist. Auch in horizontaler Richtung ist aufgrund der selektiven Epitaxie eine Loslösung gegeben, wobei jedoch entsprechende Anbindeelemente (nicht gezeigt) vorgesehen sein können, um eine mechanische Fixierung der Bauelemente 52 an dem Trägersubstrat 10 beizubehalten, bis eine Ablösung Bauelemente 52 durchgeführt wird.
Die Beispiele der Erfindung ermöglichen somit eine effiziente Herstellung von Halbleiterstrukturen, die auf einem geeigneten Trägersubstrat aufgewachsen werden, bis zu einem gewünschten Fertigungsgrad prozessiert werden, wobei durch selektive Epitaxie eine Reduzierung der mechanischen Spannungen erreicht wird, mit Ausnahme von eventuellen Anbinde-Elementen. Die laterale Formgebung (das tatsächliche Wachstumsgebiet) für die selektive Epitaxie, ist durch Isolationsstrukturen definiert, die aufgrund ihrer Oberflächeneigenschaften ein Abscheiden der aufzuwachsenden Halbleitermaterialien verhindern. Durch späteres Entfernen von dielektrischem Material aus diesen Isolationsstrukturen kann ein Zugang für den lateralen Ätzangriff zur Unterätzung der Halbleiterstruktur geschaffen werden, wobei dies eben auch ohne zusätzlichen Lithographieprozess erfolgen kann. Damit wird die Herstellung von beliebig prozessierten Halbleiterstrukturen auf einem Trägersubstrat deutlich vereinfacht im Vergleich zu konventionellen Strategien, so dass sich ein erheblicher Zeit- und Kostenvorteil ergibt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 2009/0294803 A1 [0004]
DE 112011101135 T5 [0004]
US 8664699 B2 [0004]
US 7932123 B2 [0006]
US 7943491 B2 [0007]
US 2013/0069275 A1 [0007]
US 7799699 B2 [0008]
US 9093271 B2 [0010]
EP 884767 A2 [0011]
WO 200/4073045 A2 [0012]
US 8722526 B2 [0013]
WO 2005/043604 A2 [0014]
US 7049201 B2 [0015]
US 4381202 A [0016]
US 5304834 A [0016]
US 3421055 A [0016]
EP 250171 B1 [0017]

Claims

Verfahren zur Herstellung von zu überführenden Halbleiterstrukturen auf einem Trägersubstrat, das Verfahren mit – Bereitstellen eines Trägersubstrats (10) mit einem Halbleitermaterial, welches eine ausgewählte Kristallorientierung aufweist; – Erzeugen eines aktiven Bereichs (11), der eine exponierte Halbleiteroberfläche (11) aufweist und von dielektrischen Gebieten (30, 80) mit isolierendem, dielektrischen Material nahezu vollständig begrenzt ist oder wird; – Bilden einer zu überführenden Halbleiterstruktur (40) durch ein Abscheiden mindestens einer Halbleiterschicht auf dem aktiven Bereich (11); – Entfernen zumindest eines Teils oder Abschnitts des dielektrischen Materials; – Ausführen einer Ätzung und Entfernen von Halbleitermaterial unter der Halbleiterstruktur (40).
Verfahren nach Anspruch 1 oder 1a, wobei die dielektrischen Gebiete (30) durch lokale Oxidation des Halbleitermaterials des Trägersubstrats (10) gebildet werden.
Verfahren nach Anspruch 1, wobei die dielektrischen Gebiete (80) als Grabenisolationsgebiete gebildet werden.
Verfahren nach einem der Ansprüche 1 bis 3, wobei die mindestens eine Halbleiterschicht (40) ein III/V-Halbleitermaterial ist oder aufweist.
Verfahren nach Anspruch 4, wobei das III/V-Halbleitermaterial ein Galliumnitrid ist oder umfasst.
Verfahren nach einem der Ansprüche 1 bis 5, wobei weitere Prozessschritte an der Halbleiterstruktur (40) ausgeführt werden, um mindestens ein zu überführendes Bauelement (52) zu bilden.
Verfahren nach Anspruch 6, wobei das mindestens eine zu überführende Bauelement (52) ein Transistor mit hoher oder guter Elektronenbeweglichkeit ist oder umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bereitstellen des Trägersubstrats umfasst: Bereitstellen des Trägersubstrats mit einer vergrabenen dielektrischen Schicht, auf der das Halbleitermaterial liegt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ausführen einer Ätzung mit der Entfernung von Halbleitermaterial unter der Halbleiterstruktur (40) eine Ausführung einer anisotropen Ätzung umfasst, in der eine laterale Ätzrate höher ist als eine vertikale Ätzrate.
Verfahren nach Anspruch 8, wobei das Ausführen einer Ätzung zur Entfernung von Halbleitermaterial unter der Halbleiterstruktur (40) eine Ausführung einer isotropen Ätzung umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, das ferner umfasst: ein Ablösen der Halbleiterstruktur von dem Trägersubstrat durch Ausführung eines Überführungsdruckprozesses.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden einer zu überführenden Halbleiterstruktur (40) durch eine selektive Epitaxie erfolgt.
Trägersubstrat mit zu überführenden Halbleiterstrukturen, das Trägersubstrat mit – einer Isolationsstruktur (30, 80), die in einem Halbleitermaterial des Trägersubstrats (10) ausgebildet ist und einen aktiven Bereich (11) des Halbleitermaterials lateral begrenzt; – einer III/V-Halbleiterstruktur (40), die auf dem aktiven Bereich (11) ausgebildet ist und die Isolationsstruktur (30, 80) freilässt.
Trägersubstrat nach Anspruch 13, wobei die Isolationsstruktur (30) eine Grabenisolationsstruktur (80) ist.
Trägersubstrat nach einem der Ansprüche 13 oder 14, wobei die Halbleiterstruktur (40) mindestens einen – Galliumnitrid aufweisenden – Transistor mit hoher oder zumindest guter Elektronenbeweglichkeit aufweist.
Trägersubstrat nach einem der Ansprüche 13 bis 15, das ferner eine vergrabene dielektrische Schicht unter der Halbleiterstruktur (40) aufweist.
Trägersubstrat nach einem der Ansprüche 13 bis 16, wobei die Isolationsstruktur eine Isolationsstruktur (30) ist, insbesondere hergestellt oder herstellbar durch eine lokale Oxidation.