CN107624197A - 通过预图案化台面进行的减轻应变的外延剥离 - Google Patents

通过预图案化台面进行的减轻应变的外延剥离 Download PDF

Info

Publication number
CN107624197A
CN107624197A CN201680016407.0A CN201680016407A CN107624197A CN 107624197 A CN107624197 A CN 107624197A CN 201680016407 A CN201680016407 A CN 201680016407A CN 107624197 A CN107624197 A CN 107624197A
Authority
CN
China
Prior art keywords
epitaxial layer
layer
region
epitaxial
sacrifice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680016407.0A
Other languages
English (en)
Inventor
史蒂芬·R·福里斯特
李圭相
范德久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Michigan
Original Assignee
University of Michigan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Michigan filed Critical University of Michigan
Publication of CN107624197A publication Critical patent/CN107624197A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本文公开了消除或减少外延剥离的薄膜外延层在次级主衬底上的剥落的方法，所述方法允许制造高得率的ELO加工的薄膜器件。所述方法利用了图案化的减轻应变的沟槽。

Description

通过预图案化台面进行的减轻应变的外延剥离
本申请要求2015年3月18日提交的美国临时专利申请号62/134,833的优先权权益，所述临时专利申请整体通过参考并入本文。
本发明在美国军队研究办公室(Army Research Office)授予的合同号为W911NF-08-2-0004的美国政府支持下做出。美国政府在本发明中具有一定权利。
本公开的主题内容是由以下各方中的一个或多个、代表以下各方中的一个或多个和/或与以下各方中的一个或多个合作，按照大学-公司联合研究协议做出的：密歇根大学董事会(The Regents of the University of Michigan)和NanoFlex电力公司(NanoFlexPower Corporation)。该协议在做出本公开的主题内容之日和/或之前就已生效，并且正是由于在所述协议范围内采取的活动才做出了本公开的主题内容。
外延剥离(ELO)技术能够通过选择性蚀刻在外延层与生长衬底之间生长的牺牲层，将所述外延层与所述生长衬底分隔开，正如在下述文献中所示：Makoto Konagai,Mitsunori Sugimoto&Kiyoshi Takahashi，通过剥离膜技术获得的高效GaAs薄膜太阳能电池(High efficiency GaAs thin film solar cells by peeled film technology)，45Journal of Crystal Growth 277-280(1978)，和Eli Yablonovitch等，外延GaAs膜的剥离中的极端选择性(Extreme selectivity in the lift-off of epitaxial GaAs films)，51 Appl.Phys.Lett.2222(1987)。然后，可以将外延层转移到次级主衬底，并且可以将它进一步制造成各种不同种类的薄膜器件，例如太阳能电池、光电二极管阵列、发光二极管和FET，正如在例如下述文献中看到的：Kyusang Lee等，用于低成本薄膜柔性光电子器件的非破坏性晶圆再循环(Non-Destructive Wafer Recycling for Low-Cost Thin-FilmFlexible Optoelectronics)，24Adv.Funct.Mater.4284-4291(2014)。然而，据观察，常规ELO过程常常引起外延层从次级主衬底的部分剥落，这显著损坏剥离的薄膜外延层，导致在转移的外延层上制造的有功能的薄膜器件的产率低。
如果在转移过程中外延层从次级主衬底部分剥落，则可能在转移的外延层上产生破裂的区域。图1示出了在常规ELO过程期间这种破裂过程的可能的示意图。在所述方法开始时，将包含外延层的薄膜和主衬底两者用金属(例如Au)涂覆(图1(左上))。将外延样品与次级主衬底粘合(在某些情况下，通过冷焊粘合)(图1(中上))。然后将粘合的样品浸泡在稀HF中进行ELO，并且所述稀HF蚀刻牺牲层(图1(右上))。在所述ELO过程结束时，小的未蚀刻的区域可能残留(图1(右上))在完整的外延样品的中心。这些小的未蚀刻的区域倾向于从主衬底剥落，这可能是由于在粘合或ELO过程中诱导的应变在ELO过程结束时集中在小区域上的原因(图1(右下))。结果，所述包含外延层的薄膜在中心处从Au层剥落(图1(右下))，并产生具有破裂区域的外延层(图1(中下))。在这些破裂区域上制造的器件显示出有害的行为例如短路，这降低了总体器件的制造得率(图1(左下))。
本公开的器件和方法旨在克服上述问题和本领域中的其他缺点。具体来说，本文公开了消除或减少外延剥离的薄膜外延层在次级主衬底上的剥落的方法，上述方法允许制造高得率的ELO加工的薄膜器件。上述方法利用了本文中所描述的图案化的减轻应变的沟槽。通过比较在使用和不使用这种方法的情况下的大型ELO加工的薄膜光电二极管阵列的制造得率，实验证实了外延剥离的薄膜外延层的质量改善。
本方法的附带益处是增加牺牲层的暴露出的区域，这可以提高牺牲层的蚀刻速率。Horng等，使用用于衬底再循环应用的十字形图案外延层剥离技术制造的薄膜太阳能电池(Thin Film Solar Cells Fabricated Using Cross-Shaped Pattern Epilayer Lift-Off Technology for Substrate Recycling Applications)，59 IEEE Trans.ElectronDevices 666-672(2012)报道了具有露出牺牲蚀刻层的十字形孔的毗连外延层，其中所述结构的每个重复单元由狭窄的部分相连。这种配置增加了牺牲层的暴露出的区域并减少了ELO释放时间，但是也提高了外延层上的应力并将应力集中在狭窄的连接部分处。
本公开的另一个设想到的益处在于它可以与通过参考并入本文的下述文献中描述的技术相结合使用：Kyusang Lee等，太阳能至电能转变的成本转换：将薄膜GaAs太阳能电池与非跟踪式小型聚光器集成(Transforming the cost of solar-to-electricalenergy conversion:Integrating thin-film GaAs solar cells with non-trackingmini-concentrators)，4 Light:Science&Applications e288(2015)，以将大面积外延层转移到次级主衬底而不会由于应力而损伤外延层，使得能够进行高通量的非破坏性ELO(ND-ELO)晶圆再循环过程，用于太阳能电池的大规模生产。
公开了一种用于制造薄膜器件的方法，所述方法包括提供包含生长衬底、牺牲层和外延层的生长结构，其中所述牺牲层被布置在所述生长衬底与外延层之间。应该指出，本文中描述的任何方法和技术都可以使用这种生长结构来进行，所述生长结构还可以包括本文中描述的或本领域中已知的其他层。在一种情况下，所述方法包括将光刻胶层(PR)沉积在所述外延层上，使用光刻法将一个或多个沟槽图案化成穿过所述光刻胶层，其中所述一个或多个沟槽暴露出下方的外延层的区域(图2(左上))，将一个或多个沟槽图案化成穿过所述外延层的暴露出的区域并穿过所述牺牲层，其中所述一个或多个沟槽暴露出下方的生长衬底的区域(图2(中上))，除去所述光刻胶层(图2(右上))，将金属层沉积在所述外延层上(图2(右上))，将所述金属层粘合到金属涂覆的主衬底(图2(右下和中下))，以及通过蚀刻所述牺牲层进行所述外延层的外延剥离(图2(中下))。
在一种情况下，本公开涉及一种用于制造薄膜器件的方法，所述方法包括将牺牲层沉积在生长衬底上，将外延层沉积在所述牺牲层上，将光刻胶层沉积在所述外延层上，使用光刻法将一个或多个沟槽图案化成穿过所述光刻胶层，其中所述一个或多个沟槽暴露出下方的外延层的区域(图2(左上))，将一个或多个沟槽图案化成穿过所述外延层的暴露出的区域并穿过所述牺牲层，其中所述一个或多个沟槽暴露出下方的生长衬底的区域(图2(中上))，除去所述光刻胶层(图2(右上))，将金属层沉积在所述外延层上(图2(右上))，将所述金属层粘合到金属涂覆的主衬底(图2(右下和中下))，以及通过蚀刻所述牺牲层进行所述外延层的外延剥离(图2(中下))。
在某些实施方式中，所述方法步骤以各种不同的顺序进行。在一个实施方式中，制造薄膜器件的方法包括将牺牲层沉积在生长衬底上，将外延层沉积在所述牺牲层上，将光刻胶层沉积在所述外延层上，使用光刻法将一个或多个沟槽图案化成穿过所述光刻胶层，其中所述一个或多个沟槽暴露出下方的外延层的区域，将金属层沉积在所述外延层上，除去所述光刻胶层，使得覆盖所述光刻胶层的所述金属层的任何部分被剥离，暴露出下方的外延层的不同区域，将一个或多个沟槽图案化成穿过所述外延层的暴露出的不同区域，其中所述一个或多个沟槽暴露出下方的牺牲层的区域或者在某些实施方式中暴露出下方的生长衬底的区域，将所述金属层粘合到金属涂覆的主衬底，以及通过蚀刻所述牺牲层进行所述外延层的外延剥离。正如所指示的，在这个实施方式中，被图案化成穿过外延层的暴露出的不同区域的一个或多个沟槽不必定暴露出下方的生长衬底的区域。在暴露出所述牺牲层的区域后，那些一个或多个沟槽可以停止，或者它们可以继续穿过所述牺牲层，并暴露出所述生长衬底的区域。在这个实施方式中，被图案化成穿过光刻胶层的一个或多个沟槽可能比被图案化成穿过所述外延层的暴露出的不同区域的一个或多个沟槽更宽，并且在许多情况下显著更宽。这是因为在这些实施方式中，光刻胶图案化区将接受沉积的金属层，并因此覆盖将在晚些时候制造的器件。因此，根据这些实施方式，可以对大的光刻胶区域进行图案化。在某些实施方式中，被图案化成穿过光刻胶层的一个或多个沟槽足够宽，以覆盖外延层将被制造成一个或多个薄膜器件的所有或几乎所有的区域。
在一个实施方式中，所述方法可以包括将牺牲层沉积在生长衬底上，将外延层沉积在所述牺牲层上，将金属层沉积在所述外延层上，将光刻胶层沉积在所述外延层上，使用光刻法将一个或多个沟槽图案化成穿过所述光刻胶层，其中所述一个或多个沟槽暴露出下方的金属层的区域，将一个或多个沟槽图案化成穿过所述金属层的暴露出的区域，其中所述一个或多个沟槽暴露出下方的外延层的区域，将一个或多个沟槽图案化成穿过所述外延层的暴露出的区域，其中所述一个或多个沟槽暴露出下方的牺牲层的区域或者在某些实施方式中暴露出下方的生长衬底的区域，除去所述光刻胶层，将所述金属层粘合到金属涂覆的主衬底，以及通过蚀刻所述牺牲层进行所述外延层的外延剥离。正如所指示的，在这个实施方式中，被图案化成穿过所述外延层的暴露出的区域的一个或多个沟槽不必定暴露出下方的生长衬底的区域。在暴露出所述牺牲层的区域后，那些一个或多个沟槽可以停止，或者它们可以继续穿过所述牺牲层，并暴露出所述生长衬底的区域。
在一个实施方式中，所述方法可以包括将牺牲层沉积在生长衬底上，将外延层沉积在所述牺牲层上，然后将金属台面的图案化层沉积在所述外延层上以便暴露出所述外延层的区域，将一个或多个沟槽图案化成穿过所述外延层的暴露出的区域，其中所述一个或多个沟槽暴露出下方的牺牲层的区域或者在某些实施方式中暴露出下方的生长衬底的区域，将所述金属层粘合到金属涂覆的主衬底，以及通过蚀刻所述牺牲层进行所述外延层的外延剥离。在某些实施方式中，所述金属台面的图案化层使用荫罩板来沉积。
在某些实施方式中，将所述外延层粘合到所述主衬底通过冷焊粘合来实现。例如，冷焊粘合由Lee等人描述在“外延剥离的太阳能电池从单个InP衬底的多次生长”(Multiplegrowths of epitaxial lift-off solar cells from a single InP substrate)中(Lee,K.,Shiu,K.-T.,Zimmerman,J.D.,Renshaw,C.K.&Forrest,S.R.“Multiple growths ofepitaxial lift-off solar cells from a single InP substrate.”Appl.Phys.Lett.97,101107(2010))，由Kim等人描述在“有机电子器件通过冷焊接的微观图案化”(Micropatterning of organic electronic devices by cold-welding)中(Kim,C.,Burrows,P.&Forrest,S.“Micropatterning of organic electronic devices bycold-welding.”Science 288,831–3(2000))，并由Ferguson等人描述在“薄金属膜在弹性体支持物上的接触粘附：在环境条件下的冷焊接”(Contact adhesion of thin goldfilms on elastomeric supports:cold welding under ambient conditions)中(Ferguson,G.S.,Chaudhury,M.K.,Sigal,G.B.&Whitesides,G.M.“Contact adhesion ofthin gold films on elastomeric supports:cold welding under ambientconditions.”Science 253,776–778(1991))，所述文献中关于冷焊粘合的公开内容通过参考并入本文。
所述外延层可以包含一个或多个有源区域，器件可以在所述有源区域中制造。在一个实施方式中，图案化的沟槽将所述外延层的包含至少一个器件的一个区域与另一个区域分开。在一个实施方式中，一个或多个沟槽将外延层分成如图3中所示的两个或更多个有源区域部分。图3示出了外延层300，其被沟槽302分隔成两个有源区域306。所述有源区域306包含可以包含器件304的区域。在一个实施方式中，一个或多个沟槽将外延层的整个有源区域分隔成一行或多行有源区域部分。在一个实施方式中，一个或多个沟槽将外延层的整个有源区域分隔开，以形成有源区域部分的网格。在一个实施方式中，有源区域可以包含成行的器件，并且沟槽可以将每一行分隔开。在一个实施方式中，有源区域可以包含成行的器件，并且沟槽可以将每隔一行的器件分隔开，或者沟槽可以集中在预期接受更高应力的区域中。在一个实施方式中，沟槽将整个有源区域分隔开，以在所述外延层上形成梳子状结构，其中所述有源区域可以如图4中所示仍然是毗邻的片段。图4示出了包含有源区域406的外延层400，所述有源区域406被沟槽402分隔成几个有源区域部分408。图4中的沟槽402不必定在每一行器件404之间。有源区域406中的器件不必定排列成行。图3和4仅仅是示例性的。根据本公开，外延层有源区域、沟槽和器件的各种不同的组合可能性在本领域普通技术人员的范围之内。
在某些实施方式中，本公开的一个或多个沟槽例如被图案化成穿过所述外延层的一个或多个沟槽的宽度为约500微米或更小，例如约250微米或更小。在某些实施方式中，所述一个或多个沟槽具有约200微米至约1微米、约150微米至约4微米、约100微米至约8微米、约60微米至约10微米范围内，或约30微米或其间的任何数字的宽度。所述一个或多个沟槽可以具有相同或近似相同的宽度，或者宽度可以相对于彼此不同。在某些实施方式中，至少一个沟槽或所有沟槽可以具有小于1微米的宽度。在一个实施方式中，所述沟槽可以在所述外延层中成行图案化。在一个实施方式中，图案化特征可以是具有指状突起的梳子状结构。在一个实施方式中，特征之间的分隔可以尽可能小，使得片段之间的间隙被最小化，但外延层的片段不接触。在另一个实施方式中，所述一个或多个沟槽包含外延层的有源区域中器件之间的所有或几乎所有的区域。
在另一种情况下，本文描述的方法用于消除外延剥离的薄膜外延层在次级主衬底上的剥落。这将允许制造高得率的ELO加工的薄膜器件。在另一种情况下，本文公开的方法减少外延剥离的薄膜外延层在次级主衬底上的剥落。在一个实施方式中，所述一个或多个沟槽可以被配置成减轻外延层的应力。不希望受到特定理论限制，本发明人相信按照本公开图案化的一个或多个沟槽在ELO期间提供应变减轻，从而减少或消除了在常规ELO过程中观察到的外延层剥落。
应力可以被定义为由相邻的原子或子元件施加到连续材料的原子或子元件上的力。在一个实施方式中，两个层之间的应力可以通过物理分隔所述两个层来减轻。在具有尖角的区域中应力可能局部提高。不是所有的实施方式都不含尖角以减轻应力，因为尖角可能被引入以降低外延层上的另一个位置处的应力。应力的非限制性实例包括在两个非晶格匹配的外延层的沉积期间在表面上产生的应力，在转移或外延剥离过程中产生的应力，或来自于外力。应力可以在一定的长度或面积或体积范围内积累。在一种情况下，本公开涉及在外延层中减轻应力的方法，其中应力可以是局部位点或区域处的平均、中值或最大应力。在另一种情况下，应力可以是剪切应力或法向应力。不受单一操作理论限制，据信所述一个或多个沟槽可以减轻有源区域内或器件之间的应力。
在一个实施方式中，配置或进行所述图案化步骤，以在外延剥离过程后减少以下至少一者：外延层破裂、外延层的部分剥落和器件短路。
当使用具有大的有源区域的外延层时，可以特别地实现本公开的优点，因为大的有源区域倾向于更易受应力的影响并因此更加从本公开的减少应变的沟槽获益。在某些实施方式中，所述外延层的有源区域为至少10,000平方微米。在某些实施方式中，所述区域可以在约10,000平方微米至约1平方英寸，例如约100,000平方微米至约300,000,000平方微米、约500,000平方微米至约150,000,000平方微米或约1,000,000平方微米至约100,000,000平方微米的范围内，或者是其间的任何数字。
所述外延层可以包含可以理想地用于薄膜器件中的任何材料。在某些实施方式中，所述外延层包含可以理想地用于光敏器件例如光伏器件中的一种或多种活性材料。在某些实施方式中，所述外延层包含至少一种III-V材料。在某些实施方式中，所述外延层包含Si。
所述生长衬底可以包含任何数量的材料，包括单晶体晶圆材料。在某些实施方式中，所述生长衬底是单晶体晶圆。在某些实施方式中，所述生长衬底可以包含选自锗(Ge)、Si、GaAs、InP、GaP、GaN、GaSb、AlN、SiC、CdTe、蓝宝石及其组合的材料。在某些实施方式中，所述生长衬底包含GaAs。在某些实施方式中，所述生长衬底包含InP。在某些实施方式中，构成生长衬底的材料可以被掺杂。适合的掺杂剂可以包括但不限于锌(Zn)、Mg(和其他IIA族化合物)、Zn、Cd、Hg、C、Si、Ge、Sn、O、S、Se、Te、Fe和Cr。例如，所述生长衬底可以包含掺杂有Zn和/或S的InP。除非另有指明，否则应该理解，对包含例如InP的层的指称涵盖了未掺杂和掺杂(例如p-InP、n-InP)形式的InP。适合的掺杂剂的选择可以取决于例如衬底的半绝缘本性或其中存在的任何缺陷。当在本文中使用时，“生长衬底”可以包括已被沉积在生长衬底上的缓冲层，正如本领域中已知的。因此，“暴露出下方的生长衬底的区域”的图案化步骤包括其中暴露出生长衬底缓冲层的区域的情况。
所述牺牲层充当脱模层。所述牺牲层可以被选择成相对于所述外延层和/或生长衬底具有高的蚀刻选择性，使得所述牺牲层可以被除去并在同时最小化或消除所述外延层和/或生长衬底的蚀刻。在某些实施方式中，所述牺牲层包含III-V材料。在某些实施方式中，所述III-V材料选自AlAs、AlInP和AlGaInP。在某些实施方式中，所述牺牲层包含AlAs。在某些实施方式中，所述牺牲层具有约2nm至约200nm，例如约4nm至约100nm、约4nm至约80nm或约4nm至约25nm范围内的厚度，或者是其间的任何数字。
保护层或其他中间层可以被布置在所述生长衬底与牺牲层之间和/或牺牲层与外延层之间。保护层用于在外延剥离过程中保护所述生长衬底和/或外延层，允许生长衬底的连续重复使用。美国专利号8,378,385和美国专利公布号US 2013/0043214中关于保护层方案的公开内容通过参考并入本文。从本公开应该理解，如果使用保护层或其他中间层，可能必需将本公开的一个或多个沟槽图案化成穿过所述保护层或中间层以实现本文中描述的益处。例如，如果将一个或多个保护层或中间层布置在牺牲层与外延层之间，则应该将所述一个或多个沟槽图案化成穿过所述外延层的暴露出的区域并穿过所述保护层或其他中间层。这可以例如通过使用一种或多种蚀刻剂来实现。如果将一个或多个保护层或中间层布置在生长衬底与牺牲层之间，则可以将所述一个或多个沟槽图案化成穿过所述外延层的暴露出的区域并穿过所述牺牲层，其中所述一个或多个沟槽暴露出下方的保护层或中间层的区域，或者任选地，也可以将所述一个或多个沟槽图案化成穿过所述保护层或中间层，以暴露出下方的生长衬底的区域。
在某些实施方式中，将所述外延层粘合到所述主衬底是通过冷焊粘合和范德华粘合中的至少一者来进行的。在某些实施方式中，所述主衬底可以选自塑料衬底、半导体衬底和金属衬底中的至少一者。
本公开的另一种情况涉及包含外延层和主衬底的薄膜器件，其中所述外延层的有源区域具有将可能包含至少一个器件的至少一个区域与至少一个其他区域分隔开的间隙。在一个实施方式中，所述间隙将所述外延层的整个有源区域分隔成两个或更多个有源区域部分，以形成一行或多行的有源区域部分。在一个实施方式中，所述器件的有源区域为至少10,000平方微米。在一个实施方式中，所述有源区域为至少100,000平方微米，或具有符合本文中描述的有源区域尺寸的面积。在一个实施方式中，所述外延层包含至少一种III-V材料。
附图说明
图1是导致在外延层中形成裂纹的常规ELO过程的示意图。
图2示出了本公开的用于消除或减少外延层中来自于ELO过程的破裂的示例性方法。
图3示出了被图案化成具有沟槽以将有源区域分隔成两个部分的外延层的实例。
图4示出了被图案化成具有沟槽以将有源区域分隔成指状突起的外延层的实例。
图5示出了在使用和不使用预图案化的情况下在转移的外延层上制造的光电二极管器件的显微镜图像。
图6示出了示例性的8×100光电二极管阵列的光电流作图。
详细描述
当在本文中使用时，单数形式包括复数指称物，除非上下文表明不是如此。
当在本文中使用时，术语“层”(包括“外延层”)是指器件的元件或部件，其主要维度是X-Y，即沿着它的长度和宽度。应该理解，这些术语不限于材料的单个层或片，而是可以包含材料的多个层或片。还应该理解，层不必定是连续的。例如，如本文中所述将金属层沉积在图案化的光刻胶层或图案化的外延层上可以不产生连续的金属层。
当第一层被描述为布置或沉积在第二层“上”或“上方”时，所述第一层被放置成更远离结构的衬底。所述第一层可以与第二层直接接触，或者在所述第一层与第二层之间可能存在其他层。例如，牺牲层可以被描述为布置在生长衬底“上”或“上方”，尽管在牺牲层与生长衬底之间可能存在各种不同的层。类似地，当第一层被描述为布置或沉积在第二层与第三层“之间”时，在所述第一层与第二层和/或第一层与第三层之间可能存在其他层。
当在本文中使用时，术语“III-V材料”可用于指称含有来自于周期表的IIIA族和VA族的元素的化合物晶体。更具体来说，术语“III-V材料”在本文中可用于指称这样的化合物，所述化合物是镓(Ga)、铟(In)和铝(Al)的组与砷(As)、磷(P)、氮(N)和锑(Sb)的组的组合。
用于制备本公开的层的适合的沉积方法包括但不限于气体源分子束外延、MOCVD(有机金属化学气相沉积)、MOVPE(有机金属气相外延)、HVPE(氢化物气相外延)、固体源MBE和化学束外延。
本文中的工作例是非限制性实例，并且本公开的真实范围由随着本说明书所包含的权利要求及其等同物所指示。
图2示出了根据本公开所执行的示例性制造方法。在外延层和牺牲层的外延生长后，将光刻胶旋涂在外延层上，并使用光刻法在光刻胶上形成图案(图2(左上))。在某些实施方式中，形成在光刻胶上的图案可以是基本上直的线，使得所述图案在蚀刻后类似于沟槽。在其他实施方式中，所述图案可以不是直线。在这个示例性实施方式中，形成在光刻胶上的图案被图案化在不在晚些时候制造器件的区域上。接下来，使用化学湿法蚀刻(这种技术仅仅是示例性的；其他图案化技术例如等离子体蚀刻技术可以与本公开相一致使用)将所述外延层沿着图案化的光刻胶层蚀刻。在所述蚀刻过程中，外延层被一直蚀刻到生长衬底，在牺牲层上留下牺牲蚀刻前开口(图2(中上))。然后，除去所述图案化的光刻胶层，并将Au涂覆在外延层和次级主衬底两者上(图2(右上))。然后将这两个金属层粘合(图2(右下))，随后进行ELO过程(图2(中下))。在所述ELO过程后，在显微镜下检查所述次级主衬底上剥离的外延层。方法的有效性通过显示出没有任何明显裂纹的外延层的电子显微镜图像来确认(图2(左下))。
上述程序可以以不同顺序进行。在一个实施方式中，在外延生长后，可以将光刻胶旋涂在外延层上并使用光刻法进行图案化，使得这些图案化的区域覆盖将在晚些时候制造器件的区域。然后可以将Au层沉积在所述外延层上，并且可以随后将光刻胶层除去，导致一些沉积的Au的剥离，以形成Au凸起的部分或台面。接下来，可以使用化学湿法蚀刻或等离子体蚀刻将所述外延层一直图案化到穿过外延层并到达生长衬底，留下用于牺牲层的牺牲蚀刻前开口。然后，可以将Au沉积在主衬底上，并且可以将外延层粘合到所述主衬底，然后进行ELO过程。
在另一个实施方式中，在外延生长后，可以将Au沉积在外延层上。然后，可以将光刻胶旋涂在外延层上，并且可以使用光刻法制造用于几个光刻胶沟槽的图案。所述沟槽可以被图案化在不在晚些时候制造器件的区域上。接下来，可以对Au进行化学湿法蚀刻或等离子体蚀刻以形成Au台面。然后可以使用化学湿法蚀刻或等离子体蚀刻将所述外延层一直图案化到穿过外延层并到达生长衬底，留下牺牲蚀刻前开口。然后，可以从所述外延层除去光刻胶。可以将Au层沉积在主衬底上，然后可以将所述主衬底粘合到牺牲层，并且可以进行ELO过程。
如果在任何上述方法中需要进行样品切割，可以在所述程序中的任何步骤处进行切割过程。
示例性的预图案化方法对ELO加工的薄膜器件的得率改善的一个益处在下面得到证实，减少了具有不良暗电流性能的个体光电二极管器件。在使用示例性的预图案化方法的样品上制造线性连接的8×100p-i-n薄膜InGaAs光电二极管阵列，并与不使用预图案化方法的样品进行比较。外延层结构通过气体源分子束外延(GSMBE)在掺杂有Zn的(100)p-InP衬底上生长。在示例性实施方式中，生长始于非故意掺杂的InP(0.2μm)缓冲层的沉积，随后是12nm厚的AlAs牺牲层。接下来，生长具有下述层的倒置有源InGaAs p-i-n光电二极管结构：2×1018cm-3Be掺杂的p-InP顶部窗口/接触层(0.2μm厚)，非故意掺杂的i-In0.53Ga047As吸收层(1.6μm厚)和5×1018cm-3Si掺杂的n-In0.53Ga047As底部接触层(0.1μm厚)。
对于图案化步骤来说，在外延层生长后，将包含外延层的晶圆用300nm LOR3A和7μm SPR220(7.0)双层光刻胶涂覆。然后使用ADT 7100切割锯将包含外延层的晶圆切割成4mm×33mm的外延样品。然后，使用MJB曝光工具和MF-319显影剂沿着外延层的长边使3条等间隔的光刻胶沟槽(30μm宽)图案化。使用Oxford感应耦合等离子体反应性离子蚀刻(ICPRIE)对用于所述外延层的图案进行等离子体蚀刻(Cl2:H2＝16:12sccm)。所述图案形成被一直蚀刻到穿过外延层并到达InP生长衬底的沟槽。然后，通过将外延层样品在Remover PG中浸泡5小时来除去光刻胶层(为了比较，在沉积步骤后直至所述程序中的这个步骤，不使用预图案化步骤的对照样品只经历切割步骤)。
在除去光刻胶层后，将250nm厚的Au膜沉积在使用和不使用预图案化步骤的两种样品的外延层上，并且也沉积在两个25μm厚的Kapton主衬底上。通过施加热和压力，将每个外延层通过Au表面粘合到不同主衬底。使用EVG 520晶圆粘合机，在～10-5托真空下，以500N/sec的匀变率施加20Mpa的压力以在两个金膜之间建立粘合。将温度以45℃/min匀变升高到200℃并在峰值温度处保持5min，进行热辅助的粘合过程。将可重复使用的软的石墨片插入到样品与压头之间以在样品区域上施加均匀的力。在外延层粘合到Kapton衬底后，通过ELO过程将外延层从它的InP生长衬底移除，这能够使所述层在晚些时候被制造成薄膜器件。因此，将整个样品浸没在维持在60℃下的20％HF酸中。所述HF酸用搅拌棒以400rpm搅动。由于AlAs与活性化合物半导体层之间的高的蚀刻选择性，所述稀HF除去晶圆与有源器件外延层之间的12nm厚的AlAs牺牲层而不攻击相邻层。
在所述ELO过程后，将转移的外延层与相应的主衬底一起固定到刚性衬底，以便于下述制造。通过光刻法和Ti(20nm)/Pt(30nm)/Au(200nm)金属触点的沉积使8×100个前方环状触点图案化。每个环的宽度为10微米，内径为150微米。在金属层剥离后，通过光刻法形成8×100个台面。这些台面是直径200微米的圆，圆心位于环状触点的位置处。使用OxfordICP RIE，使用(Cl2:H2＝16:12sccm)对台面进行等离子体蚀刻。所述等离子体蚀刻将台面一直图案化到穿过转移的外延层并到达底部Au层。
接下来，使用光刻法和湿法TFA Au蚀刻剂使8个底部线性接触线图案化。每个接触线将100个光电二极管台面线性连接成行。然后，将1微米厚的PI-2610聚酰亚胺层旋涂在样品上，然后在300℃下硬化烘烤30min以形成绝缘层。这个过程也有助于顶部和底部欧姆接触的形成。然后使用光刻法和等离子体蚀刻(CF4:O2＝56:16sccm)使聚酰亚胺绝缘层图案化，留下暴露出的光电二极管器件区域。然后用使用电子束蒸发沉积的Ti(10nm)/Au(300nm)使100个前方线性接触线图案化。每个接触线将8个光电二极管台面线性连接成列。沉积双层的MgF2(37nm)和TiO2(127nm)抗反射涂层(ARC)以完成这个示例性实施方式的制造。
测量样品上各个光电二极管器件的暗电流，以确认使用预图案化方法的制造得率改善。所有测量的光电二极管器件被偏置在-1V下，并通过Keithley 2400 SMU收集这些器件产生的光电流。图5(左)示出了在不使用预图案化方法的情形下，转移的外延层显示出具有明显裂纹的区域，并且在这些破裂区域上形成的任何器件被测量为是短路的(187/800)。没有测量所有800个器件，制造得率<77％(613/800)。在使用所述预图案化方法的样品中，在最初转移的外延层上或在制造后的外延层上没有观察到明显的破裂区域(图5(右))。使用照射在整个阵列的10个不同点上的10mW 1550nm激光来测量所有800个器件。结果显示，在-1V反向偏压条件下，一个器件短路并且9个器件高度泄漏(暗电流与10mW 1550nm激光照射光电流相当)(图6)。因此，通过使用这种示例性预图案化方法，制造得率被确认为～99％(790/800)。
对于本领域技术人员来说，考虑到本说明书和实践，本文中描述的器件和方法的其他实施方式将是显而易见的。本说明书打算仅仅被当作示例性的，所描述的器件和方法的真实范围由权利要求书指明。

Claims (20)

1.一种制造薄膜器件的方法，所述方法包括：
a.将牺牲层沉积在生长衬底上；
b.将外延层沉积在所述牺牲层上；
c.将光刻胶层沉积在所述外延层上；
d.使用光刻法将一个或多个沟槽图案化成穿过所述光刻胶层，其中所述一个或多个沟槽暴露出下方的外延层的区域；
e.将一个或多个沟槽图案化成穿过所述外延层的暴露出的区域，其中所述一个或多个沟槽暴露出下方的生长衬底的区域；
f.除去所述光刻胶层；
g.将金属层沉积在所述外延层上；
h.将所述金属层粘合到金属涂覆的主衬底；以及
i.通过蚀刻所述牺牲层来进行所述外延层的外延剥离。
2.权利要求1的方法，其中步骤e的一个或多个沟槽将所述外延层的含有至少一个器件的至少一个区域与至少一个其他区域分隔开。
3.权利要求1的方法，其中步骤e的一个或多个沟槽将所述外延层分成两个或更多个片段。
4.权利要求1的方法，其中步骤e的一个或多个沟槽将所述外延层分隔成一行或多行。
5.权利要求1的方法，其中步骤e的一个或多个沟槽将所述外延层分成片段的网格。
6.权利要求1的方法，其中步骤e的一个或多个沟槽被配置成减轻所述外延层或受应力的金属层的应力。
7.权利要求1的方法，其中步骤e的图案化被配置成在外延剥离过程后减少以下至少一者：外延层破裂、外延层的部分剥落和器件短路。
8.权利要求1的方法，其中所述外延层具有至少10,000平方微米的面积。
9.权利要求8的方法，其中所述面积在约1,000,000平方微米至约100,000,000平方微米的范围内。
10.权利要求1的方法，其中步骤a的外延层包含Si和III-V半导体中的至少一者。
11.权利要求1的方法，其中步骤h通过冷焊粘合和范德华粘合中的至少一者来进行。
12.权利要求1的方法，其中所述主衬底选自塑料衬底、半导体衬底和金属衬底。
13.权利要求1的方法，其中步骤d和e中的一个或多个沟槽的宽度为250微米或更小。
14.一种制造薄膜器件的方法，所述方法包括：
a.将牺牲层沉积在生长衬底上；
b.将外延层沉积在所述牺牲层上；
c.将光刻胶层沉积在所述外延层上；
d.使用光刻法将一个或多个沟槽图案化成穿过所述光刻胶层，其中所述一个或多个沟槽暴露出下方的外延层的区域；
e.将金属层沉积在所述外延层上；
f.除去所述光刻胶层，使得覆盖所述光刻胶层的所述金属层的任何部分被剥离，暴露出下方的外延层的不同区域；
g.将一个或多个沟槽图案化成穿过所述外延层的暴露出的不同区域，其中所述一个或多个沟槽暴露出下方的牺牲层的区域或下方的生长衬底的区域；
h.将所述金属层粘合到金属涂覆的主衬底；以及
i.通过蚀刻所述牺牲层来进行所述外延层的外延剥离。
15.一种制造薄膜器件的方法，所述方法包括：
a.将牺牲层沉积在生长衬底上；
b.将外延层沉积在所述牺牲层上；
c.将金属层沉积在所述外延层上；
d.将光刻胶层沉积在所述外延层上；
e.使用光刻法将一个或多个沟槽图案化成穿过所述光刻胶层，其中所述一个或多个沟槽暴露出下方的金属层的区域；
f.将一个或多个沟槽图案化成穿过所述金属层的暴露出的区域，其中所述一个或多个沟槽暴露出下方的外延层的区域；
g.将一个或多个沟槽图案化成穿过所述外延层的暴露出的区域，其中所述一个或多个沟槽暴露出下方的牺牲层的区域或下方的生长衬底的区域；
h.除去所述光刻胶层；
i.将所述金属层粘合到金属涂覆的主衬底；以及
j.通过蚀刻所述牺牲层来进行所述外延层的外延剥离。
16.一种薄膜器件，其包含：
外延层，其中所述外延层含有一个或多个沟槽，所述沟槽将可以含有至少一个器件的至少一个区域与至少一个其他区域分隔开；以及
主衬底。
17.权利要求16的器件，其中所述一个或多个沟槽将所述外延层分隔成一行或多行。
18.权利要求16的器件，其中外延层具有至少10,000平方微米的面积。
19.权利要求18的器件，其中所述面积在约1,000,000平方微米至约100,000,000平方微米的范围内。
20.权利要求16的器件，其中所述外延层包含Si和III-V材料中的至少一者。
CN201680016407.0A 2015-03-18 2016-03-18 通过预图案化台面进行的减轻应变的外延剥离 Pending CN107624197A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562134833P 2015-03-18 2015-03-18
US62/134,833 2015-03-18
PCT/US2016/023171 WO2016149629A1 (en) 2015-03-18 2016-03-18 Strain relief epitaxial lift-off via pre-patterned mesas

Publications (1)

Publication Number Publication Date
CN107624197A true CN107624197A (zh) 2018-01-23

Family

ID=55745805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680016407.0A Pending CN107624197A (zh) 2015-03-18 2016-03-18 通过预图案化台面进行的减轻应变的外延剥离

Country Status (7)

Country Link
US (1) US10340187B2 (zh)
EP (1) EP3271950B1 (zh)
JP (1) JP2018514083A (zh)
KR (1) KR102533932B1 (zh)
CN (1) CN107624197A (zh)
TW (1) TW201705515A (zh)
WO (1) WO2016149629A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878605A (zh) * 2018-05-04 2018-11-23 厦门三安光电有限公司 发光元件、发光元件阵列及其发光装置
WO2021114222A1 (zh) * 2019-12-13 2021-06-17 苏州晶湛半导体有限公司 半导体结构的制作方法
CN113169177A (zh) * 2019-05-10 2021-07-23 桑迪士克科技有限责任公司 用于从晶圆的键合组件移除体衬底的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797197B2 (en) * 2018-06-18 2020-10-06 Alta Devices, Inc. Thin-film, flexible optoelectronic devices incorporating a single lattice-matched dilute nitride junction and methods of fabrication
CN109148368B (zh) * 2018-07-11 2021-09-14 西安电子科技大学 AlGaN/GaN HEMT器件的外延层转移方法
US11087974B2 (en) * 2018-10-08 2021-08-10 The Regents Of The University Of Michigan Preparation of compound semiconductor substrate for epitaxial growth via non-destructive epitaxial lift-off
CN111081531B (zh) * 2019-10-30 2022-03-18 华灿光电（浙江）有限公司 外延层剥离方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427749A (zh) * 2000-04-17 2003-07-02 宾夕法尼亚州研究基金会 淀积的薄膜以及它们在分离层和牺牲层应用中的使用
US20040048447A1 (en) * 2002-07-11 2004-03-11 Seiko Epson Corporation Method for making semiconductor device, semiconductor element composite, electro-optical apparatus, and electronic system
CN101140861A (zh) * 2006-08-22 2008-03-12 索尼株式会社 半导体器件的制造方法
US20080102545A1 (en) * 2006-10-27 2008-05-01 Canon Kabushiki Kaisha Method of forming light-emitting element
CN101341590A (zh) * 2005-12-22 2009-01-07 Nxp股份有限公司 制造半导体器件的方法
CN103035571A (zh) * 2011-10-04 2013-04-10 英飞凌科技股份有限公司 用于半导体器件的测试方法
CN103956336A (zh) * 2006-09-20 2014-07-30 伊利诺伊大学评议会 用于制造可转移半导体结构、器件和器件构件的松脱策略
CN104221170A (zh) * 2012-03-19 2014-12-17 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3107888A1 (de) 1981-03-02 1982-09-16 Imchemie Kunststoff Gmbh, 5632 Wermelskirchen Solarkonzentrator
US5288337A (en) 1992-06-25 1994-02-22 Siemens Solar Industries, L.P. Photovoltaic module with specular reflector
JP3467153B2 (ja) 1996-08-30 2003-11-17 株式会社リコー 半導体素子
US8222072B2 (en) 2002-12-20 2012-07-17 The Trustees Of Princeton University Methods of fabricating devices by low pressure cold welding
JP4315744B2 (ja) 2003-06-25 2009-08-19 株式会社沖データ 積層体及び半導体装置の製造方法
US20050081909A1 (en) 2003-10-20 2005-04-21 Paull James B. Concentrating solar roofing shingle
US20100047959A1 (en) 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
US20080048102A1 (en) 2006-08-22 2008-02-28 Eastman Kodak Company Optically enhanced multi-spectral detector structure
MY149292A (en) 2007-01-17 2013-08-30 Univ Illinois Optical systems fabricated by printing-based assembly
JP2008181990A (ja) 2007-01-24 2008-08-07 Sony Corp 半導体装置の製造方法および半導体装置
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
SG182989A1 (en) 2007-07-03 2012-08-30 Microlink Devices Inc Methods for fabricating thin film iii-v compound solar cell
TWI520206B (zh) * 2008-11-19 2016-02-01 新加坡科技研究局 至少部分分離磊晶層的方法
US9136404B2 (en) 2008-12-10 2015-09-15 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Solar cell capable of recycling a substrate and method for manufacturing the same
TWI671811B (zh) 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
KR101714812B1 (ko) 2009-09-10 2017-03-22 더 리젠츠 오브 더 유니버시티 오브 미시간 에피택셜 리프트오프를 이용한 플렉시블 광기전 디바이스의 제조 방법 및 에피택셜 성장에 사용되는 성장 기판의 무결성의 보존 방법
WO2011049569A1 (en) 2009-10-22 2011-04-28 Hewlett-Packard Development Company, L.P. Parabolic light concentrating trough
AU2009230775B1 (en) 2009-10-26 2010-03-04 Mip, Llc Asymmetric parabolic compound concentrator with photovoltaic cells
EP2521189A3 (en) 2011-04-29 2013-05-01 Institute of Nuclear Energy Research Atomic Energy Council Lift-off structure for substrate of a photoelectric device and the method thereof
US20130043214A1 (en) 2011-06-29 2013-02-21 The Regents Of The University Of Michigan Sacrificial etch protection layers for reuse of wafers after epitaxial lift off
JP6312257B2 (ja) 2011-07-06 2018-04-18 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン エピタキシャルリフトオフを使用した組み込まれた太陽光集光と冷間圧接接合された半導体太陽電池
US20130228221A1 (en) 2011-08-05 2013-09-05 Solexel, Inc. Manufacturing methods and structures for large-area thin-film solar cells and other semiconductor devices
JP5422082B2 (ja) 2011-12-14 2014-02-19 パナソニック株式会社 太陽電池及びその製造方法
JP2014090121A (ja) 2012-10-31 2014-05-15 Sumitomo Chemical Co Ltd 複合基板の製造方法
TWI660520B (zh) 2014-01-15 2019-05-21 美國密西根州立大學 經由印刷方法整合磊晶剝離太陽能電池與小型拋物線集光器陣列

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427749A (zh) * 2000-04-17 2003-07-02 宾夕法尼亚州研究基金会 淀积的薄膜以及它们在分离层和牺牲层应用中的使用
US20040048447A1 (en) * 2002-07-11 2004-03-11 Seiko Epson Corporation Method for making semiconductor device, semiconductor element composite, electro-optical apparatus, and electronic system
CN101341590A (zh) * 2005-12-22 2009-01-07 Nxp股份有限公司 制造半导体器件的方法
CN101140861A (zh) * 2006-08-22 2008-03-12 索尼株式会社 半导体器件的制造方法
CN103956336A (zh) * 2006-09-20 2014-07-30 伊利诺伊大学评议会 用于制造可转移半导体结构、器件和器件构件的松脱策略
US20080102545A1 (en) * 2006-10-27 2008-05-01 Canon Kabushiki Kaisha Method of forming light-emitting element
CN103035571A (zh) * 2011-10-04 2013-04-10 英飞凌科技股份有限公司 用于半导体器件的测试方法
CN104221170A (zh) * 2012-03-19 2014-12-17 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878605A (zh) * 2018-05-04 2018-11-23 厦门三安光电有限公司 发光元件、发光元件阵列及其发光装置
CN108878605B (zh) * 2018-05-04 2020-01-14 厦门三安光电有限公司 发光元件、发光元件阵列及其发光装置
CN113169177A (zh) * 2019-05-10 2021-07-23 桑迪士克科技有限责任公司 用于从晶圆的键合组件移除体衬底的方法
WO2021114222A1 (zh) * 2019-12-13 2021-06-17 苏州晶湛半导体有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
JP2018514083A (ja) 2018-05-31
TW201705515A (zh) 2017-02-01
KR102533932B1 (ko) 2023-05-17
EP3271950A1 (en) 2018-01-24
KR20170128777A (ko) 2017-11-23
WO2016149629A1 (en) 2016-09-22
US20180047627A1 (en) 2018-02-15
EP3271950B1 (en) 2019-03-06
US10340187B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
US8703521B2 (en) Multijunction photovoltaic cell fabrication
CN107624197A (zh) 通过预图案化台面进行的减轻应变的外延剥离
US10680132B2 (en) Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
US20130000707A1 (en) Multijunction Photovoltaic Cell Fabrication
TW201125152A (en) Methods of preparing flexible photovoltaic devices using epitaxial liftoff, and preserving the integrity of growth substrates used in epitaxial growth
CN105593974A (zh) 通过外延剥离和剥落的组合的薄膜剥离
KR20090100230A (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
WO2018195412A1 (en) Systems and methods for fabricating photovoltaic devices via remote epitaxy
KR102103040B1 (ko) 에피택셜 리프트 오프의 가속을 위한 변형 제어
US9324888B2 (en) Solar cell and method for manufacturing same
TWI688106B (zh) 半導體裝置及其製造方法
JP2010177353A (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
CN105793998A (zh) 用于外延剥离工艺的热辅助冷焊接合
Liu et al. A p-Si/n-GaN diode fabricated by nanomembrane lift-off and transfer-print technique
JP2015513214A (ja) 多層金属支持体
US8680554B2 (en) Epitaxial structure and method for making the same
US11087974B2 (en) Preparation of compound semiconductor substrate for epitaxial growth via non-destructive epitaxial lift-off
US8895328B2 (en) Fabrication method of light-emitting device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180123

RJ01 Rejection of invention patent application after publication