JP2008181990A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2008181990A
JP2008181990A JP2007013265A JP2007013265A JP2008181990A JP 2008181990 A JP2008181990 A JP 2008181990A JP 2007013265 A JP2007013265 A JP 2007013265A JP 2007013265 A JP2007013265 A JP 2007013265A JP 2008181990 A JP2008181990 A JP 2008181990A
Authority
JP
Japan
Prior art keywords
substrate
layer
semiconductor
support substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007013265A
Other languages
English (en)
Inventor
Hideki Ono
秀樹 小野
Osamu Taniguchi
理 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007013265A priority Critical patent/JP2008181990A/ja
Publication of JP2008181990A publication Critical patent/JP2008181990A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】ＥＬＯにおける配線の高密度化、デバイス特性の向上を図ること。
【解決手段】本発明は、半導体基板１０に犠牲層を介して成長させたデバイス層に所定のデバイスおよび接続用パッドを形成する工程と、支持基板２０に所定のパターンおよび接続用パッドを形成する工程と、半導体基板１０の接続用パッドと支持基板２０の接続用パッドとが接続金属を介して導通するよう半導体基板１０と支持基板２０とを貼り合わせる工程と、半導体基板１０と支持基板２０とを貼り合わせた状態で犠牲層をエッチングにより除去して半導体基板１０とデバイス層とを分離する工程とを備える半導体装置の製造方法である。
【選択図】図１

Description

本発明は、半導体基板上にデバイス層を成長させて、このデバイス層に所定のデバイスを形成し、その後、半導体基板からデバイス層を支持基板側に転写して分離することにより構成する半導体装置の製造方法および半導体装置に関する。
従来、化合物半導体を用いたデバイスおよびその製造方法には次のようなものが行われている。
（高In組成デバイス）
InP基板に格子整合して成長されるInP/InGaAsを用いたＨＢＴ（Hetero-junction Bipolar Transistor）、InGaAs/InAlAsを用いたＨＥＭＴ（High Electron Mobility Transistor ）は高速性と高耐圧性を兼ね備えたデバイスであり、大容量通信システムのキーデバイスの一つとして開発が進められている。しかしながら，InP基板が高価であることがInP系デバイスの民生機器内への応用を阻む一要因となっている。
ここで、高In組成デバイスを安価に提供することを目的として、InP基板よりも安価なGaAs基板やSi基板上にバッファ層を工夫することによって高In組成デバイス層を成長するメタモルフィック成長技術が考えられている。GaAs基板上のメタモルフィックInGaAs/InAlAsを用いたＨＥＭＴは実用化段階に入りつつあるものの、メタモルフィックＨＢＴはまだ実用化されていない。
（ＥＬＯ法）
化合物半導体デバイスを安価に提供する別の方法として、エピタキシャルリフトオフ（ＥＬＯ）法がある。ＥＬＯ法は基板再利用を一つの目的として、III/V族半導体デバイスを対象に研究が行われている。
ＥＬＯ法の概要は、デバイス層と基板との間に犠牲層を設けて、デバイス作製プロセス終了後ないしはデバイスプロセスを行う前に基板を適切な溶液に浸漬し、犠牲層を溶解させてデバイス層を基板から分離する方法である。この分離された半導体基板は再利用することができる。
ＥＬＯ法のポイントは、犠牲層のエッチング、すなわち犠牲層の横方向エッチングを速くすることと、極薄デバイス層のハンドリング、すなわちリフトオフされた極薄デバイス層を破損させることなく別基板に移動させることの二点である。
ＥＬＯ法は横方向エッチングにより犠牲層を溶解させるので、ＥＬＯ完了までには相応の時間がかかる。これは、基板のインチ径が大きくなればなるほどＥＬＯ完了までの時間がかかることになる。例えば、基板径、犠牲層材質、厚さ、エッチング条件等により異なるが、２インチ径の剥離には数十時間から数日を要する。
横方向エッチング速度を上げるための試みは非特許文献１で挙げられている。ここでは、フレキシブルな支持基板をデバイス層に接着しcurl upさせてエッチング液侵入口を開くことにより、エッチング速度を大幅に速めている。但し非特許文献１の文中にもあるように、デバイス層を曲げることでデバイス層が壊れる危険性がある。
極薄デバイス層(数ミクロン〜数十ミクロン)の取扱に関する報告例を非特許文献２に示す。ここでは、Waxを支持体として利用する簡便な方法が提案されている。ＥＬＯの後は表面が清浄にされた支持基板（ガラス、Si等）にマウントし、上部から適度な加重を与えて分子間力で接着させる方法である（Van der Waals bonding：例えば、非特許文献３）。そして、支持基板と極薄膜を確実に接着させた後、Waxは有機溶剤で溶解、除去する。極薄膜を剥離する回数は、基板とデバイス層とを分離するときの１回だけである。
しかし、この方法の場合、支持体のWaxが脆弱であるため、母体基板から分離された極薄デバイス層破損の危険が高い。さらには、デバイス層の裏面へのデバイスプロセスが不可能であることが問題である。すなわち、裏面プロセスを適宜行うことにより素子特性向上を図ることができるが、Waxを支持体として利用し、かつ裏面プロセスも行おうとすると、複数回の基板転写工程が必要となるので極薄デバイス層破損の危険性が増す。
また、非特許文献４では、ＥＬＯ技術を実用化したという報告が開示されている。しかし、実用化に至ったこの方法の転写回数は少なくとも２回あり、極薄デバイス層破損の危険性は高く、破損しないためには高度な技術を必要とする。また裏面加工をすることができない。
（デバイス層薄層化）
デバイス層（半導体チップ）を薄くすることは、チップの放熱性向上のために通常行われるプロセスである。現状では、デバイスプロセス後に基板裏面を研磨して１００μｍ程度まで薄層化し、裏面に金属薄膜を形成した後にダイシングしてＩＣケースにマウントされるのが通常である。近年は薄層化が一層進んでおり、約５０μｍ厚まで薄く研磨する技術と、それに付随して極薄チップを取扱う技術が出現してきた。従来のチップ薄層化は裏面研磨で成され、基板自体は消失するので基板再利用はできない。ＥＬＯによって得られるデバイス層の厚みは高々１０μｍ程度であり、現状の研磨技術では得られない薄層化チップが得られる。
（裏面プロセス）
デバイス層薄層化の後に裏面プロセスを行うことでInGaAs/InPを用いたＨＢＴの特性向上を図ることができる（非特許文献５、６参照）。すなわち、デバイスプロセスを施した基板表面を支持基板に接着し、InP基板の裏面研磨とウェットエッチング処理をした後、裏面にコレクタ電極を形成する。この方法は“transferred substrate”なる名前が付けられている。これによりベース・コレクタ間容量を低減させて高fmaxを得ることができる。デバイス薄層化の後に裏面にリソグラフィープロセスを施すことができれば、この例のようにＨＢＴの高速性能向上が期待できる。
J.J.Schermer et.al. "Epitaxial Lift-OFF for large area thin film III/V devices" Phys.Stat.sol.202,No.4,(2005), 501-508 T. Morf et.al "RF and 1/F noise investigations on MESFET s and circuit transplanted by Epitaxial Lift OFF", Electron Device 43 (1996) 1489-1494 E. Yablonovitch et.al. "Van der Waals bonding of GaAs epitaxial liftoff films onto arbitrary substrates" Appl. Phys. Lett. 56 (1990) 2419-2421 T. Suzuki et.al "Light emitting diode array prepared by Epitaxial Film Bonding" Solid State Device Meeting 2006 (SSDM2006). M.J.W.Rodwell et.al. "Submicron Scaling of HBTs", IEEE Electron Devices 48 (2001) 2606-2624 Q.Lee et.al. "Submicron transferred-substrate heterojunction bipolar transistors", IEEE Electron Device Lett. 20 (1999) 396-399.
しかしながら、このような従来の技術には次のような問題がある。
１．InP基板が高価であるため，高In組成デバイスを安価に提供できない
２．実用化に至ったＥＬＯ法があるものの、剥離回数は２回であり、極薄デバイス層を破損することなく工程を完了させるには、高度な技術が要求される。
３．裏面プロセスも可能になるような極薄デバイス層の取扱方法は限られている。
４．裏面プロセスによってInGaAs/InP HBTの特性向上に成功した例はあるが（“transfer substrates”なる方法）、この方法ではInP基板の再利用ができない。
本発明は、このような課題を解決するために成されたものである。すなわち、本発明は、半導体基板に犠牲層を介して成長させたデバイス層に所定のデバイスおよび接続用パッドを形成する工程と、支持基板に所定のパターンおよび接続用パッドを形成する工程と、デバイス層の接続用パッドと支持基板の接続用パッドとが接続金属を介して導通するよう半導体基板と支持基板とを貼り合わせる工程と、半導体基板と支持基板とを貼り合わせた状態で犠牲層をエッチングにより除去して半導体基板とデバイス層とを分離する工程とを備える半導体装置の製造方法である。
このような本発明では、半導体基板にデバイス層を成長させて所定のデバイスを形成し、支持基板を貼り合わせて半導体基板を分離する、エピタキシャルリフトオフ（ＥＬＯ）法による半導体装置の製造方法において、支持基板側にも所定のパターンを形成することにより、デバイスと所定のパターンとを貼り合わせで接続することができる。
また、本発明は、半導体基板に格子整合して成長させ、半導体基板から剥離されて成るデバイス層と、デバイス層に形成される所定のデバイスおよび接続用パッドと、デバイス層を支持する支持基板と、支持基板におけるデバイス層との接続面側に形成される所定のパターンおよび接続用パッドと、デバイス層の接続用パッドと支持基板の接続用パッドとを対向させた状態で両接続用パッドとの間を接続する接続金属と、デバイス層と支持基板との間で接続金属の周囲に設けられる絶縁層とを備える半導体装置である。
このような本発明では、ＥＬＯ法によって形成したデバイス層に支持基板を貼り合わせた構成から成る半導体装置において、支持基板側にも所定のパターンが形成されていることから、デバイスと所定のパターンとを非常に短い間隔で接続できるようになる。
ここで、デバイス層と支持基板とを貼り合わせる際、接続用パッド同士を接続金属によって接続することになるが、接続金属の周囲に絶縁層が設けられていることから、ＥＬＯ法による半導体基板のエッチングによる分離の際に、薬液が接続金属に触れることがなくなる。
したがって、本発明によれば、次のような効果がある。すなわち、半導体基板の再利用およびチップの薄型化、デバイスの放熱性向上が可能なＥＬＯであって、デバイス層の転写回数が１回だけで済むことから、脆弱な極薄基板の破損を抑制することが可能となる。また、支持基板にパターンが形成されていることから、回路に必要な配線長さを短くでき、高周波信号の損失を低減することが可能となる。さらに、デバイス層の表面、裏面の両方を利用することができることから、配線の高密度化が見込まれ、チップサイズ減少を図ることが可能となる。しかも、貼り合わせによる接続金属が絶縁層で囲まれていることから、ＥＬＯ法における途中工程での耐薬液性を向上でき、信頼性の高い半導体装置を提供することが可能となる。
以下、本発明の実施の形態を図に基づき説明する。本実施形態に係る半導体装置の製造方法は、ＥＬＯ（エピタキシャルリフトオフ）法を用いて作製された高In組成デバイスのＭＭＩＣ(Monolithic Microwave IC)チップを具体例とした製造方法である。本実施形態に係るＭＭＩＣチップの製造方法は以下のような特徴をもつ。
１．ＥＬＯ法により，デバイス層を基板から剥離してＭＭＩＣチップを形成する。
２．支持基板は受動回路基板でもありかつ，放熱板である．転写回数は1回でＥＬＯ法が完了する。
３．樹脂等の絶縁層により支持基板とデバイス基板とを接合させる。同時に支持基板とデバイスの電極の一部とが接続金属を介して接合される。
４．接続金属の四方は、耐薬品性の樹脂等から成る絶縁層で囲まれている。この構造によって、薬品から金属部を保護し、かつ剥離後の極薄膜の形状を保持しつつＥＬＯを完了させることができる。
５．固い支持基板に極薄膜を転写しているので、ＥＬＯ工程終了後、裏面プロセスを施すことができるようになる。
図１は、本実施形態に係る半導体装置の製造方法の概略を説明する模式図である。すなわち、先ず、化合物半導体基板等から成る半導体基板１０にデバイス層を成長させ、そのデバイス層に所定のデバイスを形成する。本実施形態では、ＨＢＴ（Hetero-junction Bipolar Transistor）が形成されている。図１においては、１枚の半導体基板１０にデバイスが複数チップ分形成されている。デバイス層の表面には図示しない犠牲層を形成しておく。
一方、支持基板２０には所定のパターンを形成しておく。所定のパターンは配線パターンのほか、抵抗やコンデンサ、コイル等の受動素子を形成しておいてもよい。パターンは、半導体基板の各チップに対応して形成しておく。
そして、ＨＢＴが形成された半導体基板１０と所定のパターンが形成された支持基板２０とを貼り合わせる。この貼り合わせによって半導体基板１０のＨＢＴと支持基板２０のパターンとが電気的に接続される状態となる。
その後、エッチング等によって犠牲層を除去することで、支持基板２０側にデバイス層を転写し、半導体基板１０を分離する。支持基板２０側には、デバイス層に形成されたＨＢＴがチップ単位で転写される状態となる。
デバイス層を支持基板２０に転写した後は、チップごとにダイシングして半導体装置を完成させる。一方、分離された化合物半導体基板等から成る半導体基板１０は、再利用されることになる。
図２は、チップごとにダイシングされた本実施形態の半導体装置を説明する模式断面図である。この半導体装置１は、支持基板２０とＥＬＯ法によって形成されたデバイス層１５とが貼り合わされた構成となっており、デバイス層１５側に形成された接続用パッド１０ａと支持基板２０側に形成された接続用パッド２０ａとが接続金属３０を介して電気的に導通するよう接合されている。
デバイス層１５は、半導体基板として例えばInP基板を適用した場合、その上に成長された、格子整合高In組成膜や、半導体基板として例えばGaAs基板を適用した場合、その上に成長された、メタモルフィック高In組成膜である。
デバイス層１５に形成されたＨＢＴは、ＢＣＢ（Benzo cyclo butene）やポリイミドから成る絶縁層１６によって囲まれており、コンタクトホールを介して接続用パッド１０ａと導通している。支持基板２０側にも接続用パッド２０ａが設けられており、両接続用パッド１０ａ、２０ａの間に接続金属３０が介在して両者の導通をとるようになっている。
また、接続金属３０の周囲には絶縁層１７、２５が設けられている。この絶縁層１７、２５としては、デバイス層１５側に絶縁層１７が形成され、支持基板２０側の絶縁層２５が形成されたもので、貼り合わせた際に互いに付き合わされる状態となっている。貼り合わせた状態では、接続金属３０の周辺が絶縁層１７、２５によって囲まれる状態となり、ＥＬＯ法での途中工程で使用される薬液等によって接続金属３０がダメージを受けることを防止できるようになる。
また、支持基板２０側に所定の回路を形成しておくことで、デバイス層１５のデバイスと所定の回路とを最短経路で接続することができ、特に高周波デバイスを構成する場合の配線による特性劣化を防止することができるようになる。さらには、本来外部に設けられていた所定の回路（配線パターンや受動素子）を支持基板２０に作り込むことで、回路の高密度化を図り半導体装置１の小型化を図ることも可能となる。
次に、図３〜図１２の模式断面図に沿って本実施形態の半導体装置における具体的な製造方法を説明する。なお、以下の説明では、デバイスとしてＨＢＴを形成する例を用いることから、デバイスが形成される半導体基板１０をＨＢＴ基板ともいうものとする。
図３（工程１）
＜ＨＢＴ基板＞
ＨＢＴ基板である半導体基板１０としてInP基板を適用し、この半導体基板１０上に基板保護層１１（InGaAs層）、犠牲層１２（AlAs（約3nm)）、デバイス保護層１３（InP or InGaAs or InP/InGaAs多層膜）、デバイス層１５（（基板側）n+InGaAs / n-InP / u-InGaAs / p+InGaAs / n-InP / n+InP / n+InGaAs（表面））を形成する。
ここで、犠牲層１２はAlAsSbでもよい。また、デバイス保護層１３は省いても良い。また、デバイス層１５としては、InGaAs/InP DHBTを例に挙げたが、任意であってInPと格子整合するものであれば他の組成でも適用可能である。
＜支持基板＞
支持基板２０としては、例えばアルミナイトライド（AlN）、LTCC（Low Tempetature Co-fired Ceramic）、Si、アルミナ（Al2O3）といった耐フッ酸性があり、かつ放熱性の良い材質を適用する。この支持基板に電極パターンおよび電極パッド（接続用パッド２０ａ）を形成する。また、必要に応じて抵抗、コンデンサ、コイル等の受動素子を形成して回路を構成してもよい。
図４（工程２）
半導体基板１０であるＨＢＴ基板のデバイス層１５に、エッチング、イオン注入、スパッタ等の素子製造処理を施して、エミッタ、ベースのメサ、電極を順次形成する。
図５（工程３）
半導体基板１０であるＨＢＴ基板のデバイス層１５に形成したＨＢＴを覆うように絶縁層１６であるＢＣＢ（Benzo cyclo butene）を塗布し、チップサイズよりも数十ミクロン小さい大きさに加工する。絶縁膜１６としてはＢＣＢ（２μｍ厚）を例として挙げるが、その他に、p-CVD SiO2膜やp-CVD SiN膜等の無機膜でもよい。また、ポリイミド等の有機塗布膜でもよい。なお、絶縁膜１６としては数ミクロンの厚さが容易に得られ、高周波デバイスへの適応性、加工性等の観点から有機塗布膜（ＢＣＢやポリイミド）が好ましい。
図６（工程４）
半導体基板１０であるＨＢＴ基板に形成した絶縁層１６にドライエッチング（CF4／O2の混合ガスによるエッチング）によりエッチングを施し、ＨＢＴの各電極にコンタクトホールを形成する。続けて、金属蒸着ないしはスパッタで配線を形成する。この時、同時に絶縁層１６上に受動素子を形成しても良い。また、配線と導通する電極パッド（接続用パッド１０ａ）を形成する。さらに、本実施形態では、コレクターポールがＨＢＴの外に立てられている。これは裏面からのコレクタプロセスに備えたものである。
図７（工程５）
半導体基板１０であるＨＢＴ基板に感光性樹脂を塗布する。感光性樹脂はエポキシ系、ポリイミド系、アクリル系等の樹脂がある。本実施形態では、感光性エポキシ樹脂を想定している。この感光性樹脂が、後の接続金属の周りを囲む絶縁層１７となる。
感光性樹脂を塗布した後は、電極パッド（接続用パッド１０ａ）上を例えば矩形に開口する。また、支持基板２０側にも同じ感光性樹脂を絶縁層２５として塗布し、同様に、電極パッド（接続用パッド２０ａ）上を例えば矩形に開口する。
感光性樹脂は、ＵＶ（紫外線）照射によってパターニングをすることが可能である。また、感光性樹脂の現像は、TMAH等で行うことができる。ここで、感光性樹脂の開口として矩形の場合には、そのサイズは〜100μｍ角である。
図８（工程６）
上記工程５で形成したＨＢＴ基板側の感光性樹脂（絶縁層１７）の開口の中に、金属柱または金属球から成る接続金属３０を配置する。これにより、接続金属３０が開口の中において接続用パッド１０ａと導通する状態となる。
金属柱または金属球の高さは、ＨＢＴ基板側の絶縁層の厚さ＋支持基板側の絶縁層の厚さよりも数ミクロン高くする。また、体積が両絶縁層で囲まれる空間の容積を越えないようにする必要がある。
金属柱または金属球から成る接続金属の材質は、Au、Cu、半田等が考えられる。金属柱の形成法は真空蒸着法、メッキ、スパッタ等が考えられる。また、金属球の形成法はボールボンディング装置で行うことが可能である。
図９（工程７）
半導体基板１０であるＨＢＴ基板と支持基板２０との位置を合わせた状態で、両基板を貼り合わせて加熱圧着する。これにより、ＨＢＴ基板の電極パッド（接続用パッド１０ａ）と支持基板２０の電極パッド（接続用パッド２０ａ）とが接続金属３０を介して電気的に接続される状態となる。また、接続金属３０の周りは両基板の各絶縁層１７、２５によって囲まれる状態となる。
図１０（工程８）
ＥＬＯ工程として、貼り合せた基板をＨＦ溶液に浸漬し、犠牲層１２を溶解して、デバイス層１５と半導体基板１０とを分離する。例えば、ＨＦ溶液（10%〜50％）に浸漬することにより、犠牲層１２のみが溶解してデバイス層１５と半導体基板１０とを分離することができる。
なお、ＥＬＯ工程では、支持基板２０側に力を加えて剥離させると、より基板分離工程が迅速に行われる。
図１１（工程９）
半導体基板１０を分離した後、デバイス層１５のデバイス保護層１３を選択ウェットエッチングによって除去する。一方、デバイス層１５が剥離された半導体基板１０、すなわちInP基板の最表面の基板保護層１１をウェットエッチングによって除去する。この後、適宜InP基板表面の洗浄を行う。そして、半導体基板１０は再利用されることになる。
図１２（工程１０）
上記工程９の後、デバイス層１５の転写された支持基板２０をダイシングしてチップに分割する。これにより、本実施形態の半導体装置１が完成する。本実施形態では、更に裏面からのコレクターメサエッチングと電極形成が示されている。
図１３は、チップ状態となった本実施形態の半導体装置の実装例を説明する模式斜視図で、（ａ）は半導体装置の一部透視図、（ｂ）は半導体装置の実装状態を示す図ある。先に説明したように、本実施形態の半導体装置１は、デバイス層と支持基板２０とを貼り合わせた構成となっており、支持基板２０側にデバイスと導通するパターンが形成されている。この半導体装置１を実装するには、図１２で示す完成状態の上下を反対にしてデバイス層を上、支持基板２０を下にする。この状態が図１３（ａ）に示されている。
支持基板２０には予めパターンと導通するパッド１０ｂが形成されており、パッド１０ｂ部分に対応するデバイス層には切り欠きが形成される。この半導体装置１を図１３（ｂ）に示すように実装用基板Ｓに載置し、実装用基板Ｓとパッド１０ｂとをボンディングワイヤーＢＷによって配線する。
本実施形態の半導体装置１では、支持基板２０側にパターンや受動素子等の回路が形成されていることから、実装用基板Ｓ側にはこれらの回路を必要とせず、全体として装置の小型化を図ることが可能となる。
本実施形態に係る半導体装置の製造方法の概略を説明する模式図である。 本実施形態の半導体装置を説明する模式断面図である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その１）である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その２）である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その３）である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その４）である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その５）である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その６）である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その７）である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その８）である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その９）である。 本実施形態の半導体装置における具体的な製造方法を説明する模式断面図（その１０）である。 本実施形態の半導体装置の実装例を説明する模式斜視図である。
符号の説明
１…半導体装置、１０…半導体基板、１０ａ…接続用パッド、１１…基板保護層、１２…犠牲層、１３…デバイス保護層、１５…デバイス層、１６…絶縁層、１７…絶縁層、２０…支持基板、２０ａ…接続用パッド、２５…絶縁層、ＢＷ…ボンディングワイヤー、Ｓ…実装用基板

Claims (9)

  1. 半導体基板に犠牲層を介して成長させたデバイス層に所定のデバイスおよび接続用パッドを形成する工程と、
    支持基板に所定のパターンおよび接続用パッドを形成する工程と、
    前記デバイス層の接続用パッドと前記支持基板の接続用パッドとが接続金属を介して導通するよう前記半導体基板と前記支持基板とを貼り合わせる工程と、
    前記半導体基板と前記支持基板とを貼り合わせた状態で前記犠牲層をエッチングにより除去して前記半導体基板と前記デバイス層とを分離する工程と
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記デバイス層の接続用パッドの周囲と前記支持基板の接続用パッドの周囲とに絶縁層が各々形成されており、前記貼り合わせでは各絶縁層を対向して貼り合わせる
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記半導体基板は、化合物半導体基板から成る
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記半導体基板の材質は、InPである
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記半導体基板の材質は、GaAsである
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記犠牲層の材質は、AlAsである
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記犠牲層の材質は、AlAsSbである
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  8. 前記支持基板の材質は、AlN、LTTC（Low Tempetature Co-fired Ceramic）、プラスチックのうちいずれか選択された１つである
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  9. 半導体基板に格子整合して成長させ、前記半導体基板から剥離されて成るデバイス層と、
    前記デバイス層に形成される所定のデバイスおよび接続用パッドと、
    前記デバイス層を支持する支持基板と、
    前記支持基板における前記デバイス層との接続面側に形成される所定のパターンおよび接続用パッドと、
    前記デバイス層の接続用パッドと前記支持基板の接続用パッドとを対向させた状態で両接続用パッドとの間を接続する接続金属と、
    前記デバイス層と前記支持基板との間で前記接続金属の周囲に設けられる絶縁層と
    を備えることを特徴とする半導体装置。
JP2007013265A 2007-01-24 2007-01-24 半導体装置の製造方法および半導体装置 Pending JP2008181990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007013265A JP2008181990A (ja) 2007-01-24 2007-01-24 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007013265A JP2008181990A (ja) 2007-01-24 2007-01-24 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2008181990A true JP2008181990A (ja) 2008-08-07

Family

ID=39725665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007013265A Pending JP2008181990A (ja) 2007-01-24 2007-01-24 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2008181990A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199267A (ja) * 2010-02-26 2011-10-06 Sumitomo Chemical Co Ltd 電子デバイスおよび電子デバイスの製造方法
KR20170128777A (ko) * 2015-03-18 2017-11-23 더 리젠츠 오브 더 유니버시티 오브 미시간 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프
WO2019208295A1 (ja) * 2018-04-24 2019-10-31 日本電信電話株式会社 バイポーラトランジスタおよびその製造方法
JP6727460B1 (ja) * 2019-06-21 2020-07-22 三菱電機株式会社 複合基板の製造方法、および、複合基板
WO2022239138A1 (ja) * 2021-05-12 2022-11-17 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199267A (ja) * 2010-02-26 2011-10-06 Sumitomo Chemical Co Ltd 電子デバイスおよび電子デバイスの製造方法
US8878250B2 (en) 2010-02-26 2014-11-04 Sumitomo Chemical Company, Limited Electronic device and method for producing electronic device
KR20170128777A (ko) * 2015-03-18 2017-11-23 더 리젠츠 오브 더 유니버시티 오브 미시간 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프
KR102533932B1 (ko) 2015-03-18 2023-05-17 더 리젠츠 오브 더 유니버시티 오브 미시간 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프
WO2019208295A1 (ja) * 2018-04-24 2019-10-31 日本電信電話株式会社 バイポーラトランジスタおよびその製造方法
JP2019192745A (ja) * 2018-04-24 2019-10-31 日本電信電話株式会社 バイポーラトランジスタおよびその製造方法
JP6727460B1 (ja) * 2019-06-21 2020-07-22 三菱電機株式会社 複合基板の製造方法、および、複合基板
WO2020255376A1 (ja) * 2019-06-21 2020-12-24 三菱電機株式会社 複合基板の製造方法、および、複合基板
WO2022239138A1 (ja) * 2021-05-12 2022-11-17 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法

Similar Documents

Publication Publication Date Title
US7709353B2 (en) Method for producing semiconductor device
US10109548B2 (en) Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
TWI639248B (zh) 用於準備氮化鎵及用於微組裝之相關材料之系統及方法
JP3834589B2 (ja) 半導体装置の製造方法
US6492195B2 (en) Method of thinning a semiconductor substrate using a perforated support substrate
US8314472B2 (en) Semiconductor structure comprising pillar
US8692371B2 (en) Semiconductor apparatus and manufacturing method thereof
JP6324743B2 (ja) 半導体装置の製造方法
JP2008181990A (ja) 半導体装置の製造方法および半導体装置
US9159612B2 (en) Semiconductor device and method of fabricating the same
KR20190043991A (ko) 다이 기반의 이종 집적를 위한 방법 및 집적된 다이를 포함하는 장치
JPH06151720A (ja) モノリシック集積回路の構成法
US8426290B1 (en) Suspended-membrane/suspended-substrate monolithic microwave integrated circuit modules
EP0924757A2 (en) Fabrication of high power semiconductor device with a heat sink and integration with planar microstrip circuitry
JP2000349088A (ja) 半導体装置及びその製造方法
JP6384934B2 (ja) 半導体装置の製造方法
JP6096685B2 (ja) 半導体装置の製造方法
JPH065880A (ja) 半導体装置の製造方法
US11502106B2 (en) Multi-layered substrates of semiconductor devices
US11575020B2 (en) Method of forming a bipolar transistor with a vertical collector contact
WO2022049752A1 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
CN115621267A (zh) 功率放大器及其形成方法
Laskar et al. Thin-film integration for nanoscale and high-frequency electronics on Si
JP2001210620A (ja) 半導体装置の製造方法および半導体装置
JPH061778B2 (ja) 半導体装置およびその製造方法