CN103597618A - 具有位错弯曲结构的发光装置 - Google Patents

具有位错弯曲结构的发光装置 Download PDF

Info

Publication number
CN103597618A
CN103597618A CN201280013116.8A CN201280013116A CN103597618A CN 103597618 A CN103597618 A CN 103597618A CN 201280013116 A CN201280013116 A CN 201280013116A CN 103597618 A CN103597618 A CN 103597618A
Authority
CN
China
Prior art keywords
layer
dislocation
warp architecture
emitter
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280013116.8A
Other languages
English (en)
Other versions
CN103597618B (zh
Inventor
R·格斯卡
杨锦伟
M·舒尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sensor Electronic Technology Inc
Original Assignee
Sensor Electronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=46636204&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN103597618(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sensor Electronic Technology Inc filed Critical Sensor Electronic Technology Inc
Publication of CN103597618A publication Critical patent/CN103597618A/zh
Application granted granted Critical
Publication of CN103597618B publication Critical patent/CN103597618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction

Abstract

本发明提供一种用于减少发射装置的有源区中的位错的数目的解决方案。位错弯曲结构可包括于该发射装置中介于衬底与有源区之间。该位错弯曲结构可被配置以例如归因于足够量的应变的存在而在位错到达该有源区之前使位错弯曲和/或消灭。该位错弯曲结构可包括多个层，而相邻层由一材料构成，但相应材料中的元素的摩尔分数在两层之间存在差异。该位错弯曲结构可包括至少40对相邻层，在相邻层之间元素的摩尔分数相差至少百分之五。

Description

具有位错弯曲结构的发光装置
对相关申请的引用
本申请主张共同待决的美国临时申请第61/441674号、题为“具有位错弯曲结构的发光二极管(Light Emitting Diodes with DislocationBending Structure)”的权利，该申请于2011年2月11日提出申请，且该申请以引用的方式并入本文中。
技术领域
本发明大体上关于发射装置，且更特定言之，关于一种具有位错弯曲结构的发射装置，该位错弯曲结构可改进该装置的光输出。
背景技术
诸如发光二极管(LED)及激光二极管(LD)的半导体发射装置包括由第III-V族半导体构成的固态发射装置。第III-V族半导体的子集包括第III族氮化物合金，第III族氮化物合金可包括铟(In)、铝(Al)、镓(Ga)及氮(N)的二元、三元及四元合金。说明性的基于第III族氮化物的LED及LD可为InyAlxGa1-x-yN的形式，其中x及y指示给定元素的摩尔分数，0≤x,y≤1，且0≤x+y≤1。其他说明性基于第III族氮化物的LED及LD基于硼(B)氮化物(BN)，且可为GazInyAlxB1-x-y-zN的形式，其中0≤x,y,z≤1，且0≤x+y+z≤1。
LED通常由层构成。每一层具有各种元素的摩尔分数(例如，x、y和/或z的给定值)的特定组合。两层之间的界面被定义为半导体异质结。于界面处，假定摩尔分数的组合以离散量改变。将摩尔分数的组合连续改变的层称为渐变（graded）的。
半导体合金的摩尔分数的改变允许带隙控制，且用以形成势垒及量子阱(QW)层。量子阱包含位于两个其他半导层之间的半导层，这两个其他半导层中的每一者具有带隙，此带隙大于量子阱的带隙。量子阱的导带能级与相邻半导体层的导带能级之间的差被称为量子阱的深度。大体上，量子阱的深度在量子阱的每一侧可不同。势垒包含位于两个其他半导体层之间的半导体层，这两个半导体层中的每一者具有带隙，此带隙小于势垒的带隙。势垒的导带能级与相邻半导体层的导带能级之间的差被称为势垒高度。大体上，势垒的势垒高度在势垒的每一侧可不同。
半导体层的堆叠可包括若干n型掺杂层及一个或多个p型掺杂层。LED的有源区形成于p-n结附近，其中电子及空穴载流子再结合且发光。有源区通常包括用于载流子区域化及改进的辐射再结合的量子阱及势垒。在量子阱内，按照波函数量子力学地描述电子及空穴。每一波函数与给定量子阱内的局部能级相关联。电子及空穴波函数的重迭导致辐射再结合及光产生。
第III族氮化物LED通常生长成为纤维锌矿或闪锌矿晶体结构。于异质结处，两个半导体层的晶格失配引起晶体层的应力及应变且导致内建电场的产生。另外，归因于自发极化，纤维锌矿晶体结构展现内部电场。内部电场可导致电子及空穴波函数的减少的重迭，且因此导致减少的光发射。
另外，半导体层的堆叠通常在蓝宝石或碳化硅衬底结构上生长。衬底与半导体层之间的大晶格失配可导致位错，这减少装置的光发射。
发明内容
本发明的各方面提供一种用于减少发射装置的有源区中的位错的数目的解决方案。位错弯曲结构可包括于该发射装置中介于衬底与该有源区之间。该位错弯曲结构可被配置以例如归因于足够量的应变的存在而在位错到达该有源区之前使位错弯曲和/或消灭。该位错弯曲结构可包括多个层，其中相邻层由一材料构成，但相应材料中的元素的摩尔分数在这两个层之间存在差异。该位错弯曲结构可包括至少40对相邻层，在相邻层之间元素的摩尔分数相差至少百分之五。
本发明的第一方面提供了一种发射装置，其包含：衬底；有源区，其位于该衬底的第一侧；及位错弯曲结构，其位于该衬底与该有源区之间，其中该位错弯曲结构包含至少四十对相邻层，其中相邻层中的每一对包括：第一层，其由包括元素的一材料构成；及第二层，其由包括该元素的材料构成，其中对于该第一层及该第二层，该元素的摩尔分数相差至少百分之五。
本发明的第二方面提供了一种发射装置，其包括：衬底；有源区，其位于该衬底的第一侧；及位错弯曲结构，其位于该衬底与该有源区之间，其中该位错弯曲结构包含用于使自该衬底传播的至少一些位错在到达该有源区之前发生弯曲或消灭中的至少一者的构件。
本发明的第三方面提供了一种制造发射装置的方法，该方法包含：在衬底的第一侧上形成位错弯曲结构，其中该位错弯曲结构包含用于使自该衬底传播的至少一些位错在到达有源区之前发生弯曲或消灭中的至少一者的构件；及在该位错弯曲结构的与该衬底相反的一侧上形成有源区。
本发明的说明性方面经设计以解决本文中所描述的问题中的一或多者和/或未论述的一或多个其他问题。
附图说明
结合描绘本发明的各个方面的附图，根据本发明的各个方面的以下详细描述，本发明的这些及其他特征将更易理解。
图1展示根据实施例的与穿透（threading）位错密度相对的模拟光发射功率及外部量子效率。
图2展示根据实施例的发射装置的说明性设计。
图3展示由根据实施例的位错弯曲结构导致的说明性带弯曲。
图4至9展示根据实施例的与位错弯曲结构的说明性层配置对应的说明性能带图。
图10展示根据实施例的位错弯曲结构中的层之间的界面的若干可能配置。
图11展示根据实施例的未掺杂位错弯曲层的说明性模拟能带图。
图12展示根据实施例的掺杂位错弯曲层的说明性模拟能带图。
图13展示用于制造根据实施例的电路的说明性流程图。
应注意，附图并不按比例绘出。附图仅意欲描绘本发明的典型方面，且因此不应视作限制本发明的范围。在附图中，类似编号代表附图间的类似元件。
具体实施方式
如上文指示，本发明的各方面提供一种用于减少发射装置的有源区中的位错的数目的解决方案。位错弯曲结构可包括于发射装置中介于衬底与有源区之间。位错弯曲结构可被配置以例如归因于足够量的应变的存在而在位错到达有源区之前使位错弯曲和/或消灭。位错弯曲结构可包括多个层，其中相邻层由一材料构成，但相应材料中的元素的摩尔分数在两层之间存在差异。位错弯曲结构可包括至少40对相邻层，元素的摩尔分数在相邻层之间相差至少百分之五。如本文中所使用，除非另外注明，否则术语“组”意谓一个或多个(亦即，至少一个)且短语“任一解决方案”意谓任何当前已知或随后研发的解决方案。
转至附图，图1展示根据实施例的与穿透位错密度相对的模拟光发射功率及外部量子效率。如所说明，随着穿透位错密度增加至超过截止点，例如约108cm-2，外部量子效率及光发射功率不再提高。
图2展示根据实施例的发射装置10的说明性设计。在实施例中，发射装置10被配置以作为发光二极管(LED)操作。或者，发射装置10可被配置以作为激光二极管(LD)操作。在任一情况下，在发射装置10的操作期间，发射装置10的有源区20皆发射电磁辐射。由发射装置10发射的电磁辐射可包含在任何波长范围(包括可见光、紫外线辐射、深紫外线辐射、红外光和/或其类似者)内的峰值波长。
如所说明，发射装置10可包括衬底12、成核(起始)层14、缓冲层16、n型包覆层18、有源区20、p型阻挡层22及p型包覆层24。大体上，归因于应变，位错可起始于衬底12与诸如成核层14的相邻层之间的界面处，且位错可传播至其他层(包括有源区20)中。发射装置10的性能极大程度上视有源区20中的位错的密度而定。
在此意义上，发射装置10包括位错弯曲结构26，位错弯曲结构26位于衬底12与有源区20之间。位错弯曲结构26可被配置以归因于应变而使自衬底12传播的位错弯曲和/或部分消灭。在实施例中，位错弯曲结构26包含多个层，其具有不同带隙和/或不同内建极化场。举例而言，位错弯曲结构26中的相邻层可由一材料的不同组分构成。归因于自发和/或压电极化，不同材料组分可导致高电场。于相邻层之间的异质界面处的极化场和/或组分变化可影响位错传播且引起位错弯曲。在另一实施例中，位错弯曲结构26可包含周期结构，其中多个周期中的每一者包括不同组分的至少两个层。
为了发生位错弯曲，位错弯曲结构26可产生超过某一临界值的应变。通常，应变取决于层的厚度和/或相邻层的材料的差异(例如，在位错弯曲结构26的周期中)。举例而言，应变可随层的厚度增加而增加。另外，对于由一材料构成的相邻层，应变可随每一层的材料中的元素的摩尔分数的差异增加而增加。在实施例中，位错弯曲结构26被配置以使应变足够大以诱发位错弯曲，但并未大至引起破裂。在实施例中，基于层的组分、位错弯曲结构26中的相邻层的组分的差异和/或用于诱发存在于位错弯曲结构26中的位错的位错弯曲的目标应变而选择位错弯曲结构26的层的尺寸(例如，如在自衬底12至有源区20的方向上所测量的厚度)。目标应变可使用任何解决方案限定，例如，如由与诱发位错弯曲所需的应变量对应的最小值及与将引起破裂的应变量对应的最大值限定的范围。
图3展示由根据实施例的位错弯曲结构26(图2)导致的说明性带弯曲。位错弯曲结构26可包括多个层26A至26D。位错30A至30E被展示成传播到层26A中的位错弯曲结构26中，层26A位于最靠近衬底12(图2)的一侧。如所说明，位错弯曲可发生于位错弯曲结构26中的相邻层26A至26D的异质界面处。此外，位错弯曲可按不同方式/机制发生。举例而言，位错30A被展示成在层26A、26B之间的异质界面处向相反方向弯曲且向衬底12弯曲回。类似地，位错30B被展示成在层26B、26C之间的异质界面处向相反方向弯曲且向衬底12弯曲回。位错30C被展示成在与层26C、26D之间的异质界面实质上平行的方向上弯曲。此外，位错30D及30E被展示成在与层26D与另一层(未图示)之间的异质界面实质上平行的相反的方向上弯曲。通过沿异质界面在相反的方向上弯曲，位错30D、30E相遇且消灭。应了解，图3仅说明带弯曲。在此意义上，位错30A至30C将在弯曲之后继续直至其消灭、到达例如衬底12与相邻层之间的界面、延伸至发射装置10的外表面和/或其类似者。
在图3中所展示的实例中，在位于较接近于衬底12的一侧上的层26A中存在的位错30A至30E皆不穿过层26D，层26D位于较接近于有源区20的一侧上。因此，存在于有源区20内的位错的数目相对于在不包括位错弯曲结构26下存在的那些位错减少。虽然在图3中展示位错弯曲的说明性组合，但应了解各种类型的位错弯曲的任一组合可发生于位错弯曲结构26内。在此意义上，位错可于同一异质界面处经受不同类型的位错弯曲，位错可在任一方向上弯曲，零个或更多位错中的任何数目的位错可于异质界面处弯曲，和/或其类似者。
回至图2，位错弯曲结构26的层可被配置以使用许多实施例中的任一者诱发位错弯曲。在实施例中，位错弯曲结构26可包括多个周期，多个周期中的每一者包括具有不同材料组分的至少两个相邻层，且在位错弯曲结构26内重复。或者，层可为非周期性的。每一层的材料组分可包含例如三元或四元化合物，其中相邻层的摩尔分数不同。两相邻层之间的异质界面可为突变的，其中摩尔分数突然改变，或两相邻层之间的异质界面可为渐变的，其中摩尔分数在一距离上改变。类似地，可掺杂或不掺杂位错弯曲结构26中的层。
在说明性实施例中，发射装置10为基于第III-V族材料的装置，其中各个层中的一些或全部由选自第III-V族材料系的二元、三元、四元和/或其类似者的化合物形成。在更特定的说明性实施例中，发射装置10的各个层由基于第III族氮化物的材料形成。第III族氮化物材料包含一个或多个第III族元素(例如，硼(B)、铝(Al)、镓(Ga)及铟(In))及氮(N)，以使得BWAlXGaYInZN，其中0≤W,X,Y,Z≤1，且W+X+Y+Z=1。说明性第III族氮材料包括具有第III族元素的任何摩尔分数的AlN、GaN、InN、BN、AlGaN、AlInN、AlBN、InGaN、AlGaInN、AlGaBN、AlInBN及AlGaInBN。
基于第III族氮化物的发射装置10的说明性实施例包括有源区20，有源区20由InyAlxGa1-x-yN、GazInyAlxB1-x-y-zN、AlxGa1-xN半导体合金或其类似者构成。类似地，n型包覆层18、p型阻挡层22及p型包覆层24可由AlxGa1-xN、InyAlxGa1-x-yN合金、GazInyAlxB1-x-y- zN合金或其类似者构成。由x、y及z给出的摩尔分数可在各个层18、20、22及24之间变化。衬底12可为蓝宝石、碳化硅或另一适当材料。成核层14和/或缓冲层16可由AlN、AlGaN/AlN超晶格和/或其类似者构成。
发射装置10中的两个或更多个层之间的异质界面可具有渐变组分。类似地，层可具有渐变的组分和/或掺杂。举例而言，层18、22及24中的一或多者可包含渐变组分。此外，发射装置10中的一个或多个层可具有短周期超晶格结构。在实施例中，p型包覆层24和/或p型接触可对于由有源区20产生的电磁辐射至少部分地透明(例如，半透明或透明)。举例而言，p型包覆层24和/或p型接触可包含短周期超晶格结构，诸如至少部分透明的掺杂镁(Mg)的AlGaN/AlGaN短周期超晶格结构(SPSL)。此外，p型接触和/或n型接触可至少部分地反射由有源区20产生的电磁辐射。在另一实施例中，n型包覆层18和/或n型接触可由诸如AlGaN SPSL的短周期超晶格形成，该短周期超晶格对由有源区20产生的电磁辐射至少部分地透明。
如本文中所使用，当层允许在辐射波长的对应范围中的电磁辐射的至少一部分穿过时，层至少部分地透明。举例而言，层可被配置以对一范围的辐射波长至少部分地透明，所述辐射波长对应于由本文中所描述的有源区20发射的光(诸如紫外光或深紫外光)的峰值发射波长(例如，峰值发射波长+/-5纳米)。如本文中所使用，若层允许大于约百分之0.5的辐射穿过，则层对该辐射至少部分地透明。在更特定的实施例中，至少部分地透明的层被配置以允许大于约百分之五的辐射穿过。类似地，当层反射相关电磁辐射的至少一部分(例如，波长接近于有源区的峰值发射的光)时，层至少部分地具反射性。在实施例中，至少部分地反射的层被配置以反射至少约百分之五的辐射。
有源区20可由通过势垒分离的多个量子阱形成。在实施例中，有源区20的势垒可由具有对应元素中的一或多者的摩尔分数的材料构成，所述摩尔分数在势垒中的每一者之间变化。举例而言，势垒可由GazInyAlxB1-x-y-zN材料构成，其中Al、Ga、In和/或B的摩尔分数中的一或多者在势垒之间变化。此外，势垒中的一或多者可包含渐变组分，其中势垒中的元素(例如，第III族元素)的摩尔浓度在势垒内变化，和/或包含渐变掺杂。可选择渐变组分中的变化以使得对应势垒的势垒高度在自有源区20的n型侧至有源区20的p型侧的方向上增加或减少。在实施例中，在有源区20中的势垒层与量子阱之间的多个异质界面中的每一者处的导带能量不连续性及价带不连续性被配置以大于有源区20的材料内的纵向光学声子的能量的两倍。
在实施例中，位错弯曲结构26的层包含AlxGa1-xN，对于相邻层，具有Al的不同摩尔分数x。在更特定的说明性实施例中，相邻层的摩尔分数相差至少百分之五。在又一更特定的说明性实施例中，相邻层的摩尔分数可相差大于百分之五十，这可提供位错弯曲的更大效率。位错弯曲结构26可包括任何数目的层，层中的每一者具有任何对应厚度。在实施例中，位错弯曲结构26具有包括至少四十个周期的周期性结构，周期中的每一者包括至少两个层且具有介于约十纳米(一百埃)与约一微米之间的总厚度(周期大小)。在另一实施例中，位错弯曲结构26具有包括至少四十对层的非周期性结构，每一对具有介于约十纳米(一百埃)与约一微米之间的总厚度。当位错弯曲结构26具有非周期性结构时，不同对相邻层可具有不同总厚度。不同对相邻层的总厚度可变化例如高达约百分之五十。
参考图4至9展示且描述位错弯曲结构26的说明性实施例的额外细节，图4至9中的每一者展示根据实施例的与位错弯曲结构26的说明性层配置对应的说明性能带图。
图4展示根据实施例的与位错弯曲结构26(图2)对应的说明性能带图。位错弯曲结构26可包括多个周期32A至32D，周期32A至32D中的每一者包括两个层。在实施例中，每一周期32A至32D的层由AlGaN形成，对于每一层，Al的摩尔分数不同。在此情况下，具有较大Al摩尔分数的层具有高于具有较低Al摩尔分数的层的带隙的带隙。如本文中所描述，周期32A至32D中的每一层的Al摩尔分数可相差至少百分之五。无论如何，可选择周期32A至32D的层中的不同Al摩尔分数以提供所需应变量，其随Al摩尔分数的差异而增加。类似地，可将每一周期32A至32D的周期大小选择得足够大以通过对应Al摩尔分数提供足够应变，但并未大至引起破裂。如本文中所论述，每一周期的周期大小可小于约一微米。
图5展示根据另一实施例的与位错弯曲结构26(图2)对应的说明性能带图。在此情况下，具有较高带隙的层由短周期超晶格形成。如所说明，短周期超晶格可包含多个薄层，所述薄层在两个或更多个带隙之间交替。类似地，图6展示根据另一实施例的与位错弯曲结构26对应的说明性能带图，其中具有较低带隙的层由短周期超晶格形成。另外，图7展示根据另一实施例的与位错弯曲结构26对应的说明性能带图，其中全部层皆由短周期超晶格形成。在实施例中，短周期超晶格由AlGaN形成，短周期超晶格的薄层中的Al的摩尔分数在两个或更多个摩尔分数之间交替。在另一说明性实施例中，薄层中的Al的摩尔分数相差小于约百分之四十。在更特定的说明性实施例中，薄层中的Al的摩尔分数相差小于约百分之十。
应了解，位错弯曲结构26的层可包含各种可能配置中的任一者。举例而言，图8展示根据实施例的与位错弯曲结构26(图2)对应的说明性能带图，其中层中的每一者具有渐变能带。渐变能带可由具有诸如Al的渐变摩尔分数的渐变组分的对应层提供。在此情况下，摩尔分数可在层的厚度上自第一值至第二值平稳地变化。
在另一实施例中，层的部分可具有不同配置。举例而言，图9展示根据实施例的与位错弯曲结构26对应的说明性能带图，其中具有较大能带隙的每一层具有第一部分及第二部分，第一部分使用短周期超晶格形成，第二部分由实质上恒定的组分形成。
进一步应了解，位错弯曲结构26的层之间的界面可具有各种可能配置中的任一者。举例而言，图10展示根据实施例的位错弯曲结构26中的层之间的界面36A至36D的若干可能配置。在此意义上，界面36A说明自第一层的能带图至第二层的能带图的突变，而界面36B说明在一距离上的自第一层的能带图至第二层的能带图的渐变(例如，渐变界面)。此外，界面36C、36D说明自第一层的能带图至第二层的能带图的改变，其中转变包括中间步阶。可基于(例如)层中的每一者中的元素(例如，铝)的相应摩尔分数、层的生长参数和/或其类似者选择所需界面。应了解，界面36A至36D仅为说明性的，且可实施各种替代性界面。举例而言，一组替代性界面可包括包含界面36A至36D的镜像的界面。然而，位错弯曲结构26中的层之间的界面的各种额外配置为可能的。
如本文中所描述，可掺杂或不掺杂位错弯曲结构26的各个层。在此意义上，图11及12分别展示根据实施例的未掺杂位错弯曲层及掺杂n型位错弯曲层的说明性模拟能带图。在每一情况下，归因于位错的一部分于每一界面处经历弯曲，对应位错弯曲层可提供自衬底12传播的位错的顺序过滤。
回至图2，应了解，发射装置10可使用任何解决方案制造。举例而言，可获得衬底12，可在衬底上形成(例如，生长、沉积、粘附和/或其类似者)成核层14，缓冲层16可形成于成核层14上，且位错弯曲结构26可形成于缓冲层16上。在替代性实施例中，可在无成核层14的情况下形成发射装置10，且缓冲层16可直接形成于衬底12上。在又一替代性实施例中，位错弯曲结构26的层可融合于衬底12中，衬底可通过促进融合的过渡层覆盖，且可紧接着位错弯曲结构26形成成核层14和/或缓冲层16。
无论如何，n型包覆层18可形成于位错弯曲结构26之上。此外，有源区20可使用任何解决方案形成于n型包覆层18上，有源区20可包括量子阱及势垒。p型阻挡层22可形成于有源区20上，且p型包覆层24可使用任何解决方案形成于p型阻挡层22上。应了解，发射装置10的制造可包括额外处理，额外处理例如包括：沉积及移除诸如掩膜层的临时层；图案化一个或多个层；形成未展示的一个或多个额外层/接触；施加至下基底(例如，经由接触焊盘)；和/或其类似者。
虽然在本文中展示且描述为一种设计和/或制造发射装置的方法，但应了解，本发明的各方面进一步提供各种替代性实施例。举例而言，在一个实施例中，本发明提供一种设计和/或制造电路的方法，该电路包括如本文中所描述地设计且制造的发射装置中的一或多者。
在此意义上，图13展示用于制造根据实施例的电路126的说明性流程图。首先，用户可利用装置设计系统110产生用于如本文中所描述的发射装置的装置设计112。装置设计112可包含程序代码，装置制造系统114可使用该程序代码以根据由装置设计112所限定的特征产生一组实体装置116。类似地，装置设计112可被提供至电路设计系统120(例如，作为用于电路中的可用部件)，用户可利用其产生电路设计122(例如，通过将一个或多个输入及输出连接至包括于电路中的各个装置)。电路设计122可包含程序代码，程序代码包括如本文中所描述地设计的装置。无论如何，可将电路设计122和/或一个或多个实体装置116提供至电路制造系统124，其可根据电路设计122产生电路126。实体电路126可包括如本文中所描述地设计的一个或多个装置116。
在另一实施例中，本发明提供一种用于设计如本文中所描述的半导体装置116的装置设计系统110和/或一种用于制造如本文中所描述的半导体装置116的装置制造系统114。在此情况下，系统110、114可包含通用计算装置，该通用计算装置被编程以实施设计和/或制造如本文所述的半导体装置116的方法。类似地，本发明的实施例提供一种用于设计电路126的电路设计系统120和/或一种用于制造电路126的电路制造系统124，该电路126包括如本文所描述地设计和/或制造的至少一个装置116。在此情况下，系统120、124可包含通用计算装置，该通用计算装置被编程以实施设计和/或制造电路126的方法，该电路126包括如本文中所描述的至少一个半导体装置116。
在又一实施例中，本发明提供一种固定于至少一个计算机可读介质中的计算机程序，在执行时，该计算机程序使计算机系统实施一种设计和/或制造如本文中所描述的半导体装置的方法。举例而言，计算机程序可使得装置设计系统110能够产生如本文中所描述的装置设计112。在此意义上，计算机可读介质包括程序代码，该程序代码在由计算机系统执行时实施本文中所描述的过程中的一些或全部。应了解，术语“计算机可读介质”包含当前已知或随后研发的任何类型的有形表达介质中的一或多者，通过计算装置可从所述介质中感知、再现或以其他方式传达程序代码的已储存拷贝。
在另一实施例中，本发明提供一种提供程序代码的拷贝的方法，该程序代码在由计算机系统执行时实施如本文中所描述的过程中的一些或全部。在此情况下，计算机系统可处理程序代码的拷贝以产生且传输一组数据信号以供在第二、不同位置处接收，该组数据信号的特性中的一或多者经设定和/或改变以便将程序代码的拷贝编码于该组数据信号中。类似地，本发明的实施例提供一种获取程序代码的拷贝的方法，该程序代码实施本文所描述的过程中的一些或全部，该过程包括：计算机系统接收本文所描述的该组数据信号，及将该组数据信号转化成固定于至少一个计算机可读介质中的计算机程序的拷贝。在任一情况下，该组数据信号可使用任何类型的通信链路加以传输/接收。
在又一实施例中，本发明提供一种产生装置设计系统110和/或装置制造系统114的方法，该装置设计系统110用于设计如本文所描述的半导体装置，该装置制造系统114用于制造该半导体装置。在此情况下，可获得(例如，产生、维护、使其可用等)计算机系统，且可获得(例如，产生、购买、使用、修改等)用于执行如本文中所描述的过程的一个或多个部件，且将所述一个或多个部件布署至计算机系统。在此意义上，布署可包含以下操作中的一或多者：(1)于计算装置上安装程序代码；(2)添加一个或多个计算装置和/或I/O装置至计算机系统；(3)并入和/或修改计算机系统以使其能够执行如本文中所描述的过程；和/或其类似者。
已出于说明及描述的目的而呈现本发明的各种方面的前述描述。其不意欲为详尽的或将本发明限于所公开的精确形式，且明显地，许多修改及变化是可能的。对本领域技术人员而言可能显而易见的这种修改及变化包括于由附随权利要求限定的本发明的范围内。

Claims (21)

1.一种发射装置，其包含：
衬底；
有源区，其位于该衬底的第一侧；及
位错弯曲结构，其位于该衬底与该有源区之间，其中该位错弯曲结构包含至少四十对相邻层，其中每一对相邻层包括：
第一层，其由包括一元素的材料构成；及
第二层，其由包括该元素的材料构成，其中对于该第一层及该第二层，该元素的摩尔分数相差至少百分之五。
2.如权利要求1所述的发射装置，其中该位错弯曲结构中的每一对相邻层包含介于约十纳米与约一微米之间的总厚度。
3.如权利要求2所述的发射装置，其中不同对相邻层的总厚度变化高达约百分之五十。
4.如权利要求1所述的发射装置，进一步包含中间层，该中间层位于该衬底与该位错弯曲结构之间。
5.如权利要求1所述的发射装置，其中该中间层包含成核层。
6.如权利要求1所述的发射装置，其中所述相邻层中的至少一对的第一层和第二层中的至少一者包含短周期超晶格。
7.如权利要求1所述的发射装置，其中所述相邻层中的至少一对的第一层和第二层中的至少一者包含渐变组分和渐变掺杂中的至少一者。
8.如权利要求1所述的发射装置，其中该元素包含第III族元素。
9.如权利要求8所述的发射装置，其中该材料包含基于第III族氮化物的材料。
10.如权利要求1所述的发射装置，其中该有源区包括一组量子阱，所述量子阱与一组势垒交织，且其中该组势垒中的至少一者具有第III族元素的渐变摩尔分数。
11.一种发射装置，其包含：
衬底；
有源区，其位于该衬底的第一侧；及
位错弯曲结构，其位于该衬底与该有源区之间，其中该位错弯曲结构包含用于使自该衬底传播的至少一些位错在到达该有源区之前发生弯曲或消灭中的至少一者的构件。
12.如权利要求11所述的发射装置，其中该构件包括用于产生足够大以诱发所述至少一些位错的弯曲的应变的构件。
13.如权利要求11所述的发射装置，其中该构件包括多个层，其中每一对相邻层包括：
第一层，其由包括一元素的材料构成；及
第二层，其由包括该元素的材料构成，其中对于该第一层及该第二层，该元素的摩尔分数存在差异。
14.如权利要求13所述的发射装置，其中所述摩尔分数的差异是基于目标应变量而选择的。
15.如权利要求13所述的发射装置，其中所述摩尔分数的差异是基于该第一层和该第二层中的至少一者的厚度而选择的。
16.如权利要求13所述的发射装置，其中所述多个层包括至少四十个周期，其中每一周期包括所述多个层中的至少两者，且其中所述多个层中的所述至少两者之间的摩尔分数的差异为至少百分之五。
17.一种制造发射装置的方法，该方法包含：
在衬底的第一侧上形成位错弯曲结构，其中该位错弯曲结构包含用于使自该衬底传播的至少一些位错在到达有源区之前发生弯曲和消灭中的至少一者的构件；及
在该位错弯曲结构的与该衬底相反的一侧上形成有源区。
18.如权利要求17所述的方法，进一步包含设计该位错弯曲结构以产生应变，该应变足够大以诱发所述至少一些位错的弯曲。
19.如权利要求17所述的方法，其中所述形成该位错弯曲结构包括形成多个层，其中每一对相邻层包括：
第一层，其由包括一元素的材料构成；及
第二层，其由包括该元素的材料构成，其中对于该第一层及该第二层，该元素的摩尔分数存在差异。
20.如权利要求19所述的方法，进一步包含基于目标应变量选择所述摩尔分数的差异。
21.如权利要求19所述的方法，进一步包含基于该第一层和该第二层中的至少一者的厚度选择所述摩尔分数的差异。
CN201280013116.8A 2011-02-11 2012-02-11 具有位错弯曲结构的发光装置 Active CN103597618B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161441674P 2011-02-11 2011-02-11
US61/441,674 2011-02-11
US13/370,470 US8633468B2 (en) 2011-02-11 2012-02-10 Light emitting device with dislocation bending structure
US13/370,470 2012-02-10
PCT/US2012/024774 WO2012109629A2 (en) 2011-02-11 2012-02-11 Light emitting device with dislocation bending structure

Publications (2)

Publication Number Publication Date
CN103597618A true CN103597618A (zh) 2014-02-19
CN103597618B CN103597618B (zh) 2016-12-21

Family

ID=46636204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280013116.8A Active CN103597618B (zh) 2011-02-11 2012-02-11 具有位错弯曲结构的发光装置

Country Status (7)

Country Link
US (1) US8633468B2 (zh)
EP (1) EP2673811B1 (zh)
JP (1) JP5775179B2 (zh)
KR (3) KR20130116363A (zh)
CN (1) CN103597618B (zh)
TW (2) TWI610458B (zh)
WO (1) WO2012109629A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679898A (zh) * 2016-01-25 2016-06-15 山东浪潮华光光电子股份有限公司 具有翘曲调节结构层的led外延结构及其生长方法
CN108808446A (zh) * 2018-06-27 2018-11-13 潍坊华光光电子有限公司 一种具有位错折断结构的GaN基激光器外延结构及其生长方法
CN109830580A (zh) * 2019-01-29 2019-05-31 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN111725364A (zh) * 2019-03-20 2020-09-29 中国科学院苏州纳米技术与纳米仿生研究所 短波长深紫外led外延结构、其p型层材料及制法与应用
CN114335267A (zh) * 2022-03-14 2022-04-12 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及发光二极管

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401452B2 (en) * 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
JP5768027B2 (ja) * 2012-09-20 2015-08-26 株式会社東芝 窒化物半導体層の形成方法
US10199535B2 (en) 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US9412902B2 (en) 2014-02-22 2016-08-09 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
WO2024035969A1 (en) * 2022-08-12 2024-02-15 The Regents Of The University Of Michigan Light emitting devices and methods of manufacture

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173560A1 (en) * 2000-03-24 2003-09-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and manufacturing method thereof
US20060118820A1 (en) * 2004-12-06 2006-06-08 Remigijus Gaska Nitride-based light emitting heterostructure
US20090072262A1 (en) * 2007-09-19 2009-03-19 The Regents Of The University Of California (Al,In,Ga,B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
CN101849296A (zh) * 2007-08-03 2010-09-29 皇家飞利浦电子股份有限公司 生长在刃型位错模板上的ⅲ族氮化物器件
JP2010251738A (ja) * 2009-03-27 2010-11-04 Covalent Materials Corp 窒化物半導体エピタキシャル基板
US20110001127A1 (en) * 2007-12-27 2011-01-06 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075873A (ja) 2000-08-25 2002-03-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子
US6630692B2 (en) 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
US6943377B2 (en) 2002-11-21 2005-09-13 Sensor Electronic Technology, Inc. Light emitting heterostructure
US7554123B2 (en) 2004-08-25 2009-06-30 Sensor Electronic Technology, Inc. Ohmic contact for nitride-based semiconductor device
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7619238B2 (en) 2006-02-04 2009-11-17 Sensor Electronic Technology, Inc. Heterostructure including light generating structure contained in potential well
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP2009094852A (ja) 2007-10-10 2009-04-30 Sharp Corp 通信システム、通信装置および通信端末
US9085229B2 (en) 2008-11-11 2015-07-21 Ti Group Automotive Systems, L.L.C. Fuel tank assemblies, components, and methods of manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173560A1 (en) * 2000-03-24 2003-09-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and manufacturing method thereof
US20060118820A1 (en) * 2004-12-06 2006-06-08 Remigijus Gaska Nitride-based light emitting heterostructure
CN101849296A (zh) * 2007-08-03 2010-09-29 皇家飞利浦电子股份有限公司 生长在刃型位错模板上的ⅲ族氮化物器件
US20090072262A1 (en) * 2007-09-19 2009-03-19 The Regents Of The University Of California (Al,In,Ga,B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
US20110001127A1 (en) * 2007-12-27 2011-01-06 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device
JP2010251738A (ja) * 2009-03-27 2010-11-04 Covalent Materials Corp 窒化物半導体エピタキシャル基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679898A (zh) * 2016-01-25 2016-06-15 山东浪潮华光光电子股份有限公司 具有翘曲调节结构层的led外延结构及其生长方法
CN108808446A (zh) * 2018-06-27 2018-11-13 潍坊华光光电子有限公司 一种具有位错折断结构的GaN基激光器外延结构及其生长方法
CN109830580A (zh) * 2019-01-29 2019-05-31 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN109830580B (zh) * 2019-01-29 2021-10-08 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN111725364A (zh) * 2019-03-20 2020-09-29 中国科学院苏州纳米技术与纳米仿生研究所 短波长深紫外led外延结构、其p型层材料及制法与应用
CN114335267A (zh) * 2022-03-14 2022-04-12 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及发光二极管
CN114335267B (zh) * 2022-03-14 2023-02-28 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及发光二极管

Also Published As

Publication number Publication date
WO2012109629A2 (en) 2012-08-16
JP2014509077A (ja) 2014-04-10
US20120205619A1 (en) 2012-08-16
TW201304185A (zh) 2013-01-16
US8633468B2 (en) 2014-01-21
TWI529960B (zh) 2016-04-11
KR20150103299A (ko) 2015-09-09
CN103597618B (zh) 2016-12-21
EP2673811A2 (en) 2013-12-18
KR101631158B1 (ko) 2016-06-16
KR101677227B1 (ko) 2016-11-17
WO2012109629A3 (en) 2012-10-11
KR20130116363A (ko) 2013-10-23
EP2673811B1 (en) 2017-12-13
TW201613128A (en) 2016-04-01
JP5775179B2 (ja) 2015-09-09
TWI610458B (zh) 2018-01-01
EP2673811A4 (en) 2014-05-21
KR20160006246A (ko) 2016-01-18

Similar Documents

Publication Publication Date Title
CN103597618A (zh) 具有位错弯曲结构的发光装置
USRE48943E1 (en) Group III nitride heterostructure for optoelectronic device
US9048378B2 (en) Device with inverted large scale light extraction structures
CN103548156B (zh) 具有极化控制的发光二极管
US8981403B2 (en) Patterned substrate design for layer growth
KR101480733B1 (ko) 심 자외선 발광 다이오드
US9634189B2 (en) Patterned substrate design for layer growth
KR20070081184A (ko) 질화물계 반도체 발광소자 및 그 제조방법
US9741899B2 (en) Device with inverted large scale light extraction structures
US20120201264A1 (en) Light emitting device with varying barriers
US10431711B2 (en) Semiconductor heterostructure polarization doping
CN106025018B (zh) 超晶格结构
CN115315820A (zh) 光学损失减少的光电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant