TWI610458B - 具有差排彎折結構之發光裝置 - Google Patents

具有差排彎折結構之發光裝置 Download PDF

Info

Publication number
TWI610458B
TWI610458B TW104144527A TW104144527A TWI610458B TW I610458 B TWI610458 B TW I610458B TW 104144527 A TW104144527 A TW 104144527A TW 104144527 A TW104144527 A TW 104144527A TW I610458 B TWI610458 B TW I610458B
Authority
TW
Taiwan
Prior art keywords
layer
aluminum
emitting device
light emitting
gallium
Prior art date
Application number
TW104144527A
Other languages
English (en)
Other versions
TW201613128A (en
Inventor
雷米吉斯 格斯卡
楊今維
麥克 西爾
Original Assignee
感應電子科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=46636204&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI610458(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 感應電子科技股份有限公司 filed Critical 感應電子科技股份有限公司
Publication of TW201613128A publication Critical patent/TW201613128A/zh
Application granted granted Critical
Publication of TWI610458B publication Critical patent/TWI610458B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本發明提供一種用於減少一發光裝置之一主動區域中之差排之數目的解決方案。一差排彎折結構可包括於該發光裝置中介於基板與主動區域之間。該差排彎折結構可經組態以(例如)歸因於一足夠量之應變的存在而在差排到達該主動區域之前使差排彎折及/或消滅。該差排彎折結構可包括複數個層，而鄰近層由一材料構成，但該各別材料中之一元素之莫耳分數在兩層之間存在差異。該差排彎折結構可包括至少40對鄰近層，在該等鄰近層之間一元素之莫耳分數相差至少百分之五。

Description

具有差排彎折結構之發光裝置
本發明大體上係關於發光裝置，且更特定言之，係關於一種具有差排彎折結構之發光裝置，該差排彎折結構可改良該裝置之光輸出。
本申請案主張同在申請中之美國臨時申請案第61/441,674號，題為「具有差排彎折結構之發光二極體(Light Emitting Diodes with Dislocation Bending Structure)」之權利，該案於2011年2月11日提出申請，且該案以引用之方式併入本文中。
諸如發光二極體(LED)及雷射二極體(LD)之半導體發光裝置包括由第III-V族半導體構成之固態發光裝置。第III-V族半導體之子集包括第III族氮化物合金，第III族氮化物合金可包括銦(In)、鋁(Al)、鎵(Ga)及氮(N)之二元、三元及四元合金。說明性的基於第III族氮化物的LED及LD可為InyAlxGa1-x-yN之形式，其中x及y指示給定元素之莫耳分數，0
Figure TWI610458BD00001
x，y
Figure TWI610458BD00002
1，且0
Figure TWI610458BD00003
x+y
Figure TWI610458BD00004
1。其他說明性基於第III族氮化物的LED及LD基於硼(B)氮化物(BN)，且可為GazInyAlxB1-x-y-zN之形式，其中0
Figure TWI610458BD00005
x,y,z
Figure TWI610458BD00006
1，且0
Figure TWI610458BD00007
x+y+z
Figure TWI610458BD00008
1。
LED通常由層構成。每一層具有各種元素之莫耳分數(例如，x，y及/或z的給定值)之特定組合。兩層之間的界面經界定為半導體異質 接面。於界面處，假定莫耳分數之組合以離散量改變。將莫耳分數之組合連續改變之層稱為分級的。
半導體合金之莫耳分數之改變允許帶隙控制，且用以形成障壁及量子井(QW)層。量子井包含位於兩個其他半導體層之間的半導體層，兩個其他半導體層中之每一者具有帶隙，此帶隙大於量子井之帶隙。量子井之傳導帶能量位準與相鄰半導體層之傳導帶能量位準之間的差被稱為量子井之深度。大體上，量子井之深度在量子井之每一側可不同。障壁包含位於兩個其他半導體層之間的半導體層，兩個半導體層中之每一者具有帶隙，此帶隙小於障壁之帶隙。障壁之傳導帶能量位準與相鄰半導體層之傳導帶能量位準之間的差被稱為障壁高度。大體上，障壁之障壁高度在障壁之每一側可不同。
半導體層之堆疊可包括若干n型摻雜層及一或多個p型摻雜層。LED之主動區域形成於p-n接面附近，其中電子及電洞載子再結合且發光。主動區域通常包括用於載子區域化及改良的輻射再結合之量子井及障壁。在量子井內，按照波動函數量子力學地描述電子及電洞。每一波動函數與給定量子井內的局部能量位準相關聯。電子及電洞波動函數之重疊導致輻射再結合及光產生。
第III族氮化物LED通常生長成為纖維鋅礦或閃鋅礦晶體結構。於異質接面處，兩個半導體層之晶格失配引起晶體層之應力及應變且導致內建電場之產生。另外，歸因於自發極化，纖維鋅礦晶體結構展現內部電場。內部電場可導致電子及電洞波動函數之減少的重疊，且因此導致減少的光發射。
另外，半導體層之堆疊通常在藍寶石或碳化矽基板結構上生長。基板與半導體層之間的大晶格失配可導致差排，此情形減少裝置之光發射。
本發明之態樣提供一種用於減少一發光裝置之一主動區域中之差排之數目的解決方案。一差排彎折結構可包括於該發光裝置中介於基板與該主動區域之間。該差排彎折結構可經組態以(例如)歸因於一足夠量之應變的存在而在差排到達該主動區域之前使差排彎折及/或消滅。該差排彎折結構可包括複數個層，鄰近層由一材料構成，但該各別材料中之一元素之莫耳分數在兩層之間存在差異。該差排彎折結構可包括至少40對鄰近層，在該等鄰近層之間一元素之莫耳分數相差至少百分之五。
本發明之第一態樣提供了一種發光裝置，其包含：一基板；一主動區域，其位於該基板之一第一側；及一差排彎折結構，其位於該基板與該主動區域之間，其中該差排彎折結構包含至少四十對鄰近層，其中鄰近層中之每一對包括：一第一層，其由包括一元素之一材料構成；及一第二層，其由包括該元素之一材料構成，其中對於該第一層及該第二層，該元素之一莫耳分數相差至少百分之五。
本發明之第二態樣提供了一種發射裝置，其包括：一基板；一主動區域，其位於該基板之一第一側；及一差排彎折結構，其位於該基板與該主動區域之間，其中該差排彎折結構包含一用於使自該基板傳播的至少一些差排在到達該主動區域之前發生彎折或消滅中之至少一者的構件。
本發明之第三態樣提供了一種製造一發光裝置之方法，該方法包含：在一基板之一第一側上形成一差排彎折結構，其中該差排彎折結構包含一用於使自該基板傳播的至少一些差排在到達該主動區域之前發生彎折或消滅中之至少一者的構件；及在與該基板相反的該差排彎折結構之一側上形成一主動區域。
本發明之說明性態樣經設計以解決本文中所描述之問題中之一或多者及/或未論述之一或多個其他問題。
10‧‧‧發光裝置
12‧‧‧基板
14‧‧‧晶核層
16‧‧‧緩衝層
18‧‧‧n型包覆層
20‧‧‧主動區域
22‧‧‧p型阻擋層
24‧‧‧p型包覆層
26‧‧‧差排彎折結構
26A‧‧‧層
26B‧‧‧層
26C‧‧‧層
26D‧‧‧層
30A‧‧‧差排
30B‧‧‧差排
30C‧‧‧差排
30D‧‧‧差排
30E‧‧‧差排
32A‧‧‧週期
32B‧‧‧週期
32C‧‧‧週期
32D‧‧‧週期
36A‧‧‧界面
36B‧‧‧界面
36C‧‧‧界面
36D‧‧‧界面
110‧‧‧裝置設計系統
112‧‧‧裝置設計
114‧‧‧裝置製造系統
116‧‧‧實體裝置/半導體裝置
120‧‧‧電路設計系統
122‧‧‧電路設計
124‧‧‧電路製造系統
126‧‧‧電路
圖1展示根據實施例的與穿透差排密度相對之模擬光發射功率及外部量子效率。
圖2展示根據實施例的發光裝置之說明性設計。
圖3展示由根據實施例的差排彎折結構導致之說明性帶彎折。
圖4至9展示根據實施例的與差排彎折結構之說明性層組態對應之說明性能帶圖。
圖10展示根據實施例的差排彎折結構中之層之間的界面之若干可能組態。
圖11展示根據實施例的未摻雜差排彎折層之說明性模擬能帶圖。
圖12展示根據實施例的摻雜差排彎折層之說明性模擬能帶圖。
圖13展示用於製造根據實施例的電路之說明性流程圖。
應注意，圖式並不按比例繪出。圖式僅意欲描繪本發明之典型態樣，且因此不應視作限制本發明之範疇。在圖式中，類似編號代表圖式間之類似元件。
結合描繪本發明之各個態樣之附隨圖式，根據本發明之各個態樣之以下詳細描述，本發明之此等及其他特徵將更易理解。
如上文指示，本發明之態樣提供一種用於減少一發光裝置之一主動區域中之差排之數目的解決方案。差排彎折結構可包括於發光裝置中介於基板與主動區域之間。差排彎折結構可經組態以(例如)歸因於足夠量之應變的存在而在差排到達主動區域之前使差排彎折及/或消滅。差排彎折結構可包括複數個層，鄰近層由一材料構成，但各別材料中之元素之莫耳分數在兩層之間存在差異。差排彎折結構可包括至少40對鄰近層，元素之莫耳分數在鄰近層之間相差至少百分之五。如本文中所使用，除非另外註明，否則術語「組」意謂一或多個(亦 即，至少一個)且片語「任一解決方案」意謂任何當前已知或隨後研發之解決方案。
轉至圖式，圖1展示根據實施例的與穿透差排密度相對之模擬光發射功率及外部量子效率。如所說明，隨著穿透差排密度增加至超過截止點，例如約108cm-2，外部量子效率及光發射功率不再改良。
圖2展示根據實施例的發光裝置10之說明性設計。在實施例中，發光裝置10經組態以作為發光二極體(LED)操作。或者，發光裝置10可經組態以作為雷射二極體(LD)操作。在任一情況下，在發光裝置10之操作期間，發光裝置10之主動區域20皆發射電磁輻射。由發光裝置10發射之電磁輻射可包含在任何波長範圍(包括可見光、紫外線輻射、深紫外線輻射、紅外光及/或其類似者)內的峰值波長。
如所說明，發光裝置10可包括基板12、晶核(起始)層14、緩衝層16、n型包覆層18、主動區域20、p型阻擋層22及p型包覆層24。大體上，歸因於應變，差排可起始於基板12與諸如晶核層14之鄰近層之間的界面處，且差排可傳播至其他層(包括主動區域20)中。發光裝置10之效能極大程度上視主動區域20中之差排之密度而定。
在此意義上，發光裝置10包括差排彎折結構26，差排彎折結構26位於基板12與主動區域20之間。差排彎折結構26可經組態以歸因於應變使自基板12傳播的差排彎折及/或部分消滅。在實施例中，差排彎折結構26包含複數個層，複數個層具有不同帶隙及/或不同內建極化場。舉例而言，差排彎折結構26中之鄰近層可由材料之不同組成構成。歸因於自發及/或壓電極化，不同材料組成可導致高電場。於鄰近層之間的異質界面處之極化場及/或組成變化可影響差排傳播且引起差排彎折。在另一實施例中，差排彎折結構26可包含週期結構，其中複數個週期中之每一者包括不同組成之至少兩層。
為了發生差排彎折，差排彎折結構26可產生超過某一臨界值之 應變。通常，應變視層之厚度及/或鄰近層之材料之差異而定(例如，在差排彎折結構26之週期中)。舉例而言，應變可隨層之厚度增加而增加。另外，對於由一材料構成之鄰近層，應變可隨每一層之材料中之元素的莫耳分數之差異增加而增加。在實施例中，差排彎折結構26經組態以使應變足夠大以誘發差排彎折，但並未大至引起破裂。在實施例中，基於層之組成、差排彎折結構26中之鄰近層之組成的差異及/或用於誘發存在於差排彎折結構26中之差排之差排彎折的目標應變而選擇差排彎折結構26之層的尺寸(例如，如在自基板12至主動區域20之方向上所量測之厚度)。目標應變可使用任何解決方案界定，例如，如藉由與誘發差排彎折所需之應變量對應之最小值及與將引起破裂之應變量對應之最大值界定的範圍。
圖3展示由根據實施例的差排彎折結構26(圖2)導致之說明性帶彎折。差排彎折結構26可包括複數個層26A至26D。差排30A至30E被展示成擴及層26A中之差排彎折結構26，層26A位於最靠近基板12(圖2)的一側。如所說明，差排彎折可發生於差排彎折結構26中之鄰近層26A至26D之異質界面處。此外，差排彎折可按不同方式/狀態發生。舉例而言，差排30A被展示成在層26A、26B之間的異質界面處向相反方向彎折且向基板12彎折回。類似地，差排30B被展示成在層26B、26C之間的異質界面處向相反方向彎折且向基板12彎折回。差排30C被展示成在與層26C、26D之間的異質界面實質上平行之方向上彎折。此外，差排30D及30E被展示成在與層26D與另一層(未圖示)之間的異質界面實質上平行之相反方向上彎折。藉由沿異質界面在相反方向上彎折，差排30D、30E相會且消滅。應瞭解，圖3僅說明帶彎折。在此意義上，差排30A至30C將在彎折之後繼續直至其消滅、到達(例如)基板12與鄰近層之間的界面、延伸至發光裝置10之外表面及/或其類似者。
在圖3中所展示之實例中，在位於較接近於基板12的一側上的層26A中存在的差排30A至30E皆不穿過層26D，層26D位於較接近於主動區域20的一側上。因此，存在於主動區域20內的差排之數目相對於在不包括差排彎折結構26下存在的彼等差排減少。雖然在圖3中展示差排彎折之說明性組合，但應瞭解各種類型之差排彎折之任一組合可發生於差排彎折結構26內。在此意義上，差排可於同一異質界面處經受不同類型之差排彎折，差排可在任一方向上彎折，零個或更多差排之任何數目之差排可於異質界面處彎折，及/或其類似者。
回至圖2，差排彎折結構26之層可經組態以使用許多實施例中之任一者誘發差排彎折。在實施例中，差排彎折結構26可包括複數個週期，複數個週期中之每一者包括具有不同材料組成之至少兩個鄰近層，且複數個週期中之每一者在差排彎折結構26之內重複。或者，層可為非週期性的。每一層之材料組成可包含(例如)三元或四元化合物，其中鄰近層之莫耳分數不同。兩鄰近層之間的異質界面可為突變的，其中莫耳分數突然改變，或異質界面可為分級的，其中莫耳分數在一距離上改變。類似地，可摻雜或未摻雜差排彎折結構26中之層。
在說明性實施例中，發光裝置10為基於第III-V族材料的裝置，其中各個層中之一些或全部由選自第III-V族材料系統之二元、三元、四元及/或其類似者之化合物形成。在更特定說明性實施例中，發光裝置10之各個層由基於第III族氮化物的材料形成。第III族氮化物材料包含一或多個第III族元素(例如，硼(B)、鋁(Al)、鎵(Ga)及銦(In))及氮(N)，以使得BWAlXGaYInZN，其中0
Figure TWI610458BD00009
W,X,Y,Z
Figure TWI610458BD00010
1，且W+X+Y+Z=1。說明性第III族氮材料包括具有第III族元素之任何莫耳分數之AlN、GaN、InN、BN、AlGaN、AlInN、AlBN、InGaN、AlGaInN、AlGaBN、AlInBN及AlGaInBN。
基於第III族氮化物的發光裝置10之說明性實施例包括主動區域 20，主動區域20由In y Al x Ga 1-x-y N、Ga z In y Al x B 1-x-y-z N、Al x Ga 1-x N半導體合金或其類似者構成。類似地，n型包覆層18、p型阻擋層22及p型包覆層24可由Al x Ga 1-x N、In y Al x Ga 1-x-y N合金、Ga z In y Al x B 1-x-y-z N合金或其類似者構成。由x、y及z給出之莫耳分數可在各個層18、20、22及24之間變化。基板12可為藍寶石、碳化矽或另一適當材料。晶核層14及/或緩衝層16可由AlN、AlGaN/AlN超晶格及/或其類似者構成。
發光裝置10中之兩個或兩個以上層之間的異質界面可具有分級組成。類似地，層可具有分級的組成及/或摻雜。舉例而言，層18、22及24中之一或多者可包含分級組成。此外，發光裝置10中之一或多層可具有短週期超晶格結構。在實施例中，p型包覆層24及/或p型接點可對於由主動區域20產生之電磁輻射至少部分地透明(例如，半透明或透明)。舉例而言，p型包覆層24及/或p型接點可包含短週期超晶格結構，諸如至少部分透明之摻雜鎂(Mg)AlGaN/AlGaN短週期超晶格結構(SPSL)。此外，p型接點及/或n型接點可至少部分地反射由主動區域20產生之電磁輻射。在另一實施例中，n型包覆層18及/或n型接點可由諸如AlGaN SPSL之短週期超晶格形成，該短週期超晶格對由主動區域20產生之電磁輻射至少部分地透明。
如本文中所使用，當層允許在輻射波長之對應範圍中之電磁輻射之至少一部分穿過時，層至少部分地透明。舉例而言，層可經組態以對一範圍之輻射波長至少部分地透明，該等輻射波長對應於由本文中所描述之主動區域20發射之光(諸如紫外光或深紫外光)的峰值發射波長(例如，峰值發射波長+/-5奈米)。如本文中所使用，若層允許大於約百分之0.5的輻射穿過，則層對輻射至少部分地透明。在更特定實施例中，至少部分地透明之層經組態以允許大於約百分之五的輻射穿過。類似地，當層反射相關電磁輻射之至少一部分(例如，波長接近於主動區域之峰值發射的光)時，層至少部分地具反射性。在實施 例中，至少部分地反射性層經組態以反射至少約百分之五的輻射。
主動區域20可由藉由障壁分離之複數個量子井形成。在實施例中，主動區域20之障壁可由具有相應元素中之一或多者之莫耳分數之材料構成，該等莫耳分數在障壁中之每一者之間變化。舉例而言，障壁可由Ga z In y Al x B 1-x-y-z N材料構成，其中Al、Ga、In及/或B之莫耳分數中之一或多者在障壁之間變化。此外，障壁中之一或多者可包含分級組成，其中障壁中之元素(例如，第III族元素)之莫耳濃度在障壁內變化，及/或分級摻雜。可選擇分級組成中之變化以使得對應障壁之障壁高度在自主動區域20之n型側至主動區域20之p型側之方向上增加或減少。在實施例中，在主動區域20中之障壁層與量子井之間的複數個異質界面中之每一者處的傳導帶能量不連續性及價能帶不連續性經組態以大於主動區域20之材料內的縱向光熱子之能量的兩倍。
在實施例中，差排彎折結構26之層包含Al x Ga 1-x N，對於鄰近層，具有Al的不同莫耳分數x。在更特定說明性實施例中，鄰近層之莫耳分數相差至少百分之五。在又一更特定說明性實施例中，鄰近層之莫耳分數可相差大於百分之五十，此情形可提供差排彎折之更大效率。差排彎折結構26可包括任何數目之層，層中之每一者具有任何對應厚度。在實施例中，差排彎折結構26具有包括至少四十個週期之週期性結構，週期中之每一者包括至少兩層且具有介於約十奈米(一百埃)與約一微米之間的總厚度(週期大小)。在另一實施例中，差排彎折結構26具有包括至少四十對層之非週期性結構，每一對具有介於約十奈米(一百埃)與約一微米之間的總厚度。當差排彎折結構26具有非週期性結構時，不同對鄰近層可具有不同總厚度。不同對鄰近層的總厚度可變化(例如)高達約百分之五十。
參考圖4至9展示且描述差排彎折結構26之說明性實施例之額外細節，圖4至9中之每一者展示根據實施例的與差排彎折結構26之說明 性層組態對應之說明性能帶圖。
圖4展示根據實施例的與差排彎折結構26(圖2)對應之說明性能帶圖。差排彎折結構26可包括複數個週期32A至32D，週期32A至32D中之每一者包括兩層。在實施例中，每一週期32A至32D之層由AlGaN形成，對於每一層，Al之莫耳分數不同。在此情況下，具有較大Al莫耳分數之層具有大於具有較低Al莫耳分數之層的帶隙之帶隙。如本文中所描述，在週期32A至32D中每一層之Al莫耳分數可相差至少百分之五。無論如何，可選擇週期32A至32D之層中之不同Al莫耳分數以提供所要應變量，應變隨Al莫耳分數之差異增加。類似地，可將每一週期32A至32D之週期大小選擇得足夠大以藉由對應Al莫耳分數提供足夠應變，但並未大至引起破裂。如本文中所論述，每一週期之週期大小可小於約一微米。
圖5展示根據另一實施例的與差排彎折結構26(圖2)對應之說明性能帶圖。在此情況下，具有較高帶隙之層由短週期超晶格形成。如所說明，短週期超晶格可包含多個薄層，該等薄層在兩個或兩個以上帶隙之間交替。類似地，圖6展示根據另一實施例的與差排彎折結構26對應之說明性能帶圖，其中具有較低帶隙之層由短週期超晶格形成。另外，圖7展示根據另一實施例的與差排彎折結構26對應之說明性能帶圖，其中全部層皆由短週期超晶格形成。在實施例中，短週期超晶格由AlGaN形成，短週期超晶格之薄層中之Al的莫耳分數在兩個或兩個以上莫耳分數之間交替。在另一說明性實施例中，薄層中之Al的莫耳分數相差小於約百分之四十。在更特定說明性實施例中，薄層中之Al的莫耳分數相差小於約百分之十。
應瞭解，差排彎折結構26之層可包含各種可能組態中之任一者。舉例而言，圖8展示根據實施例的與差排彎折結構26(圖2)對應之說明性能帶圖，其中層中之每一者具有分級能帶。分級能帶可由具有 諸如Al之分級莫耳分數的分級組成的對應層提供。在此情況下，莫耳分數可在層之厚度上自第一值至第二值穩定地變化。
在另一實施例中，層之部分可具有不同組態。舉例而言，圖9展示根據實施例的與差排彎折結構26對應之說明性能帶圖，其中具有較大能帶隙之每一層具有第一部分及第二部分，第一部分使用短週期超晶格形成，第二部分由實質上恆定之組成形成。
進一步應瞭解，差排彎折結構26之層之間的界面可具有各種可能組態中之任一者。舉例而言，圖10展示根據實施例的差排彎折結構26中之層之間的界面36A至36D之若干可能組態。在此意義上，界面36A說明自第一層之能帶圖至第二層之能帶圖之突變，而界面36B說明在一距離上的自第一層之能帶圖至第二層之能帶圖之漸變(例如，分級界面)。此外，界面36C、36D說明自第一層之能帶圖至第二層之能帶圖之改變，其中轉變包括中間步階。可基於(例如)層中之每一者中之元素(例如，鋁)之各別莫耳分數、層之生長參數及/或其類似者選擇所要界面。應瞭解，界面36A至36D僅為說明性的，且可實施各種替代性界面。舉例而言，一組替代性界面可包括包含界面36A至36D之鏡像的界面。然而，差排彎折結構26中之層之間的界面之各種額外組態為可能的。
如本文中所描述，可摻雜或未摻雜差排彎折結構26之各個層。在此意義上，圖11及12展示根據實施例的分別的未摻雜差排彎折層及摻雜n型差排彎折層之說明性模擬能帶圖。在每一情況下，歸因於差排之一部分於每一界面處經歷彎折，對應差排彎折層可提供自基板12傳播的差排之連續過濾。
回至圖2，應瞭解，發光裝置10可使用任何解決方案製造。舉例而言，可獲得基板12，可在基板上形成(例如，生長、沈積、黏附及/或其類似者)晶核層14，緩衝層16可形成於晶核層14上，且差排彎折 結構26可形成於緩衝層16上。在替代性實施例中，可在無晶核層14之情況下形成發光裝置10，且緩衝層16可直接形成於基板12上。在又一替代性實施例中，差排彎折結構26之層可融合於基板12中，基板可藉由促進融合的過渡層覆蓋，且可緊接著差排彎折結構26形成晶核層14及/或緩衝層16。
無論如何，n型包覆層18可形成於差排彎折結構26之上。此外，主動區域20可使用任何解決方案形成於n型包覆層18上，主動區域20可包括量子井及障壁。p型阻擋層22可形成於主動區域20上，且p型包覆層24可使用任何解決方案形成於p型阻擋層22上。應瞭解，發光裝置10之製造可包括額外處理，額外處理包括(例如)：沈積及移除諸如遮罩層之臨時層；圖案化一或多層；形成未展示之一或多個額外層/接點；應用至子基板(例如，經由接觸焊墊)；及/或其類似者。
雖然在本文中展示且描述為一種設計及/或製造發光裝置之方法，但應瞭解，本發明之態樣進一步提供各種替代性實施例。舉例而言，在一實施例中，本發明提供一種設計及/或製造電路之方法，該電路包括如本文中所描述地設計且製造之發光裝置中之一或多者。
在此意義上，圖13展示用於製造根據實施例的電路126之說明性流程圖。首先，使用者可利用裝置設計系統110產生用於如本文中所描述之發光裝置之裝置設計112。裝置設計112可包含程式碼，裝置製造系統114可使用該程式碼根據由裝置設計112所界定之特徵產生一組實體裝置116。類似地，裝置設計112可提供至電路設計系統120(例如，作為用於電路中之可用組件)，使用者可利用該裝置設計112產生電路設計122(例如，藉由將一或多個輸入及輸出連接至包括於電路中之各個裝置)。電路設計122可包含程式碼，程式碼包括如本文中所描述地設計之裝置。無論如何，可將電路設計122及/或一或多個實體裝置116提供至電路製造系統124，此舉可根據電路設計122產生實體電 路126。實體電路126可包括如本文中所描述地設計之一或多個裝置116。
在另一實施例中，本發明提供一種用於設計如本文中所描述之半導體裝置116之裝置設計系統110及/或一種用於製造如本文中所描述之半導體裝置116之裝置製造系統114。在此情況下，系統110、114可包含通用計算裝置，該通用計算裝置經程式化以實施一種設計及/或製造如本文所述之半導體裝置116之方法。類似地，本發明之實施例提供一種用於設計一電路126之電路設計系統120及/或一種用於製造電路126之電路製造系統124，該電路126包括如本文所描述地設計及/或製造之至少一個裝置116。在此情況下，系統120、124可包含通用計算裝置，該通用計算裝置經程式化以實施一種設計及/或製造電路126之方法，該電路126包括如本文中所描述之至少一個半導體裝置116。
在又一實施例中，本發明提供一種固定於至少一個電腦可讀媒體中之電腦程式，在執行時，該電腦程式使電腦系統實施一種設計及/或製造如本文中所描述之半導體裝置之方法。舉例而言，電腦程式可使得裝置設計系統110能夠產生如本文中所描述之裝置設計112。在此意義上，電腦可讀媒體包括程式碼，該程式碼在藉由電腦系統執行時實施本文中所描述之程序中之一些或全部。應瞭解，術語「電腦可讀媒體」包含當前已知或隨後研發之任何類型之有形表達媒體中之一或多者，藉由計算裝置可從該等媒體中感知、再生或以其他方式傳達程式碼之已儲存複本。
在另一實施例中，本發明提供一種提供程式碼之複本的方法，該程式碼在藉由電腦系統執行時實施如本文中所描述之程序的一些或全部。在此情況下，電腦系統可處理程式碼之複本以產生且傳輸一組資料信號以供在第二相異位置處接收，該組資料信號之特性中之一或 多者經設定及/或改變以便將程式碼之複本編碼於該組資料信號中。類似地，本發明之實施例提供一種獲取程式碼之複本的方法，該程式碼實施本文所描述之程序中之一些或全部，此方法包括：電腦系統接收本文所描述之該組資料信號，及將該組資料信號轉譯成固定於至少一個電腦可讀媒體中之電腦程式之複本。在任一情況下，該組資料信號可使用任何類型之通信鏈路加以傳輸/接收。
在又一實施例中，本發明提供一種產生裝置設計系統110及/或裝置製造系統114之方法，該裝置設計系統110用於設計如本文所描述之半導體裝置，該裝置製造系統114用於製造該半導體裝置。在此情況下，可獲得(例如，產生、維護、使其可用等)電腦系統，且可獲得(例如，產生、購買、使用、修改等)用於執行如本文中所描述之程序的一或多個組件，且將該一或多個組件佈署至電腦系統。在此意義上，佈署可包含以下操作中之一或多者：(1)於計算裝置上安裝程式碼；(2)添加一或多個計算裝置及/或I/O裝置至電腦系統；(3)併入有及/或修改電腦系統以使其能夠執行如本文中所描述之程序；及/或其類似者。
已出於說明及描述之目的而呈現本發明之各種態樣的前述描述。其不意欲為詳盡的或將本發明限於所揭示之精確形式，且明顯地，許多修改及變化係可能的。對熟習此項技術者而言可能顯而易見的此等修改及變化包括於如由附隨申請專利範圍界定之本發明之範疇內。
10‧‧‧發光裝置
12‧‧‧基板
14‧‧‧晶核層
16‧‧‧緩衝層
18‧‧‧n型包覆層
20‧‧‧主動區域
22‧‧‧p型阻擋層
24‧‧‧p型包覆層
26‧‧‧差排彎折結構

Claims (20)

  1. 一種發光裝置，其包含：藍寶石基板；位於該基板上之差排彎折結構，其中該差排彎折結構包含至少四十對鄰近層，其中每一對鄰近層包括：第一層，其含有包括鋁及鎵之第III族氮化物材料，其中該鋁或該鎵中之至少一者具有沿著該第一層之厚度之分級莫耳分數；及第二層，其由包括鋁及鎵之第III族氮化物材料構成，其中在該第一層之任一部份中之該鋁之莫耳分數與在第二層中之該鋁之莫耳分數相差至少百分之五；位於該差排彎折結構上且由包括鋁及鎵之第III族氮化物材料構成之n-型包覆層；及位於該n-型包覆層上之主動區域，其中該主動區域由第III族氮化物材料構成且經組態以發射電磁輻射。
  2. 如請求項1之發光裝置，其中在該差排彎折結構中之每一對鄰近層包含介於十奈米與一微米之間的總厚度。
  3. 如請求項2之發光裝置，其中不同對鄰近層之該等總厚度變化至多百分之五十。
  4. 如請求項1之發光裝置，進一步包含中間層，該中間層位於該基板與該差排彎折結構之間。
  5. 如請求項4之發光裝置，其中該中間層包含AlGaN/AlN超晶格。
  6. 如請求項1之發光裝置，其中該第二層包含短週期超晶格，該超晶格由包含鋁及鎵之第III族氮化物材料具有鋁之不同莫耳分數的薄層形成。
  7. 如請求項1之發光裝置，其中在該第二層之該鋁或該鎵中之至少一者具有沿著該第二層之厚度之分級莫耳分數。
  8. 如請求項1之發光裝置，其中該等鄰近層中之該等對之該第一層或該第二層中之至少一者具有分級摻雜。
  9. 如請求項1之發光裝置，其中在該第一層及該第二層之間之界面包含線性分級界面。
  10. 如請求項1之發光裝置，其中在該第一層之任一部份中之該鋁之該莫耳分數與在該第二層中之該鋁之該莫耳分數相差至少百分之五十。
  11. 一種發光裝置，其包含：基板；位於該基板上之差排彎折結構，其由包括鋁及鎵之第III族氮化物材料構成，其中該差排彎折結構包含用於使自該基板擴及至至少一些差排在該差排彎折結構內發生彎折或消滅中之至少一者的構件，其中用於發生之該構件包含複數之層，其中每一對鄰近層包括：第一層，其由包括鋁及鎵之第III族氮化物材料構成，其中該鋁或該鎵中之至少一者具有沿著該第一層之厚度之分級莫耳分數；及第二層，其由包括鋁及鎵之第III族氮化物材料構成，其中在該第一層之任一部份中之該鋁之莫耳分數與在第二層中之該鋁之莫耳分數相差至少百分之五；直接位於該差排彎折結構上由包含鋁及鎵之第III族氮化物材料構成之n型層；及位於該n型層上之主動區域，其中該主動區域由第III族氮化物材料構成且經組態以在該裝置之操作期間發射電磁輻射。
  12. 如請求項11之發光裝置，其中在該第二層之該鋁或該鎵中之至少一者具有沿著該第二層之厚度之分級莫耳分數。
  13. 如請求項11之發光裝置，其中該等鄰近層中之該等對之該第一層或該第二層中之至少一者具有分級摻雜。
  14. 如請求項11之發光裝置，其中該等莫耳分數之差異提供應變之數量，該應變足夠大以誘發差排彎折，但並未大至引起破裂。
  15. 如請求項14之發光裝置，其中該等莫耳分數之差異係基於該第一層或該第二層中之至少一者之厚度及該應變之數量而選擇。
  16. 如請求項11之發光裝置，其中該複數個層包括至少四十個週期，其中每一週期包括該複數個層中之至少兩者。
  17. 一種製造裝置之方法，該方法包含：在基板上形成差排彎折結構，其中該差排彎折結構包含至少四十對鄰近層，其中每一對鄰近層包括：第一層，其含有包括鋁及鎵之第III族氮化物材料，其中該鋁或該鎵中之至少一者具有沿著該第一層之厚度之分級莫耳分數；及第二層，其由包括鋁及鎵之第III族氮化物材料構成，其中在該第一層之任一部份中之該鋁之莫耳分數與在第二層中之該鋁之莫耳分數相差至少百分之五；直接在該差排彎折結構上形成由包括鋁及鎵之第III族氮化物材料構成之n-型層；及在該n-型層上形成主動區域。
  18. 如請求項17之方法，進一步包含設計該第一及第二層以提供應變的數量，該應變足夠大以誘發差排彎折，但並未大至引起破裂。
  19. 如請求項18之方法，進一步包含基於該應變的數量選擇該等莫 耳分數之該差異及該第一層或該第二層中至少一者之厚度。
  20. 如請求項17之方法，其中在該第二層之該鋁或該鎵中之至少一者具有沿著該第二層之厚度之分級莫耳分數。
TW104144527A 2011-02-11 2012-02-13 具有差排彎折結構之發光裝置 TWI610458B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161441674P 2011-02-11 2011-02-11
US61/441,674 2011-02-11
US13/370,470 2012-02-10
US13/370,470 US8633468B2 (en) 2011-02-11 2012-02-10 Light emitting device with dislocation bending structure

Publications (2)

Publication Number Publication Date
TW201613128A TW201613128A (en) 2016-04-01
TWI610458B true TWI610458B (zh) 2018-01-01

Family

ID=46636204

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104144527A TWI610458B (zh) 2011-02-11 2012-02-13 具有差排彎折結構之發光裝置
TW101104589A TWI529960B (zh) 2011-02-11 2012-02-13 具有差排彎折結構之發光裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101104589A TWI529960B (zh) 2011-02-11 2012-02-13 具有差排彎折結構之發光裝置

Country Status (7)

Country Link
US (1) US8633468B2 (zh)
EP (1) EP2673811B1 (zh)
JP (1) JP5775179B2 (zh)
KR (3) KR101677227B1 (zh)
CN (1) CN103597618B (zh)
TW (2) TWI610458B (zh)
WO (1) WO2012109629A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401452B2 (en) * 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
JP5768027B2 (ja) * 2012-09-20 2015-08-26 株式会社東芝 窒化物半導体層の形成方法
US10199535B2 (en) 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US9412902B2 (en) 2014-02-22 2016-08-09 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
CN105679898B (zh) * 2016-01-25 2018-11-30 山东浪潮华光光电子股份有限公司 具有翘曲调节结构层的led外延结构及其生长方法
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
CN108808446B (zh) * 2018-06-27 2020-11-27 潍坊华光光电子有限公司 一种具有位错折断结构的GaN基激光器外延结构及其生长方法
CN109830580B (zh) * 2019-01-29 2021-10-08 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN111725364A (zh) * 2019-03-20 2020-09-29 中国科学院苏州纳米技术与纳米仿生研究所 短波长深紫外led外延结构、其p型层材料及制法与应用
CN114335267B (zh) * 2022-03-14 2023-02-28 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及发光二极管
WO2024035969A1 (en) * 2022-08-12 2024-02-15 The Regents Of The University Of Michigan Light emitting devices and methods of manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035531A1 (en) * 2000-03-24 2001-11-01 Sanyo Electric Co., Ltd., Nitride-based semiconductor device and manufacturing method thereof
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
US20090072262A1 (en) * 2007-09-19 2009-03-19 The Regents Of The University Of California (Al,In,Ga,B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
US20110001127A1 (en) * 2007-12-27 2011-01-06 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075873A (ja) 2000-08-25 2002-03-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子
US6630692B2 (en) 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
US6943377B2 (en) 2002-11-21 2005-09-13 Sensor Electronic Technology, Inc. Light emitting heterostructure
US7554123B2 (en) 2004-08-25 2009-06-30 Sensor Electronic Technology, Inc. Ohmic contact for nitride-based semiconductor device
US7326963B2 (en) 2004-12-06 2008-02-05 Sensor Electronic Technology, Inc. Nitride-based light emitting heterostructure
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7619238B2 (en) 2006-02-04 2009-11-17 Sensor Electronic Technology, Inc. Heterostructure including light generating structure contained in potential well
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
US20090032828A1 (en) * 2007-08-03 2009-02-05 Philips Lumileds Lighting Company, Llc III-Nitride Device Grown on Edge-Dislocation Template
JP2009094852A (ja) 2007-10-10 2009-04-30 Sharp Corp 通信システム、通信装置および通信端末
US9085229B2 (en) 2008-11-11 2015-07-21 Ti Group Automotive Systems, L.L.C. Fuel tank assemblies, components, and methods of manufacture
JP5631034B2 (ja) * 2009-03-27 2014-11-26 コバレントマテリアル株式会社 窒化物半導体エピタキシャル基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035531A1 (en) * 2000-03-24 2001-11-01 Sanyo Electric Co., Ltd., Nitride-based semiconductor device and manufacturing method thereof
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
US20090072262A1 (en) * 2007-09-19 2009-03-19 The Regents Of The University Of California (Al,In,Ga,B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
US20110001127A1 (en) * 2007-12-27 2011-01-06 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device

Also Published As

Publication number Publication date
TW201613128A (en) 2016-04-01
EP2673811A2 (en) 2013-12-18
KR101631158B1 (ko) 2016-06-16
JP2014509077A (ja) 2014-04-10
EP2673811B1 (en) 2017-12-13
KR20160006246A (ko) 2016-01-18
TWI529960B (zh) 2016-04-11
KR101677227B1 (ko) 2016-11-17
KR20130116363A (ko) 2013-10-23
JP5775179B2 (ja) 2015-09-09
TW201304185A (zh) 2013-01-16
CN103597618A (zh) 2014-02-19
WO2012109629A2 (en) 2012-08-16
WO2012109629A3 (en) 2012-10-11
CN103597618B (zh) 2016-12-21
US8633468B2 (en) 2014-01-21
KR20150103299A (ko) 2015-09-09
US20120205619A1 (en) 2012-08-16
EP2673811A4 (en) 2014-05-21

Similar Documents

Publication Publication Date Title
TWI610458B (zh) 具有差排彎折結構之發光裝置
USRE48943E1 (en) Group III nitride heterostructure for optoelectronic device
JP5848367B2 (ja) 分極制御を有する発光ダイオード
US9048378B2 (en) Device with inverted large scale light extraction structures
US9337387B2 (en) Emitting device with improved extraction
US20140008675A1 (en) Emitting Device with Improved Extraction
US20120201264A1 (en) Light emitting device with varying barriers
US20160049551A1 (en) Device with Inverted Large Scale Light Extraction Structures
US20160093771A1 (en) Patterned substrate design for layer growth
JPWO2018020793A1 (ja) 半導体発光素子および半導体発光素子の製造方法
US11784280B2 (en) Optoelectronic device with reduced optical loss
TW201511328A (zh) 發光二極體