CN104681415A - 一种超薄硅基板的制作工艺和结构 - Google Patents

一种超薄硅基板的制作工艺和结构 Download PDF

Info

Publication number
CN104681415A
CN104681415A CN201510107561.6A CN201510107561A CN104681415A CN 104681415 A CN104681415 A CN 104681415A CN 201510107561 A CN201510107561 A CN 201510107561A CN 104681415 A CN104681415 A CN 104681415A
Authority
CN
China
Prior art keywords
silicon substrate
ultra
slot segmentation
protective layer
stress groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510107561.6A
Other languages
English (en)
Inventor
上官东恺
张文奇
薛恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510107561.6A priority Critical patent/CN104681415A/zh
Publication of CN104681415A publication Critical patent/CN104681415A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种超薄硅基板的制作工艺，包括下述步骤：S1，提供一硅基板；S2，在硅基板的背面制作应力槽和分割槽；分割槽位于待划分的基板单元之间；确保每个待划分的基板单元对应的硅基板背面区域至少有一个应力槽；S3，在硅基板的背面覆盖一保护层，保护层的材料填充硅基板背面的应力槽和分割槽；S4，对硅基板的正面进行减薄；S5，在硅基板的正面制作正面结构，且在所述正面结构中开用于后续步骤划片的划片槽，划片槽的位置与分割槽相对应；S6，利用硅基板正面结构中的划片槽和硅基板中的分割槽进行划片，将整块硅基板分割为各个基板单元。本发明用于制备电子器件超薄封装结构所需要的硅基板。

Description

一种超薄硅基板的制作工艺和结构
技术领域
本发明涉及电子器件封装领域，尤其是一种超薄硅基板的制作工艺。
背景技术
消费类电子产品目前正朝着薄、小和省电的方向发展，因此，电子产品整机中所使用的电子器件的体积必须很小，其厚度也必须较薄。
陶瓷基板作为电子器件裸芯片的封装基板，当电子器件整体厚度要求较薄时，则封装所采用的陶瓷基板的就必须较薄。而在电子产品受到冲击时，比如整机跌落到地面时，陶瓷基板上贴装的裸芯片则容易受到冲击应力而产生损坏。有时候陶瓷基板自身也会破裂。
与传统的陶瓷基板或有机基板相比，硅基板可以加工到超薄厚度，散热性也非常好，但是硅基板因为较脆，容易受到冲击力的破坏。因此对于超薄电子器件的封装，目前的硅基板结构和制备工艺还难以满足要求。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种超薄硅基板的制作工艺，用于制备电子器件超薄封装结构所需要的硅基板，能够有效保护薄硅基板和其上面贴装的裸芯片免受冲击应力而产生损坏。本发明采用的技术方案是：
一种超薄硅基板的制作工艺，包括下述步骤：
S1，提供一硅基板；
S2，在硅基板的背面制作应力槽和分割槽；分割槽位于待划分的基板单元之间；确保每个待划分的基板单元对应的硅基板背面区域至少有一个应力槽；
S3，在硅基板的背面覆盖一保护层，保护层的材料填充硅基板背面的应力槽和分割槽；
S4，对硅基板的正面进行减薄；
S5，在硅基板的正面制作正面结构，且在所述正面结构中开用于后续步骤划片的划片槽，划片槽的位置与分割槽相对应；
S6，利用硅基板正面结构中的划片槽和硅基板中的分割槽进行划片，将整块硅基板分割为各个基板单元。
进一步地，步骤S2中，分割槽的深度大于应力槽的深度。
进一步地，步骤S2中，采用湿法或干法刻蚀工艺制作应力槽，然后用干法刻蚀工艺制作分割槽。
进一步地，所述步骤S3采用塑封工艺进行，且采用比硅材料韧性更好的塑封材料进行塑封。
进一步地，所述步骤S4采用机械研磨工艺进行。
更进一步地，步骤S4中，硅基板正面通过机械研磨减薄直至正面露出分割槽。
上述工艺形成的超薄硅基板的结构，包括硅基板，在硅基板的正面制作有正面结构；在硅基板的背面设有一个或多个应力槽，硅基板的背面覆盖有保护层，保护层的材料填充满应力槽；硅基板的侧面完全覆盖有保护层，或硅基板的侧面自底边而上的部分面积覆盖有保护层。
本发明的优点在于：
1）本发明的工艺方法，可以使得硅基板加工至50～400μm的超薄厚度，可以满足电子器件超薄封装结构的需要，可减小封装厚度。
2）提供了应力缓冲层，能够吸收冲击能量，保护超薄硅基板和其上贴装的裸芯片或其它器件免受冲击应力而产生损坏。
3）本发明的工艺方法，可得到侧面完全受保护的基板单元。
附图说明
图1为本发明的硅基板示意图。
图2为本发明的硅基板背面制作应力槽和分割槽示意图。
图3为本发明的硅基板背面塑封保护层示意图。
图4a和图4b为本发明的硅基板正面减薄示意图。
图5为本发明的硅基板正面结构制作示意图。
图6a和图6b为本发明的划片步骤示意图。
图7为本发明的流程图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本实施例所介绍的超薄硅基板的制作工艺，包括下述步骤：
S1，如图1所示，提供一硅基板1；该硅基板1为整块晶圆。
S2，如图2所示，在硅基板1的背面制作应力槽2和分割槽3；分割槽3位于待划分的基板单元之间；确保每个待划分的基板单元对应的硅基板1背面区域至少有一个应力槽2；分割槽3的深度大于应力槽2的深度；
此步骤中，可以先使用湿法或干法刻蚀工艺制作较浅的应力槽2，然后用干法刻蚀工艺制作较深的分割槽3。分割槽3是为了方便后续的划片工艺，使得划片更容易，还用于填充塑封材料，使得划片后的基板单元侧面能受到保护。
S3，如图3所示，在硅基板1的背面覆盖一保护层4，保护层4的材料填充硅基板1背面的应力槽2和分割槽3；
此步骤可使用塑封工艺进行，将塑封材料通过塑封工艺覆盖硅基板1背面形成保护层4；保护层4可对硅基板1的后续加工步骤提供保护，也可以对分割后的基板单元提供有效缓冲。塑封材料可采用环氧树脂或其它现有技术中的塑封料。塑封材料通常比硅材料韧性更好。
本实施例先进行硅基板背面工艺，可以避免在硅基板减薄后再加工时所需要的临时键合工艺，可减少工艺步骤，简化制作过程。
S4，如图4a和图4b所示，对硅基板1的正面进行减薄；
此步骤可采用机械研磨的工艺进行。由于硅基板1背面已有保护层4，所以在进行机械研磨的时候，可以如图4a所示，硅基板1减薄时不露出分割槽3；也可以进一步减薄，如图4b所示，即便硅基板1很薄直到正面露出分割槽3，也没有关系，保护层3可以使得硅基板1不会在加工过程中碎裂。利用本工艺硅基板1可减薄至50～400μm厚度，能够较好的满足超薄电子器件封装的需要。
S5，如图5所示，在硅基板1的正面制作正面结构5，且在所述正面结构5中开用于后续步骤划片的划片槽6，划片槽6的位置与分割槽3相对应；
此步骤中，硅基板1正面所进行的工艺为常规工艺，例如在硅基板1正面先沉积一层绝缘层504如SiO2，SiN，或有机绝缘材料如PI以隔离Si，再涂覆第一层介质层，然后利用光刻实现第一层介质层的图形化，在第一层介质层中打开用于形成划片槽6的通道；然后在第一层介质层上进行电镀形成第一再布线结构；然后再涂覆第二层介质层，采用同样的方法在第二层介质层中打开形成划片槽6的通道，电镀在第二层介质层上和第二层介质层的通孔(也是光刻形成）中形成第二再布线结构，根据需要制作多层再布线结构。最后再涂覆一层顶层介质层，利用光刻工艺实现顶层介质层的图形化，在顶层介质层中制作通孔，然后在顶层介质层通孔中制作连接凸点。本例中的正面结构5用于贴装裸芯片，该正面结构5包括介质层501（在制作正面结构的过程中的多层介质层所形成）、介质层501中的再布线结构502和连接再布线结构502的连接凸点503；连接凸点503可以用于裸芯片的倒装焊连接。介质层501的材料为苯并环丁烯(BCB）或聚酰亚胺(PI)。在其它的实施例中，也可以在正面结构5上制作焊盘，也可以用于连接裸芯片，裸芯片可通过打线连接焊盘。
S6，如图6a和图6b所示，利用硅基板1正面结构中的划片槽6和硅基板1中的分割槽3进行划片，将整块硅基板1分割为各个基板单元。
图6a为一种分割好的基板单元结构，是在图4a的基础上，经过后续步骤所形成的，其侧面的绝大部分面积覆盖有保护层，可提供有效的缓冲保护。
图6b为另一种分割好的基板单元结构，是在图4b的基础上，经过后续步骤所形成的，基板单元的硅材料侧面完全被保护层4覆盖，可提供全面包裹的缓冲保护。
在上述基板单元上安装裸芯片并封装好以后，韧性的保护层4可以保护超薄硅基板和其上贴装的裸芯片或其它器件免受冲击应力而损坏。保护层4作为应力缓冲层可有效吸收冲击能量。应力槽2中填充有保护层塑封材料，应力槽可有效的传递分散受到的冲击应力，使得保护效果更好。
在步骤S3中，分割槽3中填充有塑封材料，当分隔槽3被划分开后，里面的塑封材料刚好被一分为二，对分隔槽3两侧的基板单元的硅材料提供保护。
本发明形成的超薄硅基板的结构，包括硅基板1，在硅基板1的正面制作有正面结构5；在硅基板1的背面设有一个或多个应力槽2，硅基板1的背面覆盖有保护层4，保护层4的材料填充满应力槽2；硅基板1的侧面完全覆盖有保护层4，或硅基板1的侧面自底边而上的部分面积覆盖有保护层4。

Claims (7)

1.一种超薄硅基板的制作工艺，其特征在于，包括下述步骤：
S1，提供一硅基板(1)；
S2，在硅基板(1)的背面制作应力槽(2)和分割槽(3)；分割槽(3)位于待划分的基板单元之间；确保每个待划分的基板单元对应的硅基板(1)背面区域至少有一个应力槽(2)；
S3，在硅基板(1)的背面覆盖一保护层(4)，保护层(4)的材料填充硅基板(1)背面的应力槽(2)和分割槽(3)；
S4，对硅基板(1)的正面进行减薄；
S5，在硅基板(1)的正面制作正面结构(5)，且在所述正面结构(5)中开用于后续步骤划片的划片槽(6)，划片槽(6)的位置与分割槽(3)相对应；
S6，利用硅基板(1)正面结构中的划片槽(6)和硅基板(1)中的分割槽(3)进行划片，将整块硅基板(1)分割为各个基板单元。
2.如权利要求1所述的超薄硅基板的制作工艺，其特征在于：
步骤S2中，分割槽(3)的深度大于应力槽(2)的深度。
3.如权利要求1所述的超薄硅基板的制作工艺，其特征在于：
步骤S2中，采用湿法或干法刻蚀工艺制作应力槽(2)，然后用干法刻蚀工艺制作分割槽(3)。
4.如权利要求1所述的超薄硅基板的制作工艺，其特征在于：
所述步骤S3采用塑封工艺进行，且采用比硅材料韧性更好的塑封材料进行塑封。
5.如权利要求1所述的超薄硅基板的制作工艺，其特征在于：
所述步骤S4采用机械研磨工艺进行。
6.如权利要求5所述的超薄硅基板的制作工艺，其特征在于：
步骤S4中，硅基板(1)正面通过机械研磨减薄直至正面露出分割槽(3)。
7.一种超薄硅基板的结构，包括硅基板(1)，其特征在于：在硅基板(1)的正面制作有正面结构(5)；在硅基板(1)的背面设有一个或多个应力槽(2)，硅基板(1)的背面覆盖有保护层(4)，保护层(4)的材料填充满应力槽(2)；硅基板(1)的侧面完全覆盖有保护层(4)，或硅基板(1)的侧面自底边而上的部分面积覆盖有保护层(4)。
CN201510107561.6A 2015-03-11 2015-03-11 一种超薄硅基板的制作工艺和结构 Pending CN104681415A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510107561.6A CN104681415A (zh) 2015-03-11 2015-03-11 一种超薄硅基板的制作工艺和结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510107561.6A CN104681415A (zh) 2015-03-11 2015-03-11 一种超薄硅基板的制作工艺和结构

Publications (1)

Publication Number Publication Date
CN104681415A true CN104681415A (zh) 2015-06-03

Family

ID=53316311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510107561.6A Pending CN104681415A (zh) 2015-03-11 2015-03-11 一种超薄硅基板的制作工艺和结构

Country Status (1)

Country Link
CN (1) CN104681415A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349582A (zh) * 2019-08-08 2021-02-09 东莞新科技术研究开发有限公司 一种减少内应力的晶圆切割方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207174A (zh) * 2006-12-18 2008-06-25 斯尔瑞恩公司 氮化物半导体衬底及其制造方法
CN103137434A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 硅基GaN薄膜的制造方法
CN103531579A (zh) * 2013-11-06 2014-01-22 北京思比科微电子技术股份有限公司 一种改善半导体芯片封装可靠性的结构及其制备方法
CN103578927A (zh) * 2012-08-10 2014-02-12 英飞凌科技股份有限公司 包含自背表面研磨的半导体器件制造方法及半导体器件
CN104299950A (zh) * 2014-09-28 2015-01-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207174A (zh) * 2006-12-18 2008-06-25 斯尔瑞恩公司 氮化物半导体衬底及其制造方法
CN103137434A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 硅基GaN薄膜的制造方法
CN103578927A (zh) * 2012-08-10 2014-02-12 英飞凌科技股份有限公司 包含自背表面研磨的半导体器件制造方法及半导体器件
CN103531579A (zh) * 2013-11-06 2014-01-22 北京思比科微电子技术股份有限公司 一种改善半导体芯片封装可靠性的结构及其制备方法
CN104299950A (zh) * 2014-09-28 2015-01-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349582A (zh) * 2019-08-08 2021-02-09 东莞新科技术研究开发有限公司 一种减少内应力的晶圆切割方法

Similar Documents

Publication Publication Date Title
TWI614850B (zh) 半導體封裝結構及其形成方法
KR20220137853A (ko) 반도체 장치의 제조 방법
CN104701192A (zh) 保护超薄硅基板的结构和制备工艺
CN108074904B (zh) 电子封装件及其制法
JP2009094451A (ja) 耐クラック性半導体パッケージ及びその製造方法
TW201620088A (zh) 電子封裝件及其製法
SG173447A1 (en) Semiconductor chip with reinforcement layer
KR20170080984A (ko) 반도체 패키지 및 그 제조방법
CN104157619B (zh) 一种新型PoP堆叠封装结构及其制造方法
CN104649220B (zh) 低成本超薄mems结构和制作工艺
CN204130517U (zh) 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元
WO2018196630A1 (zh) 传感器封装结构的制备方法和传感器封装结构
CN107078068A (zh) 晶圆级芯片的封装方法及封装体
CN107424979A (zh) 半导体装置的中介层制造方法
TWI599007B (zh) 電子單體及其製法
CN204011396U (zh) 一种新型PoP堆叠封装结构
TW201701132A (zh) 一種觸控面板-感測晶片封裝體模組複合體及其製造方法
CN104681415A (zh) 一种超薄硅基板的制作工艺和结构
CN107342256A (zh) 半导体工艺及半导体结构
US20140124254A1 (en) Non-solder mask defined copper pad and embedded copper pad to reduce packaging system height
TWI663781B (zh) 多頻天線封裝結構
CN103441097B (zh) 一种深孔底部氧化硅绝缘层的刻蚀方法
CN106531644B (zh) 一种芯片的封装工艺和封装结构
KR100902913B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
CN104952839A (zh) 封装装置及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150603