FR3071099A1 - Substrat structure pour la fabrication de composants de puissance - Google Patents

Substrat structure pour la fabrication de composants de puissance Download PDF

Info

Publication number
FR3071099A1
FR3071099A1 FR1758442A FR1758442A FR3071099A1 FR 3071099 A1 FR3071099 A1 FR 3071099A1 FR 1758442 A FR1758442 A FR 1758442A FR 1758442 A FR1758442 A FR 1758442A FR 3071099 A1 FR3071099 A1 FR 3071099A1
Authority
FR
France
Prior art keywords
substrate
elementary
layer
rear face
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1758442A
Other languages
English (en)
Inventor
Anthony Cibie
Lamine Benaissa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1758442A priority Critical patent/FR3071099A1/fr
Publication of FR3071099A1 publication Critical patent/FR3071099A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

La présente invention présente un substrat structuré destiné à la fabrication d'un composant de puissance par hétéroépitaxie, le substrat comprenant une face avant et une face arrière opposée à la face avant, la face avant étant destinée à recevoir au moins un composant de puissance et la face arrière étant structurée, caractérisé en ce que la face arrière comprend : - une garde périphérique non évidée définissant une zone intérieure structurée, - ladite zone intérieure comprenant des champs de forme carrée définie par une bordure non évidée, - chaque champ comprenant des motifs élémentaires évidés répartis périodiquement, - chaque motif élémentaire est déconnecté des motifs élémentaires adjacents, - chaque motif élémentaire s'inscrit dans une cellule élémentaire de forme carrée de longueur de côtés « a » configurée pour être de dimension inférieure à la taille d'un champ, - chaque motif élémentaire est espacé d'un motif adjacent par un espacement non évidé.

Description

DOMAINE TECHNIQUE DE L’INVENTION
L’invention concerne le domaine des semi-conducteurs. Plus précisément, elle concerne la fabrication de composants semi-conducteurs comprenant une étape d’épitaxie ; elle trouve pour application particulièrement avantageuse le domaine de l’électronique de puissance, mais également dans la fabrication de dispositifs optiques tels que des LEDs ou des écrans (display)
ÉTAT DE LA TECHNIQUE
Dans le domaine des semi-conducteurs, le substrat (ou Wafer en anglais) joue un rôle important sur la qualité et l’épaisseur des couches formées par épitaxie sur cette base. Une fois la fabrication des composants achevée, le substrat peut impacter également les performances des composants de par sa capacité à évacuer la chaleur créée lors du fonctionnement des composants (ce qui est caractérisé par sa conductivité thermique) et à ne pas limiter la tenue en tension de certains composants (ce qui est lié à son isolation électrique).
Le cas optimal pour réaliser une épitaxie est l’homoépitaxie. II s’agit du cas où l’on fait croître un cristal sur un substrat de nature chimique et de structure cristalline identique. Les propriétés des couches épitaxiées et du substrat étant identiques, on peut atteindre une bonne qualité et des épaisseurs de couches importantes. Malheureusement, dans de nombreux cas, on est généralement forcé de passer par une hétéroépitaxie, par exemple dans le cas de l’épitaxie de matériau lll-V, le coût des substrats en matériau lll-V est très élevé et il n’y en a pas de disponible en grande taille dans le commerce.
Une hétéroépitaxie, par opposition à l’homoépitaxie, consiste à faire croître un cristal sur un substrat cristallin de nature chimique différente. II est alors possible de choisir des substrats de grande dimension à bas coût. Mais l’hétéroépitaxie a des inconvénients du fait de la nature chimique différente entre la couche épitaxiée et le substrat. En effet, il existe un désaccord de maille et de coefficient de dilatation thermique entre ces deux matériaux. Ces désaccords vont avoir un impact négatif sur la qualité des couches et l’épaisseur qu’il est possible d’obtenir.
II existe plusieurs méthodes pour permettre l’hétéroépitaxie, telle que l’utilisation de substrat massif ou de substrat composite ou encore de substrats sacrificiels.
Le substrat le plus couramment utilisé pour l’épitaxie du GaN pour des applications de puissance en grande dimension, par exemple supérieur à 200mm, est le silicium. Son bas coût, sa disponibilité en grandes dimensions et le développement de la ligne silicium ont été décisifs dans ce choix. Cependant, les désaccords de maille et de coefficients de dilatation thermique entre le nitrure de gallium et le silicium sont importants. Ces différences sont à l’origine de déformations plastiques dans le GaN (dislocations, fissures, ...) qui sont néfastes au fonctionnement des composants. De nombreux développements ont été réalisés pour limiter ces défauts. Ainsi des couches tampons sont épitaxiées avant le GaN pour diminuer l’impact de ces désaccords. Néanmoins, l’épaisseur maximale de GaN est limitée et des problèmes de fragilité de plaques sont toujours d’actualité. D’autres substrats tels que ΙΆΙΝ monocristallin ou le SiC monocristallin sont également utilisés. Ils présentent l’avantage d’avoir un faible désaccord de maille et de coefficient de dilatation thermique avec le GaN et d’avoir une bonne conductivité thermique. Cependant, leur coût est élevé et ils ne sont pas disponibles en grande taille.
Une autre alternative à l’utilisation de substrats massifs est l’utilisation de substrats composites. Un substrat composite est composé d’un substrat massif, d’une couche de collage et d’une couche servant de germe à l’épitaxie. Le substrat massif doit avoir un coefficient de dilatation thermique proche de celui du GaN. La couche de germe sert à effectuer l’épitaxie du GaN (qui ne serait pas possible sur le substrat massif). Le substrat massif peut être du silicium, le germe du SiC monocristallin et la couche de collage du SiO2. Le but est d’avoir un substrat massif peu cher et de diminuer l’impact du désaccord de maille en utilisant un germe à l’épitaxie en SiC. D’autres substrats composites utilisent des substrats massifs avec un faible désaccord de coefficient de dilatation thermique, polycristallin pour diminuer le coût et présentant une bonne dissipation thermique. On peut citer par exemple des substrats Si/SiO2/SiC. Ces substrats ont l’avantage de permettre une épitaxie de bonne qualité. Néanmoins, ils nécessitent des reports/transferts de films qui sont coûteux et ne sont pas tous disponibles en grandes dimensions.
Une autre approche de substrat composite décrite dans Ishikawa, H., K. Shimanaka, M. Azfar bin M. Amir, Y. Hara, and M. Nakanishi. “Improved
MOCVD Growth of GaN on Si-on-Porous-Silicon Substrates.” Physica Status Solidi (c) 7, no. 7-8 (April 26, 2010): 2049-51. doi:10.1002/pssc.200983496 consiste à générer une couche de silicium porosifié en face avant (où a lieu l’épitaxie) avant l’épitaxie du GaN. La formation de cette couche poreuse enterrée va permettre de modifier le comportement thermomécanique du silicium de façon favorable et d’« absorber » en quelque sorte les contraintes générées dans la couche de GaN. Cela permet de réduire l’effet de l’écart de coefficient de dilatation thermique avec le GaN. Ils ont ainsi obtenu des couches moins contraintes qu’elles ne l’auraient été avec un substrat massif. Toutefois, la taille des couches qu’il est possible de porosifier est limitée, les dimensions des pores sont également limitées pour ne pas gêner l’épitaxie ultérieure et conserver une épitaxie homogène.
Un autre moyen de parvenir à des couches de GaN de bonne qualité est d’utiliser des substrats sacrificiels. Ces derniers permettent de réduire les contraintes dans les couches épitaxiées.
Le document WO 2016/040533 A1 présente un substrat indenté en face arrière servant à l’épitaxie de matériau lll-N. Des rainures sont formées en face arrière. Ces zones d’indentation sont propices à l’apparition de fissures lors de la croissance. Ces fissures vont permettre de dissiper les contraintes dans la couche épitaxiée et d’avoir une couche de matériau lll-N de meilleure qualité. L’intérêt de cette approche est de permettre la croissance d’épaisseur forte, notamment de plus de 500pm, et d’en faire des substrats. Néanmoins, le substrat de croissance est endommagé et la maîtrise des fissures (direction et longueur de propagation) en fait un procédé extrêmement sensible.
Le document US2009/0267083 A1 décrit un substrat creusé de tranchées pour la croissance cristalline. Le substrat est muni sur la face supérieure et/ou inférieure de rainures formées pour diminuer le stress du substrat lors des changements de températures lors des étapes de croissance par épitaxie ultérieures. Les rainures sont réparties suivant des motifs géométriques divers à la surface du substrat.
Ces types de substrats ont certes amélioré la qualité des couches formées par épitaxie et donc la qualité des composants de puissance pouvant être formés à la surface de ces substrats. Toutefois, les rainurages formés sur le substrat constituent des points de faiblesse mécanique dans les composants de puissance fabriqués une fois leur individualisation finalisée.
Un objet de la présente invention est donc de proposer un nouveau substrat et un nouveau procédé permettant d’améliorer la résistance mécanique du substrat tout en assurant une grande qualité des composants de puissance formés.
RÉSUMÉ DE L'INVENTION
Pour atteindre cet objectif, un aspect de la présente invention concerne un substrat structuré destiné à la fabrication d’un composant de puissance par hétéroépitaxie, le substrat comprenant une face avant et une face arrière opposée à la face avant, la face avant étant destinée à recevoir au moins un composant de puissance et la face arrière étant structurée caractérisé en ce que la face arrière comprend :
- avantageusement une garde périphérique non évidée définissant une zone intérieure structurée,
- ladite zone intérieure comprenant des champs de forme carrée définie par une bordure non évidée,
- chaque champ comprenant des motifs élémentaires évidés avantageusement répartis périodiquement,
- chaque motif élémentaire est déconnecté des motifs élémentaires adjacents,
- chaque motif élémentaire s’inscrit dans une cellule élémentaire de forme carrée de longueur de côtés « a » configurée pour être de dimension inférieure, ou égale, à la taille d’un champ,
- avantageusement, chaque motif élémentaire est espacé d’un motif adjacent par un espacement « e » non évidé.
De manière facultative, l’invention peut en outre présenter au moins l’une quelconque des caractéristiques suivantes :
-De préférence, chaque motif élémentaire est destiné être en regard d’au moins un composant de puissance agencé en face avant.
-Avantageusement, le substrat comprend une couche de matériau conducteur thermique recouvrant la face arrière structurée.
-Avantageusement, le substrat comprend une couche de polymère recouvrant la couche de matériau conducteur thermique.
Un autre aspect de la présente invention concerne un composant de puissance agencé sur la face avant d’un substrat tel que décrit ci-dessus.
Un autre aspect de la présente invention concerne un procédé de fabrication d’un composant de puissance tel que décrit ci-dessus comprenant les étapes suivantes :
a) structuration de la face arrière du substrat
b) épitaxie ou transfert d’une couche active agencée en face avant du substrat
c) fabrication d’un composant de puissance en face avant
d) dépôt en face arrière d’une couche de matériau conducteur thermique
Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés.
BRÈVE DESCRIPTION DES FIGURES
Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustrée par les dessins d’accompagnement suivants dans lesquels :
La FIGURE 1 est une vue en coupe d’un substrat structuré selon l’invention.
La FIGURE 2 illustre plusieurs exemples de forme géométrique pour un motif élémentaire s’inscrivant dans une cellule élémentaire de côté a.
Les FIGURES 3a et 3b illustrent des motifs élémentaires en perspective de sorte à visualiser la profondeur z.
Les FIGURES 4a et 4b illustrent des exemples d’arrangement de motifs élémentaires avec une distance d entre deux centres de cellules élémentaires.
La FIGURE 5 est une vue de la face arrière d’un substrat selon l’invention avec une garde périphérique, des champs et des motifs élémentaires s’inscrivant dans des cellules élémentaires de dimensions inférieures à celle d’un champ.
La FIGURE 6 est une vue de détail d’un champ selon la figure 5.
La FIGURE 7 est une vue de la face arrière d’un substrat ne rentrant pas dans le cadre de l’invention dans lequel la cellule élémentaire est de dimensions supérieures à celle d’un champ.
La FIGURE 8 est une vue de la face arrière d’un substrat selon l’invention illustrant les principales dimensions.
Les FIGURES 9 a à 9e illustrent les différentes étapes du procédé de structuration de la face arrière du substrat selon l’invention.
Les FIGURES 10 a à 10 k illustrent les différentes étapes du procédé de fabrication d’un composant de puissance en face avant d’un substrat structuré selon l’invention.
Les FIGURES 11 illustrent un substrat selon l’invention comprenant un composant de puissance en face avant et un conducteur thermique (figure 11a) et un polymère (figure 11b) recouvrant la face arrière structurée.
La FIGURE 12 est un graphe illustrant la simulation de la contrainte thermique créée lors du refroidissement post épitaxie dans la couche de GaN pour des empilements GaN/Si massif et GaN/Si structuré en nid d’abeille selon l’invention.
La FIGURE 13 est une vue en perspective en 3 dimensions d’un substrat selon l’invention.
Les dessins sont donnés à titre d'exemple et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier, les épaisseurs relatives des différentes couches et films ne sont pas représentatives de la réalité.
DESCRIPTION DÉTAILLÉE DE L'INVENTION
Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement :
-chaque motif élémentaire est destiné à être au regard d’au moins un composant de puissance agencé en face avant ;
- la garde périphérique non évidée présente une largeur minimale de 3mm
- chaque champ de forme carrée présente des côtés de 1mm à 2,2cm et est avantageusement défini par une bordure non évidée d’épaisseur minimale de 200pm ;
- l’espacement « e » non évidé entre deux motifs présente une largeur minimale de 10pm ;
- l’espacement « e » non évidé entre les motifs élémentaires est variable.
- le motif élémentaire est une forme géométrique de base telle qu’un carré, un triangle, un rond ou un polygone à n côtés avec 5< n < 9 ;
- le motif élémentaire présente une profondeur d’évidemment « z » de 1% à 99% de l’épaisseur totale du substrat, de préférence 50% à 95%, de préférence de 70% à 95% ;
- la surface évidée de la face arrière du substrat est comprise entre 10% et 90% de la surface totale de la face arrière du substrat, préférentiellement au moins 50% de la surface totale de la face arrière du substrat ;
- le substrat comprend des motifs élémentaires de forme géométrique différente ;
- le substrat comprend des motifs élémentaires de dimensions différentes ;
- le substrat comprend une couche de matériau conducteur thermique recouvrant la face arrière structurée ;
- le substrat comprend une couche de polymère recouvrant la couche de matériau conducteur thermique ;
- le substrat comprend une couche active destinée à permettre l’hétéroépitaxie et éventuellement des couches tampons ;
- le côté a est supérieur, ou possiblement égal, à 100pm et inférieur ou égal à 2cm.
L’invention concerne un composant de puissance agencé sur la face avant d’un substrat selon l’une quelconque des revendications précédentes.
L’invention concerne un dispositif microélectronique comprenant une pluralité de composant de puissance selon la revendication précédente.
L’invention concerne un procédé de fabrication d’un composant de puissance selon la revendication précédente comprenant les étapes suivantes :
a) structuration de la face arrière du substrat
b) épitaxie ou transfert d’une couche active agencée en face avant du substrat
c) fabrication d’un composant de puissance en face avant
d) dépôt en face arrière d’une couche de matériau conducteur thermique
Avantageusement, le procédé comprend une étape e) de dépôt d’une couche de polymère sur la couche de matériau conducteur thermique.
Il est précisé que dans le cadre de la présente invention, le terme « sur », « surmonte », « recouvre » ou « sous-jacent » ou leurs équivalents ne signifient pas « au contact de ». Par exemple, le dépôt d’une première couche sur une deuxième couche ne signifie pas obligatoirement que les deux couches sont directement au contact l’une de l’autre, mais cela signifie que la première couche recouvre au moins partiellement la deuxième couche en étant soit directement à son contact soit en étant séparée d’elle par au moins une autre couche ou au moins un autre élément.
Un autre objet de la présente invention concerne un dispositif microélectronique comprenant une pluralité de transistors selon l’invention. Par dispositif microélectronique, on entend tout type de dispositif réalisé avec des moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques (MEMS, NEMS...) ainsi que des dispositifs optiques ou optoélectroniques (MOEMS...)
Epaisseur
L’épaisseur est prise selon une direction perpendiculaire aux faces principales du substrat sur lequel reposent les différentes couches. Si le substrat présente des faces formant des disques, alors son épaisseur est prise perpendiculairement à ces faces. Sur les figures, l’épaisseur est prise selon la verticale.
De même lorsqu’on indique qu’un élément est situé au droit d’un autre élément, cela signifie que ces deux éléments sont situés tous deux sur une même ligne perpendiculaire au plan principal du substrat, soit sur une même ligne orientée verticalement sur les figures.
Largeur
La largeur est prise selon une direction parallèle aux faces principales du substrat sur lequel reposent les différentes couches. Sur les figures, la largeur est prise selon la direction horizontale.
L’invention n’est pas limitée aux modes de réalisations précédemment décrits et s’étend à tous les modes de réalisation couverts par les revendications.
En figure 1 est illustré un substrat 1 selon l’invention, comprenant une face avant 2 et une face arrière 3 opposée.
Un objectif de l’invention est de permettre d’utiliser des matériaux dont la masse volumique est trop importante pour qu’un substrat massif soit utilisable en production du fait des équipements qui ont un poids maximum de substrat qu’ils peuvent manipuler. L’intérêt est d’élargir la gamme de matériaux utilisables pour des substrats de grandes dimensions, typiquement au moins égal 200mm de largeur. Ce qui peut permettre d’utiliser des matériaux qui présentent un coefficient de dilatation thermique proche de celui du GaN.
Avantageusement, les matériaux pour lesquelles s’applique la présente invention sont le silicium (Si), le molybdène (Mo) ou le tungstène (W) par exemple. L’invention s’applique plus particulièrement au cas de l’épitaxie du
GaN mais cette invention s’applique tout aussi bien au cas d’épitaxie d’hétérostructures avec de forts désaccords de coefficient de dilatation thermique. On peut citer par exemple du SiC sur Si, du GaN sur Si, du GaN sur Mo, SiGe sur Si.
A titre d’exemple, le substrat 1 présente une épaisseur d’au moins 500pm.
La face avant 2 est destinée à recevoir un composant de puissance, c’est-à-dire un composant destiné à être intégré dans un dispositif microélectronique destiné à l’électronique de puissance telle que notamment les HEMTs à base de GaN. La face avant 2 est configurée pour permettre une hétéroépitaxie.
La face arrière 3 est structurée c’est-à-dire qu’elle présente un relief particulier.
La face arrière 3 est partiellement évidée.
Un intérêt de l’invention est de relaxer les contraintes thermiques créées dans la couche épitaxiée lors du refroidissement post épitaxie. Le substrat 1 évidé étant plus souple qu’un substrat massif, il pourra se déformer en flexion plus facilement. Cela permettra de relaxer une plus grande partie des contraintes de la couche épitaxiée que ne le ferait un substrat massif. Le substrat selon l’invention présente un degré de liberté supplémentaire pour dissiper les contraintes par déformation élastique. On pourrait ainsi obtenir des couches épitaxiées avec une meilleure qualité structurale et permettre des épitaxies plus épaisses qu’elles ne le sont actuellement. Le substrat selon l’invention va gérer les contraintes de la couche à épitaxier grâce à la géométrie dudit substrat. Plus spécifiquement, le substrat permet d’équilibrer les contraintes de la couche à épitaxier.
La face arrière 3 comprend une garde périphérique 6 également appelée couronne périphérique non évidée définissant une zone intérieure structurée. La garde périphérique 6 est située sur le pourtour du substrat 1. Le substrat 1 peut être de diverses formes, sur les figures et dans le reste de la description le substrat est un disque sans être limitatif pour d’autres modes de réalisation. La garde périphérique est une couronne circulaire en relief par rapport aux zones évidées 8. L’objectif de cette garde périphérique 6 est d’améliorer la tenue mécanique du substrat 1. La largeur de cette garde périphérie 6 est au moins égale à 300pm.
La zone intérieure structurée comprend des champs 10 de forme carrée définie par une bordure 11 non évidée. Les champs 10 sont des carrés de dimensions comprises entre 1 mm et 2,2cm. Les champs 10 correspondent aux dimensions de découpe du substrat 1 une fois les composants de puissance formés en face avant 2. Avantageusement, un champ 10 est délimité par une bordure 11 non évidée. La bordure 11 présente préférentiellement une largeur au moins égale à 200pm. Avantageusement, le substrat 1 comprend une pluralité de champs 10, préférentiellement adjacents les uns aux autres, séparés par une bordure 11 comme illustré en FIGURES 5 et 6. La présence de cette bordure 11 permet de conserver une bonne tenue mécanique du substrat au niveau du champ 10 une fois que la découpe du substrat 1 par champ 10 est réalisée. Et ceci d’autant plus que, comme décrit ci-après la structuration de la face arrière présente une profondeur « z » correspondant à avantageusement plus de 50% de l’épaisseur du substrat 1, ce qui fait que le substrat 1 est particulièrement fin au niveau des zones évidées 8.
Chaque champ 10 comprend des motifs élémentaires 4 évidés. Les motifs élémentaires sont des zones évidées 8. Les motifs élémentaires 4 sont répartis, avantageusement périodiquement, sur le substrat 1. Les motifs élémentaires 4 forment des creux ou des caissons dans la face arrière 3.
Des exemples de motifs élémentaires 4 sont illustrés en FIGURE 2 où l’on peut voir que les motifs élémentaires 4 peuvent être de diverses formes telle que par exemple triangle, disque, polygone à n côtés n étant supérieur ou égal à 5, et par exemple inférieur ou égal à 9. Chaque motif élémentaire 4 possède un périmètre qui le délimite également appelé contour. A titre d’exemple préféré, le motif élémentaire 4 est un hexagone de sorte que la structuration de la face arrière 3 est dite en nid d’abeille. Chaque motif élémentaire 4 s’inscrit dans une cellule élémentaire 5. Une cellule élémentaire 5 est de forme carrée de côté a. A titre d’exemple, le côté a est supérieur, ou possiblement égal, à 100pm et inférieur ou égal à 2cm. Une cellule élémentaire 5 est avantageusement de dimensions inférieures ou éventuellement égales, aux dimensions d’un champ 10 comme illustré en FIGURES 5 et 6 contrairement au contre-exemple présenté en FIGURE 7, où une cellule élémentaire 5 présente des dimensions supérieures à celles du champ 10. Dans ce cas, la taille des motifs élémentaires 4 et donc des cellules élémentaires 5 n’est pas compatible avec la taille des champs 10. Le champ 10 entouré au centre du substrat 1 ne présente pas de zone non évidée 9 hormis la bordure 11 du champ 10. Ce champ 10 n’aura pas de tenu mécanique suffisante une fois celui-ci découpé du substrat 1 et ceci notamment du fait de la profondeur z des motifs élémentaires 4 qui peut représenter plus de 50% de l’épaisseur totale du substrat comme décrit plus avant.
Comme indiqué ci-dessus, le motif élémentaire 4 est une zone évidée 8, la profondeur d’évidemment z du motif élémentaire 4 est configurée pour maintenir une face avant 2 suffisante pour permettre une hétéroépitaxie. La profondeur z est comprise entre 1% et 90%, préférentiellement 50% et 95%, plus préférentiellement 70% à 95% de l’épaisseur totale du substrat. L’épaisseur minimale restante de substrat au niveau des zones évidées 8 est avantageusement au moins égale à 30pm.
L’agencement entre les motifs élémentaires 4 se fait de manière à ce qu’il y ait au minimum un espacement emin entre les périmètres de chaque motif élémentaire 4. Chaque motif élémentaire 4 est donc déconnecté des motifs élémentaires 4 adjacents d’une distance e supérieure ou égale à l’espacement emin. L’espacement e est au moins égal à emin=10pm, préférentiellement compris entre 10pm et 5mm.
En respectant cette règle, les motifs élémentaires 4 peuvent s’agencer sans se superposer de plusieurs façons. La figure 4 donne à titre d’exemple des agencements possibles. La figure 4b montre un arrangement régulier où les cellules élémentaires 5 ne sont pas superposées, et ceci en respectant la règle de l’espacement minimum emin entre les périmètres de chaque motif élémentaire 4. La figure 4a montre un exemple de rangement en cascade. Dans ce cas, les cellules élémentaires 5 se superposent tout en préservant la règle de l’espacement minimum emin entre les périmètres des motifs élémentaires 4.
Chaque motif élémentaire 4 est déconnecté des motifs élémentaires 4 adjacents. C’est-à-dire que les motifs élémentaires 4 ne sont pas en connexion fluidique, par exemple un fluide placé dans un motif élémentaire 4 ne se retrouvera pas dans un motif élémentaire adjacent. On entend également par-là que chaque motif élémentaire 4 est un caisson isolé du caisson adjacent. Or, la formation d’évidements génère des modifications des propriétés du substrat et l’isolation des caissons les uns des autres permet d’isoler les effets de l’évidement au niveau de chaque motif élémentaire 4. Les motifs élémentaires 4 sont répartis sur la surface du substrat 1, plus précisément dans la zone intérieure en dehors de la zone périphérique (ou garde) du substrat 1. Selon un mode de réalisation préféré, les motifs sont répartis périodiquement à la surface du substrat 1.
La répartition des motifs élémentaires 4 sur la face arrière 3 du substrat 1 peut être diverses notamment un substrat 1 peut comprendre différents motifs élémentaires 4 simultanément, c’est-à-dire plusieurs formes géométriques différentes par exemple de triangle et des disques, et/ou des dimensions de cellules élémentaires différentes par exemple des disques de plus en plus grands en direction du centre du substrat ou inversement ou le long d’un axe x ou y et/ou un espacement e variable par exemple de plus en plus grande en direction du centre du substrat ou inversement ou le long d’un axe x ou y, et/ ou un espacement e variable par exemple de plus en plus grand en direction du centre du substrat ou inversement ou le long d’un axe x ou y.
La face arrière 3 structurée du substrat présente un évidement. La surface évidée est supérieure ou égale à 10% et inférieure ou égale à 90% de la surface totale de la face arrière 3, préférentiellement la surface évidée représente au moins 50% de la surface totale de la face arrière 3.
Un substrat 1, illustré à la FIGURE 5, de la forme d’un disque présente suivant un premier exemple, les dimensions caractéristiques suivantes :
- un diamètre de 100mm
- une épaisseur de 525pm
- d’une garde périphérique 6 d’épaisseur de 3mm
- un côté a de cellule élémentaire de 2500pm
- une profondeur z du motif élémentaire de 350pm
- un espacement e entre deux motifs adjacents de 830pm
Suivant un deuxième exemple :
- un diamètre de 100mm
- une épaisseur de 416pm
- d’une garde périphérique 6 d’épaisseur de 3mm
- un côté a de cellule élémentaire de 1250pm
- une profondeur z du motif élémentaire de 400pm
- un espacement e entre deux motifs adjacents de 416pm
Suivant un mode de réalisation, le substrat 1 selon l’invention comprend sur la face avant 2 une couche de germe à l’épitaxie aussi appelé couche de nucléation permettant l’épitaxie d’une couche active et/ou des couches tampons au-dessus de la couche de germe. La face avant 2 est soumise à différentes étapes notamment décrites ci-après au regard de la FIGURE 9 pour la fabrication des composants de puissance.
Avantageusement, les composants de puissance sont agencés en face avant 2 et sont disposés au regard des motifs élémentaires 4. C’est-à-dire que préférentiellement, les composants de puissance sont formés au regard des zones évidées 8. Préférentiellement, les composants de puissance ne sont pas présents des zones non évidées 9 telles que principalement la garde périphérique 6 et les bordures 11, de cette manière lors de l’individualisation des champs 10, les composants ne perturbent pas les découpes qui sont réalisées au niveau des bordures 11. Selon une possibilité, les composants de puissance ne sont également pas présents des zones non évidées 9 telles les espacements e entre les motifs élémentaires 4 permettant ainsi une isolation des composants de puissance formés. Toutefois, si un composant est de dimensions supérieures à celle d’un motif élémentaire, celui-ci peut s’étendre sur plusieurs motifs.
Suivant un mode de réalisation avantageux, le substrat 1 selon l’invention comprend une couche 108 de matériau conducteur thermique. La couche 108 comprend à titre d’exemple préféré, des métaux comme le cuivre, l’or, ou l’argent, en face arrière 3 recouvrant la structuration. La couche de matériau 108 est choisie pour avoir une forte conductivité thermique. L’ajout d’une couche 108 de conducteur thermique améliore la dissipation thermique des composants agencés en face avant 2 en place le conducteur thermique au plus près des composants situés en face avant grâce aux motifs élémentaires 4 évidés. Préférentiellement, la couche de matériau conducteur 108 s’étend sur toute la surface de la face arrière 3 y compris la garde périphérique. L’épaisseur de la couche de matériau conducteur est avantageusement supérieure à 1pm et telle que la couche ne comble pas les motifs élémentaires 4 tels qu’illustrés en FIGURE 11.
Suivant un autre mode de réalisation avantageux, le substrat 1 selon l’invention comprend une couche de polymère, du polyimide ou de l’époxy par exemple, en face arrière 3 agencée par-dessus la couche de conducteur thermique afin d’améliorer la tenue mécanique du substrat et notamment d’un champ.
Préférentiellement, la couche de polymère s’étend sur toute la surface de la face arrière 3 y compris la garde périphérique. L’épaisseur de la couche de polymère est telle que la couche comble les motifs élémentaires 4 tels qu’illustrés en FIGURE 11.
La structuration de la face arrière 3 du substrat 1 selon l’invention se fait suivant un procédé de structuration décrit ci-après.
Le procédé de structuration de la face arrière 3 se fait par exemple par gravure RIE, c’est-à-dire par gravure ionique réactive ou par gravure par voie chimique ou par ablation laser.
À titre d’exemple un procédé de structuration est présenté à la FIGURE 9 et décrit ici.
Sur un substrat 100 massif de silicium orienté (111), la face arrière 3 va être structurée, la face arrière 3 est ici représentée (fig9.a) vers le haut et la face avant 2 est représentée vers le bas.
Une étape de photolithographie permettant de dessiner les motifs élémentaires 4 est réalisée.
La photolithographie comprend :
- un étalement de résine 101 (fig. 9 b), puis
- une exposition et un développement de cette résine (fig. 9 c), puis
- retrait de la résine 101 aux endroits où l’on veut évider le substrat 100 de sorte à former un masque de gravure.
Plus précisément, l’exposition de la résine se fait champ 10 par champ 10 et le substrat 1 est déplacé après l’insolation d’un champ 10 pour passer au suivant.
L’étape d’exposition et de développement de la résine puis de retrait de la résine permet de former un masque de gravure comprenant les motifs élémentaires 4 et les bordures de champs 11.
Le masque de gravure permet d’évider les zones blanches en FIGURE
8. La FIGURE 13 montre les zones évidées 8 et les zones non évidées 9.
Une gravure RIE est ensuite réalisé (Fig. 9 d). Elle a pour but de creuser les zones où la résine est absente. Cette gravure consiste en une succession de cycle comprenant une étape de gravure (par exemple au gaz SF6) et d’une étape de passivation des flancs de gravure (par exemple gaz C4F8). On évide ainsi le substrat à la profondeur z souhaitée. En Fig. 9e, la résine est retirée, sur cette figure la face arrière 3 est à nouveau disposée vers le bas et la face avant 2 est orientée vers le haut.
La FIGURE 12 est un graphe illustrant des simulations par éléments finis ne correspondant pas aux dimensions réelles des substrats selon l’invention, mais qui permettent de montrer la tendance du comportement du substrat structuré selon l’invention par rapport à un substrat massif. La structure est composée de 10pm de GaN sur un substrat en silicium de 500pm d’épaisseur. Pour le substrat structuré, la profondeur « z » de la structuration en nid d’abeille est de 480pm. le substrat massif est lui non structuré en face arrière. L’ensemble est amené de 1000°C à 20°C pour reproduire les conditions d’épitaxie. La contrainte, issue des dilatations thermiques différentes entre les deux matériaux, en MPA est représentée en fonction du rayon du substrat. Le point 0 correspond à un centre du substrat et la fin du graphe se termine à 3000pm correspondant à l’autre bord du substrat.
Les résultats montrent que la contrainte dans le GaN est plus faible dans le cas du substrat structuré que dans le cas d’un substrat massif ; la contrainte moyenne du substrat structuré est nettement inférieure à la contrainte moyenne d’un substrat massif, autour de 750MPA pour le substrat structuré par rapport à environ 1050 MPA pour le substrat massif.
La courbe du substrat structuré présente une succession de plateau et de creux. Les plateaux correspondent au motif élémentaire évidé tandis que les creux correspondent à l’espacement « e » non évidé du motif élémentaire. Cette représentation montre qu’il est particulièrement avantageux de prévoir l’agencement de composants de puissance sur la face avant 2 en regard des motifs élémentaires 4 où la contrainte est faible et stable permettant d’améliorer les propriétés des composants de puissance formés.
La FIGURE 10 illustre un exemple des différentes étapes d’un procédé de fabrication d’un composant de puissance comprenant les étapes suivantes :
La première figure en haut à gauche illustre un substrat structuré selon l’invention avec une face arrière 3 structurée par des motifs élémentaires 4 et une face avant 2 sur laquelle sont disposées au moins une première couche tampon 102, par exemple une couche d’AIN et éventuellement des couches d’AIGaN et une couche de germe 103 de AIGaN/GaN.
Figure 10 a: illustre l’étape de dépôt d’un masque de résine 101 audessus de la couche de germe 103.
Figure 10 b: illustre une étape de gravure pour reprise des contacts comprenant la gravure de la couche de germe 103 au travers du masque de résine 101.
Figure 10 c: illustre une étape de métallisation comprenant le dépôt d’une couche 105 de Ti/AI/Ni/Au de sorte à recouvrir le masque de résine 101 et les contacts.
Figure 10 d : illustre une étape de retrait du masque de résine 101 simultanément à la couche de Ti/AI/Ni/Au recouvrant la résine 101, également dénommé Lift offen anglais et conduisant au maintien de la couche 105 de Ti/AI/Ni/Au au niveau des trous du masque de résine 101 de sorte à former les contacts.
Figure 10 e: illustre une étape de recuit avantageusement destinée à améliorer les résistances des contacts déposés.
Figure 10 f : illustre une étape de dépôt d’un masque de résine 104 de sorte à protéger la couche 105 formant les contacts et une partie de la couche de germe 103.
Figure 10 g : illustre une étape de gravure de la couche de germe 103 laissée libre par le masque de résine 104.
Figure 10 h : illustre une étape de retrait du masque de résine 104 également dénommé Lift off en anglais.
Figure 10 i : illustre une étape de dépôt d’un masque de résine 106.
Figure 10 j: illustre une étape de métallisation comprenant le dépôt d’une couche 107 de Ni/Au.
Figure 10 k: illustre une étape de retrait du masque de résine 106 simultanément à la couche de Ni/Au recouvrant la résine 106 également dénommé Lift off en anglais et conduisant au maintien de la couche 10 de Ni/Au au niveau des trous du masque de résine 106 de sorte à former les contacts.
FIGURE 11, préférentiellement, la couche de conducteur thermique 108 est déposée après le procédé de structuration de la face arrière 3 et préférentiellement après le procédé de fabrication du composant de puissance en face avant 2. Il peut s’agir par exemple d’une couche de cuivre déposée par dépôt électrochimique. De même pour la couche de polymère 109 qui est déposée par-dessus la couche de conducteur thermique 109.
REFERENCES
1. Substrat
2. Face avant
3. Face arrière
4. Motif élémentaire
5. Cellule élémentaire
6. Garde périphérique
7. Centre cellule
8. Zone évidée
9. Zone non évidée
10. Champs
11. Bordure des champs a côté d’une cellule élémentaire z profondeur d’un motif élémentaire d distance entre deux centres de cellules élémentaires e espacement entre deux motifs élémentaires
100. substrat
101. Résine
102. Couche tampon
103. Couche de germe AIGaN/GaN
104. Résine
105. Couche de Ti/AI/Ni/Au
106. Résine
107. Couche de Ni/Au
108. Conducteur thermique
109. Polymère

Claims (19)

  1. REVENDICATIONS
    1. Substrat (1) structuré destiné à la fabrication d’un composant de puissance par hétéroépitaxie, le substrat (1) comprenant une face avant (2) et une face arrière (3) opposée à la face avant (2), la face avant (2) étant destinée à recevoir au moins un composant de puissance et la face arrière (3) étant structurée, caractérisé en ce que la face arrière comprend :
    - une garde périphérique (6) non évidée définissant une zone intérieure structurée,
    - ladite zone intérieure comprenant des champs (10) de forme carrée définie par une bordure (11 ) non évidée,
    - chaque champ (10) comprenant des motifs élémentaires (4) évidés,
    - chaque motif élémentaire (4) est déconnecté des motifs élémentaires (4) adjacents,
    - chaque motif élémentaire (4) s’inscrit dans une cellule élémentaire (5) de forme carrée de longueur de côtés « a » configurée pour être de dimension inférieure à la taille d’un champ (10),
    - chaque motif élémentaire (4) est espacé d’un motif (4) adjacent par un espacement « e » non évidé.
  2. 2. Substrat selon la revendication 1 dans lequel chaque motif élémentaire (4) est destiné à être au regard d’au moins un composant de puissance agencé en face avant (2).
  3. 3. Substrat selon l’une quelconque des revendications précédentes dans lequel les motifs élémentaires (4) sont répartis périodiquement.
  4. 4. Substrat selon l’une quelconque des revendications précédentes dans lequel la garde périphérique (6) non évidée présente une largeur minimale de 3mm.
  5. 5. Substrat selon l’une quelconque des revendications précédentes dans lequel chaque champ (10), de forme carrée présente des côtés de 1mm à
    2,2cm et est défini par une bordure (11) non évidée d’épaisseur minimale de 200pm.
  6. 6. Substrat selon l’une quelconque des revendications précédentes dans lequel l’espacement « e » non évidé entre deux motifs (4) présente une largeur minimale de 10pm.
  7. 7. Substrat selon l’une quelconque des revendications précédentes dans lequel l’espacement « e » non évidé entre les motifs élémentaires (4) est variable.
  8. 8. Substrat selon l’une quelconque des revendications précédentes dans lequel le motif élémentaire (4) est une forme géométrique de base telle qu’un carré, un triangle, un rond ou un polygone à n côté avec 5< n < 9.
  9. 9. Substrat selon l’une quelconque des revendications précédentes dans lequel le motif élémentaire présente une profondeur d’évidemment « z » de 50% à 95% de l’épaisseur totale du substrat.
  10. 10. Substrat selon l’une quelconque des revendications précédentes dans lequel la surface évidée de la face arrière (3) du substrat (1) est comprise entre 10% et 90% de la surface totale de la face arrière (3) du substrat (1), préférentiellement au moins 50% de la surface totale de la face arrière (3) du substrat (1).
  11. 11. Substrat selon l’une quelconque des revendications précédentes comprenant des motifs élémentaires (4) de forme géométrique différente.
  12. 12. Substrat selon l’une quelconque des revendications précédentes comprenant des motifs élémentaires (4) de dimensions différentes.
  13. 13. Substrat selon l’une quelconque des revendications précédentes comprenant une couche de matériau conducteur thermique (108) recouvrant la face arrière (3) structurée.
  14. 14. Substrat selon la revendication précédente comprenant une couche de polymère (109) recouvrant la couche de matériau conducteur thermique (108).
  15. 15. Substrat selon l’une quelconque des revendications précédentes comprenant sur la face avant (2) une couche active destinée à permettre l’hétéroépitaxie.
  16. 16. Composant de puissance agencé sur la face avant (2) d’un substrat (1) selon l’une quelconque des revendications précédentes.
  17. 17. Dispositif microélectronique comprenant une pluralité de composant de puissance selon la revendication précédente.
  18. 18. Procédé de fabrication d’un composant de puissance selon la revendication précédente comprenant les étapes suivantes :
    a) structuration de la face arrière (3) du substrat (1 )
    b) épitaxie ou transfert d’une couche active agencée en face avant (2) du substrat (1 )
    c) fabrication d’un composant de puissance en face avant (2)
    d) dépôt en face arrière (3) d’une couche de matériau conducteur thermique (108)
  19. 19. Procédé selon la revendication 18 comprenant une étape e) de dépôt d’une couche de polymère (109) sur la couche de matériau conducteur thermique (108).
FR1758442A 2017-09-12 2017-09-12 Substrat structure pour la fabrication de composants de puissance Pending FR3071099A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1758442A FR3071099A1 (fr) 2017-09-12 2017-09-12 Substrat structure pour la fabrication de composants de puissance

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1758442 2017-09-12
FR1758442A FR3071099A1 (fr) 2017-09-12 2017-09-12 Substrat structure pour la fabrication de composants de puissance

Publications (1)

Publication Number Publication Date
FR3071099A1 true FR3071099A1 (fr) 2019-03-15

Family

ID=61027828

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1758442A Pending FR3071099A1 (fr) 2017-09-12 2017-09-12 Substrat structure pour la fabrication de composants de puissance

Country Status (1)

Country Link
FR (1) FR3071099A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3304255A1 (de) * 1982-02-10 1983-08-18 Tokyo Shibaura Electric Co Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
EP1936668A2 (fr) * 2006-12-18 2008-06-25 Siltron Inc. Système de commande pour système de véhicule pour transmission continuellement variable
CN103137434B (zh) * 2011-11-23 2016-02-10 上海华虹宏力半导体制造有限公司 硅基GaN薄膜的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3304255A1 (de) * 1982-02-10 1983-08-18 Tokyo Shibaura Electric Co Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
EP1936668A2 (fr) * 2006-12-18 2008-06-25 Siltron Inc. Système de commande pour système de véhicule pour transmission continuellement variable
CN103137434B (zh) * 2011-11-23 2016-02-10 上海华虹宏力半导体制造有限公司 硅基GaN薄膜的制造方法

Similar Documents

Publication Publication Date Title
EP1008169B1 (fr) Realisation de microstructures ou de nanostructures sur un support
EP3151265B1 (fr) Procede de realisation d&#39;une structure semiconductrice comportant une portion contrainte
WO2014140505A1 (fr) Procede de formation de diodes electroluminescentes
EP1653504A1 (fr) Structure composite à forte dissipation thermique
FR2896913A1 (fr) Procede de fabrication d&#39;une tranche de quasi-substrat et corps semi-conducteur produit en utilisant une tranche de quasi-substrat de ce genre
CH713151B1 (fr) Lame flexible pour l&#39;horlogerie, et procédé de fabrication.
EP3728109B1 (fr) Procede de realisation de dispositifs semi-conducteurs et de chemins de decoupe
FR2969664A1 (fr) Procede de clivage d&#39;un substrat
EP2608253B1 (fr) Via TSV doté d&#39;une structure de libération de contraintes et son procédé de fabrication
EP3151266B1 (fr) Procede de formation d&#39;une portion semiconductrice par croissance epitaxiale sur une portion contrainte
EP3806167B1 (fr) Procede de fabrication d&#39;au moins une photodiode planaire contrainte en tension
FR2946478A1 (fr) Resonateur a ondes de volume.
EP1756864A1 (fr) Procede de fabrication de puces et support associe
EP3948940B1 (fr) Procédé de transfert de paves d&#39;un substrat donneur sur un substrat receveur
FR3069859B1 (fr) Structure semiconductrice comportant une membrane suspendue a portion centrale structuree en epaisseur
FR3055467A1 (fr) Procede de realisation d’une couche contrainte en tension a base de germanium etain
FR3071099A1 (fr) Substrat structure pour la fabrication de composants de puissance
EP2094603A1 (fr) Procede de realisation de micro-cavites non-alignees et a differentes profondeurs
FR2887367A1 (fr) Procede de maintien de la contrainte dans un ilot grave dans une couche mince contrainte et structure obtenue par la mise en oeuvre du procede
EP2161238A1 (fr) Structure tridimensionnelle très haute densité
EP3002789B1 (fr) Procede de recuit localise d&#39;elements semi-conducteurs a l&#39;aide d&#39;une zone reflectrice
FR3059110A1 (fr) Diffuseur optique et son procede de fabrication
EP2351095B1 (fr) Cellule photovoltaïque a émetteur distribué dans un substrat et procédé de réalisation d&#39;une telle cellule
EP1633911B1 (fr) PROCEDE DE FORMATION D&amp;rsquo;UNE COUCHE DE CARBURE DE SILICIUM SUR UNE TRANCHE DE SILICIUM
FR2971344A1 (fr) Dispositif de cristaux photoniques.

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20190315