FR2887367A1 - Procede de maintien de la contrainte dans un ilot grave dans une couche mince contrainte et structure obtenue par la mise en oeuvre du procede - Google Patents
Procede de maintien de la contrainte dans un ilot grave dans une couche mince contrainte et structure obtenue par la mise en oeuvre du procede Download PDFInfo
- Publication number
- FR2887367A1 FR2887367A1 FR0506047A FR0506047A FR2887367A1 FR 2887367 A1 FR2887367 A1 FR 2887367A1 FR 0506047 A FR0506047 A FR 0506047A FR 0506047 A FR0506047 A FR 0506047A FR 2887367 A1 FR2887367 A1 FR 2887367A1
- Authority
- FR
- France
- Prior art keywords
- layer
- stress
- thin layer
- island
- maintaining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 150
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000010409 thin film Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910020343 SiS2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L'invention concerne, selon un premier aspect, un procédé de préparation d'une structure comportant un substrat (5) et une couche mince (7) de matériau semi-conducteur contraint sur le substrat, la structure étant destinée à être utilisée lors d'une étape de fabrication de composants électroniques au cours de laquelle on vient former à partir de la couche mince un ensemble d'îlots (8) en ledit matériau semi-conducteur contraint, caractérisé en ce qu'il comporte une étape consistant à former sur la couche mince (7) une couche (9) de maintien de la contrainte adaptée pour limiter le relâchement de la contrainte dudit matériau semi-conducteur dans les îlots (8) formés à partir de la couche mince lors de l'étape ultérieure de fabrication.L'invention concerne également les structures obtenues par la mise en oeuvre du procédé selon le premier aspect de l'invention.
Description
Le domaine de l'invention est celui des structures comprenant un substrat
et une couche mince en un matériau semi conducteur sur le substrat, la couche mince servant de couche active pour la formation de composants électroniques.
L'invention concerne plus particulièrement les structures dont la couche mince est en un matériau semi conducteur contraint. A titre d'exemples non limitatifs de telles structures, on peut citer les structures SGOI (selon l'acronyme de l'expression anglo-saxonne Strained Silicon on SiGe on Insulator) comprenant un susbstrat, une couche isolante, une couche de SiGe relaxée et une couche mince de Si contraint sur la couche de SiGe relaxée, ou encore les structures sSOI (selon l'acronyme de l'expression anglo-saxonne Strained Silicon On Insulator) comprenant un substrat, une couche isolante et une couche mince de silicium contraint directement sur la couche isolante.
L'un des atouts de ces structures à couche active contrainte concerne leurs propriétés électriques. Le réseau cristallin de la couche électriquement active étant contraint, la mobilité des charges électriques (électrons, trous) est effectivement accrue sur l'ensemble de la couche active. Il en découle une augmentation de l'ordre de 20 à 30% de la performance des transistors qui seront formés à partir de la couche contrainte.
Il est connu que l'épaisseur de la couche contrainte est limitée à une épaisseur critique au delà de laquelle on observe une relaxation plastique de la contrainte par la formation de défaut de type dislocations. A titre d'exemple, une couche de sSi formée sur une couche sous jacente de SiGe 20% relaxée peut présenter une épaisseur de l'ordre de 20nm dans des conditions standard de température de dépôt (500 C à 800 C) sans qu'il n'y ait formation de dislocations. Une couche de sSi formée sur une couche de SiO2, par exemple grâce à une technologie de report de couche, pour des température standard de dépôt autour de 700 C peut être épaissie jusqu'à environ 70 à 100 nm sans également qu'il n'y ait formation excessive de dislocations.
Afin de fabriquer les composants électroniques, on vient typiquement graver la couche mince selon un motif particulier pour former, à partir de cette couche mince, un ensemble d'îlots dans le matériau semi- conducteur contraint.
Dans tous les cas, on aura pris soin dans le cadre de la présente invention de ne pas former une couche mince dont l'épaisseur excède l'épaisseur critique au delà de laquelle on observe une relaxation plastique par formation de dislocations Toutefois, lors de l'opération de gravure destinée à former les îlots, il est possible qu'une relaxation élastique de la contrainte ait lieu (c'est à dire une relaxation au moins partielle de la contrainte, sans formation de dislocations). En d'autres termes, il existe un risque que l'îlot ne présente plus la même contrainte que celle de la couche mince à partir de laquelle il a été formé. Notamment, alors que la contrainte était particulièrement homogène au sein de la couche active, il est à craindre que la contrainte ne soit plus homogène au sein de l'îlot.
La relaxation de la contrainte peut varier en fonction de l'épaisseur de la couche mince ou en fonction de la taille de l'îlot.
Afin de réduire le risque de voir cette contrainte relâchée, les fabricants de substrats ont jusqu'à présent limité l'épaisseur des couches minces contraintes.
II existe toutefois un besoin pour des structures à couches minces plus épaisses, notamment dans l'optique de la formation de composants électroniques selon des architectures à déplétion partielle (architectures PD selon l'acronyme de l'expression anglo-saxonne Partially Depleted).
D'une manière plus générale, il est souhaitable de limiter autant que possible la relaxation de la contrainte consécutive à l'opération de gravure pour la formation des îlots, et donc le risque d'engendrer une dégradation des performances des futurs composants électroniques.
L'invention a pour objectif de répondre à ce besoin d'une technique permettant d'éviter la relaxation de la contrainte dans les îlots formés par gravure d'une couche mince en matériau semi conducteur contraint.
Elle propose à cet effet, et selon un premier aspect, un procédé de préparation d'une structure comportant un substrat et une couche mince de matériau semi-conducteur contraint sur le substrat, la structure étant destinée à être utilisée lors d'une étape de fabrication de composants électroniques au cours de laquelle on vient former à partir de la couche mince un ensemble d'îlots en ledit matériau semi-conducteur contraint, caractérisé en ce qu'il comporte une étape consistant à former sur la couche mince une couche de maintien de la contrainte adaptée pour limiter le relâchement de la contrainte dudit matériau semi-conducteur dans les îlots formés à partir de la couche mince lors de l'étape ultérieure de fabrication.
Certains aspects préférés, mais non limitatifs, de ce procédé sont les suivants: l'étape de formation de la couche de maintien de la contrainte est réalisée de manière à venir former sur la couche mince contrainte une couche de maintien de la contrainte dont l'épaisseur est sensiblement au moins égale à celle de ladite couche mince contrainte; la couche de maintien de la contrainte est une couche de SiO2; la couche de maintien de la contrainte est une couche de Si3N4.
Selon un autre aspect, l'invention concerne un procédé de formation d'un îlot à partir d'une couche mince en matériau semi-conducteur contraint, caractérisé en ce qu'il comporte une étape préalable de formation sur la couche mince d'une couche de maintien de la contrainte adaptée pour limiter le relâchement de la contrainte dudit matériau semi-conducteur dans l'îlot, ainsi qu'une étape de gravure de ladite couche mince et ladite couche de maintien de la contrainte adaptée pour que l'îlot soit recouvert d'une partie de ladite couche de maintien de la contrainte.
L'étape de gravure peut être réalisée de manière à ce que les dimensions de l'îlot dans les directions de contrainte soient sensiblement deux fois supérieures à l'épaisseur de la couche mince à partir duquel il est formé.
L'étape de formation peut être réalisée de manière à venir former sur la couche mince contrainte une couche de maintien de la contrainte dont l'épaisseur est sensiblement au moins égale à celle de ladite couche mince contrainte.
Selon encore un autre aspect, l'invention concerne une structure obtenue par la mise en oeuvre du procédé selon l'un ou l'autre des deux premiers aspects de l'invention.
D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif, et faite en référence aux dessins annexés sur lesquels: la figure 1 représente une structure comportant une couche mince contrainte à partir de laquelle, lors d'une étape de fabrication de composants électroniques, on vient former un ensemble d'îlots; la figure 2 représente une structure SeOl; la figure 3 illustre la symétrie du phénomène de relaxation lorsque la technique utilisée pour former la couche mince contrainte crée une contrainte à symétrie bi-axiale; la figure 4 est un graphique représentant la variation de la contrainte le long du bord supérieur d'un îlot non recouvert d'une couche de maintien de la contrainte, pour différentes épaisseurs de l'îlot; la figure 5 est un graphique représentant le rétrécissement latéral de l'îlot non recouvert d'une couche de maintien de la contrainte en fonction de l'épaisseur de l'îlot; la figure 6 est un schéma illustrant le rétrécissement observé par déplacement latéral des bords d'un îlot non recouvert d'une couche de maintien de la contrainte; la figure 7 est un graphique représentant le rétrécissement relatif d'un îlot non recouvert d'une couche de maintien de la contrainte, en fonction de la longueur du côté de l'îlot; la figure 8 est un graphique représentant la variation de la contrainte le long du bord supérieur d'un îlot non recouvert d'une couche de maintien de la contrainte, pour différentes longueurs du côté de l'îlot; la figure 9 est un graphique illustrant les différentes étapes d'un mode de réalisation possible d'un procédé selon l'invention; les figures 10 et 11 illustrent le rétrécissement observé après gravure d'une couche mince contrainte sur laquelle on a préalablement formé une couche de maintien de la contrainte respectivement en SiO2 et en Si3N4 les figures 12 et 13 représentent l'évolution de la contrainte le long du bord supérieur d'un îlot, pour différentes mises en oeuvre d'un procédé selon l'invention.
En référence à la figure 1, on a représenté une structure 1 comprenant un substrat 2 et une couche mince 3 en un matériau semi-conducteur contraint sur le substrat 2. Au cours d'une étape de fabrication de composants électroniques, on vient former à partir de la couche mince 3 un ensemble d'îlots 4 en ledit matériau semi-conducteur contraint. Les îlots 4 sont notamment destinés à former les régions de conduction des futurs composants électroniques.
Les îlots 4 sont typiquement formés par gravure de la couche mince 3 selon un motif particulier. On mentionne ici que cette gravure peut être une 25 gravure chimique ou encore une gravure ionique réactive RIE (acronyme de l'expression anglo-saxonne Reactive Ion Etching).
La description suivante s'attache, dans un premier temps, à analyser la relaxation de contrainte dans les îlots, consécutive à la gravure de la couche mince lors de la fabrication de composants électroniques.
La gravure de la couche contrainte a été simulée, à l'aide d'une modélisation par éléments finis, afin de quantifier les phénomènes de relaxation de la contrainte au sein de la couche portée par un îlot découpé par gravure de la couche mince.
Plus précisément cette simulation a permis d'étudier le relâchement au sein de l'îlot en fonction de la variation de deux dimensions: la hauteur h et la longueur a de l'îlot.
La structure étudiée dans le cadre de cette simulation est plus précisément une structure de type SeOI (selon l'expression anglo-saxonne Semiconductor On Insulator) comprenant une couche mince en un matériau semi-conducteur contraint transférée selon un procédé de transfert de couche de type SMART-CUT sur une couche isolante déposée sur un substrat de base en silicium.
On pourra trouver de plus amples détails concernant le procédé SMARTCUT dans le document Silicon-On-Insulator Technology: Materials to VLSI, 2nd Edition de Jean-Pierre Colinge chez Kluwer Academic Publishers , p.50 et 51.
Plus précisément la structure étudiée comprend (cf. figure 2) : un substrat de base 5 en silicium <100> ; - une couche isolante 6 de SiO2 (également dénommée couche d'oxyde enterrée BOX selon l'expression anglo-saxonne Buried Oxide) dont l'épaisseur est comprise entre 800 et 2000 angstrôms, préférentiellement d'environ 1450 angstrdms; une couche contrainte 7, par exemple une couche de silicium contraint (sSl selon l'expression strained Silicon ), ou une couche de Silicium Germanium SiGe contraint, présentant un désaccord de paramètre de maille de l'ordre de 0,78% avec le même matériaux relaxé (dans le cas d'une couche de sSl formée sur une couche germe cristalline relaxée de type SiGe à 20% de Ge) et un stress, c'est-à-dire une contrainte biaxiale, homogène au sein de la couche contrainte de l'ordre de 1,4 Giga Pascal (Gpa).
Le comportement mécanique de la couche contrainte en sSI a été modélisé selon la théorie élastique linéaire et l'évolution de la contrainte a été étudiée selon une méthode de calcul par éléments finis.
Dans de cadre de cette simulation, les îlots sont supposés avoir la forme de parallélogrammes de hauteur h, présentant une base carrée de côté a (cf. figure 1). Ce haut niveau de symétrie, rendu possible du fait de la symétrie bi-axiale de la contrainte de la couche ici étudiée, permet de considérer un problème réduit à deux dimensions, comme cela est représenté sur la figure 3 (où la référence As indique l'axe de symétrie). Sur cette figure 3, on a représenté sous la référence 8, l'îlot en silicium contraint obtenu à partir de la couche 7 de sSi (cf. figure 2), suite à une gravure de cette dernière.
On note ici que le dépôt par épitaxie d'une couche mince en Si sur un autre matériau du type SiGe crée une contrainte à symétrie biaxiale (et notamment une contrainte en tension) dans la couche mince en Si contraint.
D'autres techniques de formation de couches minces contraintes sont toutefois susceptibles de créer d'autres types de contrainte, et en particulier une contrainte à symétrie uni-axiale.
Et l'invention n'est aucunement limitée à des couches minces à 20 contrainte biaxiale, mais s'étend à tout type de couche mince contrainte, et en particulier aux couches minces à contrainte uni-axiale.
On a représenté sur la figure 4 la variation de la contrainte le long du bord supérieur de l'îlot (partant de la partie centrale et en se dirigeant vers son bord libre), et cela pour différentes épaisseurs h de l'îlot.
On constate de cette figure 4, que la contrainte diminue lorsque l'on se rapproche de la périphérie de l'îlot.
Par ailleurs, les valeurs de contrainte diminuent en fonction de l'épaisseur de l'îlot, c'est-à-dire en fonction de l'épaisseur de la couche mince contrainte à partir de laquelle l'îlot a été formé.
On a représenté sur la figure 5 un graphique illustrant le rétrécissement de l'îlot en fonction de l'épaisseur h de l'îlot (c'est-à-dire de l'épaisseur de la couche sSl à partir de laquelle il a été formé). On constate que la relaxation de la contrainte dans l'îlot sSl entraîne un rétrécissement de la dimension a/2.
Par ailleurs, on constate que ce rétrécissement est d'autant plus faible par rapport à la dimension a/2 que l'épaisseur de l'îlot est faible.
On a représenté de manière schématique sur la figure 6 ce rétrécissement par déplacement latéral (cf. flèches R) des bords de l'îlot.
La figure 7 est un graphique illustrant la variation du rétrécissement relatif de l'îlot en fonction de la longueur de l'îlot. Ce graphique met en évidence que le rétrécissement relatif est plus important pour les petits motifs.
Toutefois, comme cela est apparent de la figure 8 représentant la contrainte le long du bord supérieur de l'îlot pour des longueurs a d'îlot respectivement de 50, 80 et 120 nm, la contrainte diminue avec la longueur de l'îlot.
II découle de ce qui précède que la formation des îlots s'accompagne de problèmes de variation du stress et de déplacement latéral, susceptibles de diminuer les performances des composants électroniques qui seront ensuite formés.
En référence à la figure 9, l'invention propose de résoudre ces problèmes en mettant en oeuvre, avant la gravure des îlots, une étape consistant à former, sur la couche mince contrainte 7, une couche 9 de maintien de la contrainte adaptée pour limiter le relâchement de la contrainte dudit matériau semi-conducteur dans les îlots 8 formés à partir de la couche mince 7 lors de l'étape ultérieure de fabrication.
L'étape de gravure pour la formation des îlots en matériau contraint sera réalisée pour former un motif particulier, en venant graver la couche mince 7 à travers la couche 9 de maintien de la contrainte. Après gravure, les îlots 8 seront ainsi chacun recouverts par une couche 9' issue de la couche 9 de maintien de la contrainte.
L'étape de formation de la couche 9 de maintien de la contrainte peut consister à former ladite couche 9 sur tout ou partie de la surface de la couche mince contrainte 7.
L'étape de formation est typiquement réalisée en venant déposer ladite couche 9 sur tout ou partie de la couche mince 7.
Cette formation n'est pas limitée par l'épaisseur de la couche mince contrainte 7. Il est ainsi possible de venir former la couche 9 sur une couche 7 relativement fine, ou au contraire épaisse.
De manière non limitative, la couche 9 de maintien de la contrainte peut être une couche en un matériau rigide, indifféremment relaxé ou contraint. Une couche de SiO2 est un exemple de couche de maintien de la contrainte en un matériau rigide relaxé.
Une couche de Si3N4 est un exemple de couche de maintien de la contrainte en un matériau rigide contraint. On note ici que les techniques de dépôt pouvant être utilisées pour former une couche de Si3N4 sur la couche mince peuvent venir former une couche de Si3N4 contrainte en tension ou en compression. Par ailleurs, le dépôt d'une couche de Si3N4 contrainte en compression peut s'avérer particulièrement avantageux lorsqu'il s'agit de maintenir la contrainte au sein d'une couche mince contrainte en tension (telle qu'une couche de Si contraint formée sur du SiGe).
L'épaisseur de la couche 9 déposée sur la couche mince 7 est typiquement comprise entre 10 et 30 nm.
En référence aux figures 10 et 11, on a étudié la contrainte dans l'îlot en sSI, pour différents épaisseurs et longueurs de la couche 9 de maintien de la contrainte. L'îlot a ici une épaisseur de 20 nm d'épaisseur et sa base carrée a un côté de 90 nm (a/2 = 45 nm).
Les figures 10 et 11 illustrent plus précisément le rétrécissement observé après gravure de la couche mince contrainte sur laquelle on avait préalablement déposé une couche de maintien de la contrainte.
On a représenté sur la figure 10, le rétrécissement en fonction de l'épaisseur d'une couche de maintien de la contrainte en SiO2.
La figure 11 représente quant à elle le rétrécissement en fonction de l'épaisseur d'une couche de maintien de la contrainte en Si3N4.
Plus précisément, on a reporté sur ces figures 10 et 11, le rétrécissement maximal observé (globalement observé à la moitié de l'épaisseur de l'îlot) On constate que le rétrécissement est fonction des propriétés mécaniques du matériau de la couche de maintien de la contrainte.
En particulier, les propriétés élastiques de la couche de maintien de la contrainte influencent directement l'épaisseur devant être déposée pour retenir une certaine quantité de contrainte et limiter le rétrécissement de l'îlot.
On a représenté sur la figure 12 l'évolution de la contrainte le long du bord supérieur de l'îlot dans les configurations suivantes: -couche mince de sSl de 20 nm d'épaisseur sur laquelle on n'a pas formé de couche de maintien de la contrainte avant de former un îlot selon un motif carré de 45 nm de côté (a/2 = 22,5 nm) ; couche mince de sSl de 20 nm d'épaisseur sur laquelle, avant de former un îlot selon un motif carré de 45 nm de côté (a/2 = 22,5 nm), on a déposé une couche de SiO2 d'épaisseur: o 10 nm, o 20 nm, o 30 nm.
Enfin, on a représenté sur la figure 13 l'évolution de la contrainte le long du bord supérieur de l'îlot dans les configurations suivantes: couche mince de sSl de 10 nm d'épaisseur sur laquelle on a déposé une couche de SiO2 d'épaisseur 20 nm avant de former un îlot selon un motif carré de 45 nm de côté (a/2 = 22,5 nm) ; couche mince de sSl de 20 nm d'épaisseur sur laquelle on n'a pas formé de couche de maintien de la contrainte avant de former un îlot selon un motif carré de 45 nm de côté (a/2 = 22,5 nm) ; couche mince de sSl de 20 nm d'épaisseur sur laquelle, avant de former un îlot selon un motif carré de 45 nm de côté (a/2 = 22,5 nm), on a déposé une couche: o de SiO2 d'épaisseur 20 nm; o de Si3N4 d'épaisseur 20 nm.
Les figures 12 et 13 illustrent les performances de la présente invention en ce qu'elle permet de maintenir la contrainte du matériau semiconducteur contraint (ici le silicium) au sein de l'îlot formé à partir de la couche mince.
Par ailleurs, on note des figures 9 à 12 qu'il existe une épaisseur optimale de la couche de maintien de la contrainte à partir de laquelle on n'observe pas d'amélioration.
On constate des différentes figures, et notamment de la comparaison des figures 4 et 12, que la présente invention permet de maintenir le niveau de contrainte, notamment sur les bords de l'îlot. Le niveau de stress est ainsi globalement homogène au sein de la couche mince recouverte selon l'invention par une couche de maintien de la contrainte. La couche mince étant destinée à former la zone de conduction des composants électroniques, l'invention permet donc de conserver un niveau de stress globalement homogène au sein de la zone de conduction.
Il découle de ce qui précède que la formation, avant la gravure, d'une couche de maintien de la contrainte permet de limiter le phénomène de relaxation. L'efficacité de cette couche de maintien de la contrainte est directement liée à ses propriétés élastiques (type de matériau constituant cette couche) et à ses dimensions géométriques.
L'examen notamment de la figure 12 permet en particulier de tirer les conclusions suivantes. Afin de conserver une quantité maximale de stress dans un îlot, la gravure de la couche mince doit être préférentiellement réalisée de manière à ce que les dimensions de l'îlot dans les directions de contrainte (typiquement largeur et longueur de sa base dans le cas d'un îlot parallélépipédique, ou encore, à titre d'exemple, dimensions du petit axe et du grand axe de l'ellipse formant la base d'un îlot) soient sensiblement deux fois supérieures à son épaisseur h (c'est-à-dire à l'épaisseur de la couche mince à partir de laquelle il est formé). Il peut par exemple s'agir de réaliser une gravure de manière à ce que l'îlot présente une base carrée dont le côté a est sensiblement deux fois supérieur à son épaisseur h. Par ailleurs, l'étape de formation de la couche de maintien de la contrainte sur la couche contrainte doit être préférentiellement réalisée de manière à ce que ladite couche de maintien de la contrainte présente une épaisseur au moins sensiblement égale à l'épaisseur h de l'îlot (c'est-à-dire à l'épaisseur de la couche mince à partir de laquelle l'îlot est formé).
Bien entendu, l'invention n'est pas limitée à la formation d'une simple couche de maintien de la contrainte mais s'étend au dépôt sur la couche mince contrainte de structure multicouche apte à agir comme couche de maintien de la structure.
On précise ci-après que l'invention trouve avantageusement application dans le processus de fabrication des circuits intégrés (et notamment fabrication de composants CMOS) au cours duquel on vient classiquement former une couche d'oxyde épais (par oxydation du substrat, typiquement en Silicium), ou encore déposer une couche en matériau diélectrique sur le substrat (par exemple dans le cas où le substrat est de type sSOI), ces couches jouant typiquement le rôle d'oxyde de grille ou de couche diélectrique. En effet, la couche de maintien de la contrainte peut jouer ce rôle de couche d'oxyde épais/couche de diélectrique, tout en permettant en outre de maintenir l'homogénéité de la contrainte dans la couche mince destinée à servir de zone de conduction.
2887367 13
Claims (14)
1. Procédé de préparation d'une structure comportant un substrat (5) et une couche mince (7) de matériau semi-conducteur contraint sur le substrat, la structure étant destinée à être utilisée lors d'une étape de fabrication de composants électroniques au cours de laquelle on vient former à partir de la couche mince un ensemble d'îlots (8) en ledit matériau semi-conducteur contraint, caractérisé en ce qu'il comporte une étape consistant à former sur la couche mince (7) une couche (9) de maintien de la contrainte adaptée pour limiter le relâchement de la contrainte dudit matériau semi-conducteur dans les îlots (8) formés à partir de la couche mince lors de l'étape ultérieure de fabrication.
2. Procédé selon la revendication 1, caractérisé en ce l'étape de formation est réalisée de manière à venir former sur la couche mince (7) une couche (9) de maintien de la contrainte dont l'épaisseur est sensiblement au moins celle (h) de ladite couche mince contrainte.
3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que la couche (9) de maintien de la contrainte est une couche de SiO2.
4. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que la couche (9) de maintien de la contrainte est une couche de Si3N4.
5. Procédé selon la revendication précédente, dans lequel la couche mince est une couche de Silicium contraint en tension, caractérisé en ce que la couche (9) de maintien de la contrainte est une couche de Si3N4 contraint en compression.
6. Procédé de formation d'un îlot (8) à partir d'une couche mince (7) en matériau semi-conducteur contraint, caractérisé en ce qu'il comporte une étape préalable de formation sur la couche mince (7) d'une couche (9) de maintien de la contrainte adaptée pour limiter le relâchement de la contrainte dudit matériau semi-conducteur dans l'îlot (8), ainsi qu'une étape de gravure de ladite couche mince (7) et ladite couche (9) de maintien de la contrainte adaptée pour que l'îlot (8) soit recouvert d'une partie (9') de ladite couche de maintien de la contrainte.
7. Procédé selon la revendication 6, caractérisé en ce que la couche (9) de maintien de la contrainte est une couche de SiO2.
8. Procédé selon la revendication 6, caractérisé en ce que la couche (9) de maintien de la contrainte est une couche de Si3N4.
9. Procédé selon la revendication 8, dans lequel la couche mince (7) est une couche de Silicium contraint en tension, caractérisé en ce que la couche (9) de maintien de la contrainte est une couche de Si3N4 contraint en compression.
10. Procédé selon l'une des revendications 6 à 9, caractérisé en ce que l'étape de gravure est réalisée de manière adaptée pour que les dimensions de l'îlot dans les directions de contrainte soient sensiblement deux fois supérieures à l'épaisseur (h) de la couche mince (7) à partir duquel il est formé.
11. Procédé selon la revendication précédente, caractérisé en ce que l'étape de gravure est réalisée de manière adaptée pour que l'îlot présente une base carrée dont le côté (a) est sensiblement deux fois supérieur à l'épaisseur (h) de la couche mince (7) à partir duquel il est formé.
12. Procédé selon l'une des deux revendications précédentes, caractérisé en ce que l'étape de formation est réalisée de manière à venir former sur la couche mince contrainte (7) une couche (9) de maintien de la contrainte dont l'épaisseur est sensiblement au moins celle de ladite couche mince contrainte.
13. Structure obtenue par la mise en oeuvre du procédé selon l'une quelconque des revendications précédentes.
14. Structure selon la revendication précédente, caractérisée en ce que la couche mince contrainte est une couche de silicium contraint d'une structure SeOl.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0506047A FR2887367B1 (fr) | 2005-06-15 | 2005-06-15 | Procede de maintien de la contrainte dans un ilot grave dans une couche mince contrainte et structure obtenue par la mise en oeuvre du procede |
| US11/214,590 US20060284252A1 (en) | 2005-06-15 | 2005-08-29 | Process for holding strain in an island etched in a strained thin layer and structure obtained by implementation of this process |
| PCT/EP2006/063171 WO2006134119A1 (fr) | 2005-06-15 | 2006-06-13 | Procede de maintien de la contrainte dans un ilot grave dans une couche mince contrainte et structure obtenue par la mise en oeuvre du procede |
| TW095121111A TW200710974A (en) | 2005-06-15 | 2006-06-14 | Process for holding strain in an island etched in a strained thin layer and structure obtained by implementation of this process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0506047A FR2887367B1 (fr) | 2005-06-15 | 2005-06-15 | Procede de maintien de la contrainte dans un ilot grave dans une couche mince contrainte et structure obtenue par la mise en oeuvre du procede |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2887367A1 true FR2887367A1 (fr) | 2006-12-22 |
| FR2887367B1 FR2887367B1 (fr) | 2008-06-27 |
Family
ID=36001048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0506047A Expired - Fee Related FR2887367B1 (fr) | 2005-06-15 | 2005-06-15 | Procede de maintien de la contrainte dans un ilot grave dans une couche mince contrainte et structure obtenue par la mise en oeuvre du procede |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060284252A1 (fr) |
| FR (1) | FR2887367B1 (fr) |
| TW (1) | TW200710974A (fr) |
| WO (1) | WO2006134119A1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010022972A1 (fr) * | 2008-08-29 | 2010-03-04 | Advanced Micro Devices Inc. | Substrat contraint structuré pour former des transistors contraints à épaisseur réduite de la couche active |
| DE102008044983B4 (de) * | 2008-08-29 | 2014-08-21 | Advanced Micro Devices, Inc. | Verfahren zum Herstellen eines strukturierten verformten Substrats, insbesondere zur Herstellung verformter Transistoren mit geringerer Dicke der aktiven Schicht |
| FR2986369B1 (fr) * | 2012-01-30 | 2016-12-02 | Commissariat Energie Atomique | Procede pour contraindre un motif mince et procede de fabrication de transistor integrant ledit procede |
| US20220102580A1 (en) * | 2019-01-16 | 2022-03-31 | The Regents Of The University Of California | Wafer bonding for embedding active regions with relaxed nanofeatures |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225368A (en) * | 1991-02-08 | 1993-07-06 | The United States Of America As Represented By The United States Department Of Energy | Method of producing strained-layer semiconductor devices via subsurface-patterning |
| EP1361607A1 (fr) * | 2002-01-09 | 2003-11-12 | Matsushita Electric Industrial Co., Ltd. | Appareil a semi-conducteurs et procede de fabrication |
| WO2004081982A2 (fr) * | 2003-03-07 | 2004-09-23 | Amberwave Systems Corporation | Procede d'isolation par tranchee peu profonde |
| US20050095807A1 (en) * | 2003-01-14 | 2005-05-05 | Advanced Micro Devices, Inc. | Silicon buffered shallow trench isolation for strained silicon processes |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020100942A1 (en) * | 2000-12-04 | 2002-08-01 | Fitzgerald Eugene A. | CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| US6646322B2 (en) * | 2001-03-02 | 2003-11-11 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6900103B2 (en) * | 2001-03-02 | 2005-05-31 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
| US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US7071014B2 (en) * | 2002-10-30 | 2006-07-04 | Amberwave Systems Corporation | Methods for preserving strained semiconductor substrate layers during CMOS processing |
| US6991998B2 (en) * | 2004-07-02 | 2006-01-31 | International Business Machines Corporation | Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer |
| US7067400B2 (en) * | 2004-09-17 | 2006-06-27 | International Business Machines Corporation | Method for preventing sidewall consumption during oxidation of SGOI islands |
-
2005
- 2005-06-15 FR FR0506047A patent/FR2887367B1/fr not_active Expired - Fee Related
- 2005-08-29 US US11/214,590 patent/US20060284252A1/en not_active Abandoned
-
2006
- 2006-06-13 WO PCT/EP2006/063171 patent/WO2006134119A1/fr active Application Filing
- 2006-06-14 TW TW095121111A patent/TW200710974A/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225368A (en) * | 1991-02-08 | 1993-07-06 | The United States Of America As Represented By The United States Department Of Energy | Method of producing strained-layer semiconductor devices via subsurface-patterning |
| EP1361607A1 (fr) * | 2002-01-09 | 2003-11-12 | Matsushita Electric Industrial Co., Ltd. | Appareil a semi-conducteurs et procede de fabrication |
| US20050095807A1 (en) * | 2003-01-14 | 2005-05-05 | Advanced Micro Devices, Inc. | Silicon buffered shallow trench isolation for strained silicon processes |
| WO2004081982A2 (fr) * | 2003-03-07 | 2004-09-23 | Amberwave Systems Corporation | Procede d'isolation par tranchee peu profonde |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200710974A (en) | 2007-03-16 |
| US20060284252A1 (en) | 2006-12-21 |
| WO2006134119A1 (fr) | 2006-12-21 |
| FR2887367B1 (fr) | 2008-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2296180B1 (fr) | Procédé de stabilisation de nanofils en germanium obtenus par condensation | |
| EP1868233B1 (fr) | Procédé de réalisation de zones à base de Si1-yGey de différentes teneurs en Ge sur un même substrat par condensation de germanium | |
| EP1653504A1 (fr) | Structure composite à forte dissipation thermique | |
| FR2891281A1 (fr) | Procede de fabrication d'un element en couches minces. | |
| FR3060838A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a canal contraint en compression | |
| EP3502048B1 (fr) | Procede de realisation de transistor fet a canal contraint | |
| FR2925979A1 (fr) | PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE | |
| EP2015349B1 (fr) | Procédé de fabrication d'un substrat semiconducteur-sur-isolant pour la microélectronique et l'optoélectronique | |
| FR3015769A1 (fr) | Procede ameliore de realisation de blocs semi-conducteurs contraints sur la couche isolante d'un substrat semi-conducteur sur isolant | |
| EP1051739A1 (fr) | Substrat compliant en particulier pour un depot par hetero-epitaxie | |
| WO2014037410A1 (fr) | Procédé de gravure d'un matériau semiconducteur cristallin par implantation ionique puis gravure chimique à base de chlorure d'hydrogène | |
| WO2010049654A1 (fr) | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree | |
| EP3151266B1 (fr) | Procede de formation d'une portion semiconductrice par croissance epitaxiale sur une portion contrainte | |
| FR3019373A1 (fr) | Procede de fabrication d'une plaque de semi-conducteur adaptee pour la fabrication d'un substrat soi et plaque de substrat ainsi obtenue | |
| FR3041146A1 (fr) | Procede de mise en tension d'un film semi-conducteur | |
| EP3503175A1 (fr) | Procede de realisation d'un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression | |
| FR2887367A1 (fr) | Procede de maintien de la contrainte dans un ilot grave dans une couche mince contrainte et structure obtenue par la mise en oeuvre du procede | |
| FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
| EP2963674B1 (fr) | Procédé de réalisation d'un dispositif microélectronique | |
| EP3504729A1 (fr) | Procede de realisation d'une couche contrainte en tension a base de germanium etain | |
| FR2902234A1 (fr) | PROCEDE DE REALISATION DE ZONES A BASE DE Si1-yGey DE DIFFERENTES TENEURS EN Ge SUR UN MEME SUBSTRAT PAR CONDENSATION DE GERMANIUM | |
| EP1734568A2 (fr) | Procédé de fabrication d'un transistor isolé ã canal contraint | |
| FR3046492A1 (fr) | Procede de realisation de transistors mos contraints | |
| FR3050569A1 (fr) | Fabrication amelioree de silicium contraint en tension sur isolant par amorphisation puis recristallisation | |
| FR3048815A1 (fr) | Procede de co-realisation de zones sous contraintes uniaxiales differentes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100226 |