KR20080056347A - 질화물 반도체 기판 및 그 제조 방법 - Google Patents

질화물 반도체 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080056347A
KR20080056347A KR1020060129128A KR20060129128A KR20080056347A KR 20080056347 A KR20080056347 A KR 20080056347A KR 1020060129128 A KR1020060129128 A KR 1020060129128A KR 20060129128 A KR20060129128 A KR 20060129128A KR 20080056347 A KR20080056347 A KR 20080056347A
Authority
KR
South Korea
Prior art keywords
substrate
trenches
nitride semiconductor
periphery
base substrate
Prior art date
Application number
KR1020060129128A
Other languages
English (en)
Other versions
KR100941305B1 (ko
Inventor
김두수
이호준
김용진
이동건
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060129128A priority Critical patent/KR100941305B1/ko
Priority to EP07122820A priority patent/EP1936668B1/en
Priority to US12/002,338 priority patent/US7915698B2/en
Priority to JP2007323451A priority patent/JP4741572B2/ja
Priority to CN2007101953851A priority patent/CN101207174B/zh
Priority to SG200719023-4A priority patent/SG144121A1/en
Publication of KR20080056347A publication Critical patent/KR20080056347A/ko
Application granted granted Critical
Publication of KR100941305B1 publication Critical patent/KR100941305B1/ko
Priority to US13/031,425 priority patent/US8138003B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화갈륨 등의 질화물 반도체 기판 및 그 제조 방법에 관한 것으로, 기재 기판의 뒷면에 복수의 트렌치들을 형성하되, 기재 기판 상에 질화물 반도체막을 성장시킬 때 받게 되는 응력이 기판의 주변부로 갈수록 크다는 점을 고려하여 이 응력을 흡수 경감하기에 적합하도록 형성한다. 즉, 기재 기판의 뒷면에 형성되는 복수의 트렌치들 간의 피치를 기판의 중심부에서 주변부로 갈수록 점점 좁게 하거나, 트렌치들의 폭을 기판의 중심부에서 주변부로 갈수록 점점 넓게 하거나, 트렌치들의 깊이를 기판의 중심부에서 주변부로 갈수록 점점 깊게 형성한다.
질화물 반도체 기판, GaN, 트렌치(trench), 실리콘 기판

Description

질화물 반도체 기판 및 그 제조 방법 {Nitride Semiconductor Substrate and Manufacturing Method Thereof}
도 1은 본 발명의 일실시예에 따라 제조된 질화갈륨 기판의 단면도이다.
도 2는 도 1에 도시된 질화갈륨 기판의 저면도이다.
도 3은 본 발명에 따라 기재 기판 뒷면에 형성되는 트렌치의 예들을 도시한 도면이다.
도 4는 본 발명의 다른 실시예에 따라 제조된 질화갈륨 기판의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따라 제조된 질화갈륨 기판의 단면도이다.
도 6은 본 발명의 실시예와 비교예에 따라 기재 기판 뒷면에 각각 다른 형태의 트렌치를 형성하고 기재 기판 표면에 질화갈륨막을 형성한 후, 질화갈륨막의 균열 여부 및 기판의 휨 여부를 관찰한 사진들이다.
본 발명은 기재 기판 위에 질화갈륨(GaN) 등 질화물 반도체막을 성장시켜 얻어지는 질화물 반도체 기판 및 그 제조 방법에 관한 것이다.
GaN은 우르자이트(Wurzite) 구조를 가지는 질화물 반도체로서 상온에서 가시광선의 청색 파장대에 해당하는 3.4 eV의 직접천이형 밴드갭을 가질 뿐만 아니라 InN 및 AlN와 전율고용체를 이루어 금지대폭의 조정이 가능하며 전율고용체의 전 조성 범위 내에서 직접천이형 반도체의 특성을 나타내기 때문에 청색 표시 및 발광소자 재료로서 가장 각광 받고 있다.
GaN막은 통상 사파이어(Al2O3), 실리콘 카바이드(SiC), 또는 실리콘(Si)으로 이루어지는 기재 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition)나 HVPE(Hydride Vapor Phase Epitaxy) 방법 등으로 형성한다. 그런데, 이 경우 기재 기판과 GaN막은 서로 격자상수 및 열팽창계수가 다르기 때문에 격자부정합(lattice mismatch) 등으로 인해 기재 기판 상에 GaN막을 에피택셜 성장시키는 것이 매우 어렵다. GaN 뿐만 아니라 AlN, InN, GaInN, AlGaN 및 GaAlInN 등의 질화물계 반도체가 모두 이러하다.
이를 극복하기 위한 방법으로서 격자변형(lattice strain)을 완화시키기 위하여 유사한 격자상수를 가진 기재 기판 위에 완충층(buffer layer)을 비교적 낮은 온도에서 먼저 형성시킨 다음에 완충층 상에 GaN막을 성장시키는 방법 등이 제안된 바 있다.
그러나, 이러한 방법은 고가의 기재 기판을 이용하여야 하며, 완충층 형성 시 또 다른 성장 장비를 이용하여야 하는 번거로움이 있을 뿐만 아니라, GaN막의 에피택셜 성장을 가능하게는 하지만 GaN막 내의 전위(dislocation) 밀도가 여전히 높아 레이저 다이오드나 발광다이오드 등으로의 응용에 제한을 받는다.
사파이어 기재 기판을 이용하여 GaN막을 형성하는 경우 현재까지의 기술수준으로는 사파이어 기재 기판 상에 GaN막을 에피택셜 성장시키는 것은 쉬우나, GaN막을 또 다른 소자의 기판으로 사용하기 위해서는 GaN막이 성장된 기판으로부터 사파이어 기재 기판을 분리하여야 한다. 즉, 사파이어 기재 기판 상에 GaN 후막을 성장시킨 후 GaN 후막과 사파이어 기재 기판의 분리를 위해 레이저를 사파이어 기재 기판으로 조사하여 GaN막과 열분해를 일으켜 분리하게 되는데, 그 시간이 많이 소요되고 분리 수율이 낮다는 문제점이 있다.
이를 극복하고자 저가의 실리콘 기재 기판 상에 GaN 후막을 성장하고 분리하여 GaN 기판을 얻고자 많은 노력을 하였지만, 아직까지 실리콘 기재 기판 상에 GaN막의 성장 자체가 쉽지 않고 실리콘 기재 기판이 에칭되는 등의 문제점들이 있다. 더구나, 실리콘 기재 기판 위에 GaN막이 성장되더라도 열팽창계수 및 격자상수의 차이로 인하여 기판의 휨과 균열 등의 문제점이 발생하는 경우가 많다.
한편, 등록특허 제519326호는, 사파이어 기재 기판의 뒷면에 소정 결정방향으로 복수 개의 홈을 균일한 간격으로 형성한 후 사파이어 기재 기판의 전면에 GaN층을 형성함으로써, 벌크 질화갈륨을 성장시킨 후 사파이어 기재 기판을 제거할 때 필요한 최소한의 응력을 경감시켜 벌크 질화갈륨에 생성되는 미세크랙을 줄이고 벌크 질화갈륨의 결정성을 향상시키는 기술을 제안하고 있다. 그러나, 이 특허는 GaN을 성장시키기 위한 기재 기판으로서 사파이어 기판을 사용하고 있어, 사파이어 기재 기판의 분리에 여전히 장시간이 소요되며 분리 수율이 낮다는 문제가 있다. 또한, 이 특허에서는 사파이어 기재 기판의 뒷면에 홈을 형성함으로써 기재 기판 분리시의 응력을 경감하고 있으나, 균일한 간격으로 형성된 홈은 특히 GaN막의 성장시에 열팽창계수의 차이에 따른 기판의 휨과 균열의 방지에는 그다지 효과적이지 못하다는 점이 본 발명의 발명자들에 의해 확인되었다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 그 목적은 기재 기판 위에 휨이나 균열이 없이 질화물 반도체막을 성장할 수 있는 질화물 반도체 기판의 제조 방법과, 이에 의해 제조된 질화물 반도체 기판을 제공하는 데에 있다.
또한 본 발명의 목적은 기재 기판의 분리에 장시간을 요하지 않으며 분리 수율이 높은 질화물 반도체 기판의 제조 방법과, 이에 의해 제조된 질화물 반도체 기판을 제공하는 데에 있다.
상술한 기술적 과제를 달성하기 위해 본 발명에서는 기재 기판의 뒷면에 복수의 트렌치들을 형성하되, 기재 기판 상에 질화물 반도체막을 성장시킬 때 받게 되는 응력이 기판의 주변부로 갈수록 크다는 점을 고려하여 이 응력을 흡수 경감하기에 적합하도록 형성한다. 즉, 기재 기판의 뒷면에 형성되는 복수의 트렌치들 간의 피치를 기판의 중심부에서 주변부로 갈수록 점점 좁게 하거나, 트렌치들의 폭을 기판의 중심부에서 주변부로 갈수록 점점 넓게 하거나, 트렌치들의 깊이를 기판의 중심부에서 주변부로 갈수록 점점 깊게 형성한다.
본 발명의 일측면에 따른 질화물 반도체 기판은, 기재 기판; 및 기재 기판의 표면 상에 성장된 질화물 반도체막을 포함하고, 기재 기판의 뒷면에는 제1 방향으로 평행하게 형성된 복수의 제1 트렌치들이 형성되어 있으며, 복수의 제1 트렌치들 간의 피치가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 좁아지는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 질화물 반도체 기판은, 기재 기판; 및 기재 기판의 표면 상에 성장된 질화물 반도체막을 포함하고, 기재 기판의 뒷면에는 제1 방향으로 평행하게 형성된 복수의 제1 트렌치들이 형성되어 있으며, 복수의 제1 트렌치들의 폭이 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 넓어지는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 질화물 반도체 기판은, 기재 기판; 및 기재 기판의 표면 상에 성장된 질화물 반도체막을 포함하고, 기재 기판의 뒷면에는 제1 방향으로 평행하게 형성된 복수의 제1 트렌치들이 형성되어 있으며, 복수의 제1 트렌치들의 깊이가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 깊어지는 것을 특징으로 한다.
또한, 상기의 각 실시예에 따른 질화물 반도체 기판에서, 상기 기재 기판의 뒷면에는 복수의 제1 트렌치들에 더하여, 상기 제1 방향과 교차하는 제2 방향으로 평행하게 형성된 복수의 제2 트렌치들이 더 형성되어 있고, 여기서 복수의 제2 트렌치들 간의 피치, 제2 트렌치들의 폭 또는 깊이가, 각각 상기 제1 트렌치들 간의 피치, 제1 트렌치들의 폭 또는 깊이와 마찬가지로, 각각 점점 좁아지거나, 넓어지 거나 또는 깊어지는 것이 바람직하다.
또한, 상기 기재 기판은 실리콘으로 이루어지는 것이 바람직하다.
본 발명의 다른 측면에 따른 질화물 반도체 기판의 제조 방법은, 기재 기판의 일면에, 제1 방향으로 평행한 복수의 제1 트렌치들을 형성하는 단계; 및 기재 기판의 제1 트렌치들이 형성된 면과 대향하는 타면 상에, 질화물 반도체막을 형성하는 단계;를 포함하고, 복수의 제1 트렌치들 간의 피치가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 좁아지는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 질화물 반도체 기판의 제조 방법은, 기재 기판의 일면에, 제1 방향으로 평행한 복수의 제1 트렌치들을 형성하는 단계; 및 기재 기판의 제1 트렌치들이 형성된 면과 대향하는 타면 상에, 질화물 반도체막을 형성하는 단계;를 포함하고, 복수의 제1 트렌치들의 폭이 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 넓어지는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 질화물 반도체 기판의 제조 방법은, 기재 기판의 일면에, 제1 방향으로 평행한 복수의 제1 트렌치들을 형성하는 단계; 및 기재 기판의 제1 트렌치들이 형성된 면과 대향하는 타면 상에, 질화물 반도체막을 형성하는 단계;를 포함하고, 복수의 제1 트렌치들의 깊이가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 깊어지는 것을 특징으로 한다.
또한, 상기의 각 실시예에 따른 질화물 반도체 기판의 제조 방법은, 상기 기재 기판의 일면에는 복수의 제1 트렌치들에 더하여, 상기 제1 방향과 교차하는 제2 방향으로 평행한 복수의 제2 트렌치들을 형성하는 단계를 더 포함할 수 있고, 여기 서 복수의 제2 트렌치들 간의 피치, 제2 트렌치들의 폭 또는 깊이가, 각각 상기 제1 트렌치들 간의 피치, 제1 트렌치들의 폭 또는 깊이와 마찬가지로, 각각 점점 좁아지거나, 넓어지거나 또는 깊어지는 것이 바람직하다.
여기서, 상기 제1 및/또는 제2 트렌치들은 소잉 휠(sawing wheel)을 이용하여 형성할 수 있으며, 사진 식각 방법을 이용하여 형성할 수도 있다.
또한, 상기 질화물 반도체막은 MOCVD법 또는 HVPE법으로 형성할 수 있다.
나아가, 본 발명의 질화물 반도체 기판의 제조 방법은, 위와 같이 질화물 반도체막을 형성한 후, 상기 기재 기판을 제거하는 단계를 더 포함할 수 있으며, 이때 기재 기판이 실리콘으로 이루어진 경우 습식 식각 방법에 의해 제거할 수 있다.
이와 같이, 본 발명에서는 기재 기판의 뒷면에 복수의 트렌치들을 형성하되, 그 피치, 폭 또는 깊이를 기재 기판의 중심부에서 주변부로 갈수록 각각 좁게, 넓게 또는 깊게 하여 응력을 많이 받는 기판의 주변부에서 응력을 충분히 흡수 경감할 수 있도록 함으로써, 통상 질화물 반도체막을 형성하기 어렵다고 알려진 실리콘 기재 기판을 이용하더라도 휨이나 균열이 없는 고품질의 질화물 반도체 기판을 얻을 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
각각 본 발명의 일실시예에 따라 제조된 질화갈륨(GaN) 기판의 단면도 및 그 저면도인 도 1 및 도 2를 참조하면, 본 실시예의 GaN 기판은 기재 기판(10)과, 그 위에 형성된 GaN막(20)을 구비한다.
본 실시예에서 기재 기판(10)은 단결정 실리콘 웨이퍼를 이용한다. 그러나, 본 발명이 반드시 이에 한정되는 것은 아니고, 사파이어(Al2O3)나 실리콘 카바이드(SiC)를 기재 기판으로 이용할 수 있다. 다만, 단결정 실리콘 웨이퍼를 이용하는 것이 간편하고 기재 기판을 제거하는 경우 습식 식각에 의해 간단히 제거할 수 있어 편리하다.
기재 기판(10)의 GaN막(20)이 형성된 표면의 반대쪽 면에는 복수의 트렌치들(11,12)이 형성되어 있다. 여기서, 트렌치들(11,12)은 도 2에 도시된 바와 같이, 서로 수직으로 교차하는 제1 트렌치들(11)과 제2 트렌치들(12)로 이루어진다. 또한, 제1 및 제2 트렌치들의 피치 P는 기판의 중심부에서 주변부로 갈수록 점점 좁아지는 형태로 형성되어 있다. 즉, 기판의 주변부로 갈수록 트렌치들이 촘촘하게 형성되어 있다. 이는 후술하는 바와 같이 GaN막(20)의 성장 시에 기판의 주변부로 갈수록 응력이 크게 작용하여 기판의 휨이나 GaN막의 균열이 생기기 쉽게 되므로, 이 주변부의 큰 응력을 흡수하게 하기 위함이다.
구체적으로, 제1 및 제2 트렌치들(11,12)의 피치 P는 0.01cm 내지 1.0cm사이에서 변화시킬 수 있다. 즉 기판의 중심부에 형성된 트렌치들 간의 피치를 1.0cm로 하고 가장자리에 형성된 트렌치들 간의 피치를 0.01cm로 할 수 있다. 또한, 이 피치는 몇 개의 트렌치들을 그룹으로 묶어 각 그룹 내에서는 동일한 피치로 하면서 그룹별로 단계적으로 변화시킬 수도 있고, 하나하나의 트렌치들 간의 피치를 계속적으로 변화시킬 수도 있다.
또한, 각 트렌치들(11,12)의 폭은 1㎛ 내지 1mm의 범위 내에서 적절히 조절할 수 있다. 또한, 각 트렌치들(11,12)의 깊이 d는 기재 기판(10)의 두께에 따라 다르지만, 기재 기판(10)의 두께를 50㎛ 내지 1mm로 하였을 때, 5㎛ 내지 900㎛ 범위 내에서 적절히 조절할 수 있다.
한편, 위에서 예시한 트렌치의 피치, 폭, 깊이의 구체적인 수치는 어디까지나 예시적인 것이다. 즉, 후술하는 GaN막(20)의 형성 방법, 그 공정 조건 또는 두께, 나아가서 기재 기판으로 사용되는 재료의 종류와 크기에 따라 기판 중앙부와 주변부에 가해지는 응력의 크기와 그 차이의 범위가 달라지게 되므로, 트렌치의 피치, 폭, 깊이는 기판의 각 부분에 가해지는 응력 및 응력차를 흡수 경감하기에 적절한 범위로 조절할 수 있고, 위에서 예시한 범위를 벗어날 수도 있다.
또한, 본 실시예에서는 트렌치들(11,12) 간의 피치를 변화시킨 반면 트렌치의 폭과 깊이는 일정한 값으로 고정하였으나, 후술하는 다른 실시예처럼, 트렌치들 간의 피치를 고정하고 트렌치의 폭 또는 깊이를 변화시킬 수도 있으며, 피치, 폭, 깊이의 임의의 조합을 변화시킬 수도 있다.
나아가, 도 1 및 도 2에 도시된 구조에서 기재 기판(10) 뒷면에 형성된 트렌치들(11,12)는 서로 수직으로 교차하는 제1 트렌치들(11) 및 제2 트렌치들(12)로 이루어지는 구성이지만, 반드시 수직으로 교차하는 구성으로 한정되는 것은 아니다. 또한, 기재 기판(10)의 뒷면에는 도 3에 도시된 다양한 형태의 트렌치들을 형성할 수도 있다. 즉, 도 3의 (a)에 도시된 바와 같이, 본 실시예의 트렌치들은 한 방향으로만 스트라이프 형태로 형성하고 그 피치를 중심부에서 주변부로 갈수록 점점 좁게 하는 형태로 형성할 수 있다. 또한, 도 3의 (c)에 도시된 바와 같이, 서로 교차하는 세 방향으로 형성할 수도 있다.
기재 기판(10)의 트렌치들(11,12)이 형성된 뒷면에 대향하는 표면에는 GaN막 (20)이 형성되어 있다. 이 GaN막은 후술하는 적절한 형성 방법에 따라, GaN 기판을 사용하는 용도에 따른 적절한 두께, 예컨대 10 내지 500㎛ 두께로 형성되어 있다. 또한, 이 GaN막의 두께의 변화에 따라 기판 기판의 트랜치들의 폭과 간격이 변화할 수 있다. GaN 막의 두께 변화에 따라 응력이 달라지기 때문에 이에 대한 트랜치 폭, 간격, 그리고 피치를 달리하여 조절하여야 한다.
한편, 본 발명의 원리는 순수한 GaN에만 적용되는 것은 아니며, AlN, InN, GaInN, AlGaN 및 GaAlInN 등의 질화물계 반도체에도 동일하게 적용될 수 있다. 따라서, 본 실시예의 GaN막(20)은 이러한 질화물 반도체막으로 대체될 수 있으며, 나아가 질화물 반도체막을 포함하는 복수의 막이 적층된 구조가 될 수도 있다.
도 4는 본 발명의 다른 실시예에 따른 GaN 기판의 구조를 도시한 단면도이 다. 도 4를 참조하여 본 실시예의 GaN 기판을, 전술한 실시예의 GaN 기판과 다른 점만을 중심으로 설명한다.
본 실시예의 GaN 기판이 전술한 실시예의 GaN 기판과 다른 점은, 트렌치의 구조이다. 즉, 본 실시예에서 기재 기판(10a)의 뒷면에 형성된 트렌치들(11a)은 트렌치들 간의 피치 P와 트렌치들의 깊이 d가 동일한 반면, 트렌치들(11a)의 폭 W가 기판의 중심부에서 주변부로 갈수록 점점 넓어지는 구조를 갖는다. 이렇게 기판의 주변부로 갈수록 그 폭이 넓은 트렌치 구조로 함으로써, 기판의 주변부로 갈수록 많이 가해지는 응력을 흡수 경감할 수 있어, 기판의 휨이나 균열을 방지할 수 있다. 구체적으로 트렌치들(11a)의 폭 W는 1㎛ 내지 1mm의 범위 내에서 변화하도록 조절할 수 있지만, 이는 어디까지나 예시적인 수치이고, 전술한 바와 같이, GaN막(20)의 형성 방법, 그 공정 조건 또는 두께, 기재 기판의 종류나 크기 등에 따라 얼마든지 변경가능하다.
도 5는 본 발명의 또 다른 실시예에 따른 GaN 기판의 구조를 도시한 단면도이다. 도 5를 참조하여 본 실시예의 GaN 기판을, 전술한 실시예들의 GaN 기판과 다른 점만을 중심으로 설명한다.
본 실시예의 GaN 기판이 전술한 실시예의 GaN 기판과 다른 점은, 트렌치의 구조이다. 즉, 본 실시예에서 기재 기판(10b)의 뒷면에 형성된 트렌치들(11b)은 트렌치들 간의 피치 P와 트렌치들의 폭 W가 동일한 반면, 트렌치들(11b)의 깊이 d가 기판의 중심부에서 주변부로 갈수록 점점 깊어지는 구조를 갖는다. 이렇게 기판의 주변부로 갈수록 그 깊이가 깊은 트렌치 구조로 함으로써, 기판의 주변부로 갈수록 많이 가해지는 응력을 흡수 경감할 수 있어, 기판의 휨이나 균열을 방지할 수 있다. 구체적으로 트렌치들(11a)의 깊이 d는 기재 기판(10b)의 두께에 따라 다르지만, 기재 기판(10b)의 두께를 50㎛ 내지 1mm로 하였을 때, 5㎛ 내지 900㎛ 범위 내에서 변화하도록 조절할 수 있다. 다만, 이는 어디까지나 예시적인 수치이고, 전술한 바와 같이, GaN막(20)의 형성 방법, 그 공정 조건 또는 두께, 기재 기판인 실리콘 웨이퍼의 크기 등에 따라 얼마든지 변경가능하다.
또한, 도 4 및 도 5에 도시된 실시예에서도, 도 1에 도시된 실시예와 마찬가지로, 도 3에 도시된 바와 같은 다양한 트렌치 형태를 가질 수 있고, 나아가 도 1, 도 4 및 도 5에 도시된 형태들의 임의의 조합을 취할 수도 있다. 요컨대, 본 발명의 질화물 반도체 기판은, 기재 기판의 뒷면에 형성되는 트렌치를, 그 피치, 폭, 또는 깊이를 조절하여, 기판의 주변부에 가해지는 보다 큰 응력을 흡수 경감할 수 있도록 한 것이다.
이어서, 본 발명의 질화물 반도체 기판의 제조 방법에 대해 상세히 설명한다. 여기서도, 기재 기판(10)으로서 단결정 실리콘 웨이퍼를 이용하고 질화물 반도체막으로서 GaN막(20)을 형성하는 경우를 설명하지만, 본 발명이 반드시 이에 한정되지 않음은 전술한 바와 같다.
먼저, 기재 기판으로서 기판 표면이 (111)의 면방위를 가지는 실리콘 웨이퍼를 준비하고, 기재 기판(10)의 뒷면에 상술한 바와 같은 구조와 형태의 트렌치들(11,12,11a,11b)을 형성한다. 트렌치들은 웨이퍼를 절단하는데 사용되는 소잉 휠(sawing wheel)을 이용하거나 반도체 제조 공정에 사용되는 사진 식각 방법으로 형성할 수 있다. 소잉 휠을 사용하는 경우 소잉 휠의 두께가 트렌치들의 폭을 규정하게 되는데, 0.01 내지 1mm의 두께를 가지는 소잉 휠을 선택적으로 사용함으로써 트렌치들의 폭을 조절할 수 있다. 또한, 트렌치들의 깊이와 피치는 소잉 휠의 절단 깊이와, 소잉 휠과 기재 기판의 상대적인 위치를 조절함으로써 조절할 수 있다. 한편, 사진 식각 방법을 이용하여 트렌치들을 형성하는 경우에는, 기재 기판(10)의 뒷면에 원하는 구조와 형태의 트렌치들을 형성하기 위한 식각 마스크(포토레지스트 패턴 또는 별도의 실리콘 산화막 패턴)를 형성하고, 적절한 식각 가스 또는 식각액을 이용하여 기재 기판을 식각하면 된다. 이때 트렌치들의 피치나 폭은 식각 마스트의 패턴에 따라 간단히 조절할 수 있고 현재의 반도체 제조 기술에 따라 소잉 휠보다 훨씬 더 정밀한 패턴으로 형성할 수 있다. 다만, 도 5에 도시된 바와 같은 트렌치들의 깊이가 변화하는 트렌치 구조는 여러 번의 사진 공정 또는 식각 공정을 진행해야 하는 만큼 비용이 더 들어간다.
이어서, 원하는 트렌치 구조가 형성된 기재 기판(10)의 표면에 GaN막(20)을 형성한다. GaN막은 MOCVD법이나 HVPE법 등 공지된 방법으로 원하는 두께까지 형성할 수 있는데, 예를 들어 1000 내지 1100℃에서 반응기 내에 Ga 소스기체와 N 소스기체를 동시에 흘려 GaN막을 성장시킬 수 있으며, 예를 들면 HVPE법에 의해 GaN막을 10 내지 500㎛의 두께로 성장시킬 수 있다. 여기서, Ga 소스기체로서는 GaCl3 기체를 사용하거나 또는 Ga 메탈에 캐리어(carrier) 기체로서 HCl 기체를 흘려주고, 상기 N 소스기체로서는 NH3 기체를 사용할 수 있다. 그러면, 기판의 중심부에서 주 변부로 갈수록 커지는 응력을 흡수 경감하기에 적합한 구조로 형성된 트렌치들이 있기 때문에, 성장되는 GaN막(20)은 균열이나 박리 등의 불량이 발생하지 않고, 또한 기판이 휘지도 않아 고품질의 GaN막을 얻을 수 있다.
또한, GaN막(20)을 형성하기 전에 적절한 완충층을 먼저 형성할 수도 있고, 필요에 따라 GaN막 위에 다른 막을 더 형성할 수도 있다.
이로써 본 발명에 따른 GaN 기판이 얻어지는데, 이 GaN 기판을 다른 소자의 기판으로 사용하기 위해서 기재 기판(10)을 분리 또는 제거해야 하는 경우가 있다. 본 실시예에서는 실리콘으로 이루어지는 기재 기판을 이용하였으므로, 기재 기판(10)은 습식 식각에 의해 간단히 제거할 수 있다. 즉, 실리콘 기재 기판(10)은 예컨대, 질산(HNO3, 70%)과 불산(HF, 50%) 용액을 혼합율 0.1 내지 10의 범위에서 적절히 혼합함으로써 식각액을 준비하고, 도 1, 도 4 또는 도 4에 도시된 GaN 기판을 식각액에 담그면, 1 내지 100㎛/min의 식각율로 제거된다. 이어서, 식각액에 초산 용액을 10% 이하로 첨가하여 잔류 실리콘을 제거한다.
한편, 기재 기판으로서 사파이어 기판이나 실리콘 카바이드 기판을 이용한 경우에는, 레이저를 이용한 열분해나 다이아몬드 연마 등과 같은 공지된 다른 방법으로 기재 기판을 제거할 수 있다.
이어서, 구체적인 실험예를 들어 본 발명의 효과를 확인한다.
도 6는 본 발명의 실시예와 비교예에 따라 기재 기판 뒷면에 각각 다른 형태의 트렌치를 형성하고 기재 기판 표면에 GaN막을 형성한 후, GaN막의 균열 등 불량 여부 및 기판의 휨 여부를 관찰한 사진들이다. 도 6의 (a) 내지 (d)에 나타난 각 시편들은, 6인치 실리콘 웨이퍼(두께 670㎛)를 6개의 사각형 영역으로 나누고, 6개의 영역에 동일한 구조의 트렌치들을 형성한 후 6개의 영역을 잘라낸 다음, 트렌치 구조가 형성된 면과 반대쪽 면에 GaN막(두께: 60㎛)을 성장시켜 얻은 것이다. 각 시편에서 트렌치의 깊이는 150㎛로 동일하며, 트렌치의 폭도 500㎛로 동일하다.
도 6의 (a)는 기재 기판의 뒷면에 한 방향으로만 균일한 피치(1mm)의 트렌치들을 형성한 경우로서, 사진에 나타난 바와 같이, 기판이 휘고 GaN막의 균열 및 그에 따른 박리 현상이 나타남을 육안으로 확인할 수 있었다.
도 6의 (b)는 기재 기판의 뒷면에 서로 수직하는 두 방향으로 각각 동일한 피치의 트렌치들을 형성하되, 가로와 세로의 피치는 다르게 한 경우(가로 피치: 0.5mm, 세로 피치: 1mm)로서, 여전히 기판이 휘고 GaN막의 균열이 확인되었다.
도 6의 (c)는 기재 기판의 뒷면에 서로 수직하는 두 방향으로 동일한 피치의 트렌치들을 형성하되, 가로와 세로의 피치를 같게 한 경우(피치: 0.5mm)로서, (c)에 비해 휨이 많이 개선되었지만 가장자리 부분에 휨이 보이며 GaN막의 균열이 발생한 것을 확인할 수 있었다.
도 6의 (d)는 기재 기판의 뒷면에 서로 수직하는 두 방향으로 트렌치들을 형성하되, 본 발명에 따라 중심부에서 주변부로 갈수록 피치를 10mm, 4mm, 2mm, 1mm로 4 단계에 걸쳐 좁게 한 경우이다. 사진에서 확인할 수 있는 바와 같이, 기판의 휨은 없었으며 GaN막의 균열도 발생하지 않았다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 질화물 반도체막을 성장하기 전에 기재 기판 뒷면에 복수의 트렌치들을 형성하되, 기판의 중심부에서 주변부로 갈수록 그 피치를 감소시키거나, 트렌치의 폭을 증가시키거나, 또는 트렌치의 깊이를 증가시킴으로써, 질화물 반도체막의 성장 시에 발생하는 열적 변형으로부터 발생하는 기판의 휨과 질화물 반도체막의 균열을 방지할 수 있다.
따라서, 통상 질화물 반도체막을 형성하기 어렵다고 알려진 실리콘 기재 기판을 이용하더라도 휨이나 균열이 없는 고품질의 질화물 반도체 기판을 얻을 수 있다.
또한, 기재 기판으로서 실리콘 기판을 이용하는 경우에는, 습식 식각과 같은 화학적 방법에 의해 간단히 기재 기판을 제거할 수 있어, 단시간 저비용으로 고수율의 질화물 반도체 기판을 얻을 수 있다.

Claims (26)

  1. 기재 기판; 및
    상기 기재 기판의 표면 상에 성장된 질화물 반도체막을 포함하고,
    상기 기재 기판의 뒷면에는 제1 방향으로 평행하게 형성된 복수의 제1 트렌치들이 형성되어 있으며, 상기 복수의 제1 트렌치들 간의 피치가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 좁아지는 것을 특징으로 하는 질화물 반도체 기판.
  2. 제1항에 있어서,
    상기 기재 기판의 뒷면에는 상기 제1 방향과 교차하는 제2 방향으로 평행하게 형성된 복수의 제2 트렌치들이 더 형성되어 있고, 상기 복수의 제2 트렌치들 간의 피치가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 좁아지는 것을 특징으로 하는 질화물 반도체 기판.
  3. 기재 기판; 및
    상기 기재 기판의 표면 상에 성장된 질화물 반도체막을 포함하고,
    상기 기재 기판의 뒷면에는 제1 방향으로 평행하게 형성된 복수의 제1 트렌치들이 형성되어 있으며, 상기 복수의 제1 트렌치들의 폭이 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 넓어지는 것을 특징으로 하는 질화물 반도체 기판.
  4. 제3항에 있어서,
    상기 기재 기판의 뒷면에는 상기 제1 방향과 교차하는 제2 방향으로 평행하게 형성된 복수의 제2 트렌치들이 더 형성되어 있고, 상기 복수의 제2 트렌치들의 폭이 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 넓어지는 것을 특징으로 하는 질화물 반도체 기판.
  5. 기재 기판; 및
    상기 기재 기판의 표면 상에 성장된 질화물 반도체막을 포함하고,
    상기 기재 기판의 뒷면에는 제1 방향으로 평행하게 형성된 복수의 제1 트렌치들이 형성되어 있으며, 상기 복수의 제1 트렌치들의 깊이가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 깊어지는 것을 특징으로 하는 질화물 반도체 기판.
  6. 제5항에 있어서,
    상기 기재 기판의 뒷면에는 상기 제1 방향과 교차하는 제2 방향으로 평행하게 형성된 복수의 제2 트렌치들이 더 형성되어 있고, 상기 복수의 제2 트렌치들의 깊이가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 깊어지는 것을 특징으로 하는 질화물 반도체 기판.
  7. 제2항, 제4항 또는 제6항에 있어서,
    상기 제1 방향과 제2 방향은 서로 수직으로 교차하는 것을 특징으로 하는 질화물 반도체 기판.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기재 기판은 실리콘으로 이루어지는 것을 특징으로 하는 질화물 반도체 기판.
  9. 기재 기판의 일면에, 제1 방향으로 평행한 복수의 제1 트렌치들을 형성하는 단계; 및
    상기 기재 기판의 상기 제1 트렌치들이 형성된 면과 대향하는 타면 상에, 질화물 반도체막을 형성하는 단계;를 포함하고,
    상기 복수의 제1 트렌치들 간의 피치가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 좁아지는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  10. 제9항에 있어서,
    상기 기재 기판의 일면에 상기 제1 방향과 교차하는 제2 방향으로 평행한 복수의 제2 트렌치들을 형성하는 단계를 더 포함하고,
    상기 복수의 제2 트렌치들 간의 피치가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 좁아지는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  11. 기재 기판의 일면에, 제1 방향으로 평행한 복수의 제1 트렌치들을 형성하는 단계; 및
    상기 기재 기판의 상기 제1 트렌치들이 형성된 면과 대향하는 타면 상에, 질화물 반도체막을 형성하는 단계;를 포함하고,
    상기 복수의 제1 트렌치들의 폭이 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 넓어지는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 기재 기판의 일면에 상기 제1 방향과 교차하는 제2 방향으로 평행한 복수의 제2 트렌치들을 형성하는 단계를 더 포함하고,
    상기 복수의 제2 트렌치들의 폭이 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 넓어지는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  13. 기재 기판의 일면에, 제1 방향으로 평행한 복수의 제1 트렌치들을 형성하는 단계; 및
    상기 기재 기판의 상기 제1 트렌치들이 형성된 면과 대향하는 타면 상에, 질화물 반도체막을 형성하는 단계;를 포함하고,
    상기 복수의 제1 트렌치들의 깊이 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 깊어지는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 기재 기판의 일면에 상기 제1 방향과 교차하는 제2 방향으로 평행한 복수의 제2 트렌치들을 형성하는 단계를 더 포함하고,
    상기 복수의 제2 트렌치들의 깊이가 상기 기재 기판의 중심부에서 주변부로 갈수록 점점 깊어지는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  15. 제10항, 제12항 또는 제14항에 있어서,
    상기 제1 방향과 제2 방향은 서로 수직으로 교차하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  16. 제9항, 제11항 또는 제13항에 있어서,
    상기 제1 트렌치들은 소잉 휠(sawing wheel)을 이용하여 형성되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  17. 제9항, 제11항 또는 제13항에 있어서,
    상기 제1 트렌치들은 사진 식각 방법을 이용하여 형성되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  18. 제9항, 제11항 또는 제13항에 있어서,
    상기 질화물 반도체막은 MOCVD법 또는 HVPE법으로 형성되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  19. 제9항, 제11항 또는 제13항에 있어서,
    상기 기재 기판은 실리콘으로 이루어지는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  20. 제9항, 제11항 또는 제13항에 있어서,
    상기 질화물 반도체막을 형성한 후, 상기 기재 기판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  21. 제20항에 있어서,
    상기 기재 기판은 실리콘으로 이루어지고, 상기 기재 기판은 습식 식각 방법으로 제거되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  22. 제10항, 제12항 또는 제14항에 있어서,
    상기 제1 및 제2 트렌치들은 소잉 휠을 이용하여 형성되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  23. 제10항, 제12항 또는 제14항에 있어서,
    상기 제1 및 제2 트렌치들은 사진 식각 방법을 이용하여 형성되는 것을 특징 으로 하는 질화물 반도체 기판의 제조 방법.
  24. 제10항, 제12항 또는 제14항에 있어서,
    상기 질화물 반도체막은 MOCVD법 또는 HVPE법으로 형성되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  25. 제10항, 제12항 또는 제14항에 있어서,
    상기 질화물 반도체막을 형성한 후, 상기 기재 기판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  26. 제23항에 있어서,
    상기 기재 기판은 실리콘으로 이루어지고, 상기 기재 기판은 습식 식각 방법으로 제거되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
KR1020060129128A 2006-12-18 2006-12-18 질화물 반도체 기판 및 그 제조 방법 KR100941305B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020060129128A KR100941305B1 (ko) 2006-12-18 2006-12-18 질화물 반도체 기판 및 그 제조 방법
EP07122820A EP1936668B1 (en) 2006-12-18 2007-12-11 Nitride semiconductor substrate and manufacturing method thereof
US12/002,338 US7915698B2 (en) 2006-12-18 2007-12-14 Nitride semiconductor substrate having a base substrate with parallel trenches
JP2007323451A JP4741572B2 (ja) 2006-12-18 2007-12-14 窒化物半導体基板及びその製造方法
CN2007101953851A CN101207174B (zh) 2006-12-18 2007-12-17 氮化物半导体衬底及其制造方法
SG200719023-4A SG144121A1 (en) 2006-12-18 2007-12-18 Nitride semiconductor substrate and manufacturing method thereof
US13/031,425 US8138003B2 (en) 2006-12-18 2011-02-21 Method of manufacturing nitride semiconductor substrates having a base substrate with parallel trenches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060129128A KR100941305B1 (ko) 2006-12-18 2006-12-18 질화물 반도체 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080056347A true KR20080056347A (ko) 2008-06-23
KR100941305B1 KR100941305B1 (ko) 2010-02-11

Family

ID=39092778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129128A KR100941305B1 (ko) 2006-12-18 2006-12-18 질화물 반도체 기판 및 그 제조 방법

Country Status (6)

Country Link
US (2) US7915698B2 (ko)
EP (1) EP1936668B1 (ko)
JP (1) JP4741572B2 (ko)
KR (1) KR100941305B1 (ko)
CN (1) CN101207174B (ko)
SG (1) SG144121A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150020895A (ko) * 2013-08-19 2015-02-27 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
KR20180096121A (ko) * 2017-02-20 2018-08-29 한국전기연구원 반도체 웨이퍼 시닝 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160076168A1 (en) * 2006-04-07 2016-03-17 Sixpoint Materials, Inc. Substrates for growing group iii nitride crystals and their fabrication method
US8664747B2 (en) * 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
US8242008B2 (en) * 2009-05-18 2012-08-14 Micron Technology, Inc. Methods of removing noble metal-containing nanoparticles, methods of forming NAND string gates, and methods of forming integrated circuitry
CN102339798B (zh) * 2010-07-22 2014-11-05 展晶科技(深圳)有限公司 复合式基板、氮化镓基元件及氮化镓基元件的制造方法
US10707082B2 (en) * 2011-07-06 2020-07-07 Asm International N.V. Methods for depositing thin films comprising indium nitride by atomic layer deposition
CN103094443A (zh) * 2011-11-03 2013-05-08 亚威朗光电(中国)有限公司 图形生长衬底
CN103137434B (zh) * 2011-11-23 2016-02-10 上海华虹宏力半导体制造有限公司 硅基GaN薄膜的制造方法
CN103078028A (zh) * 2011-12-09 2013-05-01 光达光电设备科技（嘉兴）有限公司 衬底、衬底的制作方法和使用方法
US9553126B2 (en) * 2014-05-05 2017-01-24 Omnivision Technologies, Inc. Wafer-level bonding method for camera fabrication
JP2017530081A (ja) * 2014-09-11 2017-10-12 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物結晶成長用基板及びその製造方法
US9362332B1 (en) * 2014-11-14 2016-06-07 Semiconductor Manufacturing International (Shanghai) Corporation Method for semiconductor selective etching and BSI image sensor
CN104681415A (zh) * 2015-03-11 2015-06-03 华进半导体封装先导技术研发中心有限公司 一种超薄硅基板的制作工艺和结构
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
JPWO2016207940A1 (ja) * 2015-06-22 2018-05-24 オリンパス株式会社 内視鏡用撮像装置
CN105514244A (zh) * 2015-12-15 2016-04-20 天津三安光电有限公司 一种发光二极管结构
JP6862154B2 (ja) * 2016-11-22 2021-04-21 キヤノン株式会社 光学素子、露光装置、および物品の製造方法
FR3071099A1 (fr) * 2017-09-12 2019-03-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat structure pour la fabrication de composants de puissance
CN107785244A (zh) * 2017-09-27 2018-03-09 厦门三安光电有限公司 一种半导体外延生长方法及其石墨承载盘
CN111082307B (zh) * 2019-12-31 2021-07-06 长春理工大学 一种低应力高导热半导体衬底及其制备方法
CN113644126B (zh) * 2021-06-28 2023-09-01 厦门市三安集成电路有限公司 一种外延结构及其制备方法
CN115527837B (zh) * 2022-09-29 2023-06-02 松山湖材料实验室 氮化铝复合衬底的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138033A (ja) * 1982-02-10 1983-08-16 Toshiba Corp 半導体基板及び半導体装置の製造方法
JPH07277884A (ja) * 1994-04-05 1995-10-24 Mitsubishi Cable Ind Ltd 半導体用単結晶の製造方法
CA2231625C (en) * 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
JP3542491B2 (ja) * 1997-03-17 2004-07-14 キヤノン株式会社 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
KR100519326B1 (ko) * 1999-04-20 2005-10-07 엘지전자 주식회사 질화갈륨 반도체 레이저 다이오드의 기판 제조방법
JP4233894B2 (ja) * 2003-03-12 2009-03-04 日鉱金属株式会社 半導体単結晶の製造方法
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
JP2005298245A (ja) * 2004-04-08 2005-10-27 Kobe Steel Ltd 単結晶基板
JP2005298254A (ja) 2004-04-09 2005-10-27 Hitachi Cable Ltd 化合物半導体単結晶成長用容器及びそれを用いた化合物半導体単結晶の製造方法
KR20060030636A (ko) * 2004-10-06 2006-04-11 주식회사 이츠웰 질화물 반도체 성장용 사파이어 기판과 그 제조 방법.
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150020895A (ko) * 2013-08-19 2015-02-27 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
KR20180096121A (ko) * 2017-02-20 2018-08-29 한국전기연구원 반도체 웨이퍼 시닝 방법

Also Published As

Publication number Publication date
EP1936668A3 (en) 2011-10-05
CN101207174A (zh) 2008-06-25
EP1936668A2 (en) 2008-06-25
JP4741572B2 (ja) 2011-08-03
JP2008150284A (ja) 2008-07-03
KR100941305B1 (ko) 2010-02-11
EP1936668B1 (en) 2013-03-27
US20080142846A1 (en) 2008-06-19
US8138003B2 (en) 2012-03-20
SG144121A1 (en) 2008-07-29
US20110143525A1 (en) 2011-06-16
US7915698B2 (en) 2011-03-29
CN101207174B (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
KR100941305B1 (ko) 질화물 반도체 기판 및 그 제조 방법
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US8058705B2 (en) Composite material substrate
TWI440073B (zh) 電路結構的製造方法
KR102071034B1 (ko) 질화물 기판 제조 방법
WO2015159342A1 (ja) 窒化物半導体単結晶基板の製造方法
JP3441415B2 (ja) 半導体結晶の製造方法
JP2018536618A (ja) 結晶基板上で半極性窒化層を得る方法
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
KR20140073646A (ko) 단결정 질화갈륨 기판 및 그 제조 방법
CN106536794B (zh) 氮化镓衬底
KR101157426B1 (ko) 질화갈륨 성장용 베이스 기판, 베이스 기판 제조 방법 및질화갈륨 성장 방법
KR100357116B1 (ko) 질화물 반도체막 성장 방법
KR20160136581A (ko) 벽개 특성을 이용한 질화물 반도체 기판 제조 방법
KR102608902B1 (ko) 질화물 반도체 기판 제조방법
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
TWI451480B (zh) 三族氮化物半導體之製造方法
KR100327379B1 (ko) 질화갈륨 반도체 기판 제조 방법
KR100335111B1 (ko) 질화물 반도체 및 그 제조 방법
KR101967716B1 (ko) 질화갈륨 웨이퍼의 제조방법
KR101173985B1 (ko) 기판 제조 방법
KR20100061062A (ko) 질화물 단결정 박막의 성장 방법 및 이를 이용한 질화물 반도체 발광소자의 제조 방법
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
KR20090044707A (ko) 화합물 반도체 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 11