KR20160136581A - 벽개 특성을 이용한 질화물 반도체 기판 제조 방법 - Google Patents

벽개 특성을 이용한 질화물 반도체 기판 제조 방법 Download PDF

Info

Publication number
KR20160136581A
KR20160136581A KR1020150070245A KR20150070245A KR20160136581A KR 20160136581 A KR20160136581 A KR 20160136581A KR 1020150070245 A KR1020150070245 A KR 1020150070245A KR 20150070245 A KR20150070245 A KR 20150070245A KR 20160136581 A KR20160136581 A KR 20160136581A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
substrate
scam
semiconductor layer
buffer layer
Prior art date
Application number
KR1020150070245A
Other languages
English (en)
Inventor
이현재
Original Assignee
주식회사 루미스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루미스탈 filed Critical 주식회사 루미스탈
Priority to KR1020150070245A priority Critical patent/KR20160136581A/ko
Publication of KR20160136581A publication Critical patent/KR20160136581A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 벽개 특성을 이용한 질화물 반도체 기판 제조 방법으로서, 격자상수 및 열팽창 계수가 적으며 물리적으로 벽개 특성을 갖는 SCAM 기판을 베이스 기판으로 사용하여 상부에 질화물 반도체층을 성장시키고, 반응기의 온도를 상온으로 냉각시켜 온도 하강 중 SCAM 기판의 벽개 특성으로 인해 SCAM 기판이 자연 분리됨으로써 질화물 반도체 기판을 생산하는 방안을 제시한다.

Description

벽개 특성을 이용한 질화물 반도체 기판 제조 방법 {Method ofmanufacturing nitride semiconductor substrates by using cleavage property of material}
본 발명은 벽개 특성을 이용한 질화물 반도체 기판 제조 방법에 관한 것으로서, 보다 구체적으로는 격자상수 및 열팽창 계수가 적으며 물리적으로 벽개 특성을 갖는 SCAM(스칸듐 마그네슘 알루미네이트) 기판을 베이스 기판으로 사용하여 상부에 질화물 반도체층을 성장시키고, 반응기의 온도를 상온으로 냉각시켜 온도 하강 중 SCAM 기판의 벽개 특성으로 인해 SCAM 기판이 자연 분리됨으로써 질화물 반도체 기판을 생산하는 방법에 대한 것이다.
III족 질화물 반도체인 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨알루미늄(GaAlN) 등의 반도체 물질은 발광다이오드(LED)나 레이져 다이오드(LD) 등의 광학소자 및 전자소자로 많은 관심을 받고 있다.
일반적으로 질화물 반도체는 이종 기판상에 MOCVD(Metal Organic Chemical Vapor Deposition), HVPE(Hydride Vapor Phase Epitaxy) 등의 방법으로 성장하고 있다.
가장 많이 사용되는 질화물 반도체인 질화갈륨(GaN) 웨이퍼를 제조하는 과정을 간략하게 예로 들자면, 이종기판인 사파이어(Al2O3), 실리콘카바이트(SiC), 갈륨아세나이드(GaAs) 또는 실리콘(Si) 기판등에 질화갈륨(GaN)층을 성장시킨 후 성장된 질화갈륨층을 분리하여 질화갈륨 웨이퍼를 제조한다.
그러나 이와 같이 성장된 질화갈륨 등의 질화물 반도체 물질의 경우 이종기판과의 격자상수 및 열팽창계수 차이에 의해 도 1에 도시된 바와 같이 큰 응력(stress)이 발생하기 때문에 결정 성장 후 반응기로부터 반출시에 질화물 반도체층 상에 크랙(Crack) 또는 휨(Bowing) 문제가 유발되어 질화물 반도체층을 이종 기판인 베이스 기판으로부터 분리하는데 많은 어려움이 있다.
이러한 문제를 해결하고자 질화물 반도체 기판 제조시 성장용 이종기판인 베이스 기판으로부터 질화물 반도체층을 분리해내는 기술은, 질화물 반도체 기판 제조의 핵심 요소 기술로 지금까지 다양한 연구결과가 보고되고 있다.
공지된 질화물 반도체 기판을 제조하는 방법으로는, 레이져를 이용하여 질화물 반도체를 분리하는 방법인 레이저 리프트 오프(LLO; Laser Lift-Off) 방법[Japanese Journal of Applied Physics. Vol. 38, L217 (1999)], 실리콘옥사이드(SiO2) 패턴닝(Patterning)을 활용하여 갈륨아세나이드(GaAs) 기판 위에 질화물 반도체를 성장시킨 후 갈륨아세나이드 기판을 에칭하는 방법(대한민국 등록특허 제10-0915268호), 성장용 베이스 기판과 질화물 반도체층 사이에 메탈 마스크층을 형성하고 물리적으로 취약한 구조를 형성하여, 베이스 기판과의 물질적 차이로 발생하는 응력을 활용한 자연적으로 분리하는 방법(대한민국 등록특허 제10-0680670호) 등이 제시되어 사용되어지고 있다.
그러나 이러한 종래 질화물 반도체 기판 제조 방법들은, 고온에서 성장된 질화물 반도체를 상온으로 온도를 냉각시키는 동안 계면에서 발생하는 600Mpa 정도의 큰 응력을 해소할 수 없는 문제가 있으며, 이로 인해 기판의 휨 및 깨짐의 문제가 발생하여 질화물 반도체 기판의 생산수율이 상당히 낮은 단점이 있다
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하고자 하는 것으로서, 종래 질화물 반도체 기판 제조 방법들의 경우, 고온에서 성장된 질화물 반도체를 상온의 온도를 냉각시키는 동안 계면에서 발생하는 600Mpa 정도의 큰 응력을 해소할 수 없는 문제로 인해 기판의 휨 및 깨짐의 문제가 발생하여 질화물 반도체 기판의 생산수율이 현저히 낮아지는 문제를 해결하고자 한다.
상기 기술적 과제를 달성하고자 본 발명에 따른 질화물 반도체 기판 제조 방법은, SCAM(스칸듐 마그네슘 알루미네이트) 기판 상에 완충층을 형성시키는 완충층 형성 단계; 상기 완충층의 상부에 질화물 반도체층을 성장시키는 질화물 반도체층 형성 단계; 반응기의 온도를 상온으로 하강시켜, 상기 SCAM 기판의 벽개 특성으로 상기 SCAM 기판이 자연분리되어 질화물 반도체 기판을 획득하는 베이스 기판 분리 단계를 포함할 수 있다.
바람직하게는 상기 완충층 형성 단계는, 상기 반응기의 온도를 제1 온도 범위로 형성하고, 질화알루미늄(AIN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화티타늄(TiN), 질화크롬(CrN), 질화하프늄(HfN), 탄화규소(SiC) 또는 산화갈륨(Ga2O3) 중 하나 이상의 물질을 포함하는 완충층을 형성시킬 수 있다.
또한 상기 질화물 반도체층 형성 단계는, 상기 반응기의 온도를 상기 제1 온도 범위보다 높은 제2 온도 범위로 형성하고, 상기 완충층의 상부에 질화갈륨 또는 질화알루미늄을 성장시킬 수 있다.
본 발명에 따른 제1 실시예로서, 상기 완충층 형성 단계는, 상기 반응기를 500 내지 800℃ 내의 제1 온도 범위로 형성하고, 상기 완충층으로 질화갈륨층을 성장시키고, 상기 질화물 반도체층 형성 단계는, 상기 반응기를 1000 내지 1100℃ 내의 제2 온도 범위로 형성하고, 상기 완충층의 상부에 상기 질화물 반도체층으로 질화갈륨층을 성장시킬 수 있다.
본 발명에 따른 제2 실시예로서, 상기 완충층 형성 단계는, 상기 반응기를 700 내지 1000℃ 내의 제1 온도 범위로 형성하고, 상기 완충층으로 질화알루미늄층을 성장시키고, 상기 질화물 반도체층 형성 단계는, 상기 반응기를 1100 내지 1500℃ 내의 제2 온도 범위로 형성하고, 상기 완충층의 상부에 상기 질화물 반도체층으로 질화알루미늄층을 성장시킬 수 있다.
바람직하게는 상기 베이스 기판 분리 단계는, 반응기의 온도를 20 내지 5℃/min의 온도 하강율로 상온까지 하강시킬 수 있다.
나아가서 상기 베이스 기판 분리 단계는, 반응기의 온도를 상온으로 하강시켜, 상기 SCAM 기판의 벽개 특성으로 상기 SCAM 기판을 자연분리시키는 단계; 상기 질화물 반도체층의 후면에 잔존하는 상기 SCAM 기판의 잔존 부분에 충격을 가하여 상기 SCAM 기판의 잔존 부분을 제거하는 단계; 및 상기 질화물 반도체층의 후면을 가공하여 상기 완충층을 제거하는 단계를 포함할 수 있다.
이와 같은 본 발명에 의하면, 격자상수 및 열팽창 계수가 적으며 물리적으로 벽개특성을 갖는 SCAM 기판을 베이스 기판으로 적용하여 SCAM 기판 상에 성장시킨 질화물 반도체층을 상기 SCAM 기판의 벽개 특성으로 자연 분리함으로써 고품질의 질화물 반도체 기판을 제조할 수 있다.
특히, 본 발명에서는, SCAM 기판 상에 질화물 반도체층을 성장시킨 후 온도 하강에 따라 상기 SCAM 기판과 상기 질화물 반도체층의 격자상수 및 열팽창계수 차이에 의해 응력(stress)이 발생되며, 상기 응력이 상기 SCAM 기판에 전달되면서 상대적으로 결정 구조가 약한 벽개면을 따라 쪼개짐이 발생되어 상기 SCAM 기판을 상기 질화물 반도체층과 자연 분리시킬 수 있다.
이를 통해 응력에 따른 스트레스가 상기 SCAM 기판의 벽개면을 쪼개면서 소모되기에 상기 질화물 반도체층의 크랙(Crack)이나 휨(bowing) 현상이 발생되지 않아 고품질의 질화물 반도체 기판을 회득할 수 있다.
도 1은 이종 기판에서 질화물 반도체 성장시 응력에 따른 질화갈륨 반도체층 상에 크랙(Crack) 또는 휨(Bowing) 현상이 발생되는 개념도를 도시하며,
도 2는 질화물 반도체 기판의 제조시 베이스 기판으로 이용되는 다양한 물질의 벽개 특성을 나타내며,
도 3은 본 발명에 사용하는 SCAM 기판의 벽개면이 쪼개지는 예시를 나타내며,
도 4는 본 발명에 따른 질화물 반도체 기판 제조 방법의 공정에 대한 개략적인 흐름도를 도시하며,
도 5는 본 발명에 따른 질화물 반도체 기판 제조 방법에 대한 제1 실시예의 공정을 도시하며,
도 6은 본 발명에 따른 질화물 반도체 기판 제조 방법에서 추가 가공 공정에 대한 실시예를 도시한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 설명하기 위하여 이하에서는 본 발명의 바람직한 실시예를 예시하고 이를 참조하여 살펴본다.
먼저, 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니며, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 또한 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 발명은 벽개 특성을 이용하여 질화물 반도체층으로부터 베이스 기판을 자연 분리하는 방법을 제시하는데, 단결정에 있어서 벽개면(Cleavage Plane)이라 함은 물리적 특성으로 인해 파괴가 발생되는 결정면을 말하며, 일반적인 단결정의 경우에 복수개의 벽개면을 갖는다. 본 발명에서는 특정한 결정 방향에 따른 벽개 특성을 갖는 단결정 물질을 베이스 기판으로 적용하여 벽개 특성으로 베이스 기판을 자연 분리함으로써 질화물 반도체층의 휨이나 깨짐 현상 없이 질화물 반도체층을 분리하여 질화물 반도체 기판을 제조하는 방안을 제시한다.
도 2는 질화물 반도체 기판의 제조시 베이스 기판으로 이용되는 다양한 물질의 벽개 특성을 나타낸다.
상기 도 2의 (a)는 사파이어(Al2O3)의 벽개 특성을 나타내는데, 사파이어 기판의 경우, 성장 방향 [0001]에 대하여 벽개면은 {11-20}면 및 {10-11}면으로 나타나는 특성이 있다. 즉 사파이어 기판은 성장 방향과 유사한 방향을 따라서 쪼개지는 특성이 있다.
이로 인해 사파이어 기판을 베이스 기판으로 사용하여 질화물 반도체를 성장시키는 경우, 성장 방향 [0001]에 대하여 사파이어 기판의 벽개면이 {11-20}면 및 {10-11}면으로 나타나기 때문에 질화물 반도체층을 두껍게 성장시키게 되면 사파이어가 벽개면으로 깨지면서 그 상부에 성장된 질화물 반도체층 또한 깨지는 문제를 발생시키게 되어, 질화물 반도체 기판의 제조에 있어 수율을 떨어뜨리는 큰 문제를 발생시키게 된다.
또한 상기 도 2의 (b)는 실리콘카바이트(SiC)의 벽개 특성을 나타내는데, 실리콘카바이트 기판의 경우 성장 방향 [0001]에 대하여 벽개면은 {11-20}면 및 {10-10}면으로 나타나 상기 사파이어 기판과 유사하게 쪼개지는 특성이 있다.
따라서 실리콘카바이트 기판을 베이스 기판으로 사용하여 질화물 반도체를 성장시키는 경우에도 성장 방향 [0001]에 대하여 {11-20}면 및 {10-10}면이 벽개면으로 나타나 상기 사파이어 기판과 유사한 문제를 야기시킨다.
그러나 본 발명에서 베이스 기판으로 적용하는 스칸듐 마그네슘 알루미네이트(ScAlMgO4; 이하 SCAM이라 칭합니다.) 기판의 경우에는 상기 도 2의 (c)와 같이 성장 방향 [0001]에 대하여 벽개면이 {0001}면으로 나타나 성장 방향과 수직 방향으로 벽개면이 형성되는 물리적 특성을 갖는다.
그러므로 SCAM 기판의 경우, 질화물 반도체층의 성장 방향[0001]과 수직한 측면으로 쪼개지는 벽개면 특성을 갖기에 질화물 반도체층을 충분히 두껍게 형성하여 상온으로 반출시에도 성장된 질화물 반도체층이 깨지는 문제를 확연히 줄일 수 있게 된다.
또한 SCAM는 {0001}면의 벽개강도 또한 다른 질화물 반도체 성장용 기판인 사파이어(Al2O3)나 실리콘(SiC) 보다 약하기 때문에 보다 쉽게 벽개면으로 깨지는 경향성을 갖는다.
따라서 SCAM 기판을 베이스 기판으로 질화물 반도체층을 성장시킨 상태에서 SCAM 기판을 분리할 때, 상기 도 3에 도시된 바와 같이 SCAM 기판의 [0001] 방향과 수직인 방향에 강도가 높고 날카로운 블레이드 등으로 충격을 가하면 충격받은 SCAM 기판의 측면이 {0001}면을 따라 깨끗하게 쪼개지므로 손쉽게 SCAM 기판으로부터 질화물 반도체층을 분리할 수 있다. 이와 같이 SCAM 기판은 측면에 작은 힘을 가해서도 쉽게 SCAM 기판을 제거할 수 있는 큰 장점을 갖고 있기에 성장된 질화물 반도체층을 SCAM 기판에서 분리하기가 용이하다.
나아가서 SCAM 기판은 질화갈륨과 격자정수의 불일치도가 1.6%로 사파이어 16%, 실리콘카바이드 3.5% 보다 월등히 낮기 때문에, 질화갈륨의 성장시 결함을 획기적으로 줄일 수 있는 장점을 갖고 있다.
이상에서 살펴본 SCAM의 물리적 특성을 이용하여, 본 발명에서는 HVPE(Hydride Vapor Phase Epitaxy) 방법을 이용한 질화물 반도체 기판의 제조시, 격자상수 및 열팽창 계수가 적으며 물리적으로 벽개 특성을 갖는 SCAM 기판을 베이스 기판으로 사용하고, SCAM 기판의 상부에 질화물 반도체층을 성장시킨 후 반응기의 온도를 상온으로 냉각시켜 SCAM의 벽개 특성을 통해 SCAM 기판을 자연 분리시켜 고품질의 질화물 반도체 기판을 생산하는 방안을 제시한다.
이하에서는 본 발명에서 SCAM 기판의 벽개 특성을 이용하여 질화물 반도체 기판을 제조하는 방법에 대하여 실시예를 통해 살펴보기로 한다.
도 4는 본 발명에 따른 질화물 반도체 기판 제조 방법의 공정에 대한 개략적인 흐름도를 도시한다.
질화물 반도체 기판을 제조하기 위한 베이스 기판으로서 SCAM 기판을 준비(S10)한다.
준비된 SCAM 기판 상에 완충층을 형성(S20)시키는데, 이때 반응기의 온도를 제1 온도 범위로 형성하고, 질화알루미늄(AIN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화티타늄(TiN), 질화크롬(CrN), 질화하프늄(HfN), 실리콘카바이트(SiC) 또는 산화갈륨(Ga2O3) 중 하나 이상의 물질을 포함하는 완충층을 형성시킨다.
여기서, 상기 제1 온도 범위 등 완충층을 형성시키기 위한 다양한 성장 조건은, 상기 완충층을 형성시키는 물질, 성장 두께 그리고 완충층 성장 이후 완충층 상에 성장될 질화물 반도체층의 종류 등에 따라 적절하게 선택될 수 있다. 즉, 온도 범위 외에도 가스 공급 비율, 성장 시간, 성장 속도 등 다양한 조건이 적절하게 설정될 수 있다.
그리고 상기 완충층의 상부에 질화물 반도체층을 성장(S30)시키는데, 이때 상기 반응기의 온도를 상기 제1 온도 범위보다 높은 제2 온도 범위로 형성하고, 상기 완충층의 상부에 여러 가지 성장 조건에 맞춰서 질화물 반도체층을 성장시킨다. 질화물 반도체층으로는 질화갈륨 또는 질화알루미늄 등 제조하고자 하는 질화물 반도체 기판에 따라 다양한 질화물 반도체층을 성장시킬 수 있다.
여기서, 상기 제2 온도 범위 등 질화물 반도체층의 성장 조건은 상기 완충층성장시와 마찬가지로 질화물 반도체층의 물질, 성장 두께 등에 따라서 적절하게 조절될 수 있다.
질화물 반도체 기판으로 적용될 질화물 반도체층의 성장이 완료되면, 상기 반응기의 온도를 상온으로 하강(S40)시키는데, 상기 반응기의 온도가 점차적으로 상온으로 떨어지면서 상기 SCAM 기판의 벽개 특성으로 인해 베이스 기판인 상기 SCAM 기판은 그 상부의 질화물 반도체층과 자연분리(S50)된다.
이는 온도 하강에 따라 상기 SCAM 기판과 상기 질화물 반도체층의 격자상수 및 열팽창계수 차이에 의해 응력(stress)이 발생되며, 상기 응력이 상기 SCAM 기판에 전달되면서 상대적으로 결정 구조가 약한 벽개면을 따라 쪼개짐이 발생되어 상기 SCAM 기판은 상기 질화물 반도체층과 자연 분리될 수 있다.
이때, 응력에 따른 스트레스가 상기 SCAM 기판의 벽개면을 쪼개면서 소모되기에 상기 질화물 반도체층의 크랙(Crack)이나 휨(bowing) 현상이 발생되지 않아 고품질의 질화물 반도체 기판을 획득할 수 있다.
상기 질화물 반도체층과 상기 SCAM이 분리되면, 상기 질화물 반도체층을 바로 질화물 반도체 기판으로 이용할 수 있으나, 상기 질화물 반도체층의 후면에 상기 완충층이 잔존하기에 화학적 에칭 방법이나 연마 공정 등의 다양한 방식으로 상기 질화물 반도체층의 후면을 처리(S60)하여 질화물 반도체 기판을 획득(S70)할 수 있다.
본 발명에 대한 제1 실시예로서, 질화갈륨 반도체 기판을 제조하는 과정을 살펴보기로 하는데, 상기 제1 실시예의 기본적인 제조 공정은 앞서 살펴본 상기 도 4의 흐름도를 따르며, 도 5는 본 발명에 따른 질화물 반도체 기판 제조 방법에 대한 제1 실시예의 공정을 도시한다.
상기 도 5의 (a)와 같이 SCAM 기판(110)을 준비하는데, 이때 SCAM 기판(110)은 이후 수행할 공정 조건과 성장시킬 질화물 반도체층의 종류에 따라 그 두께가 조절될 수 있다.
준비된 SCAM 기판(110)을 HVPE 공정을 수행할 반응기에 위치시키고 상기 반응기의 내부를 질소 가스 분위기로 형성시키면서 내부 온도를 500 ~ 800℃ 범위의 제1 온도 범위로 상승시킨다.
상기 제1 온도 범위로 상기 반응기의 내부 온도가 형성되면 갈륨클로라이드(GaCl)와 암모니아(NH3)가스를 투입하여, 상기 도 5의 (b)와 같이 SCAM 기판(110) 상에 질화갈륨 완충층(120)을 0.1 ~ 1μm 두께로 성장시킨다. 이때 완충층(120)의 상부에 성장시킬 질화물 반도체층의 종류와 두께 등을 고려하고 SCAM 기판(110)과의 분리를 용이하게 하기 위해 공급 가스의 비율과 성장 속도를 조절하여 완충층(120)의 결함밀도가 조절될 수 있는데, 가령 반응기의 내부 온도를 500 ~ 800 범위에서 내부 압력을 600 ~ 850mmHg 범위로 형성하고 갈륨클로라이드(GaCl)에 대한 암모니아(NH3)의 공급 비율을 20 ~ 100 범위로 가스를 공급한다.
질화갈륨 완충층(120)의 성장이 완료되면, 상기 반응기의 내부 온도를 1000 ~ 1100℃의 제2 온도 범위로 상승시키는데, 이때 상기 반응기의 내부 가스 분위기를 질소 또는 수소 등 다양한 가스로 형성시킬 수 있다.
상기 제2 온도 범위가 형성되면, 상기 반응기 내부로 갈륨클로라이드(GaCl)와 암모니아(NH3)가스를 투입하여 상기 도 5의 (c)에 도시된 바와 같이 질화갈륨반도체층(130)을 200 ~ 1000μm 두께로 성장시킨다. 이때, 질화갈륨 반도체층에 요구되는 결함밀도 등을 고려하여 공급 가스의 비율과 성장 속도 등이 조절될 수 있는데, 가령 반응기의 온도를 상기 제1 온도보다 높은 1000 ~ 1100℃ 범위에서 내부 압력을 600 ~ 850mmHg 범위로 형성하고 갈륨클로라이드(GaCl)에 대한 암모니아(NH3)의 공급 비율을 5 ~ 30 범위로 가스를 공급한다.
그리고 질화갈륨 반도체층의 성장이 완료되면, 상기 반응기의 내부 온도를 상온으로 하강시키는데, 상기 도 5의 (d)에 도시된 바와 같이 상기 반응기의 내부 온도 하강 진행 중 베이스 기판인 SCAM 기판(110)은 질화갈륨 반도체층(120)의 성장 방향 [0001]과 수직한 {0001}면에 대한 벽개 특성으로 인해 상부의 질화갈륨 반도체층(130)과 자연분리된다. 이때 SCAM 기판(110)이 질화갈륨 반도체층(120)과 원활하게 분리되기 위해서 상기 반응기의 내부 온도를 20 ~ 5℃/min의 온도 하강율로 상온까지 하강시킨다. 상기 반응기의 온도 하강율이 너무 낮은 경우에는 완충층과 질화갈륨층이 고온에서 열처리되어 스트레스가 완화되는 특성을 보이며, 온도 하강율이 너무 빠른 경우 미쳐 SCAM 기판(110)이 벽개 특성으로 자연 분리되기 전에 스트레스로 인해 질화갈륨 반도체층(120)에 휨이나 크랙이 발생될 수 있으므로 온도 하강율을 적절히 조절할 필요가 있으며, 이에 따라 상기 반응기의 내부 온도를 20 ~ 5℃/min의 온도 하강율로 상온까지 하강시키는 것이 바람직하다.
이와 같이 SCAM 기판(110)의 벽개 특성을 이용하여 질화갈륨 반도체층(120)을 분리한 후 질화갈륨 반도체층(130)의 후면 처리를 통해 잔존하는 질화갈륨 완충층(120)을 제거하고, 질화갈륨 반도체층(130)의 상면을 가공하여 상기 도 5의 (e)와 같은 질화갈륨 반도체 기판(130)을 획득할 수 있다.
나아가서 상기 도 5에 따른 제1 실시예에서 질화갈륨 반도체층(130)으로부터 SCAM 기판(110)이 벽개 특성으로 자연 분리될 때, SCAM 기판(110)의 중단 측면이 벽개면으로 쪼개져서 분리될 수 있으며, 이로 인해 완충층(120)뿐만 아니라 SCAM 기판(110)의 일부가 잔존할 수 있는데, 질화갈륨 반도체 기판을 획득하기 위한 추가적인 가공 과정에 대하여 도 6에 도시된 실시예를 참조하여 살펴본다.
상기 도 6의 (a)와 같이 SCAM 기판(110) 상에 순차적으로 질화갈륨 완충층(120)과 질화갈륨 반도체층(130)을 성장시킨 후 반응기의 온도를 상온으로 하강시키면 상기 도 6의 (b)에 도시된 바와 같이 SCAM 기판(110)의 벽개 특성으로 인해 SCAM 기판(110)의 중단 측면이 벽개면으로 쪼개져 SCAM 기판의 일부분(115)이 잔존할 수 있다.
이와 같은 경우 앞서 살펴본 바와 같이 SCAM는 성장방향 [0001]과 수직한{0001}면의 벽개강도가 약하기 때문에 외부 충격으로 쉽게 벽개면이 깨지는 경향이 있으므로, 상기 도 6의 (c)에 도시된 바와 같이 강도가 높고 날카로운 칼날 등으로 질화갈륨 완충층(120) 부근에 충격을 가하면 그 충격으로 인해 잔존하는 SCAM 기판의 일부분(115)은 쉽게 떨어져 나간다.
그리고 질화갈륨 반도체층(130)의 후면 처리를 통해 질화갈륨 반도체층(130)의 후면에 잔존하는 질화갈륨 완충층(120) 등의 잔류물을 제거하여 상기 도 6의 (d)와 같은 질화갈륨 반도체 기판(130)을 획득할 수 있다. 후면 처리로는 화학적 에칭 방법이나 연마 공정 등의 다양한 방식이 적용될 수 있다. 또한 필요에 따라서는 질화갈륨반도체층(130)의 상면도 표면 가공하여 보다 고품질의 질화갈륨 반도체 기판을 획득할 수 있다.
본 발명을 통해 질화알루미늄 반도체 기판을 제조할 수 있는데, 이에 관련하여 제2 실시예로서 질화알루미늄 반도체 기판을 제조하는 과정을 살펴보기로 한다.
상기 제2 실시예에 따른 질화알루미늄 반도체 기판의 제조 과정은 앞서 살펴본 상기 제1 실시예에 따른 질화갈륨 반도체 기판의 제조 과정과 기본적인 과정은 유사하나, 반응온도, 주입 가스 등의 성장 조건에서 차이가 있다.
상기 제2 실시예에서도 SCAM 기판을 베이스 기판으로 준비하고, 반응기의 내부를 질소 분위기에서 700 ~ 1000℃의 제1 온도 범위로 형성한 후 암모니아(NH3) 가스와 염화 알루미늄(AlCl3 또는 AlCl) 가스를 상기 반응기로 공급하여 상기 SCAM 기판 상에 질화알루미늄 완충층을 성장시킨다. 가령, 상기 반응기의 내부 온도를 700~1000℃ 범위와 내부 압력을 600 ~ 850mmHg 범위로 형성한 상태에서 염화 알루미늄에 대한 암모니아의 비율을 20 ~ 100 범위로 가스 공급을 수행하여 질화알루미늄 완충층을 10 ~ 500 nm 두께로 성장시킨다.
상기 질화알루미늄 완충층을 성장시킨 후 상기 반응기의 온도를 1100 ~ 1500℃의 제2 온도 범위로 상승시키고 암모니아(NH3) 가스와 염화 알루미늄(AlCl3 또는 AlCl) 가스를 상기 반응기로 공급하여 질화알루미늄 반도체층을 10 ~ 500μm 두께로 성장시킨다. 이때 염화 알루미늄에 대한 암모니아의 비율을 10 ~ 40 범위로 공급할 수 있다.
이와 같이 상기 SCAM 기판 상에 순차적으로 상기 질화알루미늄 완충층과 상기 질화알루미늄 반도체층을 성장시킨 후 상기 반응기의 온도를 상온으로 하강시키면, 온도 하강 중 앞서 상기 제1 실시예에서와 마찬가지로 상기 SCAM 기판은 벽개 특성으로 인해 쪼개져서 자연 분리된다.
그리고 상기 질화알루미늄 반도체층의 후면과 상면을 표면 가공하여 고품질의 질화알루미늄 반도체 기판을 획득할 수 있다.
이상에서 살펴본 바와 같이 본 발명은, 종래 질화물 반도체 기판 제조하는 다양한 방법들이 고온에서 성장된 질화물 반도체를 상온의 온도를 냉각시키는 동안 계면에서 발생하는 큰 응력으로 인해 기판의 휨 및 깨짐 현상이 발생하여 질화물 반도체 기판의 생산수율이 현저히 낮은 문제를 해결할 수 있다.
본 발명에서는 격자상수 및 열팽창 계수가 적으며 물리적으로 벽개특성을 갖는 SCAM 기판을 베이스 기판으로 적용하여 SCAM 기판 상에 성장시킨 질화물 반도체층을 상기 SCAM 기판의 벽개 특성으로 자연 분리함으로써 고품질의 질화물 반도체 기판을 제조할 수 있다.
특히, 본 발명에서는, SCAM 기판 상에 질화물 반도체층을 성장시킨 후 온도 하강에 따라 상기 SCAM 기판과 상기 질화물 반도체층의 격자상수 및 열팽창계수 차이에 의해 응력(stress)이 발생되며, 상기 응력이 상기 SCAM 기판에 전달되면서 상대적으로 결정 구조가 약한 벽개면을 따라 쪼개짐이 발생되어 상기 SCAM 기판을 상기 질화물 반도체층과 자연 분리시킬 수 있다.
이를 통해 응력에 따른 스트레스가 상기 SCAM 기판의 벽개면을 쪼개면서 소모되기에 상기 질화물 반도체층의 크랙(Crack)이나 휨(bowing) 현상이 발생되지 않아 고품질의 질화물 반도체 기판을 획득할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상이 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110 : SCAM 기판,
120 : 완충층,
130 : 질화물 반도체층.

Claims (7)

  1. 질화물 반도체 기판을 제조하는 방법에 있어서,
    SCAM(스칸듐 마그네슘 알루미네이트) 기판 상에 완충층을 형성시키는 완충층 형성 단계;
    상기 완충층의 상부에 질화물 반도체층을 성장시키는 질화물 반도체층 형성 단계;
    반응기의 온도를 상온으로 하강시켜, 상기 SCAM 기판의 벽개 특성으로 상기 SCAM 기판이 자연분리되어 질화물 반도체 기판을 획득하는 베이스 기판 분리 단계를 포함하는 것을 특징으로 하는 질화물 반도체 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 완충층 형성 단계는,
    상기 반응기의 온도를 제1 온도 범위로 형성하고, 질화알루미늄(AIN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화티타늄(TiN), 질화크롬(CrN), 질화하프늄(HfN), 탄화규소(SiC) 또는 산화갈륨(Ga2O3) 중 하나 이상의 물질을 포함하는 완충층을 형성시키는 것을 특징으로 하는 질화물 반도체 기판 제조 방법.
  3. 제 2 항에 있어서,
    상기 질화물 반도체층 형성 단계는,
    상기 반응기의 온도를 상기 제1 온도 범위보다 높은 제2 온도 범위로 형성하고, 상기 완충층의 상부에 질화갈륨 또는 질화알루미늄을 성장시키는 것을 특징으로 하는 질화물 반도체 기판 제조 방법.
  4. 제 1 항에 있어서,
    상기 완충층 형성 단계는,
    상기 반응기를 500 내지 800℃ 내의 제1 온도 범위로 형성하고, 상기 완충층으로 질화갈륨층을 성장시키고,
    상기 질화물 반도체층 형성 단계는,
    상기 반응기를 1000 내지 1100℃ 내의 제2 온도 범위로 형성하고, 상기 완충층의 상부에 상기 질화물 반도체층으로 질화갈륨층을 성장시키는 것을 특징으로 하는 질화물 반도체 기판 제조 방법.
  5. 제 1 항에 있어서,
    상기 완충층 형성 단계는,
    상기 반응기를 700 내지 1000℃ 내의 제1 온도 범위로 형성하고, 상기 완충층으로 질화알루미늄층을 성장시키고,
    상기 질화물 반도체층 형성 단계는,
    상기 반응기를 1100 내지 1500℃ 내의 제2 온도 범위로 형성하고, 상기 완충층의 상부에 상기 질화물 반도체층으로 질화알루미늄층을 성장시키는 것을 특징으로 하는 질화물 반도체 기판 제조 방법.
  6. 제 1 항에 있어서,
    상기 베이스 기판 분리 단계는,
    상기 반응기의 온도를 20 내지 5℃/min의 온도 하강율로 상온까지 하강시키는 것을 특징으로 하는 질화물 반도체 기판 제조 방법.
  7. 제 1 항에 있어서,
    상기 베이스 기판 분리 단계는,
    반응기의 온도를 상온으로 하강시켜, 상기 SCAM 기판의 벽개 특성으로 상기 SCAM 기판을 자연분리시키는 단계;
    상기 질화물 반도체층의 후면에 잔존하는 상기 SCAM 기판의 잔존 부분에 충격을 가하여 상기 SCAM 기판의 잔존 부분을 제거하는 단계; 및
    상기 질화물 반도체층의 후면을 가공하여 상기 완충층을 제거하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 기판 제조 방법.
KR1020150070245A 2015-05-20 2015-05-20 벽개 특성을 이용한 질화물 반도체 기판 제조 방법 KR20160136581A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150070245A KR20160136581A (ko) 2015-05-20 2015-05-20 벽개 특성을 이용한 질화물 반도체 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150070245A KR20160136581A (ko) 2015-05-20 2015-05-20 벽개 특성을 이용한 질화물 반도체 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20160136581A true KR20160136581A (ko) 2016-11-30

Family

ID=57707531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150070245A KR20160136581A (ko) 2015-05-20 2015-05-20 벽개 특성을 이용한 질화물 반도체 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20160136581A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035689A (zh) * 2021-02-26 2021-06-25 无锡吴越半导体有限公司 一种氮化镓单结晶基板的制造方法
CN113161226A (zh) * 2021-03-10 2021-07-23 无锡吴越半导体有限公司 一种基于等离子体cvd的氮化镓单结晶基板制造方法
WO2021244188A1 (zh) * 2020-06-02 2021-12-09 无锡吴越半导体有限公司 基于ScAlMgO4衬底的氮化镓单晶及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021244188A1 (zh) * 2020-06-02 2021-12-09 无锡吴越半导体有限公司 基于ScAlMgO4衬底的氮化镓单晶及其制备方法
US20220372652A1 (en) * 2020-06-02 2022-11-24 Wuxi Wuyue Semiconductor Co. Ltd. Gallium nitride single crystal based on a scalmgo4 substrate and preparation method thereof
JP2022552024A (ja) * 2020-06-02 2022-12-14 無錫呉越半導体有限公司 ＳｃＡｌＭｇＯ４基板に基づく窒化ガリウム単結晶及びその製造方法
CN113035689A (zh) * 2021-02-26 2021-06-25 无锡吴越半导体有限公司 一种氮化镓单结晶基板的制造方法
CN113161226A (zh) * 2021-03-10 2021-07-23 无锡吴越半导体有限公司 一种基于等离子体cvd的氮化镓单结晶基板制造方法

Similar Documents

Publication Publication Date Title
KR100682879B1 (ko) 결정 성장 방법
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
EP2333817B1 (en) Method for preparing compound semiconductor substrate
EP2037013B1 (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
KR102071034B1 (ko) 질화물 기판 제조 방법
JP3441415B2 (ja) 半導体結晶の製造方法
KR20160136581A (ko) 벽개 특성을 이용한 질화물 반도체 기판 제조 방법
JP4693361B2 (ja) 窒化ガリウム系単結晶基板の製造方法
KR20190074774A (ko) 초박형 사파이어 기판을 이용한 질화갈륨 기판의 제조 방법
KR101142567B1 (ko) 반도체 소자 제조용 기판 및 반도체 소자 제조방법
KR101157426B1 (ko) 질화갈륨 성장용 베이스 기판, 베이스 기판 제조 방법 및질화갈륨 성장 방법
JP5430467B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
KR100809211B1 (ko) 질화물 단결정 기판 제조방법
KR20180070781A (ko) 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법
JP4233894B2 (ja) 半導体単結晶の製造方法
KR101635530B1 (ko) 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법
US20140116327A1 (en) Method and apparatus for fabricating free-standing group iii nitride crystals
KR20160063796A (ko) 휨 및 깨짐 현상을 최소화시키기 위한 질화갈륨 웨이퍼 제조 방법
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
US20140127890A1 (en) Method and apparatus for fabricating free-standing group iii nitride crystals
KR20170011932A (ko) 화학 기상 식각을 이용한 저결함 질화물 반도체 기판 자가 분리 방법
JP2004311988A (ja) 半導体基板の製造方法
KR20130024483A (ko) 단결정 화합물 반도체 기판 제조방법
KR20090044707A (ko) 화합물 반도체 기판 제조방법