KR20180096121A - 반도체 웨이퍼 시닝 방법 - Google Patents

반도체 웨이퍼 시닝 방법 Download PDF

Info

Publication number
KR20180096121A
KR20180096121A KR1020170022386A KR20170022386A KR20180096121A KR 20180096121 A KR20180096121 A KR 20180096121A KR 1020170022386 A KR1020170022386 A KR 1020170022386A KR 20170022386 A KR20170022386 A KR 20170022386A KR 20180096121 A KR20180096121 A KR 20180096121A
Authority
KR
South Korea
Prior art keywords
thickness
silicon carbide
semiconductor wafer
carbide substrate
region
Prior art date
Application number
KR1020170022386A
Other languages
English (en)
Other versions
KR102562658B1 (ko
Inventor
석오균
강인호
김상철
김형우
나문경
문정현
방욱
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020170022386A priority Critical patent/KR102562658B1/ko
Publication of KR20180096121A publication Critical patent/KR20180096121A/ko
Application granted granted Critical
Publication of KR102562658B1 publication Critical patent/KR102562658B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 웨이퍼 시닝 방법에 관한 것으로서, n+형의 실리콘 카바이드 기판과 상기 실리콘 카바이드 기판 위에 성장된 n-형의 에피택시얼층으로 구성되어 제1 두께를 갖는 반도체 웨이퍼의 후면을 소정의 격자선을 이용하여 복수의 격자 셀 영역으로 구획하는 단계와, 상기 격자선으로부터 기설정된 간격 이상 이격된 영역에 대응하는 상기 격자 셀 영역의 중앙부를 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각하여 상기 제1 두께보다 작은 제2 두께로 시닝(thinning)하는 단계와, 시닝된 상기 격자 셀 영역의 중앙부에 적어도 하나 이상의 반도체 소자를 제공하는 단계를 포함하는 것을 특징으로 한다.
이에 따라, 반도체 웨이퍼의 박형화 공정에서 실제 반도체 소자가 제작되는 영역만을 선택적으로 식각함으로써, 반도체 웨이퍼의 후면 상에서 식각되지 않은 나머지 영역으로 인해 별도의 캐리어 웨이퍼를 구비하지 않고서도 반도체 웨이퍼를 지탱할 뿐 아니라, 후면에서의 금속 공정과 이온 공정 시에 공정장비 내에서 웨이퍼의 인식이 가능하게 하는 효과가 있다.

Description

반도체 웨이퍼 시닝 방법{METHOD FOR THINNING A SEMICONDUCTOR WAFER}
본 발명은 웨이퍼의 후면을 선택적으로 식각하여 박형화(thinning)하는 반도체 웨이퍼 시닝 방법에 관한 것이다.
실리콘 카바이드(SiC, silicon carbide)계 전력 반도체 소자들에서 실리콘 카바이드(SiC) 기판의 두께는 주어진 전류 수준에서 소자들을 동작하기에 필요한 순방향 전압에 영향을 미치는데, 특히, SiC 쇼트키 다이오드, MOSFET, BJT, 핀(PIN) 다이오드, n-채널 IGBT, 사이리스터(thyristor) 및 수직 JFET과 같은 SiC 소자들의 성능 및 동작은 두꺼운 SiC 기판들의 상대적인 높은 저항에 의해 영향을 받는다.
가령, n-타입, 4H-SiC 기판들은 다양한 소자들의 고유한 온-저항(on-resistance)을 약 1 mΩ-cm2라 할 때, 600V SiC 쇼트키 다이오드의 온-저항의 약 50%를 구성하고, 300V SiC 쇼트키 다이오드의 온-저항의 약 90%를 구성하는데 반해, p-타입 4H-SiC 기판은 소자의 온-저항에 약 50-100 mΩ-cm2를 더하게 된다는 점에서, GTO 및 n-채널 IGBT와 같은 수직형 소자들을 p-타입 SiC 기판상에 개발하는 것이 유용하지 않다.
현재의 SiC 소자 제조 기술에서는 약 300 내지 400 미크론의 두께를 갖는 다소 두꺼운 기판을 사용하며, 후면 오믹 콘택 어닐을 포함하는 제조공정은 상기 기판상에 성장된 에피층(epilayer) 상에 수행된다.
또한, 웨이퍼(기판)의 두께가 두꺼우면 소자의 전기적 또는 열적 저항을 높이는 요인이 되고, 웨이퍼의 두께가 줄어들수록 대전류 및 저저항에서의 전력 특성이 향상됨에 따라, 종래에는 CMP 공정의 웨이퍼 박형화(thinning) 작업을 진행해 왔다.
그러나 이러한 박형화(thinning) 작업이 완료된 웨이퍼의 경우, 웨이퍼로의 물리적 충격이 발생하며 얇아진 두께로 인해 후속 공정의 제약이 발생하게 되고, 특히 후면에서의 금속 공정과 이온 공정 시에 공정장비 내에서 웨이퍼의 인식이 가능케 하고 웨이퍼의 휘어짐을 방지하기 위해서 박형화(thinning) 이후 웨이퍼의 두께를 유지하기 위한 캐리어 웨이퍼와의 결합(bonding)이 필요하게 된다. 이는 곧 공정의 난이도와 단가의 상승으로 이어지게 되는 문제점이 있다.
KR 10-2013-0086057 A
본 발명은 상기의 문제점을 해결하기 위한 것으로, 시닝(thinning) 공정 이후에도 웨이퍼 후면의 소정 영역을 두껍게 유지할 수 있는 반도체 웨이퍼 시닝 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 반도체 웨이퍼 시닝 방법은, n+형의 실리콘 카바이드 기판과 상기 실리콘 카바이드 기판 위에 성장된 n-형의 에피택시얼층으로 구성되어 제1 두께를 갖는 반도체 웨이퍼의 후면을 소정의 격자선을 이용하여 복수의 격자 셀 영역으로 구획하는 단계와, 상기 격자선으로부터 기설정된 간격 이상 이격된 영역에 대응하는 상기 격자 셀 영역의 중앙부를 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각하여 상기 제1 두께보다 작은 제2 두께로 시닝(thinning)하는 단계와, 시닝된 상기 격자 셀 영역의 중앙부에 적어도 하나 이상의 반도체 소자를 제공하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 일면에 따른 반도체 웨이퍼 시닝 방법은, n+형의 실리콘 카바이드 기판과 상기 실리콘 카바이드 기판 위에 성장된 n-형의 에피택시얼층으로 구성되어 제1 두께를 갖는 반도체 웨이퍼의 후면 가장자리에서 내측으로 일정 거리 이격된 지점까지의 영역을 제외한 나머지 영역을 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각하여 상기 제1 두께보다 작은 제2 두께로 시닝하는 단계와, 시닝된 영역에 적어도 하나 이상의 반도체 소자를 제공하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 또 다른 일면에 따른 반도체 웨이퍼 시닝 방법은, n+형의 실리콘 카바이드 기판과 상기 실리콘 카바이드 기판 위에 성장된 n-형의 에피택시얼층으로 구성되어 제1 두께를 갖는 반도체 웨이퍼의 후면 정중앙을 중심으로 하여 반경이 서로 다른 복수의 동심원을 이루도록 복수의 트랙 영역으로 구획하는 단계와, 상기 트랙 영역으로부터 기설정된 간격 이상 이격된 영역에 대응하는 상기 트랙 영역의 중앙부를 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각하여 상기 제1 두께보다 작은 제2 두께로 시닝하는 단계와, 시닝된 상기 트랙 영역의 중앙부에 적어도 하나 이상의 반도체 소자를 제공하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 반도체 웨이퍼의 박형화 공정에서 실제 반도체 소자가 제작되는 영역만을 선택적으로 식각함으로써, 반도체 웨이퍼의 후면 상에서 식각되지 않은 나머지 영역으로 인해 별도의 캐리어 웨이퍼를 구비하지 않고서도 반도체 웨이퍼를 지탱할 뿐 아니라, 후면에서의 금속 공정과 이온 공정 시에 공정장비 내에서 웨이퍼의 인식이 가능하게 하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 웨이퍼 시닝 방법의 전체공정을 개략적으로 나타낸 순서도이고,
도 2는 도 1에 따라 시닝된 반도체 웨이퍼의 후면도 및 부분 확대도이고,
도 3은 도 2에 도시된 절단선(A-B)을 따라 절단한 단면도이고,
도 4는 본 발명의 다른 일 실시예에 따라 시닝된 반도체 웨이퍼의 후면도이고,
도 5는 본 발명의 또 다른 일 실시예에 따라 시닝된 반도체 웨이퍼의 후면도 및 부분 확대도이다.
이상과 같은 본 발명에 대한 해결하려는 과제, 과제의 해결수단, 발명의 효과를 포함한 구체적인 사항들은 다음에 기재할 실시예 및 도면에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 반도체 웨이퍼 시닝 방법의 전체공정을 개략적으로 나타낸 순서도이고, 도 2는 도 1에 따라 시닝된 반도체 웨이퍼의 후면도 및 부분 확대도이고, 도 3은 도 2에 도시된 절단선(A-B)을 따라 절단한 단면도이다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 반도체 웨이퍼 시닝 방법에 대해 설명하도록 한다.
먼저, 제1 두께를 갖는 반도체 웨이퍼(100)의 후면(back side), 즉, 반도체 웨이퍼(100)의 전면(front side)에 대향하는 표면을 소정의 격자선(102)을 이용하여 복수의 격자 셀 영역(110)으로 구획한다(S100).
여기서, 상기 반도체 웨이퍼(100)는 기판과 상기 기판 위에 성장된 에피택시얼층으로 구성되며, 상기 반도체 웨이퍼(100)는 300 ㎛ 내지 400 ㎛의 두께를 가질 수 있다.
이때, 상기 기판은 실리콘 카바이드(SiC, silicon carbide)를 포함할 수 있고, 예컨대, 3C-SiC, 4H-SiC 및 6H-SiC 중 하나일 수 있다.
여기서, 상기 에피택시얼층은 HYPE(Hydride Vapor Phase Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 스퍼터링을 이용하여 성장될 수 있다.
이때, 상기 기판 및 상기 에피택시얼층 모두 N형으로 마련될 수 있으며, 예컨대, 상기 기판은 전술한 실리콘 카바이드(SiC) 기판 위에 n+형 반도체층이 형성된 상태이고, 상기 에피택시얼층은 전술한 성장 공법 등을 통해 n-형 불순물이 도핑되어 성장된 형태이다.
또한, 반도체 웨이퍼(100)는 원형으로 마련되며, 반도체 웨이퍼(100)의 후면에는 도 2에 도시된 바와 같이 복수 개의 직선을 격자 형상으로 배치한 격자선(102)이 형성될 수 있다.
다음으로, 격자선(102)으로부터 기설정된 간격 이상 이격된 영역에 대응하는 격자 셀 영역의 중앙부(112)를 소정 깊이만큼 식각하여 상기 제1 두께(T1)보다 작은 제2 두께(T2)로 시닝(thinning)한다(S200).
여기서, 격자 셀 영역의 중앙부(112)는, 도 2에 도시된 바와 같이, 격자선(102)으로부터 기설정된 간격 이상 이격된 사각형 영역을 나타내는 것으로서, 예컨대, 도 3을 참조하면, 격자 셀 영역(110)의 폭(W1)은 S200단계에 시닝되는 격자 셀 영역의 중앙부(112)의 폭(W2)보다 충분히 길도록 설정될 수 있다.
여기서, 상기 시닝하는 단계는, 격자 셀 영역의 중앙부(112)를 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각할 수 있다.
이때, 상기 제1 두께는 300 ㎛ 내지 400 ㎛이고, 상기 제2 두께는 80 ㎛ 내지 120 ㎛인 것이 바람직하다.
예컨대, 도 3을 참조하면, 반도체 웨이퍼(100)의 두께(T1)가 330 ㎛이고, 상기 반도체 웨이퍼(100)를 구성하는 n+형의 실리콘 카바이드 기판의 두께가 230 ㎛라고 할 때, 상기 S200단계에서는, 230 ㎛ 이하의 깊이만큼 식각하게 된다.
이 경우, 격자 셀 영역의 중앙부(112)의 두께(T2)는 최소 100 ㎛의 두께로 박판화된 상태가 되며, 반도체 웨이퍼(100)의 후면에서 상기 중앙부(112)를 제외한 나머지 영역은 원래 두께를 유지하게 된다.
한편, 본 발명에 따른 반도체 웨이퍼 시닝 방법은, 전술한 격자 셀 구조의 형태에 한정되는 것은 아니며, 도 4 및 도 5와 같이 반도체 웨이퍼(200,300)의 후면을 도넛 형태 또는 동심원 구조로 시닝할 수도 있다.
먼저, 도 4를 참조하면, 본 발명의 다른 일 실시예에 따른 반도체 웨이퍼 시닝 방법은, n+형의 실리콘 카바이드 기판과 상기 실리콘 카바이드 기판 위에 성장된 n-형의 에피택시얼층으로 구성되어 제1 두께(T1)를 갖는 반도체 웨이퍼(200)의 후면 가장자리에서 내측으로 일정 거리 이격된 지점까지의 영역을 제외한 나머지 영역(202)을 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각하여 상기 제1 두께(T1)보다 작은 제2 두께(T2)로 시닝하는 단계와, 시닝된 영역에 적어도 하나 이상의 반도체 소자를 제공하는 단계를 포함할 수 있다.
다음으로, 도 5를 참조하면, 본 발명의 또 다른 일 실시예에 따른 반도체 웨이퍼 시닝 방법은, n+형의 실리콘 카바이드 기판과 상기 실리콘 카바이드 기판 위에 성장된 n-형의 에피택시얼층으로 구성되어 제1 두께(T1)를 갖는 반도체 웨이퍼(300)의 후면 정중앙을 중심으로 하여 반경이 서로 다른 복수의 동심원을 이루도록 복수의 트랙 영역(310)으로 구획하는 단계와, 상기 트랙 영역(310)으로부터 기설정된 간격 이상 이격된 영역에 대응하는 상기 트랙 영역의 중앙부(312)를 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각하여 상기 제1 두께(T1)보다 작은 제2 두께(T2)로 시닝하는 단계와, 시닝된 상기 트랙 영역의 중앙부(312)에 적어도 하나 이상의 반도체 소자를 제공하는 단계를 포함할 수 있다.
여기서, 반도체 웨이퍼(200,300)는 기판과 상기 기판 위에 성장된 에피택시얼층으로 구성되어 원형으로 마련될 수 있다.
또한, 트랙 영역(310)의 폭은 상기 트랙 영역의 중앙부(312)의 폭보다 충분히 길도록 설정될 수 있다.
이때, 반도체 웨이퍼(200,300)의 두께는 300 ㎛ 내지 400 ㎛이고, 상기 제1 두께(T1)는 300 ㎛ 내지 400 ㎛이고, 상기 제2 두께(T2)는 80 ㎛ 내지 120 ㎛인 것이 바람직하다.
이 경우, 마찬가지로, 시닝된 영역에 해당하는 도 4의 나머지 영역(202)과 도 5의 트랙 영역의 중앙부(312)의 두께는 최소 100 ㎛의 두께로 박판화된 상태가 되며, 반도체 웨이퍼(200,300)의 후면에서 나머지 영역(202) 또는 트랙 영역의 중앙부(312)를 제외한 영역에 해당하는 반도체 웨이퍼(200)의 가장자리 부분 또는 트랙 영역(310)의 가장자리 부분은 원래 두께를 유지하게 된다.
다음으로, 격자 셀 영역의 중앙부(112)에 적어도 하나 이상의 반도체 소자를 제공한다(S300).
여기서, 상기 반도체 소자는, PIN 다이오드, MOSFET 및 IGBT와 같은 실리콘 카바이드 전력 반도체 소자일 수 있다.
다음으로, 반도체 웨이퍼(100)의 전면(front side)을 식각하여 트렌치 구조를 형성한다(S400).
구체적으로, 상기 S400단계에서는, 반도체 웨이퍼(100)의 전면에 소정의 금속을 증착하여 금속층을 형성하고, 상기 금속층을 국부적으로 어닐링(annealing)하여 금속 마스크 패턴을 형성한 후, 상기 금속 마스크 패턴을 통해 반도체 웨이퍼(100)의 상면을 식각하여 트렌치 구조를 형성할 수 있다.
이때, 상기 금속층은 백금(Pt), 티타늄(Ti) 및 니켈(Ni) 중 적어도 하나 이상으로 구성되어 약 400 Å(옹스트롬) 내지 약 1100 Å의 두께로 형성될 수 있다.
여기서, 상기 어닐링 공정은 상기 금속층이 오믹 콘택(omic contact)을 형성하기에 충분한 온도로 상기 금속층을 가열하는 것으로서, 상기 증착된 금속층을 레이저 어닐링하거나 상기 금속층에 전자 빔을 유도함으로써 수행될 수 있다.
이와 관련하여, 상기 레이저 어닐링은, 실리콘 카바이드(SiC) 기판의 밴드갭을 초과하는 광자 에너지들을 가지는 레이저 광(laser light)을 부딪치게 하거나, 펄스로 된 또는 연속적인 파동 레이저 광을 부딪치게 함으로써 수행된다.
이때, 상기 레이저 광은 상기 금속층과 박판화된 반도체 웨이퍼(100)의 계면에서 금속-실리사이드 물질을 형성하기에 충분한 파장 및 강도를 가지는 것일 수 있다.
예컨대, 상기 레이저 어닐링은, 반도체 웨이퍼(100)가 6H SiC를 기판으로 사용하는 경우엔, 30 ns의 지속시간을 가지는 단일 펄스로 2.8 J/cm2의 에너지에서 248 nm 내지 308 nm의 파장을 가지는 레이저 광을 부딪치게 함으로써 수행되고, 반도체 웨이퍼(100)가 4H SiC를 기판으로 사용하는 경우엔, 30 ns의 지속시간을 각각 가지는 5개의 펄스로 4.2 J/cm2의 에너지에서 248 nm 내지 308 nm의 파장을 가지는 레이저 광을 부딪치게 함으로써 수행되게 된다.
여기서, 상기 트렌치 구조는 마이크론 사이즈의 깊이 및 너비(micron-sized depths and width)를 가질 수 있다.
다음으로, 상기 트렌치 구조 내부에 소정 농도의 이온을 주입하여 오믹 컨택층(omic contact)을 형성한다(S500).
여기서, 상기 S500단계는, 상기 반도체 소자가 IGBT이면 상기 트렌치 구조의 내부에 소정 농도의 p+ 이온을 주입하여 p+ 오믹 컨택층을 형성하고, 상기 반도체 소자가 MOSFET이면 상기 트렌치 구조의 내부에 소정 농도의 n+ 이온을 주입하여 n+ 오믹 컨택층을 형성할 수 있다.
이때, 상기 오믹 컨택층은, 반도체 웨이퍼의 전면에서 격자 셀 영역의 중앙부(112)에 대응되는 위치에 형성될 수 있다.
전술한 "오믹 컨택(omic contact)"이라는 용어는, 소정의 동작 주파수 상에서 'V'가 컨택에 걸치는 전압이고 'I'가 전류일 때, 임피던스(Z)의 관계식(Z=V/I)에 의해 실질적으로 주어지는 컨택과 관련된 임피던스를 가지는 컨택을 의미한다.
이에 따라, 본 발명에 의하면, 반도체 웨이퍼의 박형화 공정에서 실제 반도체 소자가 제작되는 영역만을 선택적으로 식각함으로써, 반도체 웨이퍼의 후면 상에서 식각되지 않은 나머지 영역으로 인해 별도의 캐리어 웨이퍼를 구비하지 않고서도 반도체 웨이퍼를 지탱할 뿐 아니라, 후면에서의 금속 공정과 이온 공정 시에 공정장비 내에서 웨이퍼의 인식이 가능하게 하는 효과가 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.
100,200,300: 반도체 웨이퍼
102: 격자선
110: 격자 셀 영역
112: 격자 셀 영역의 중앙부
202: 나머지 영역
310: 트랙 영역
312: 트랙 영역의 중앙부

Claims (5)

  1. n+형의 실리콘 카바이드 기판과 상기 실리콘 카바이드 기판 위에 성장된 n-형의 에피택시얼층으로 구성되어 제1 두께를 갖는 반도체 웨이퍼의 후면을 소정의 격자선을 이용하여 복수의 격자 셀 영역으로 구획하는 단계;
    상기 격자선으로부터 기설정된 간격 이상 이격된 영역에 대응하는 상기 격자 셀 영역의 중앙부를 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각하여 상기 제1 두께보다 작은 제2 두께로 시닝(thinning)하는 단계; 및
    시닝된 상기 격자 셀 영역의 중앙부에 적어도 하나 이상의 반도체 소자를 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 시닝 방법.
  2. n+형의 실리콘 카바이드 기판과 상기 실리콘 카바이드 기판 위에 성장된 n-형의 에피택시얼층으로 구성되어 제1 두께를 갖는 반도체 웨이퍼의 후면 가장자리에서 내측으로 일정 거리 이격된 지점까지의 영역을 제외한 나머지 영역을 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각하여 상기 제1 두께보다 작은 제2 두께로 시닝하는 단계; 및
    시닝된 영역에 적어도 하나 이상의 반도체 소자를 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 시닝 방법.
  3. n+형의 실리콘 카바이드 기판과 상기 실리콘 카바이드 기판 위에 성장된 n-형의 에피택시얼층으로 구성되어 제1 두께를 갖는 반도체 웨이퍼의 후면 정중앙을 중심으로 하여 반경이 서로 다른 복수의 동심원을 이루도록 복수의 트랙 영역으로 구획하는 단계;
    상기 트랙 영역으로부터 기설정된 간격 이상 이격된 영역에 대응하는 상기 트랙 영역의 중앙부를 상기 n+형의 실리콘 카바이드 기판의 두께 이하의 깊이만큼 식각하여 상기 제1 두께보다 작은 제2 두께로 시닝하는 단계; 및
    시닝된 상기 트랙 영역의 중앙부에 적어도 하나 이상의 반도체 소자를 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 시닝 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 반도체 웨이퍼의 전면에 소정의 금속층을 형성한 후, 상기 금속층을 국부적으로 어닐링하여 트렌치 구조를 형성하는 단계; 및
    상기 트렌치 구조 내부에 소정 농도의 이온을 주입하여 오믹 컨택층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 시닝 방법.
  5. 제4항에 있어서,
    상기 오믹 컨택층을 형성하는 단계는,
    상기 반도체 소자가 IGBT이면 상기 트렌치 구조의 내부에 소정 농도의 p+ 이온을 주입하여 p+ 오믹 컨택층을 형성하고, 상기 반도체 소자가 MOSFET이면 상기 트렌치 구조의 내부에 소정 농도의 n+ 이온을 주입하여 n+ 오믹 컨택층을 형성하는 것을 특징으로 하는 반도체 웨이퍼 시닝 방법.
KR1020170022386A 2017-02-20 2017-02-20 반도체 웨이퍼 시닝 방법 KR102562658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170022386A KR102562658B1 (ko) 2017-02-20 2017-02-20 반도체 웨이퍼 시닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170022386A KR102562658B1 (ko) 2017-02-20 2017-02-20 반도체 웨이퍼 시닝 방법

Publications (2)

Publication Number Publication Date
KR20180096121A true KR20180096121A (ko) 2018-08-29
KR102562658B1 KR102562658B1 (ko) 2023-08-01

Family

ID=63434929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170022386A KR102562658B1 (ko) 2017-02-20 2017-02-20 반도체 웨이퍼 시닝 방법

Country Status (1)

Country Link
KR (1) KR102562658B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009095A (ko) * 1997-07-07 1999-02-05 윤덕용 Le방법을 이용한 칩사이즈 패키지(csp) 제조방법
KR20010064514A (ko) * 1999-12-29 2001-07-09 박종섭 반도체 제조용 연마판
KR20040096321A (ko) * 2003-05-09 2004-11-16 매그나칩 반도체 유한회사 화학적 기계적 연마 장치
KR20080056347A (ko) * 2006-12-18 2008-06-23 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009095A (ko) * 1997-07-07 1999-02-05 윤덕용 Le방법을 이용한 칩사이즈 패키지(csp) 제조방법
KR20010064514A (ko) * 1999-12-29 2001-07-09 박종섭 반도체 제조용 연마판
KR20040096321A (ko) * 2003-05-09 2004-11-16 매그나칩 반도체 유한회사 화학적 기계적 연마 장치
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
KR20080056347A (ko) * 2006-12-18 2008-06-23 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR102562658B1 (ko) 2023-08-01

Similar Documents

Publication Publication Date Title
JP6757445B2 (ja) 半導体装置
EP2754181B1 (en) Schottky diode
US7547578B2 (en) Methods of processing semiconductor wafers having silicon carbide power devices thereon
EP2754179B1 (en) Schottky diode employing recesses for elements of junction barrier array
US10361274B2 (en) Silicon carbide semiconductor device having metal silicide surrounds a peripheral of metal carbide
US20130062620A1 (en) Schottky diode employing recesses for elements of junction barrier array
KR20080070638A (ko) Ｓｉｃ-ｐｎ 전력 다이오드
WO2015160393A1 (en) Igbt structure for wide band-gap semiconductor materials
US20230343831A1 (en) DOPING ACTIVATION AND OHMIC CONTACT FORMATION IN A SiC ELECTRONIC DEVICE, AND SiC ELECTRONIC DEVICE
JP2002134760A (ja) 炭化珪素ショットキダイオードおよびその製造方法
EP4322229A2 (en) Method for manufacturing a uv-radiation detector device based on sic, and uv-radiation detector device based on sic
CN212365972U (zh) 融合pn肖特基二极管
JP6335795B2 (ja) 負ベベルにより終端した、高い阻止電圧を有するＳｉＣ素子
KR102562658B1 (ko) 반도체 웨이퍼 시닝 방법
WO2016091488A1 (en) Method for manufacturing a wide bandgap junction barrier schottky diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant