CN101207174B - 氮化物半导体衬底及其制造方法 - Google Patents
氮化物半导体衬底及其制造方法 Download PDFInfo
- Publication number
- CN101207174B CN101207174B CN2007101953851A CN200710195385A CN101207174B CN 101207174 B CN101207174 B CN 101207174B CN 2007101953851 A CN2007101953851 A CN 2007101953851A CN 200710195385 A CN200710195385 A CN 200710195385A CN 101207174 B CN101207174 B CN 101207174B
- Authority
- CN
- China
- Prior art keywords
- base substrate
- nitride
- groove
- substrate
- based semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 256
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 88
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 67
- 230000002093 peripheral effect Effects 0.000 claims abstract description 50
- 239000010409 thin film Substances 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000000206 photolithography Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 150000004678 hydrides Chemical class 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 abstract description 85
- 229910002601 GaN Inorganic materials 0.000 abstract description 62
- 239000011295 pitch Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 230000008569 process Effects 0.000 description 16
- 229910052594 sapphire Inorganic materials 0.000 description 15
- 239000010980 sapphire Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 9
- 230000003467 diminishing effect Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 230000001105 regulatory effect Effects 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 240000004859 Gamochaeta purpurea Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
本发明涉及诸如氮化镓衬底的氮化物半导体衬底以及用于制造该衬底的方法。本发明在基底衬底的下表面上形成多个沟槽，所述多个沟槽被构造成吸收或降低当在基底衬底上生长氮化物半导体薄膜时沿从基底衬底中心部分朝向周缘部分的方向施加得越来越大的应力。即，本发明在基底衬底的下表面上形成沟槽，以使沿从基底衬底的中心部分朝向周缘部分的方向，间距逐渐变小或者宽度或深度逐渐变大。
Description
技术领域
本发明涉及一种通过在基底衬底上生长氮化物半导体薄膜(诸如氮化镓(GaN)薄膜)而获得的氮化物半导体衬底及其制造方法。
背景技术
GaN是具有纤维锌矿(Wurzite)结构的氮化物半导体，并在室温下具有与蓝色波长范围的可见射线相对应的3.4eV的直接跃迁能带隙，与InN和AlN形成固溶体以控制能带隙能量，并在固溶体的整个组分范围内表现出直接跃迁半导体的特性。因此，GaN广泛用作用于发光器件(特别是蓝色发光器件)的材料。
通常，GaN薄膜通过MOCVD(金属有机化学气相沉积)或HVPE(氢化物气相外延)方法形成在由蓝宝石(Al2O3)、碳化硅(SiC)、或硅(Si)制成的基底衬底上。但是，基底衬底和GaN薄膜具有不同的晶格常数和热膨胀系数，这使得难以在基底衬底上外延地生长GaN薄膜。这种困难以与GaN同样的方式发生在包括AlN、InN、GaInN、AlGaN、和GaAlInN的氮化物半导体中。
为了克服这种困难以及为了减少晶格应变而建议的一种方法是，在较低温度下在基底衬底上形成具有近似栅格常数的缓冲层并在该缓冲层上生长GaN薄膜。
但是，不利方面是这种方法使用了高成本的基底衬底和额外的生长设备来形成缓冲层。并且虽然该方法外延地生长了GaN薄膜，但是GaN薄膜中的位错密度还是很高。因此在应用于激光二极管或发光二极管时具有局限性。
在蓝宝石基底衬底的情况下，以当前技术的水平就可以很容易地在蓝宝石基底衬底上生长GaN薄膜，但是，为了利用GaN薄膜作为其它器件的衬底，蓝宝石基底衬底应与生长有GaN薄膜的衬底分离开。即，在GaN薄膜生长在蓝宝石基底衬底上之后，在蓝宝石基底衬底上照射激光束，并且通过热分解方式使蓝宝石基底衬底与GaN薄膜分离。但是，分离蓝宝石基底衬底需要很长时间并且分离率很低。
为了解决上述问题，试图在低成本的便宜硅基底衬底上生长GaN薄膜并将硅基底衬底与GaN薄膜分离，从而获得GaN衬底。但是，目前为止在硅基底衬底上生长GaN薄膜并不是容易的事，并且硅基底衬底经常在GaN薄膜生长期间被蚀刻。而且，虽然GaN薄膜生长在硅衬底上，但是由于热膨胀系数和晶格常数的不同可能会导致在基底衬底上出现翘曲和裂缝。
同时，第519326号韩国专利建议了一种技术，该技术用于沿预定晶向、以规则间隔在蓝宝石基底衬底的下表面上形成多个凹槽并在蓝宝石基底衬底的上表面上形成GaN层以降低在生长大量氮化镓之后去除蓝宝石基底衬底所需的最小应力(stress)，从而减少了对于大量氮化镓可能发生的微小裂纹并改进了大量氮化镓的结晶特性。但是，该专利使用了蓝宝石衬底作为用于生长GaN的基底衬底，从而需要大量时间来分离蓝宝石衬底并且具有很低的分离率。而且，该专利在蓝宝石基底衬底下表面上形成凹槽以减少分离基底衬底时施加的应力(stress)，但是，本发明的发明人确定以规则间隔形成的凹槽对由于生长GaN薄膜时在热膨胀系数方面的不同而引起的衬底翘曲和裂缝是没有效果的。
发明内容
因此，设计本发明来解决现有技术中的上述问题，从而本发明的目的在于提供一种氮化物半导体衬底，其中氮化物半导体薄膜生长在没有翘曲或裂缝的基底衬底上，还提供了用于制造氮化物半导体衬底的方法以及通过所述方法而制造的氮化物半导体。
本发明的另一目的在于提供一种用于制造氮化物半导体衬底的方法，其中该方法无需利用长时间来分离基底衬底并且分离率高，本发明还提供通过所述方法而制造的氮化物半导体衬底。
为了实现上述目的，本发明在基底衬底下表面上形成多个沟槽，具体地，本发明形成了如下的沟槽，即，该沟槽被构造成用于吸收或降低当在基底衬底上生长氮化物半导体薄膜时朝向基底衬底周缘部分的方向施加得越来越大的应力。换句话说，本发明形成多个沟槽，从而在基底衬底下表面上形成的沟槽的间距沿从基底衬底中心部分朝向周缘部分的方向逐渐变小，沟槽的宽度沿从基底衬底中心部分朝向周缘部分的方向逐渐变大，或者沟槽的深度沿从基底衬底中心部分朝向周缘部分的方向逐渐变大。
根据本发明的一方面，氮化物半导体衬底包括：基底衬底；以及生长在基底衬底表面上的氮化物半导体薄膜，其中，基底衬底的下表面具有沿第一方向彼此平行形成的多个第一沟槽，并且第一沟槽的间距沿从基底衬底中心部分朝向周缘部分的方向逐渐变小。
根据本发明另一实施例，氮化物半导体衬底包括：基底衬底；以及生长在基底衬底表面上的氮化物半导体薄膜，其中，基底衬底的下表面具有沿第一方向彼此平行形成的多个第一沟槽，并且第一沟槽的宽度沿从基底衬底中心部分朝向周缘部分的方向逐渐变大。
根据本发明另一实施例，氮化物半导体衬底包括：基底衬底以及生长在基底衬底表面上的氮化物半导体薄膜，其中，基底衬底的下表面具有沿第一方向彼此平行形成的多个第一沟槽，并且第一沟槽的宽度沿从基底衬底中心部分朝向周缘部分的方向逐渐变大。
在根据上述每个实施例的氮化物半导体衬底中，基底衬底下表面进一步包括沿与第一方向相交的第二方向彼此平行形成的多个第二沟槽，并且优选地，以与第一沟槽相同的方式，第二沟槽的间距沿从基底衬底中心部分朝向周缘部分的方向逐渐变小或者其宽度或深度逐渐变大。
并且优选地，基底衬底由硅制成。
根据本发明另一方面，用于制造氮化物半导体衬底的方法包括：沿第一方向彼此平行地在基底衬底表面上形成多个第一沟槽；并且在基底衬底的与第一沟槽形成表面相对的表面上形成氮化物半导体薄膜，其中，第一沟槽的间距沿从基底衬底中心部分朝向周缘部分的方向逐渐变小。
根据本发明另一实施例，用于制造氮化物半导体衬底的方法包括：沿第一方向彼此平行地在基底衬底表面上形成多个第一沟槽；并且在基底衬底的与第一沟槽形成表面相对的表面上形成氮化物半导体薄膜，其中，第一沟槽的宽度沿从基底衬底中心部分朝向周缘部分的方向逐渐变大。
根据本发明另一实施例，用于制造氮化物半导体衬底的方法包括：沿第一方向彼此平行地在基底衬底表面上形成多个第一沟槽；并且在基底衬底的与第一沟槽形成表面相对的表面上形成氮化物半导体薄膜，其中，第一沟槽的深度沿从基底衬底中心部分朝向周缘部分的方向逐渐变大。
根据上述每个实施例用于制造氮化物半导体衬底的方法可进一步包括：沿与第一方向相交的第二方向彼此平行地在基底衬底的表面上形成多个第二沟槽，并且优选地，以与第一沟槽相同的方式，第二沟槽的间距沿从基底衬底中心部分朝向周缘部分的方向逐渐变小或者其宽度或深度逐渐变大。
这里，可以使用锯切轮(sawing wheel)或照相平版印刷术形成第一沟槽和/或第二沟槽。
并且，可利用MOCVD或HVPE形成氮化物半导体薄膜。
用于制造本发明的氮化物半导体衬底的方法可进一步包括在形成氮化物半导体薄膜之后去除基底衬底，此时，在基底衬底由硅制造的情况下，可利用湿蚀刻法去除基底衬底。
因此，本发明在基底衬底下表面上形成沟槽，具体地，本发明形成沟槽，以使得沿从基底衬底中心部分朝向周缘部分的方向沟槽间距逐渐变小，或者沟槽宽度或深度逐渐变大，从而充分吸收或降低沿从基底衬底中心部分朝向周缘部分的方向施加得越来越大的应力。因此，本发明可获得高质量的氮化物半导体衬底，这些氮化物半导体衬底即使在使用硅基底衬底的情况下也没有翘曲或裂缝，其中公知的是在硅基底衬底上形成氮化物半导体薄膜是难以实现的。
附图说明
图1是示出了根据本发明实施例制造的GaN衬底的截面图。
图2是示出了图1的GaN衬底的仰视图。
图3是示出了根据本发明实施例形成在基底衬底下表面上的沟槽的实例的仰视图。
图4是示出了根据本发明另一实施例制造的GaN衬底的截面图。
图5是示出了根据本发明另一实施例制造的GaN衬底的截面图。
图6示出了GaN薄膜的裂缝或衬底的翘曲的照片，其中，根据本发明实例以及对比实例，不同形状的沟槽形成在基底衬底的下表面上并且GaN薄膜形成在基底衬底的表面上。
具体实施方式
下文将参照附图详细描述本发明的优选实施例。在进行描述之前应该理解，不应将说明书及所附权利要求中用到的术语理解为是局限于普通含义或字典中的含义，而是应该根据与本发明技术方面相对应的含义和概念，并基于为实现最佳说明经由发明人认可而适当限定术语的原则来解释这些术语。当以下的描述中表现出一层存在于另一层上时，可以理解为该层可直接存在于另一层上，或者可以理解为可以有第三层介于它们之间。
图1是示出了根据本发明实施例制造的氮化镓(GaN)衬底的截面图。图2是示出了图1的GaN的仰视图。参照图1和图2，根据本发明实施例的GaN衬底包括基底衬底10和形成在基底衬底10上的GaN薄膜20。
在本实施例中，基底衬底10使用单晶体硅晶片。但是，本发明不限于此方面，例如可以使用蓝宝石(Al2O3)或碳化硅(SiC)。但是，使用单晶体硅晶片将能容易且方便地通过湿蚀刻法去除基底衬底。
在基底衬底10的与GaN薄膜形成表面相对的表面上形成多个沟槽11和12。这里，如图2所示，沟槽11和12包括第一沟槽11以及与第一沟槽11相交的第二沟槽12。并且，第一和第二沟槽11和12的间距(P)沿从基底衬底10的中心部分朝向基底衬底10的周缘部分的方向逐渐变小。即，沟槽11和12沿朝向基底衬底10的周缘的方向逐渐变密。如将在下文中描述的，当生长GaN薄膜20时，沿朝向基底衬底10的周缘部分的方向施加的应力越来越大，因此基底衬底10的周缘部分更易出现翘曲或裂缝。因此，沟槽11和12被构造成吸收朝向周缘部分施加得越来越大的应力。
具体地，可以在0.01cm至1.0cm的范围内调节第一和第二沟槽11和12的间距(P)。即，形成在基底衬底10的中心部分上的沟槽11和12的间距(P)可以是1.0cm，而形成在基底衬底10的周缘部分上的沟槽11和12的间距(P)可以是0.01cm。并且，可以将间距(P)分组，同组中间距相等，而对于不同的组逐渐调节间距。可替换地，可以一一独立地调节间距(P)。
并且，可以在1μm至1mm的范围内适当地调节第一和第二沟槽11和12的宽度。进一步地，当基底衬底10的厚度是50μm至1mm时，可以在5μm至900μm的范围内适当地调节第一和第二沟槽11和12的深度，根据基底衬底10的厚度的不同，调节范围可能不同。
其中，沟槽11和12的示例性间距、宽度、和深度的特定值仅是为了说明的目的而限定的。即，根据将在下文中描述的形成GaN薄膜20的方法、该方法的处理条件或GaN薄膜20的厚度、以及用作基底衬底10的材料类型和基底衬底10的尺寸，施加于基底衬底10的中心部分和周缘部分的应力的大小以及两部分之间的应力大小的差异范围可能不同。因此，可以适当调节沟槽11和12的间距、宽度、和深度以吸收或降低施加到基底衬底10的中心部分和周缘部分的应力以及两部分之间的应力差异，同时它们并不局限于该示例性范围。
而且，虽然该实施例示出了在沟槽11和12的宽度和深度固定在特定值的情况下调节沟槽11和12的间距(P)，然而，也可如下文所述，使沟槽11和12的间距(P)固定而调节宽度或深度。可替换地，可以调节间距、宽度、和深度之中的任意组合。
进一步地，虽然图1和2示出了形成在基底衬底10的下表面上的沟槽11和12是成直角相交的，但是本发明不限于此方面。并且，如图3所示，可以在基底衬底10的下表面上形成各种形状的沟槽。即，如图3(a)所示，沟槽可仅沿一个方向形成为条带形状，以使间距沿从中心部分朝向周缘部分的方向逐渐变小。并且如图3(c)所示，沟槽可在三个方向上相交。
GaN薄膜20形成在基底衬底10的与具有沟槽11和12的下表面相对的表面上。通过下文中描述的适当的形成方法，GaN薄膜20可根据GaN衬底的使用目的而具有适当厚度，例如，10至500μm。并且，当GaN薄膜20的厚度改变时，基底衬底10的沟槽11和12的宽度和间距可以改变。当应力根据GaN薄膜20的厚度而改变时，应该调节沟槽11和12的宽度和间距。
其中，以与纯GaN相同的方式，本发明的原理应用于包括AlN、InN、GaInN、AlGaN、和GaAlInN的氮化物半导体。因此，可以利用这样的氮化物半导体来代替GaN薄膜20，此外可将GaN薄膜形成多层以便层叠包括氮化物半导体薄膜的多个层。
图4是示出了根据本发明另一实施例制造的GaN衬底的截面图。下文中，将集中在与上述实施例的GaN衬底相区别的方面来描述本实施例的GaN衬底。
本实施例的GaN衬底与上面实施例的GaN衬底之间的区别在于沟槽的结构。换句话说，在本实施例中，形成在基底衬底10a的下表面上的沟槽11a具有相同的间距(P)和深度(d)，而沟槽11a的宽度(W)沿从基底衬底10a的中心部分朝向周缘部分的方向逐渐变大。该沟槽结构使得可以吸收或降低朝向基底衬底10a的周缘部分施加得越来越大的应力，从而防止衬底发生翘曲和裂缝。具体地，沟槽11a的宽度(W)可以在1μm至1mm的范围内调节。但是，限定这样的特定值仅是为了说明的目的，并且如上所述，根据下文中描述的形成GaN薄膜20的方法、该方法的处理条件或GaN薄膜20的厚度、用作基底衬底10a的材料类型、以及基底衬底10a的大小，特定值可以不同。
图5是示出了根据本发明另一实施例制造的GaN衬底的截面图。下文中，将集中在与上面实施例的GaN衬底相区别的方面来描述本实施例的GaN衬底。
本实施例的GaN衬底与上面实施例的GaN衬底之间的区别在于沟槽的结构。换句话说，在本实施例中，形成在基底衬底10b的下表面上的沟槽11b具有相同的间距(P)和宽度(W)，而沟槽11b的深度(d)沿从基底衬底10b的中心部分朝向周缘部分的方向逐渐变大。该沟槽结构使得可以吸收或降低朝向基底衬底10b的周缘部分施加得越来越大的应力，从而防止衬底发生翘曲和裂缝。具体地，当基底衬底10b的厚度是50μm至1mm时，沟槽11b的深度(d)可以在5μm至900μm的范围内适当调节，该调节范围可根据基底衬底10b厚度的不同而不同。但是，限定这样的特定值仅是为了说明的目的，并且如上所述，根据下文中描述的形成GaN薄膜20的方法、该方法的处理条件或GaN薄膜20的厚度、基底衬底10b(硅晶片)的大小等情况，数值范围可以不同。
并且，以与图1的实施例相同的方式，图4和图5的实施例可以具有各种形状的沟槽，并且进一步地具有如图4和图5所示的形状的任意组合。因此，本发明的氮化物半导体衬底被构造成通过调节形成在基底衬底下表面上的沟槽的间距、宽度、或深度来吸收或降低朝向基底衬底周缘部分施加得越来越大的应力。
随后，详细描述根据本发明的制造氮化物半导体衬底的方法。虽然本实施例示出了单晶体硅晶片作为基底衬底10以及GaN薄膜20作为氮化物半导体薄膜，但是本发明不限于此方面。
首先，制备具有(111)表面方向(surface orientation)的硅晶片作为基底衬底10。上述结构和形状的多个沟槽11、12、11a和11b形成在基底衬底10的下表面上。可通过用于锯切晶片的锯切轮或在半导体制造工艺中使用的照相平版术来形成沟槽11、12、11a和11b。在锯切轮的情况下，锯切轮的厚度限定了沟槽11、12、11a和11b的宽度。可通过选择地使用厚度为0.01至1mm的锯切轮来调节沟槽11、12、11a和11b的宽度。可分别通过锯切轮的锯切深度以及锯切轮与基底衬底10之间的相对位置来调节沟槽11、12、11a和11b的深度和间距。同时，在照相平版术的情况下，所需结构和形状的蚀刻掩模(蚀刻胶图案或氧化硅图案)形成在基底衬底10的下表面上，并且利用适当的蚀刻气体或液体来蚀刻基底衬底10。此时，照相平版术可根据蚀刻掩模的图案简单地调节沟槽的间距或宽度，并且可形成比使用根据当前半导体制造技术的锯切轮的情况更精细的图案。但是，图5所示的沟槽结构是通过重复进行照相平版印刷过程或蚀刻过程而形成的，因此需要更多的成本。
随后在基底衬底10的具有所需沟槽结构的表面上形成GaN薄膜20。GaN薄膜20可通过诸如MOCVD或HVPE方法的公知方法一直形成为具有需要的厚度。具体地，使得Ga源气体和N源气体同时流入到处于1000至1100℃的反应器中以生长GaN薄膜。例如，通过HVPE方法使得GaN薄膜生长得具有10至500μm的厚度。这里，Ga源气体可使用CaCl3气体，或者使得作为载体气体的HCl气体流入Ga金属，并且N源气体可使用NH3气体。由于沟槽形成在基底衬底10的下表面上以吸收或降低沿从基底衬底10的中心部分朝向周缘部分的方向施加得越来越大的应力，所以诸如裂缝或剥皮或翘曲的缺陷不会发生在所生长的GaN薄膜20或基底衬底10上，因此获得了高质量的GaN薄膜。
而且，可以在形成GaN薄膜20之前形成适当的缓冲层，并且如果需要的话，可以在GaN薄膜20上形成另一层薄膜。
通过上述过程获得了根据本发明的GaN衬底，并且为了将GaN衬底用作器件的衬底，可以分离或去除基底衬底10。在该实施例中，GaN衬底使用由硅制成的基底衬底10，并且可通过湿蚀刻方法简单地去除基底衬底10。即，这样执行硅基底衬底10的去除，即，使得硝酸溶液(HNO3，70％)和氢氟酸溶液(HF，5％)在混合比例为0.1至10的范围内适当混合，以产生蚀刻溶液，并且将图1、图4、或图5所示的GaN衬底浸渍到蚀刻溶液中，从而以1至100μm/分钟的蚀刻速率来去除基底衬底10。随后，将乙酸溶液以10％或更少的比例加入到蚀刻溶液中，从而去除了剩余的硅。
其中，在基底衬底10由蓝宝石或碳化硅制成的情况下，可以通过另一公知方法(诸如利用激光的热分解或金刚石研磨)来去除基底衬底10。
随后将通过具体试验实例来描述本发明的效果。
图6示出了诸如GaN薄膜的裂缝或衬底的翘曲的缺陷的照片，其中，根据本发明的实例以及对比实例，不同形状的沟槽形成在基底衬底的下表面上并且GaN薄膜形成在基底衬底的另一表面上。这样制备图6(a)至6(d)所示的每个样品，即，将6英寸的硅晶片(厚度：670μm)划分成六个矩形区域，在这六个区域上形成相同结构的沟槽，使得六个区域彼此切入(cut into)，并且在每个区域的与沟槽结构形成表面相对的表面上生长GaN薄膜(厚度：60μm)。在每个样品中，沟槽具有150μm的相同深度和500μm的相同宽度。
参照图6(a)，沟槽沿一个方向形成并具有规则的间距(1mm)，并且用裸眼就可看出衬底具有翘曲并且GaN薄膜具有裂缝以及由裂缝和翘曲引起的剥皮。
参照图6(b)，沟槽沿相互垂直的方向以规则间距形成在基底衬底的下表面上。水平方向的间距与竖直方向的间距不同(水平间距：0.5mm，竖直间距：1mm)，并且可以看到衬底具有翘曲，GaN薄膜具有裂缝。
参照图6(c)，沟槽沿相互垂直的方向以规则间距形成在基底衬底的下表面上。水平方向的间距等于竖直方向的间距(间距：0.5mm)，并且当与图6(b)对比时，防止翘曲的效果得到了改善，但是还是可以看到衬底具有翘曲并且GaN薄膜在周缘部分处具有裂缝。
参照图6(d)，沟槽沿相互垂直的方向形成在基底衬底的下表面上。根据本发明，间距沿从中心部分朝向周缘部分的方向以四个间距梯度(10mm、4mm、2mm、和1mm)的方式逐渐变小，并且可以看到衬底没有翘曲，并且不存在GaN薄膜的裂缝。
应该理解，仅以示例方式给出了这些详细描述和具体实例，这些具体实例同时能够表示本发明优选实施例，这是因为从这些详细描述中本领域普通技术人员可以明显地看出在本发明精神和范围之内可以有各种修改和更改。
工业应用
如上所述，本发明在生长氮化物半导体薄膜之前在基底衬底的下表面上以如下方式形成沟槽，该方式即为，沿从基底衬底的中心部分朝向周缘部分的方向减少间距或增加宽度或深度，从而防止由生长氮化物半导体薄膜时发生的热变形而引起的衬底翘曲和GaN薄膜的裂缝。
因此，即使在使用硅基底衬底的情况下本发明也可获得没有翘曲或裂缝的高质量的氮化物半导体衬底，而公知的是，在硅基底衬底上形成氮化物半导体薄膜是难以实现的。
而且，在基底衬底由硅制成的情况下，基底衬底通过诸如湿蚀刻的化学方法被简单地去除，以便时间短、成本低、产率高地获得氮化物半导体衬底。
Claims (26)
1.一种氮化物半导体衬底，包括：
基底衬底；以及
氮化物半导体薄膜，生长在所述基底衬底的表面上，
其中，所述基底衬底的下表面具有沿第一方向彼此平行形成的多个第一沟槽，所述第一沟槽被构造成用于吸收或降低当在基底衬底上生长氮化物半导体薄膜时朝向基底衬底周缘部分的方向施加得越来越大的应力，其中所述第一沟槽的间距沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变小。
2.根据权利要求1所述的氮化物半导体衬底，
其中，所述基底衬底的所述下表面进一步具有沿与所述第一方向相交的第二方向彼此平行形成的多个第二沟槽，并且所述第二沟槽的间距沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变小。
3.一种氮化物半导体衬底，包括：
基底衬底；以及
氮化物半导体薄膜，生长在所述基底衬底的表面上，
其中，所述基底衬底的下表面具有沿第一方向彼此平行形成的多个第一沟槽，所述第一沟槽被构造成用于吸收或降低当在基底衬底上生长氮化物半导体薄膜时朝向基底衬底周缘部分的方向施加得越来越大的应力，其中所述第一沟槽的宽度沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变大。
4.根据权利要求3所述的氮化物半导体衬底，
其中，所述基底衬底的所述下表面进一步具有沿与所述第一方向相交的第二方向彼此平行形成的多个第二沟槽，并且所述第二沟槽的宽度沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变大。
5.一种氮化物半导体衬底，包括：
基底衬底；以及
氮化物半导体薄膜，生长在所述基底衬底的表面上，
其中，所述基底衬底的下表面具有沿第一方向彼此平行形成的多个第一沟槽，所述第一沟槽被构造成用于吸收或降低当在基底衬底上生长氮化物半导体薄膜时朝向基底衬底周缘部分的方向施加得越来越大的应力，其中所述第一沟槽的深度沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变大。
6.根据权利要求5所述的氮化物半导体衬底，
其中，所述基底衬底的所述下表面进一步具有沿与所述第一方向相交的第二方向彼此平行形成的多个第二沟槽，并且所述第二沟槽的深度沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变大。
7.根据权利要求2、4、或6所述的氮化物半导体衬底，
其中，所述第一和第二方向以直角相交。
8.根据权利要求1至6中任一项所述的氮化物半导体衬底，
其中，所述基底衬底由硅制成。
9.一种用于制造氮化物半导体衬底的方法，包括：
在基底衬底的表面上沿第一方向彼此平行地形成多个第一沟槽；以及
在所述基底衬底的与所述第一沟槽形成表面相对的表面上形成氮化物半导体薄膜，
其中，将所述第一沟槽构造成用于吸收或降低当在基底衬底上生长氮化物半导体薄膜时朝向基底衬底周缘部分的方向施加得越来越大的应力，其中所述第一沟槽的间距沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变小。
10.根据权利要求9所述的用于制造氮化物半导体衬底的方法，进一步包括：
在所述基底衬底的所述表面上沿与所述第一方向相交的第二方向彼此平行地形成多个第二沟槽，
其中，所述第二沟槽的间距沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变小。
11.一种用于制造氮化物半导体衬底的方法，包括：
在基底衬底的表面上沿第一方向彼此平行地形成多个第一沟槽；以及
在所述基底衬底的与所述第一沟槽形成表面相对的表面上形成氮化物半导体薄膜，
其中，将所述第一沟槽构造成用于吸收或降低当在基底衬底上生长氮化物半导体薄膜时朝向基底衬底周缘部分的方向施加得越来越大的应力，其中所述第一沟槽的宽度沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变大。
12.根据权利要求11所述的用于制造氮化物半导体衬底的方法，进一步包括：
在所述基底衬底的所述表面上沿与所述第一方向相交的第二方向彼此平行地形成多个第二沟槽，
其中，所述第二沟槽的宽度沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变大。
13.一种用于制造氮化物半导体衬底的方法，包括：
在基底衬底的表面上沿第一方向彼此平行地形成多个第一沟槽；以及
在所述基底衬底的与所述第一沟槽形成表面相对的表面上形成氮化物半导体薄膜，
其中，将所述第一沟槽构造成用于吸收或降低当在基底衬底上生长氮化物半导体薄膜时朝向基底衬底周缘部分的方向施加得越来越大的应力，其中所述第一沟槽的深度沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变大。
14.根据权利要求13所述的用于制造氮化物半导体衬底的方法，进一步包括：
在所述基底衬底的所述表面上沿与所述第一方向相交的第二方向彼此平行地形成多个第二沟槽，
其中，所述第二沟槽的深度沿从所述基底衬底的中心部分朝向周缘部分的方向逐渐变大。
15.根据权利要求10、12、或14所述的用于制造氮化物半导体衬底的方法，
其中，所述第一和第二方向成直角相交。
16.根据权利要求9、11、或13所述的用于制造氮化物半导体衬底的方法，
其中，所述第一沟槽是利用锯切轮而形成的。
17.根据权利要求9、11、或13所述的用于制造氮化物半导体衬底的方法，
其中，所述第一沟槽是利用照相平版术而形成的。
18.根据权利要求9、11、或13所述的用于制造氮化物半导体衬底的方法，
其中，所述氮化物半导体薄膜是利用MOCVD(金属有机化学气相沉积)或HVPE(氢化物气相外延)而形成的。
19.根据权利要求9、11、或13所述的用于制造氮化物半导体衬底的方法，
其中，所述基底衬底由硅制成。
20.根据权利要求9、11、或13所述的用于制造氮化物半导体衬底的方法，进一步包括：
在形成所述氮化物半导体薄膜之后去除所述基底衬底。
21.根据权利要求20所述的用于制造氮化物半导体衬底的方法，
其中，所述基底衬底由硅制成并且通过湿蚀刻而被去除。
22.根据权利要求10、12、或14所述的用于制造氮化物半导体衬底的方法，
其中，所述第一沟槽是利用锯切轮而形成的。
23.根据权利要求10、12、或14所述的用于制造氮化物半导体衬底的方法，
其中，所述第一沟槽是利用照相平版术而形成的。
24.根据权利要求10、12、或14所述的用于制造氮化物半导体衬底的方法，
其中，所述氮化物半导体薄膜是利用MOCVD(金属有机化学气相沉积)或HVPE(氢化物气相外延)而形成的。
25.根据权利要求10、12、或14所述的用于制造氮化物半导体衬底的方法，进一步包括：
在形成所述氮化物半导体薄膜之后去除所述基底衬底。
26.根据权利要求25所述的用于制造氮化物半导体衬底的方法，其中，所述基底衬底由硅制成并且通过湿蚀刻而被去除。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060129128A KR100941305B1 (ko) | 2006-12-18 | 2006-12-18 | 질화물 반도체 기판 및 그 제조 방법 |
| KR1020060129128 | 2006-12-18 | ||
| KR10-2006-0129128 | 2006-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101207174A CN101207174A (zh) | 2008-06-25 |
| CN101207174B true CN101207174B (zh) | 2010-10-06 |
Family
ID=39092778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101953851A Expired - Fee Related CN101207174B (zh) | 2006-12-18 | 2007-12-17 | 氮化物半导体衬底及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7915698B2 (zh) |
| EP (1) | EP1936668B1 (zh) |
| JP (1) | JP4741572B2 (zh) |
| KR (1) | KR100941305B1 (zh) |
| CN (1) | CN101207174B (zh) |
| SG (1) | SG144121A1 (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160076169A1 (en) * | 2006-04-07 | 2016-03-17 | Sixpoint Materials, Inc. | Substrates for growing group iii nitride crystals and their fabrication method |
| US8664747B2 (en) * | 2008-04-28 | 2014-03-04 | Toshiba Techno Center Inc. | Trenched substrate for crystal growth and wafer bonding |
| US8242008B2 (en) * | 2009-05-18 | 2012-08-14 | Micron Technology, Inc. | Methods of removing noble metal-containing nanoparticles, methods of forming NAND string gates, and methods of forming integrated circuitry |
| CN102339798B (zh) * | 2010-07-22 | 2014-11-05 | 展晶科技(深圳)有限公司 | 复合式基板、氮化镓基元件及氮化镓基元件的制造方法 |
| US10707082B2 (en) | 2011-07-06 | 2020-07-07 | Asm International N.V. | Methods for depositing thin films comprising indium nitride by atomic layer deposition |
| CN103094443A (zh) * | 2011-11-03 | 2013-05-08 | 亚威朗光电(中国)有限公司 | 图形生长衬底 |
| CN103137434B (zh) * | 2011-11-23 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 硅基GaN薄膜的制造方法 |
| CN103078028A (zh) * | 2011-12-09 | 2013-05-01 | 光达光电设备科技（嘉兴）有限公司 | 衬底、衬底的制作方法和使用方法 |
| KR102076519B1 (ko) * | 2013-08-19 | 2020-02-12 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 그 제조 방법 |
| US9553126B2 (en) * | 2014-05-05 | 2017-01-24 | Omnivision Technologies, Inc. | Wafer-level bonding method for camera fabrication |
| KR20170036055A (ko) * | 2014-09-11 | 2017-03-31 | 서울반도체 주식회사 | Ⅲ족 질화물 결정 성장용 기판 및 그 제조 방법 |
| US9362332B1 (en) * | 2014-11-14 | 2016-06-07 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for semiconductor selective etching and BSI image sensor |
| CN104681415A (zh) * | 2015-03-11 | 2015-06-03 | 华进半导体封装先导技术研发中心有限公司 | 一种超薄硅基板的制作工艺和结构 |
| US10283595B2 (en) * | 2015-04-10 | 2019-05-07 | Panasonic Corporation | Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon |
| JPWO2016207940A1 (ja) * | 2015-06-22 | 2018-05-24 | オリンパス株式会社 | 内視鏡用撮像装置 |
| CN105514244A (zh) * | 2015-12-15 | 2016-04-20 | 天津三安光电有限公司 | 一种发光二极管结构 |
| JP6862154B2 (ja) * | 2016-11-22 | 2021-04-21 | キヤノン株式会社 | 光学素子、露光装置、および物品の製造方法 |
| KR102562658B1 (ko) * | 2017-02-20 | 2023-08-01 | 한국전기연구원 | 반도체 웨이퍼 시닝 방법 |
| FR3071099A1 (fr) * | 2017-09-12 | 2019-03-15 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Substrat structure pour la fabrication de composants de puissance |
| CN107785244A (zh) * | 2017-09-27 | 2018-03-09 | 厦门三安光电有限公司 | 一种半导体外延生长方法及其石墨承载盘 |
| CN111082307B (zh) * | 2019-12-31 | 2021-07-06 | 长春理工大学 | 一种低应力高导热半导体衬底及其制备方法 |
| CN116799038A (zh) * | 2021-06-28 | 2023-09-22 | 厦门市三安集成电路有限公司 | 一种外延结构及其制备方法 |
| CN115527837B (zh) * | 2022-09-29 | 2023-06-02 | 松山湖材料实验室 | 氮化铝复合衬底的制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015979A (en) * | 1997-08-29 | 2000-01-18 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor element and method for manufacturing the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58138033A (ja) * | 1982-02-10 | 1983-08-16 | Toshiba Corp | 半導体基板及び半導体装置の製造方法 |
| JPH07277884A (ja) * | 1994-04-05 | 1995-10-24 | Mitsubishi Cable Ind Ltd | 半導体用単結晶の製造方法 |
| CA2231625C (en) | 1997-03-17 | 2002-04-02 | Canon Kabushiki Kaisha | Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate |
| JP3542491B2 (ja) * | 1997-03-17 | 2004-07-14 | キヤノン株式会社 | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス |
| KR100519326B1 (ko) * | 1999-04-20 | 2005-10-07 | 엘지전자 주식회사 | 질화갈륨 반도체 레이저 다이오드의 기판 제조방법 |
| JP4233894B2 (ja) * | 2003-03-12 | 2009-03-04 | 日鉱金属株式会社 | 半導体単結晶の製造方法 |
| US7229499B2 (en) * | 2003-08-22 | 2007-06-12 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer |
| JP2005298245A (ja) * | 2004-04-08 | 2005-10-27 | Kobe Steel Ltd | 単結晶基板 |
| JP2005298254A (ja) | 2004-04-09 | 2005-10-27 | Hitachi Cable Ltd | 化合物半導体単結晶成長用容器及びそれを用いた化合物半導体単結晶の製造方法 |
| KR20060030636A (ko) * | 2004-10-06 | 2006-04-11 | 주식회사 이츠웰 | 질화물 반도체 성장용 사파이어 기판과 그 제조 방법. |
| JP2006179511A (ja) * | 2004-12-20 | 2006-07-06 | Sumitomo Electric Ind Ltd | 発光装置 |
-
2006
- 2006-12-18 KR KR1020060129128A patent/KR100941305B1/ko active IP Right Grant
-
2007
- 2007-12-11 EP EP07122820A patent/EP1936668B1/en not_active Expired - Fee Related
- 2007-12-14 JP JP2007323451A patent/JP4741572B2/ja not_active Expired - Fee Related
- 2007-12-14 US US12/002,338 patent/US7915698B2/en not_active Expired - Fee Related
- 2007-12-17 CN CN2007101953851A patent/CN101207174B/zh not_active Expired - Fee Related
- 2007-12-18 SG SG200719023-4A patent/SG144121A1/en unknown
-
2011
- 2011-02-21 US US13/031,425 patent/US8138003B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015979A (en) * | 1997-08-29 | 2000-01-18 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor element and method for manufacturing the same |
Non-Patent Citations (2)
| Title |
|---|
| JP特开平8-186080A 1996.07.16 |
| JP特开平8-64791A 1996.03.08 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1936668A3 (en) | 2011-10-05 |
| US20110143525A1 (en) | 2011-06-16 |
| JP2008150284A (ja) | 2008-07-03 |
| KR20080056347A (ko) | 2008-06-23 |
| SG144121A1 (en) | 2008-07-29 |
| US20080142846A1 (en) | 2008-06-19 |
| EP1936668A2 (en) | 2008-06-25 |
| US8138003B2 (en) | 2012-03-20 |
| KR100941305B1 (ko) | 2010-02-11 |
| US7915698B2 (en) | 2011-03-29 |
| EP1936668B1 (en) | 2013-03-27 |
| CN101207174A (zh) | 2008-06-25 |
| JP4741572B2 (ja) | 2011-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101207174B (zh) | 氮化物半导体衬底及其制造方法 | |
| KR100629558B1 (ko) | ＧａＮ단결정기판 및 그 제조방법 | |
| CN100517583C (zh) | 化合物半导体器件晶片的制造方法及其制造的晶片和器件 | |
| EP1184897B1 (en) | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method | |
| CN100577894C (zh) | 大面积、均匀低位错密度GaN衬底及其制造工艺 | |
| US8716749B2 (en) | Substrate structures and methods of manufacturing the same | |
| JP4691911B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法 | |
| US6613461B1 (en) | Gallium nitride-based compound semiconductor chip and method for producing the same, and gallium nitride-based compound semiconductor wafer | |
| US20110117730A1 (en) | Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| JP2000331947A (ja) | 半導体基材及びその作製方法 | |
| CN100447948C (zh) | 氮化物半导体外延层的生长方法 | |
| JP2009102218A (ja) | 化合物半導体基板の製造方法 | |
| CN102414351A (zh) | 氮化物半导体基板的制造方法 | |
| JP5120285B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法 | |
| US10056453B2 (en) | Semiconductor wafers with reduced bow and warpage | |
| TW201904018A (zh) | 在磊晶膜生長期間晶圓彎曲的減少 | |
| CN103855264A (zh) | 单晶氮化镓基板及其制造方法 | |
| KR102061696B1 (ko) | 반극성 질화물 반도체 구조체 및 이의 제조 방법 | |
| KR100941596B1 (ko) | 3-5족 화합물 반도체의 제조방법 및 반도체 소자 | |
| KR101220752B1 (ko) | 질화갈륨기판 및 그 제조방법 | |
| KR20240046413A (ko) | 스트레인 분리 서브스택을 포함하는 GaN 온 Si 에피웨이퍼 | |
| US20180155852A1 (en) | Method for the production of wafers of nitride of element 13, having a non-zero truncation angle | |
| Thomson | Lateral epitaxial growth techniques for gallium nitride thin films on 6H-silicon carbide (0001) substrates via metalorganic vapor phase epitaxy | |
| KR20090044707A (ko) | 화합물 반도체 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101006 Termination date: 20201217 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |