KR101220752B1 - 질화갈륨기판 및 그 제조방법 - Google Patents

질화갈륨기판 및 그 제조방법 Download PDF

Info

Publication number
KR101220752B1
KR101220752B1 KR1020110015862A KR20110015862A KR101220752B1 KR 101220752 B1 KR101220752 B1 KR 101220752B1 KR 1020110015862 A KR1020110015862 A KR 1020110015862A KR 20110015862 A KR20110015862 A KR 20110015862A KR 101220752 B1 KR101220752 B1 KR 101220752B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
substrate
gan
plane
support substrate
Prior art date
Application number
KR1020110015862A
Other languages
English (en)
Other versions
KR20120096654A (ko
Inventor
이호준
이동건
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020110015862A priority Critical patent/KR101220752B1/ko
Publication of KR20120096654A publication Critical patent/KR20120096654A/ko
Application granted granted Critical
Publication of KR101220752B1 publication Critical patent/KR101220752B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation

Abstract

실시예에 따른 질화갈륨기판은 요철이 형성된 기판; 상기 기판 상에 서로 다른 제1 및 제2 방향성을 갖는 질화갈륨층이 성장되어 혼합된 제1 질화갈륨층; 상기 제1 질화갈륨층 상에 형성되고, [1-101]의 방향성을 갖는 제2 질화갈륨층;을 포함한다.

Description

질화갈륨기판 및 그 제조방법{GALLIUM NITRIDE SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 질화갈륨기판 및 그 제조방법에 관한 것이다.
Ⅲ―Ⅴ족 도전형 반도체(group Ⅲ―Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광소자의 핵심 소재로 각광을 받고 있다. Ⅲ―Ⅴ족 도전형 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 소자 제조시 성장기판으로서 일반적으로 사용되는 질화물계 단결정 기판은 대부분이 c면((0001)면)의 질화물 박막으로서, 주로 사파이어 c면 단결정 기판 위에 유기금속화학증착법(MOCVD: Metal Organic Chemical Vapor Deposition), 분자선 증착법(MBE: Molecular Beam Epitaxy) 또는 HVPE의 방법으로 성장시킨 후 사파이어 기판과 분리시킴으로써 얻어진다.
그러나, 이러한 c면 질화물계 단결정 막은 사파이어와 격자상수 및 열팽창계수의 차이가 커서, 일정 두께, 예를 들어 300㎛ 이상의 질화물계 단결정 막을 대구경(직경 50mm 이상) 사파이어 기재 위에 균열없이 성장시키는 것은 상당히 어렵다. 질화물계 단결정에 실리콘 등이 도핑(doping)된 경우 균열 문제는 더욱 심각하다.
또한, 이렇게 만들어진 c면 질화물계 단결정 막은 c-결정축 방향으로 예를 들어 갈륨층과 질소층이 적층되어 극성(polarity)을 띄게 되는데, 이로 인하여 헤테로(hetero) 구조 성장 시 자발분극 또는 압전분극에 의한 강한 전기장 형성으로 전자밴드가 변화하여 광소자의 전기적 또는 광학적 특성에 악영향을 미친다.
광소자, 즉 LED와 같은 소자 제작 시 원하는 파장 대역으로 활성층(MQW)의 결정 성장을 하지만 분극에 의해 전자와 정공이 분리되어 발광성 천이 확률을 낮추거나 적색편이(red shift)의 원인이 되며 광자(photon) 생성에 있어서도 내부 양자 효율이 낮아지는 문제를 일으킨다.
이 같은 문제 해결을 위하여 사파이어 기판의 다른 결정면을 이용하여 비극성 또는 반극성 GaN(갈륨 나이트라이드)를 성장함으로써 분극을 감소시키는 연구가 진행중에 있다. 대부분의 연구는 사파이어 기판의 면 방향을 r면 또는 m면을 이용하여 비극성({11-20}면) 또는 반극성({10-10} 또는 {1-101}, {11-22}면) 질화물 반도체층(GaN)을 성장하고 있다.
반극성 GaN을 성장하는 경우, 밴드갭 변화량이 감소하기 때문에 원하는 파장으로 빛을 표현하는 것이 용이해진다.
그러나 면방향이 다른 사파이어 기판은 c축의 사파이어 기판보다 가격적인 측면에서 비효율적이고 대면적화의 어려움이 있다. 또한 r면 또는 m면의 사파이어 기판을 이용하여 성장되는 비극성 또는 반극성의 갈륨 나이트라이드(GaN)는 표면이 러프(rough)하여 소자 제작에 어려움이 있다.
실시예는 새로운 구조를 갖는 질화갈륨기판 및 그 제조방법을 제공한다.
실시예는 반도체층의 결정성이 향상된 질화갈륨기판 및 그 제조방법을 제공한다.
실시예에 따른 질화갈륨기판은 요철이 형성된 기판; 상기 기판 상에 서로 다른 제1 및 제2 방향성을 갖는 질화갈륨층이 성장되어 혼합된 제1 질화갈륨층; 상기 제1 질화갈륨층 상에 형성되고, [1-101]의 방향성을 갖는 제2 질화갈륨층;을 포함한다.
실시예에 따른 질화갈륨기판 제조방법은 요철을 포함하는 기판 상에 [0-101]의 방향성을 갖는 제1 질화갈륨층을 형성하는 단계; 및 상기 제1 질화갈륨층 상에 [1-101]의 방향성을 갖는 제2 질화갈륨층을 형성하는 단계;를 포함한다.
실시예는 새로운 구조를 갖는 질화갈륨기판 및 그 제조방법을 제공한다.
실시예는 반도체층의 결정성이 향상된 질화갈륨기판 및 그 제조방법을 제공한다.
도 1은 실시예에 따른 질화갈륨기판과 질화물 반도체층의 사시도이다.
도 2 내지 도 8은 기판의 제조방법을 나타낸 도면이다.
도 9는 내지 도 11은 발명의 실시예에 따른 기판과 질화물 반도체층을 나타낸 SEM 이미지이다.
도 12는 발명의 실시예에 따른 기판과 질화물 반도체층을 나타낸 CL 이미지이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조층들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 발명의 실시예에 따른 반도체 소자의 사시도이다. 상기 반도체 소자는 표면에 요철(130)이 형성된 지지기판(100), 상기 요철(130)의 표면에 형성된 제1 GaN층(220), 상기 제1 GaN층(220)의 사이에 형성되는 보이드(270), 상기 제1 GaN층(220) 상에 형성되는 제2 GaN층(300)을 포함한다.
상기 지지기판(100)은 정육방면체 구조의 GaAs, Si 등을 이용하여 형성될 수 있으나 이에 대해 한정하지는 않는다. 본 실시예에서는 GaAs를 이용한 경우를 예로 들어 설명한다.
상기 지지기판(100)은 제1면(110)과 제2면(120)을 포함한다. 상기 제1면(110)과 제2면(120)은 지지기판(100)의 일부가 식각되어 노출된 면이다.
상기 제1면(110)은 상기 지지기판(100)의 하면과 α의 각도로 형성되고 상기 α는 25°내지 55°의 각으로 형성될 수 있다. 제2면(120)은 상기 제1면(110)을 마주보는 형상으로 형성된다. 제2면(120)은 상기 지지기판(100)과 α의 각도로 형성될 수 있다.
상기 제1면(110)은 지지기판(100)의 {111}면에 해당하고, 상기 제2면(120)은 지지기판(100)의 {1-1-1}면에 해당한다.
상기 제1면(110) 및 제2면(120) 상에 이후에 형성되는 질화물 반도체층(GaN)은 {111}면에서 성장된 질화물 반도체층이 {1-1-1}면에 형성된 질화물 반도체층보다 성장 속도가 빠르기 때문에 기판과 질화물 반도체층의 계면에서 형성되는 스레딩전위(TD:threading dislocation)가 서로 충돌하여 감소될 수 있다(도 12 참조). 따라서 이후에 형성되는 제2 GaN층(300)의 결정성이 향상될 수 있다.
또한, 기판이 GaAs를 포함하는 경우, 500℃의 온도에서 As가 분리되는 현상이 발생할 수 있다. 즉, 500℃ 이상의 온도에서 GaAs 기판 표면을 암모니아(NH3) 가스로 질화처리(nitridation) 하면 As가 분리되어 갈륨(Ga) 원소와 암모니아의 N원소가 결합되어 표면에서 수 Å의 깊이까지 갈륨 나이트라이드(GaN)층이 형성될 수 있다. 따라서 상기 지지기판(100)이 GaAs를 포함하여 형성되는 경우, 상기와 같이 질화처리만으로 GaN 버퍼층을 만들 수 있으므로 생산성이 우수하다는 장점이 있다.
상기 요철(130)의 표면에 형성된 제1 GaN층(220)은 제1면(110) 및 제2면(120)에서의 성장속도가 상이하기 때문에 보이드(270)가 형성된다. 상기 보이드(270)는 상기 지지기판(100)과 상기 제1 GaN층(220)의 격자상수로 인한 전위차를 감소시킬 수 있다.
상기 제1 GaN층(220)을 수평성장하여 갭(260)을 메운 후, 제2 GaN층(300)이 수직성장된다. 상기 제2 GaN층(300)은 100μm 내지 300μm의 두께로 형성될 수 있다. 상기 제2 GaN층(300)의 상면에 래핑(lapping) 및 폴리싱(polishing) 공정을 실시하여 연마할 수 있다.
다음으로, 불산 용액 등을 이용하여 상기 지지기판(100)을 제거한 후, 마찬가지로 래핑(lapping) 및 폴리싱(polishing) 공정을 실시하여 상기 제2 GaN층(300)의 하면을 연마할 수 있다.
상기와 같이, 지지기판(100)과 GaN의 계면에서 발생되는 스레딩 전위가 제1 GaN층(220) 및 보이드(270)로 인해 감소하여 결정성이 향상된 반도체층을 제공할 수 있다.
도 2는 발명의 실시예에 따른 GaAs 지지기판(100)의 면방향을 나타낸 도면이다.
우측의 도면을 참조하면, 웨이퍼(wafer)의 플랫존(flat zone)을 포함하는 직선이 [011] 방향이고, 플랫존과 수직하는 직선이 [01-1] 방향임을 알 수 있다.
도면에서 알 수 있는 바와 같이, 마스크(210)(도 4 참조)를 [01-1] 방향으로 하여 패터닝해야 {111}면과 {1-1-1}면이 식각에 의하여 만들어질 수 있다.
도 3 내지 도 8은 발명의 실시예에 따른 기판의 제조 단계를 나타낸 도면이다.
도 3을 참고하면 지지기판(100) 상에 포토레지스트(200)를 코팅한다. 본 실시예에서 지지기판(100)은 GaAs를 이용하여 형성하였다.
다음으로 80℃ 내지 100℃에서 5분간 열처리(soft baking)한다. 상기 열처리에 의해서 상기 포토레지스트(200)와 상기 지지기판(100)의 접착력이 증가할 수 있다.
도 4를 참고하면 상기 포토레지스트(200)가 코팅된 지지기판(100) 상에 마스크(210)를 형성한다. 본 실시예에서 상기 마스크(210)는 포토레지스트(200)와 이격하여 형성되었으나 접착하여 형성할 수도 있다. 상기 마스크(210)는 상기 지지기판(100)의 [01-1] 방향(도 2 참조)과 평행한 줄무늬 형상(stripe pattern)으로 형성된다.
다음으로 포토리소그래피 공정을 실시한다. 상기 포토리소그래피 공정은 자외선(UV)을 이용하여 실시할 수 있다. 이후 100℃ 내지 120℃에서 열처리한다.
도 5를 참고하면, 현상용액으로 노광되지 않은 영역의 포토레지스트(200)를 제거하면 마스크(210)가 형성되지 않은 영역에 대응하는 줄무늬 형상의 패턴으로 지지기판(100)의 상면이 노출될 수 있다. 상기 패턴은 상기 마스크(210)의 형성방향과 마찬가지로 상기 지지기판(100)의 [01-1] 방향과 평행하게 형성될 수 있다.
도 6을 참고하면 상기 지지기판(100)을 식각하는 1차 에칭공정을 수행한다. 상기 1차 에칭공정은 수산화칼륨(KOH) 용액을 이용하여 40℃ 내지 80℃의 온도에서 20분간 이루어질 수 있다.
40℃ 이하의 온도에서는 수산화칼륨 용액의 에칭속도가 느리기 때문에 지지기판(100)의 {111}면을 만들기 어렵고, 80℃ 이상의 온도에서는 포토레지스트(200)가 지지기판(100) 표면과 분리되는 문제가 발생할 수 있다.
상기 수산화칼륨 용액은 예를 들어 수산화칼륨 및 DI(DeIonize water)이 2:1의 비율로 혼합되어 형성될 수 있다.
상기 1차 에칭공정에 의해 지지기판(100)의 일부영역에 제1 사면(110)과 제2 사면(120)이 형성될 수 있다. 상기 제1 사면(110)과 제2 사면(120)은 상호 마주보도록 형성된다. 상기 제1 사면(110)은 상기 지지기판(100)의 하면과 25°내지 55°의 각도로 형성될 수 있다.
상기 제1 사면(110)은 {111}면이 되고, 상기 제2 사면(120)은 {1-1-1}면이 된다.
상기 식각공정에 의하여 포토레지스트(200) 패턴 하면의 일부영역까지 식각이 진행될 수 있다.
도 7 및 도 8을 참고하면 1차 에칭공정 후 남아있는 포토레지스트(200) 패턴을 아세톤 등의 용액을 사용하여 제거하고, 제2 식각공정을 수행하여 지지기판(100) 전면에 삼각형태의 요철 패턴을 형성할 수 있다.
상기 제2 식각공정은 제1 식각 공정과 동일한 조건에서 1분간 진행될 수 있다. 상기 제1 식각공정과 제2 식각공정은 예를 들어 15 내지 20:1의 시간 비율로 진행될 수 있다.
제2 식각공정에 의하여 포토레지스트(200) 제거 후 남아 있는 지지기판(100) 상부의 평평한 면(flat)을 짧은 시간의 식각에 의해 뾰족하게 만들 수 있다.
상기 제1 식각공정과 제2 식각공정에 의해 제1 사면(110) 및 제2 사면(120)의 기울기가 변경될 수 있다. 즉, 상기 제1 식각공정에 의해 형성된 제1 사면(110) 및 제2 사면(120)의 상부 영역에서 제2 식각공정에 의해 기울기가 상대적으로 완만한 다른 기울기를 가질 수 있다.
상기 제1 및 제2 식각공정에 의해 상기 지지기판(100)의 상면에 요철 패턴이 형성될 수 있다.
도 9는 발명의 실시예에 따른 지지기판(100)의 SEM(Scanning Electron Microscope) 이미지이다. 도 9에서 알 수 있는 바와 같이, 식각공정에 의하여 지지기판(100)의 하면과 경사각을 갖고 서로 마주보는 제1 사면(110)인 {111}면과 제2 사면(120)인 {1-1-1}면이 형성된다.
도 10 및 도 11은 발명의 실시예에 따른 기판 상에 질화물 반도체층(GaN)을 성장시킨 SEM 이미지이다.
도 10을 참고하면, 요철 패턴이 형성된 GaAs 지지기판(100) 상에 HVPE(Hydride Vapor Phase Epitaxy) 장비로 제1 GaN층(220)을 성장하면 GaAs의 면방향에 따라 GaN의 성장률이 차이가 있음을 알 수 있다.
즉, 돌기부(140)는 {111}면에 성장되는 GaN{0001}이 {1-1-1}면에 성장되는 GaN{1-100}의 성장속도보다 빠르기 때문에 형성되는 것으로, 상기 돌기부(140)의 성장방향의 중심축은 지지기판(100)의 제1 사면(110)인 {111}면과 수직한 방향으로 상기 지지기판(100)에 대하여 경사지게 형성될 수 있다.
검토한 바와 같이, 상기 지지기판(100)의 {111}면에서 성장된 GaN{0001}은 {1-1-1}면에서 성장되는 GaN{1-100}보다 성장속도가 상대적으로 빠르기 때문에 {111}면에서 성장된 GaN{0001}의 높이가 더 높아져서 GaN{0001}의 아래에서 {1-1-1}면에서 성장되는 GaN{1-100}과 합쳐지게 된다.
도 11을 참조하면, 지지기판(100)의 {111}면에서 성장된 GaN{0001}면이 결합되면 {1-1-1}면의 꼭지점 위에 보이드(void)(270)가 생겨 측면으로 성장되는 GaN의 결정성이 향상될 수 있다. 상기 보이드(270)는 전위를 차단할 수 있고, 형성되지 않을 수도 있다.
GaN의 성장 방향을 살펴 보면 GaAs {111}면에 수직으로 성장되는 GaN{0001}면은 지지기판(100) 표면과는 기울어져 있다. 즉, GaN{0001}면과 GaN{1-101}면이 58~62°도의 각(θ)을 이루어 반극성인 GaN{1-101}면이 성장된 것을 알 수 있다.
도 12는 돌기부(140)가 형성된 지지기판(100) 상에 제1 GaN층(220)을 성장시킨 CL 이미지로 365nm의 파장에서 측정한 결과이다. 제1 사면(110)인 {111}면과 제2 사면(120)인 {1-1-1}면에 동시에 GaN을 성장시키면 GaN의 성장 방향이 상충되어 두 방향의 GaN이 합쳐지게 된다. 이때 지지기판(100)과 GaN층의 격자상수 불일치로 인하여 지지기판(100)과 제1 GaN층(220)의 계면에서 발생되는 스레딩전위(TD:threading dislocation)(150)가 서로 충돌하여 감소될 수 있다.
도 12에서 기판의 {111}면과 GaN{0001}의 계면에 보이는 검은색 선(150)이 스레딩전위로, GaN{0001}성장면과 동일한 방향으로 진행되다가 중간지점에서 감소되었음을 알 수 있다. 이는 지지기판(100)의 {1-1-1}면에서 성장된 GaN의 전위와 충돌하여 소멸된 것으로 판단된다. 또한 {111}면을 따라 형성된 스레딩전위는 GaN{0001}면의 측면 성장 진행시 다른 GaAs{111}면에서 성장된 GaN{0001}면과 결합되면서 생긴 전위들이다.
상기 돌기부(140)가 형성된 지지기판(100)에 V족 소스(source)(N)와 Ⅲ족 소스 (Ga)간의 비율을 조절함으로써 측면과 수직 성장 조정이 가능하다. Ⅲ족 소스가 많이 주입되면 Ga이 많아져 수직 성장이 빨라지고 Ga은 적고 N이 많아지면 수직 성장률이 감소하면서 측면 성장이 가능하다. 본 실시예에서 측면 성장에 적용된 V/Ⅲ 비율(ratio)은 75~100의 비율을 적용하였고, 수직 성장의 V/Ⅲ 비율은 20~25이다.
상기 돌기부(140)를 포함하는 제1 GaN층(220)은 50의 비율로 형성될 수 있고다.
상기 제2 GaN층(300)은 100μm 내지 300μm의 두께로 형성될 수 있다.
도 12에서 밝게 보이는 영역은 결정성이 좋은 영역이다. 이와 같이, 지지기판(100)과 GaN의 계면에서 발생되는 스레딩 전위가 충돌로 인해 감소하여 결정성이 향상된 반도체층을 제공할 수 있다.
이상에서 설명한 바와 같이, 실시예에 따르면 질화물 반도체층의 결정성이 향상된 반도체 기판을 제공할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (11)

  1. 요철이 형성된 기판;
    상기 기판 상에 서로 다른 제1 및 제2 방향성을 갖는 질화갈륨층이 성장되어 혼합된 제1 질화갈륨층;
    상기 제1 질화갈륨층 상에 형성되고, [1-101]의 방향성을 갖는 제2 질화갈륨층;을 포함하는 질화갈륨기판.
  2. 제1항에 있어서,
    상기 기판은 GaAs 또는 Si을 포함하는 질화갈륨기판.
  3. 제1항에 있어서,
    상기 제1 방향성은 [0001]이고, 상기 제2 방향성은 [1-100]인 질화갈륨기판.
  4. 제1항에 있어서,
    상기 요철의 측면과 상기 기판의 저면이 이루는 각은 25°내지 55°인 질화갈륨기판.
  5. 제3항에 있어서,
    상기 제1 및 제2 방향성을 갖는 질화갈륨층의 성장속도 차이로 상기 제1 방향성을 갖는 질화갈륨층의 하부에 형성된 돌기부를 포함하는 질화갈륨기판.
  6. 삭제
  7. 제1항에 있어서,
    상기 제2 질화갈륨층은 100μm 내지 300μm의 두께로 형성되는 질화갈륨기판.
  8. 상기 기판의 {111}면과 {1-1-1}면이 접하는 꼭지점 위에 형성되는 보이드(void);를 더 포함하는 질화갈륨기판.
  9. 요철을 포함하는 기판 상에 [0-101]의 방향성을 갖는 제1 질화갈륨층을 형성하는 단계; 및 상기 제1 질화갈륨층 상에 [1-101]의 방향성을 갖는 제2 질화갈륨층을 형성하는 단계;를 포함하는 질화갈륨기판 제조방법.
  10. 삭제
  11. 삭제
KR1020110015862A 2011-02-23 2011-02-23 질화갈륨기판 및 그 제조방법 KR101220752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110015862A KR101220752B1 (ko) 2011-02-23 2011-02-23 질화갈륨기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110015862A KR101220752B1 (ko) 2011-02-23 2011-02-23 질화갈륨기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120096654A KR20120096654A (ko) 2012-08-31
KR101220752B1 true KR101220752B1 (ko) 2013-01-21

Family

ID=46886494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110015862A KR101220752B1 (ko) 2011-02-23 2011-02-23 질화갈륨기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101220752B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061696B1 (ko) 2013-11-05 2020-01-03 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209062A (ja) 2002-01-17 2003-07-25 Sony Corp 化合物半導体層の結晶成長方法及び半導体素子
KR20100096405A (ko) * 2009-02-24 2010-09-02 엘지전자 주식회사 질화물 반도체 발광 소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209062A (ja) 2002-01-17 2003-07-25 Sony Corp 化合物半導体層の結晶成長方法及び半導体素子
KR20100096405A (ko) * 2009-02-24 2010-09-02 엘지전자 주식회사 질화물 반도체 발광 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20120096654A (ko) 2012-08-31

Similar Documents

Publication Publication Date Title
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
KR101470809B1 (ko) 낮은 결함 밀도의 자립형 질화갈륨 기판의 제조 및 이로 제조된 소자
US9472720B2 (en) Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
US8652918B2 (en) Nitride semiconductor structure
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
KR20080075914A (ko) 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
JP2011187965A (ja) 窒化物半導体構造とその製造方法および発光素子
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP2000091253A (ja) 窒化ガリウム系化合物半導体の製造方法
KR20190038639A (ko) 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
US8148178B2 (en) Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
JP2007281140A (ja) 化合物半導体基板、その製造方法及び半導体デバイス
KR101220752B1 (ko) 질화갈륨기판 및 그 제조방법
JP2000091252A (ja) 窒化ガリウム系化合物半導体及び半導体素子
JP2005162526A (ja) 窒化ガリウム結晶作成方法
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
KR100941596B1 (ko) 3-5족 화합물 반도체의 제조방법 및 반도체 소자
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
JP4172444B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4055763B2 (ja) 窒化ガリウム系化合物半導体及び半導体基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7