KR20220034294A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220034294A
KR20220034294A KR1020200116235A KR20200116235A KR20220034294A KR 20220034294 A KR20220034294 A KR 20220034294A KR 1020200116235 A KR1020200116235 A KR 1020200116235A KR 20200116235 A KR20200116235 A KR 20200116235A KR 20220034294 A KR20220034294 A KR 20220034294A
Authority
KR
South Korea
Prior art keywords
layer
dummy pattern
disposed
area
organic
Prior art date
Application number
KR1020200116235A
Other languages
English (en)
Inventor
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200116235A priority Critical patent/KR20220034294A/ko
Priority to US17/214,999 priority patent/US11889736B2/en
Priority to CN202110665600.XA priority patent/CN114171553A/zh
Publication of KR20220034294A publication Critical patent/KR20220034294A/ko
Priority to US18/391,660 priority patent/US20240130209A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H01L27/3223—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3258—
    • H01L27/3276—
    • H01L51/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 영역 및 벤딩 영역을 포함하는 기판, 기판 상에 배치되는 버퍼층, 버퍼층 상의 벤딩 영역에 배치되는 제1 더미 패턴, 버퍼층 상에 배치되고, 제1 더미 패턴의 상면을 노출시키는 제1 절연층, 제1 절연층 상에 배치되고, 제1 더미 패턴의 상면을 노출시키는 개구를 갖는 제2 절연층, 제1 더미 패턴 상에 배치되는 제2 더미 패턴 및 제2 더미 패턴 상에 배치되는 전달 배선을 포함할 수 있다. 이에 따라, 제1 더미 패턴 및 제2 더미 패턴은 벤딩 영역에 위치하는 무기막에 발생하는 크랙이 전달 배선까지 전파되는 것을 차단시킬 수 있다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 벤딩 영역을 포함하는 표시 장치 및 이의 제조 방법에 관한 것이다.
유기 발광 표시 장치의 표시 패널은 고분자 등으로 형성된 플렉서블 베이스 기판을 포함할 수 있다. 상기 플렉서블 베이스 기판을 포함하는 표시 패널은 벤딩 영역을 갖도록 디자인될 수 있으며, 상기 벤딩 영역에 가해지는 벤딩 스트레스에 의한 무기막의 크랙 등을 방지하기 위하여, 상기 벤딩 영역에서는 무기막을 제거하는 마스크 공정이 추가적으로 수행될 수 있다. 이러한 경우, 마스크 공정 횟수가 증가함에 따라 유기 발광 표시 장치의 제조 비용도 증가될 수 있다.
최근에, 유기 발광 표시 장치의 제조 비용을 줄이기 위해서, 벤딩 영역에서 무기막을 제거하는 마스크 공정을 생략하는 유기 발광 표시 장치의 개발이 이루어지고 있다. 다만, 벤딩 영역에서 무기막이 남아 있는 경우, 벤딩 영역이 크랙에 취약한 상태가 될 수 있다.
본 발명의 일 목적은 벤딩 영역을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 벤딩 영역을 포함하는 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기한 본 발명의 일 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 영역 및 벤딩 영역을 포함하는 기판, 상기 기판 상에 배치되는 버퍼층, 상기 버퍼층 상의 상기 벤딩 영역에 배치되는 제1 더미 패턴, 상기 버퍼층 상에 배치되고, 상기 제1 더미 패턴의 상면을 노출시키는 제1 절연층, 상기 제1 절연층 상에 배치되고, 상기 제1 더미 패턴의 상면을 노출시키는 개구를 갖는 제2 절연층, 상기 제1 더미 패턴 상에 배치되는 제2 더미 패턴 및 상기 제2 더미 패턴 상에 배치되는 전달 배선을 포함할 수 있다.
실시예들에 있어서, 상기 기판은 제1 유기 필름, 상기 제1 유기 필름 상에 배치되는 제1 배리어층, 상기 제1 배리어층 상에 배치되는 제2 유기 필름 및 상기 제2 유기 필름 상에 배치되는 제2 배리어층을 포함할 수 있다.
실시예들에 있어서, 상기 제2 절연층 상의 상기 표시 영역에 배치되는 소스 전극 및 드레인 전극을 더 포함하고, 상기 제2 더미 패턴에 포함된 물질은 상기 소스 전극 및 상기 드레인 전극 각각에 포함된 물질과 동일할 수 있다.
실시예들에 있어서, 상기 제2 더미 패턴은 상기 제1 더미 패턴의 상면과 접촉할 수 있다.
실시예들에 있어서, 상기 기판은 상기 표시 영역과 상기 벤딩 영역 사이에 위치하는 주변 영역 및 상기 벤딩 영역에 인접하여 위치하는 연결 영역을 더 포함하고, 상기 제2 더미 패턴은 상기 주변 영역의 일부 및 상기 연결 영역의 일부로 연장될 수 있다.
실시예들에 있어서, 상기 제2 더미 패턴 상에 배치되는 제1 유기층을 더 포함할 수 있다.
실시예들에 있어서, 상기 전달 배선 상에 배치되는 제2 유기층을 더 포함할 수 있다.
실시예들에 있어서, 상기 표시 영역에 위치하고, 상기 제2 유기층 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 더 포함할 수 있다.
실시예들에 있어서, 상기 버퍼층 상의 상기 표시 영역에 배치되는 액티브층을 더 포함하고, 상기 제1 더미 패턴에 포함된 물질은 상기 액티브층에 포함된 물질과 동일할 수 있다.
실시예들에 있어서, 상기 제1 더미 패턴은 실리콘 반도체를 포함할 수 있다.
실시예들에 있어서, 상기 제1 더미 패턴은 폴리실리콘을 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 표시 영역 및 벤딩 영역을 포함하는 기판을 제공하는 단계, 상기 기판 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상의 상기 벤딩 영역에 제1 더미 패턴을 형성하는 단계, 상기 버퍼층 상에 제1 더미 패턴을 덮는 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 제2 절연층을 형성하는 단계, 상기 제1 및 제2 절연층들을 각각 제거하여, 상기 제1 더미 패턴의 상면을 노출시키는 단계, 상기 제1 더미 패턴 상에 제2 더미 패턴을 형성하는 단계 및 상기 제2 더미 패턴 상에 전달 배선을 형성하는 단계를 포함할 수 있다.
실시예들에 있어서, 상기 기판은 제1 유기 필름, 상기 제1 유기 필름 상에 제1 배리어층, 상기 제1 배리어층 상에 제2 유기 필름 및 상기 제2 유기 필름 상에 제2 배리어층을 포함할 수 있다.
실시예들에 있어서, 상기 제1 절연층 상의 상기 표시 영역에 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하고, 상기 제2 더미 패턴에 포함된 물질과 상기 소스 전극 및 상기 드레인 전극 각각에 포함된 물질은 동일할 수 있다.
실시예들에 있어서, 상기 제2 더미 패턴은 상기 제1 더미 패턴의 상면과 접촉할 수 있다.
실시예들에 있어서, 상기 기판은 상기 표시 영역과 상기 벤딩 영역 사이에 위치하는 주변 영역 및 상기 벤딩 영역에 인접하여 위치하는 연결 영역을 더 포함하고, 상기 제2 더미 패턴은 상기 주변 영역의 일부 및 상기 연결 영역의 일부로 연장되어 형성될 수 있다.
실시예들에 있어서, 상기 제2 더미 패턴 상에 제1 유기층을 형성하는 단계 및 상기 전달 배선 상에 제2 유기층을 형성하는 단계를 더 포함할 수 있다.
실시예들에 있어서, 상기 버퍼층 상의 상기 표시 영역에 액티브층을 형성하는 단계를 더 포함하고, 상기 제1 더미 패턴에 포함된 물질은 상기 액티브층에 포함된 물질과 동일할 수 있다.
실시예들에 있어서, 상기 제1 더미 패턴은 실리콘 반도체를 포함할 수 있다.
실시예들에 있어서, 상기 제1 더미 패턴은 폴리실리콘을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 버퍼층 상의 벤딩 영역에 폴리실리콘을 포함하는 제1 더미 패턴을 배치하고, 제1 더미 패턴의 노출된 상면과 접촉하도록 제2 더미 패턴을 배치함으로써, 무기막에 발생하는 크랙이 전달 배선까지 전파되는 것을 차단시킬 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법은 벤딩 영역에서 무기막을 제거하는 마스크 공정을 생략하고, 버퍼층 상의 벤딩 영역에 폴리실리콘을 포함하는 제1 더미 패턴이 형성되며, 제1 더미 패턴의 노출된 상면과 접촉하도록 제2 더미 패턴이 형성됨으로써, 표시 장치의 제조 비용을 줄일 수 있다.
다만, 본 발명의 효과가 상기 효과들로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 3은 종래의 표시 장치를 나타내는 단면도이다.
도 4는 도 1의 표시 장치의 일 예를 I-I' 및 II-II'에 따라 자른 단면도이다.
도 5 내지 도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 12는 도 1의 표시 장치의 다른 예를 I-I' 및 II-II'에 따라 자른 단면도이다.
도 13은 도 1의 표시 장치의 또 다른 예를 I-I' 및 II-II'에 따라 자른 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다. 도 1은 벤딩 영역과 연결 영역을 평면도 상에서 도시하기 위하여 펼쳐진 상태를 도시할 수 있다.
도 1 및 도 2를 참조하면, 표시 장치(100)는 표시 영역(DA) 및 표시 영영(DA)에 인접하는 주변 영역(PA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소 영역들(PX)을 포함할 수 있다. 일 실시예에 따르면, 각 화소 영역(PX)에는 발광 소자 및 상기 발광 소자와 전기적으로 연결되는 구동 소자가 배치될 수 있다. 도 1에서, 주변 영역(PA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다.
표시 장치(100)는 벤딩 영역(BA)과 연결 영역(CA)을 더 포함할 수 있다. 벤딩 영역(BA)은 주변 영역(CA)의 일측으로부터 연장될 수 있으며, 하부 방향으로 벤딩될 수 있다. 다시 말하면, 벤딩 영역(BA)은 제1 방향(D1)을 축으로 벤딩되어 표시 장치의 저면 상에 연결 영역(CA)이 위치할 수 있다. 연결 영역(CA)은 벤딩 영역(BA)으로부터 연장되어 표시 영역(DA) 또는 주변 영역(PA) 아래에 배치될 수 있다. 도 1에 도시된 바와 같이, 표시 장치(100)가 펼쳐진 상태에서, 벤딩 영역(BA)은 표시 영역(DA)과 연결 영역(CA) 사이에 위치할 수 있다.
연결 영역(CA)에는, 구동 장치로부터 제공되는 구동 신호 또는 전원 전압이 인가되는 연결 패드들(PD) 이 배치될 수 있다. 연결 패드들(PD)은 구동 장치와 전기적으로 연결될 수 있다. 연결 패드들(PD)은 벤딩 영역(BA)과 주변 영역(PA)에 배치되는 전달 배선들(TL)들과 전기적으로 연결될 수 있다. 전달 배선들(TL)은 표시 영역(DA)의 화소 영역(PX)에 배치되는 상기 발광 소자 및 상기 구동 소자에 구동 신호 또는 전원 전압을 전달하거나, 주변 영역(PA)(또는 연결 영역(CA))에 배치되는 구동 회로(예를 들어, 구동 집적 회로)에 구동 신호를 전달할 수 있다.
도 3은 종래의 표시 장치를 나타내는 단면도이다.
도 3을 참조하면, 표시 장치는 제1 유기 필름(200a), 제2 유기 필름(200b), 제1 배리어층(210a), 제2 배리어층(210b), 버퍼층(220), 액티브층(230), 게이트 전극(250), 제1 절연층(240a), 제2 절연층(240b), 소스 전극(270a), 드레인 전극(270b), 연결 전극(280), 제1 유기층(260a), 제2 유기층(260b), 하부 전극(290), 화소 정의막(310), 상부 전극(330), 발광층(320), 봉지층(340), 더미 패턴(DP), 전달 배선(TL) 등을 포함할 수 있다.
표시 영역(DA), 표시 영역(DA)에 인접하는 주변 영역(PA), 주변 영역(PA)에 인접하는 벤딩 영역(BA) 및 벤딩 영역(BA)에 인접하는 연결 영역(CA)을 포함하는 기판(200)은 제1 유기 필름(200a), 제1 배리어층(210a), 제2 유기 필름(200b) 및 제2 배리어층(210b)을 포함할 수 있다.
기판(200) 상에 버퍼층(220), 제1 절연층(240a) 및 제2 절연층(240b)이 배치될 수 있다. 일 실시예에 따르면, 벤딩 영역(BA)에 위치하는 버퍼층(220) 상면의 일부는 제거될 수 있다. 벤딩 영역(BA)에 위치하는 제1 절연층(240a)은 버퍼층(220)의 상면을 노출시키는 제1 개구(241)를 가질 수 있고, 벤딩 영역(BA)에 위치하는 제2 절연층(240b)은 버퍼층(220)의 상면을 노출시키는 제2 개구(242)를 가질 수 있다.
버퍼층(220) 상의 벤딩 영역(BA)에 더미 패턴(DP)이 배치될 수 있다. 일 실시예에 따르면, 더미 패턴(DP)은 버퍼층(220)의 상면과 접촉할 수 있다. 더미 패턴(DP)은 주변 영역(PA)의 일부 및 연결 영역(CA)의 일부로 연장될 수 있다.
더미 패턴(DP) 상에 제1 유기층(260a), 전달 배선(TL) 및 제2 유기층(260b)이 배치될 수 있다.
벤딩 영역(BA)에서 기판(200) 상에 무기막이 존재하는 경우, 벤딩 영역(BA)은 스트레스에 취약한 상태가 될 수 있다. 이에 따라, 무기막에 크랙이 발생할 수 있고, 무기막에 발생한 크랙이 전달 배선(TL)까지 전파될 수 있다.
도 4는 도 1의 표시 장치를 I-I' 및 II-II'에 따라 자른 단면도이다.
도 4를 참조하면, 표시 장치(100)는 제1 유기 필름(200a), 제2 유기 필름(200b), 제1 배리어층(210a), 제2 배리어층(210b), 버퍼층(220), 액티브층(230), 게이트 전극(250), 제1 절연층(240a), 제2 절연층(240b), 소스 전극(270a), 드레인 전극(270b), 연결 전극(280), 제1 유기층(260a), 제2 유기층(260b), 하부 전극(290), 화소 정의막(310), 상부 전극(330), 발광층(320), 봉지층(340), 제1 더미 패턴(350), 제2 더미 패턴(360), 전달 배선(TL) 등을 포함할 수 있다.
표시 영역(DA), 벤딩 영역(BA), 표시 영역(DA)과 벤딩 영역(BA) 사이에 위치하는 주변 영역(PA) 및 벤딩 영역(BA)에 인접하여 위치하는 연결 영역(CA)을 포함하는 기판(200) 상에 버퍼층(220)이 배치될 수 있다. 버퍼층(220)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 배치될 수 있다. 예를 들어, 버퍼층(220)은 산화물 또는 질화물 등과 같은 무기 물질을 포함할 수 있다. 일 실시예에 따르면, 버퍼층(220)은 실리콘 산화물층 및 실리콘 질화물층이 적층된 적층 구조를 가질 수 있다. 또는, 버퍼층(220)은 실리콘 산화물층 또는 실리콘 질화물층을 포함하는 단층 구조를 가질 수 있다. 버퍼층(220)은 기판(200)으로부터 금속 원자들이나 불순물들이 박막 트랜지스터로 확산되는 현상을 방지할 수 있다.
일 실시예에 따르면 기판(200)은 제1 유기 필름(200a), 제1 배리어층(210a), 제2 유기 필름(200b) 및 제2 배리어층(210b)을 포함할 수 있다. 제1 배리어층(210a)은 제1 유기 필름(200a) 상에 배치될 수 있고, 제2 유기 필름(200b)은 제1 배리어층(210a) 상에 배치될 수 있고, 제2 배리어층(210b)은 제2 유기 필름(200b) 상에 배치될 수 있다.
제1 유기 필름(200a) 및 제2 유기 필름(200b) 각각은 적어도 하나의 고분자 필름을 포함할 수 있다. 예를 들어, 상기 고분자 필름은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르케톤, 폴리카보네이트, 폴리아릴레이트, 폴리에테르술폰, 폴리이미드 등을 포함할 수 있다.
제1 배리어층(210a) 및 제2 배리어층(210b)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 배리어층(210a) 및 제2 배리어층(210b)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
일 실시예에 따르면, 제1 배리어층(210a)은 비정질 실리콘층 및 실리콘 산화물층이 적층된 적층 구조를 가질 수 있다. 또는, 제1 배리어층(210a)은 실리콘 산화물층을 포함하는 단층 구조를 가질 수 있다.
일 실시예에 따르면, 제2 배리어층(210b)은 실리콘 산화물층을 포함하는 단층 구조를 가질 수 있다.
일 실시예에 따르면, 버퍼층(220)의 두께 및 제2 배리어층(210b)의 두께 합은 약 7000Å 이하 일 수 있다.
버퍼층(220) 상의 표시 영역(DA)에 액티브층(230)이 배치될 수 있다. 액티브층(230)은 실리콘 반도체 또는 산화물 반도체를 포함할 수 있다. 예를 들어, 액티브층(230)은 폴리실리콘을 포함할 수 있다. 또는, 액티브층(230)은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 또는 이들의 조합을 포함할 수 있다. 일 실시예에 따르면, 액티브층(230)은 폴리실리콘을 포함할 수 있다.
버퍼층(220) 상의 벤딩 영역(BA)에 제1 더미 패턴(350)이 배치될 수 있다. 일 실시예에 따르면, 제1 더미 패턴(350)은 표시 영역(DA)에 위치하는 액티브층(230)과 동일한 물질을 포함할 수 있다. 즉, 제1 더미 패턴(350)은 표시 영역(DA)에 위치하는 액티브층(230)과 동일한 층에 배치될 수 있고, 폴리실리콘을 포함할 수 있다.
버퍼층(220) 상에 제1 절연층(240a)이 배치될 수 있다. 제1 절연층(240a)은 표시 영역(DA)에 위치하는 액티브층(230) 및 벤딩 영역(BA)에 위치하는 제1 더미 패턴(350)을 덮을 수 있다. 즉, 제1 절연층(240a)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 배치될 수 있다. 예를 들어, 제1 절연층(240a)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물 등을 포함할 수 있다.
일 실시예에 따르면, 벤딩 영역(BA)에 위치하는 제1 절연층(240a)은 제1 더미 패턴(350)의 상면을 노출시키는 부분을 가질 수 있다.
제1 절연층(240a) 상의 표시 영역(DA)에 게이트 전극(250)이 배치될 수 있다. 게이트 전극(250)은 액티브층(230)과 중첩하도록 배치될 수 있다. 예를 들어, 게이트 전극(250)은 알루미늄(Al), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등과 같은 금속, 이들의 합금, 이들의 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
제1 절연층(240a) 상에 제2 절연층(240b)이 배치될 수 있다. 제2 절연층(240b)은 게이트 전극(250)을 덮을 수 있다. 즉, 제2 절연층(240b)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 배치될 수 있다. 예를 들어, 제2 절연층(240b)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 일 실시예에 따르면, 제2 절연층(240b)은 단일 물질을 포함하는 단일층으로 형성될 수 있다.
일 실시예에 따르면, 벤딩 영역(BA)에 위치하는 제2 절연층(240b)은 제1 더미 패턴(350)의 상면을 노출시키는 개구(243)를 가질 수 있다.
제2 절연층(240b) 상의 표시 영역(DA)에 소스 전극(270a) 및 드레인 전극(270b)이 배치될 수 있다. 소스 전극(270a) 및 드레인 전극(270b)은 제1 절연층(240a) 및 제2 절연층(240b)을 관통하여 액티브층(230)에 전기적으로 연결될 수 있다. 예를 들어, 소스 전극(270a) 및 드레인 전극(270b)은 각기 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
제1 더미 패턴(350) 상에 제2 더미 패턴(360)이 배치될 수 있다. 제2 더미 패턴(360)은 제1 더미 패턴(350)의 노출된 상면과 접촉할 수 있다. 이에 따라, 버퍼층(220)과 제2 더미 패턴(360)의 접착력이 강화될 수 있고, 제1 더미 패턴(350) 및 제2 더미 패턴(360)은 무기막에 발생하는 크랙이 전달 배선(TL)까지 전파되는 것을 차단시킬 수 있다.
제2 더미 패턴(360)에 포함된 물질은 소스 전극(270a) 및 드레인 전극(270b) 각각에 포함된 물질과 동일할 수 있다. 즉, 제2 더미 패턴(360) 과 소스 전극(270a) 및 드레인 전극(270b) 각각은 동일한 층에 배치될 수 있다. 일 실시예에 따르면, 제2 더미 패턴(360)은 주변 영역(PA)의 일부 및 연결 영역(CA)의 일부로 연장될 수 있다.
제2 절연층(240b) 상에 제1 유기층(260a)이 배치될 수 있다. 제1 유기층(260a)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 배치될 수 있다. 예를 들어, 제1 유기층(260a)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
표시 영역(DA)에 위치하는 제1 유기층(260a)은 소스 전극(270a) 및 드레인 전극(270b)을 덮을 수 있다. 벤딩 영역(BA)에 위치하는 제1 유기층(260a)은 제2 더미 패턴(360)을 덮을 수 있다. 즉, 제1 유기층(260a)은 벤딩 영역(BA)에서 노출된 제2 더미 패턴(360) 위에 배치될 수 있다.
제1 유기층(260a) 상의 표시 영역(DA)에 연결 전극(280)이 배치될 수 있다. 연결 전극(280)은 제1 유기층(260a)을 관통하여 드레인 전극(270b)과 전기적으로 연결될 수 있다. 예를 들어, 연결 전극(280)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
제1 유기층(260a) 상의 벤딩 영역(BA)에 전달 배선(TL)이 배치될 수 있다. 전달 배선(TL)은 주변 영역(PA)에서부터 연결 영역(CA)으로 연장될 수 있다. 일 실시예에 따르면, 전달 배선(TL)에 포함된 물질과 연결 전극(280)에 포함된 물질은 동일할 수 있다. 즉, 전달 배선(TL)은 연결 전극(280)과 동일한 층에 배치될 수 있다.
표시 영역(DA)에 위치하는 제1 유기층(260a) 및 벤딩 영역(BA)에 위치하는 전달 배선(TL) 상에 제2 유기층(260b)이 배치될 수 있다. 즉, 제2 유기층(260b)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 배치될 수 있다. 예를 들어, 제2 유기층(260b)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
제2 유기층(260b) 상의 표시 영역(DA)에 하부 전극(290)이 배치될 수 있다. 하부 전극(290)은 제2 유기층(260b)을 관통하여 연결 전극(280)과 전기적으로 연결될 수 있다.
하부 전극(290) 상에 화소 정의막(310)이 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 적어도 일부를 노출하는 개구부를 가질 수 있다. 예를 들어, 화소 정의막(310)은 유기 절연 물질을 포함할 수 있다.
하부 전극(290) 상에 발광층(320)이 배치될 수 있다. 발광층(320)은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나 이상의 기능층을 더 포함할 수 있다.
일 실시예에 따르면, 발광층(320)은 적색, 녹색 또는 청색광을 발광할 수 있다. 다른 실시예에 따르면, 발광층(320)이 백색을 발광하는 경우, 발광층(320)은 적색 발광층, 녹색 발광층, 청색 발광층을 포함하는 다층 구조를 포함할 수 있으나, 적색, 녹색 및 청색 발광물질을 포함하는 단층 구조를 포함할 수 있다.
발광층(320) 및 화소 정의막(310) 상에 상부 전극(330)이 배치될 수 있다. 예를 들어, 상부 전극(330)은 금속, 합금, 금속 질화물, 금속 불화물, 도전성 금속 산화물 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상부 전극(330)은 복수의 화소 영역들(PX)에 걸쳐, 표시 영역(DA) 상에서 연속적으로 연장될 수 있다.
상부 전극(330) 상에 봉지층(340)이 배치될 수 있다. 예를 들어, 봉지층(340)은 무기 박막 및 유기 박막의 적층 구조를 가질 수 있다. 봉지층(340)은 하부 전극(290), 화소 정의막(310) 및 상부 전극(330)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 봉지층(340)은 외부의 충격으로부터 하부 전극(290), 화소 정의막(310) 및 상부 전극(330)을 보호하는 기능도 수행할 수 있다.
예를 들어, 상기 유기 박막은, 폴리아크릴레이트, 에폭시 수지, 실리콘 수지 등과 같은 고분자 경화물을 포함할 수 있다. 예를 들어, 상기 무기 박막은, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100)는 버퍼층(220) 상의 벤딩 영역(BA)에 폴리실리콘을 포함하는 제1 더미 패턴(350)을 배치하고, 제1 더미 패턴(350)의 상면과 접촉하도록 제2 더미 패턴(360)을 배치함으로써, 제2 더미 패턴(360)과 버퍼층(220)의 접착력이 강화될 수 있다. 이에 따라, 제1 더미 패턴(350) 및 제2 더미 패턴(360)은 무기막에 발생하는 크랙이 전달 배선(TL)까지 전파되는 것을 차단시킬 수 있고, 전달 배선(TL)에 인장 스트레스가 집중되는 것을 최소화할 수 있다.
도 5 내지 도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 5를 참조하면, 표시 영역(DA), 벤딩 영역(BA), 표시 영역(DA)과 벤딩 영역(BA) 사이에 위치하는 주변 영역(PA) 및 벤딩 영역(BA)에 인접하여 위치하는 연결 영역(CA)을 포함하는 기판(200) 상에 버퍼층(220)이 형성될 수 있다. 버퍼층(220)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 형성될 수 있다. 버퍼층(220)은 금속 원자들이나 불순물들이 박막 트랜지스터로 확산되는 현상을 방지할 수 있다. 예를 들어, 버퍼층(220)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 일 실시예에 따르면, 버퍼층(220)은 실리콘 산화물층 및 실리콘 질화물층이 적층된 적층 구조로 형성될 수 있다. 또는, 버퍼층(220)은 실리콘 산화물층 또는 실리콘 질화물층을 포함하는 단층 구조로 형성될 수 있다.
기판(200)은 제1 유기 필름(200a), 제1 배리어층(210a), 제2 유기 필름(200b) 및 제2 배리어층(210b)을 포함할 수 있다. 일 실시예에 따르면, 제1 유기 필름(200a) 상에 제1 배리어층(210a)이 형성될 수 있고, 제1 배리어층(210a) 상에 제2 유기 필름(200b)이 형성될 수 있고, 제2 유기 필름 상(200b)에 제2 배리어층(210b)이 형성될 수 있다. 예를 들어, 제1 유기 필름(200a) 및 제2 유기 필름(200b)은 폴리이미드를 사용하여 형성될 수 있고, 제1 배리어층(210a) 및 제2 배리어층(210b)은 무기 물질을 사용하여 형성될 수 있다. 예를 들어, 제1 배리어층(210a) 및 제2 배리어층(210b)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 사용하여 형성될 수 있다.
일 실시예에 따르면, 제1 배리어층(210a)은 비정질 실리콘층 및 실리콘 산화물층이 적층된 적층 구조로 형성될 수 있다. 또는, 제1 배리어층(210a)은 실리콘 산화물층을 포함하는 단층 구조로 형성될 수 있다.
일 실시예에 따르면, 제2 배리어층(210b)은 실리콘 산화물층을 포함하는 단층 구조로 형성될 수 있다.
버퍼층(220) 상의 표시 영역(DA)에 액티브층(230)이 형성될 수 있다. 액티브층(230)은 실리콘 반도체 또는 산화물 반도체 등을 사용하여 형성될 수 있다. 일 실시예에 따르면, 액티브층(230)은 폴리실리콘을 사용하여 형성될 수 있다. 예를 들어, 버퍼층(220) 위에 비정질 실리콘층을 형성한 후, 상기 비정질 실리콘층을 결정화하여, 다결정 실리콘층을 형성할 수 있다.
예를 들어, 예를 들어, 상기 비정질 실리콘층은, 스퍼터링, 저압화학증착(low-pressure chemical vapor deposition, LPCVD), 플라즈마강화 화학증착(plasma-enhanced chemical vapor deposition, PECVD) 등에 의해 형성될 수 있다. 상기 비정질 실리콘층은 엑시머 레이저 어닐링(Excimer Laser Annealing), 순차 측면 고상화(Sequential Lateral Solidification) 등에 의해 결정화될 수 있다.
상기 다결정 실리콘층은, 포토리소그라피 등에 의해 패터닝되어, 반도체 패턴이 형성될 수 있다.
버퍼층(220) 상의 벤딩 영역(BA)에 위치하는 제1 더미 패턴(350)이 형성될 수 있다. 제1 더미 패턴(350)은 액티브층(230)과 동일한 물질을 사용하여 형성될 수 있다. 즉, 제1 더미 패턴(350)은 액티브층(230)과 동일한 층에 형성될 수 있고, 폴리실리콘을 사용하여 형성될 수 있다.
버퍼층(220) 상에 제1 절연층(240a)이 형성될 수 있다. 제1 절연층(240a)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 형성될 수 있다. 예를 들어, 제1 절연층(240a)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
제1 절연층(240a) 상의 표시 영역(DA)에 게이트 전극(250)이 형성될 수 있다. 게이트 전극(250)은 액티브층(230)과 중첩하여 형성될 수 있다. 예를 들어, 게이트 전극(250)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
제1 절연층(240a) 상에 제2 절연층(240b)이 형성될 수 있다. 제2 절연층(240b)은 게이트 전극(250)을 덮으며 형성될 수 있다. 제2 절연층(240b)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 형성될 수 있다. 예를 들어, 제2 절연층(240b)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
도 6을 참조하면, 표시 영역(DA)에 위치하는 제1 절연층(240a) 및 표시 영역(DA)에 위치하는 제2 절연층(240b)의 일부를 각각 제거하여 액티브층(230)에 접속되는 콘택홀이 형성될 수 있다.
벤딩 영역(BA)에 위치하는 제1 절연층(240a) 및 벤딩 영역(BA)에 위치하는 제2 절연층(240b)의 일부를 각각 제거하여 제1 더미 패턴(350)의 상면을 노출시킬 수 있다. 이에 따라, 제1 절연층(240a)은 제1 더미 패턴(350)의 상면을 노출시키는 부분을 가질 수 있고, 제2 절연층(240b)은 제1 더미 패턴(350)의 상면을 노출시키는 개구(243)를 가질 수 있다.
일 실시예에 따르면, 벤딩 영역(BA)에 위치하는 제1 절연층(240a) 및 벤딩 영역(BA)에 위치하는 제2 절연층(240b)의 일부를 각각 제거하여 제1 더미 패턴(350)의 상면을 노출시키는 단계는 표시 영역(DA)에 위치하는 제1 절연층(240a) 및 표시 영역(DA)에 위치하는 제2 절연층(240b)의 일부를 각각 제거하여 콘택홀을 형성하는 단계와 동시에 진행될 수 있다.
도 7을 참조하면, 제2 절연층(240b) 상의 표시 영역(DA)에 소스 전극(270a) 및 드레인 전극(270b)이 형성될 수 있다. 소스 전극(270a) 및 드레인 전극(270b)은 제1 절연층(240a) 및 제2 절연층(240b)을 채우며 액티브층(230)에 전기적으로 연결될 수 있다. 예를 들어, 소스 전극(270a) 및 드레인 전극(270b)은 각기 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
제1 더미 패턴(350) 상의 벤딩 영역(BA)에 제2 더미 패턴(360)이 형성될 수 있다. 제2 더미 패턴(360)은 주변 영역(PA)의 일부 및 연결 영역의 일부(CA)로 연장되어 형성될 수 있다. 제2 더미 패턴(360)은 제1 더미 패턴(350)의 노출된 상면과 접촉하여 형성될 수 있다. 예를 들어, 제2 더미 패턴(360)은 소스 전극(270a) 및 드레인 전극(270b) 각각과 동일한 물질을 사용하여 동시에 형성될 수 있다. 즉, 제2 더미 패턴(360)은 소스 전극(270a) 및 드레인 전극(270b) 각각과 동일한 층에 형성될 수 있다.
도 8을 참조하면, 제2 절연층(240b) 상에 제1 유기층(260a)이 형성될 수 있다. 표시 영역(DA)에 위치하는 제1 유기층(260a)은 소스 전극(270a) 및 드레인 전극(270b)을 덮으며 형성될 수 있다. 제1 유기층(260a)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 형성될 수 있다. 제1 유기층(260a)은 제2 더미 패턴(360)을 덮으며 형성될 수 있다. 즉, 제1 유기층(260a)은 벤딩 영역(BA)에서 노출된 제2 더미 패턴(360) 위에 형성될 수 있다. 예를 들어, 제1 유기층(260a)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
도 9를 참조하면, 제1 유기층(260a) 상의 표시 영역(DA)에 연결 전극(280)이 형성될 수 있다. 제1 유기층(260a)의 일부를 제거하여 드레인 전극(270b)와 접속하는 콘택홀을 형성할 수 있고, 연결 전극(280)은 제1 유기층(260a)을 채우며 드레인 전극(270b)과 전기적으로 연결될 수 있다. 예를 들어, 연결 전극(280)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
제1 유기층(260a) 상의 벤딩 영역(BA)에 전달 배선(TL)이 형성될 수 있다. 전달 배선(TL)은 주변 영역(PA)에서부터 연결 영역(CA)으로 연장되어 형성될 수 있다. 예를 들어, 전달 배선(TL)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 즉, 전달 배선(TL)은 연결 전극(280)과 동일한 물질을 사용하여 동시에 형성될 수 있고, 전달 배선(TL)은 연결 전극(280)과 동일한 층에 형성될 수 있다.
도 10을 참조하면, 표시 영역(DA)에 위치하는 제1 유기층(260a) 및 벤딩 영역(BA)에 위치하는 전달 배선(TL) 상에 제2 유기층(260b)이 형성될 수 있다. 즉, 제2 유기층(260b)은 표시 영역(DA), 주변 영역(PA), 벤딩 영역(BA) 및 연결 영역(CA)에 전체적으로 형성될 수 있다. 표시 영역(DA)에 위치하는 제2 유기층(260b)은 소스 전극(270a) 및 드레인 전극(270b)을 덮으며 형성될 수 있다. 예를 들어, 제2 유기층(260b)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
도 11을 참조하면, 제2 유기층(260b) 상의 표시 영역(DA)에 하부 전극(290)이 형성될 수 있다. 하부 전극(290)은 제2 유기층(260b)의 일부를 제거하여 연결 전극(280)에 접속될 수 있다. 예를 들어, 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
제2 유기층(260b) 상에 화소 정의막(310)이 형성될 수 있다. 화소 정의막(310)은 표시 영역(DA)에서 하부 전극(290)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 예를 들어, 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 일 실시예에 따르면, 화소 정의막(310)은 유기 물질을 사용하여 형성될 수 있다.
발광층(320)은 적어도 일부가 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(320)은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나 이상의 기능층을 더 포함할 수 있다.
일 실시예에 따르면, 발광층(320)은 적색, 녹색 또는 청색광을 발광할 수 있다. 다른 실시예에 따르면, 발광층(320)이 백색을 발광하는 경우, 발광층(320)은 적색 발광층, 녹색 발광층, 청색 발광층을 포함하는 다층 구조를 포함할 수 있으나, 적색, 녹색 및 청색 발광물질을 포함하는 단층 구조를 포함할 수 있다.
화소 정의막(310) 및 발광층(320) 상에 상부 전극(330)이 형성될 수 있다. 상부 전극(330)은 표시 영역(DA)에서 화소 정의막(310) 및 발광층(320)을 덮을 수 있다. 예를 들어, 상부 전극(330)은 금속, 합금, 금속 질화물, 금속 불화물, 도전성 금속 산화물 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상부 전극(330)은 복수의 화소 영역들(PX)에 걸쳐, 표시 영역(DA) 상에서 연속적으로 연장될 수 있다.
상부 전극(330) 상에 봉지층(340)이 형성될 수 있다. 예를 들어, 봉지층(340)은 무기 박막 및 유기 박막의 적층 구조를 가질 수 있다. 봉지층(340)은 하부 전극(290), 화소 정의막(310) 및 상부 전극(330)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 봉지층(340)은 외부의 충격으로부터 하부 전극(290), 화소 정의막(310) 및 상부 전극(330)을 보호하는 기능도 수행할 수 있다.
예를 들어, 상기 유기 박막은, 폴리아크릴레이트, 에폭시 수지, 실리콘 수지 등과 같은 고분자 경화물을 사용하여 형성될 수 있다. 예를 들어, 상기 무기 박막은, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 사용하여 형성될 수 있다.
이에 따라, 도 1의 표시 장치(100)가 제조될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100)의 제조 방법에 있어서, 벤딩 영역(BA)에서 무기막을 제거하는 마스크 공정을 생략할 수 있고, 버퍼층(220) 상의 벤딩 영역(BA)에 제1 더미 패턴(350)이 형성될 수 있으며, 제2 더미 패턴(360)이 제1 더미 패턴(350)의 노출된 상면과 접촉하도록 형성될 수 있다. 이에 따라, 표시 장치(100)의 제조 비용을 줄일 수 있고, 제1 더미 패턴(350) 및 제2 더미 패턴(360)은 무기막에 발생하는 크랙이 전달 배선(TL)까지 전파되는 것을 차단시킬 수 있다.
도 12는 도 1의 표시 장치의 다른 예를 I-I' 및 II-II'에 따라 자른 단면도이다.
도 12를 참조하면, 표시 장치(101)는 제1 유기 필름(200a), 제2 유기 필름(200b), 제1 배리어층(210a), 제2 배리어층(210b), 버퍼층(220), 액티브층(230), 게이트 전극(250), 제1 절연층(240a), 제2 절연층(240b), 소스 전극(270a), 드레인 전극(270b), 연결 전극(280), 제1 유기층(260a), 제2 유기층(260b), 하부 전극(290), 화소 정의막(310), 상부 전극(330), 발광층(320), 봉지층(340), 제1 더미 패턴(350), 제2 더미 패턴(360), 전달 배선(TL) 등을 포함할 수 있다. 다만, 표시 장치(101)는 제1 더미 패턴(350) 및 제2 더미 패턴(360)의 접촉 면적을 제외하고는, 도 4를 참조하여 설명한 표시 장치(100)와 실질적으로 동일할 수 있다. 이하에서는, 제1 더미 패턴(350) 및 제2 더미 패턴(360)에 대하여 주로 설명하기로 한다.
버퍼층(220) 상의 벤딩 영역(BA)에 제1 더미 패턴(350)이 배치될 수 있다. 일 실시예에 따르면, 제1 더미 패턴(350)은 벤딩 영역(BA)의 일부에 배치될 수 있다. 다른 실시예에 따르면, 제1 더미 패턴(350)은 벤딩 영역(BA)에 전체적으로 배치될 수 있다.
제2 더미 패턴(360)은 제1 더미 패턴(350)의 노출된 상면과 접촉할 수 있다. 일 실시예에 따르면, 제1 더미 패턴(350)의 노출된 상면은 제2 더미 패턴(360)의 저면 전체와 접촉할 수 있다. 이에 따라, 제2 더미 패턴(360)과 버퍼층(220)의 접착력이 더욱 강화될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(101)는 버퍼층(220) 상의 벤딩 영역(BA)에 폴리실리콘을 포함하는 제1 더미 패턴(350)을 배치하고, 제1 더미 패턴(350)을 벤딩 영역(BA)의 일부에 배치하며, 제1 더미 패턴(350)의 노출된 상면과 제2 더미 패턴(360)의 저면 전체가 접촉할 수 있다. 이에 따라, 제1 더미 패턴(350) 및 제2 더미 패턴(360)은 무기막에 발생하는 크랙이 전달 배선(TL)까지 전파되는 것을 차단시킬 수 있고, 전달 배선(TL)에 인장 스트레스가 집중되는 것을 최소화할 수 있다.
도 13은 도 1의 표시 장치의 또 다른 예를 I-I' 및 II-II'에 따라 자른 단면도이다.
도 13을 참조하면, 표시 장치(102)는 제1 유기 필름(200a), 제2 유기 필름(200b), 제1 배리어층(210a), 제2 배리어층(210b), 버퍼층(220), 액티브층(230), 게이트 전극(250), 제1 절연층(240a), 제2 절연층(240b), 소스 전극(270a), 드레인 전극(270b), 연결 전극(280), 제1 유기층(260a), 제2 유기층(260b), 하부 전극(290), 화소 정의막(310), 상부 전극(330), 발광층(320), 봉지층(340), 제1 더미 패턴(350), 제2 더미 패턴(360), 전달 배선(TL) 등을 포함할 수 있다. 다만, 표시 장치(102)는 제1 더미 패턴(350) 및 제2 더미 패턴(360)의 접촉 면적을 제외하고는, 도 4를 참조하여 설명한 표시 장치(100)와 실질적으로 동일할 수 있다. 이하에서는, 제1 더미 패턴(350) 및 제2 더미 패턴(360)에 대하여 주로 설명하기로 한다.
버퍼층(220) 상의 벤딩 영역(BA)에 제1 더미 패턴(350)이 배치될 수 있다. 일 실시예에 따르면, 제1 더미 패턴(350)은 벤딩 영역(BA)에 전체적으로 배치될 수 있다. 다른 실시예에 따르면, 제1 더미 패턴(350)은 주변 영역(PA)의 일부 및 연결 영역(CA)의 일부로 연장될 수 있다.
제2 더미 패턴(360)은 제1 더미 패턴(350)의 노출된 상면과 접촉할 수 있다. 일 실시예에 따르면, 제1 더미 패턴(350)의 노출된 상면과 제2 더미 패턴(360)의 저면 전체가 접촉할 수 있다. 이에 따라, 제2 더미 패턴(360)과 버퍼층(220)의 접착력이 더욱 강화될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(102)는 버퍼층(220) 상의 벤딩 영역(BA)에 폴리실리콘을 포함하는 제1 더미 패턴(350)을 배치하고, 제1 더미 패턴(350)을 벤딩 영역(BA)에 전체적으로 배치하며, 제1 더미 패턴(350)의 노출된 상면과 제2 더미 패턴(360)의 저면 전체가 접촉할 수 있다. 이에 따라, 제1 더미 패턴(350) 및 제2 더미 패턴(360)은 무기막에 발생하는 크랙이 전달 배선(TL)까지 전파되는 것을 차단시킬 수 있고, 전달 배선(TL)에 인장 스트레스가 집중되는 것을 최소화할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
100: 표시 장치 PX: 화소 영역
DA: 표시 영역 PA: 주변 영역
BA: 벤딩 영역 CA: 연결 영역
PD: 연결 패드 TL: 전달 배선
200a: 제1 유기 필름 200b: 제2 유기 필름
210a: 제1 배리어층 210b: 제2 배리어층
200: 기판 220: 버퍼층
230: 액티브층 240a: 제1 절연층
243: 개구 240b: 제2 절연층
250: 게이트 전극 270a: 소스 전극
270b: 드레인 전극 260a: 제1 유기층
260b: 제2 유기층 280: 연결 전극
290: 하부 전극 310: 화소 정의막
320: 발광층 330: 상부 전극
340: 봉지층 350: 제1 더미 패턴
360: 제2 더미 패턴

Claims (20)

  1. 표시 영역 및 벤딩 영역을 포함하는 기판;
    상기 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상의 상기 벤딩 영역에 배치되는 제1 더미 패턴;
    상기 버퍼층 상에 배치되고, 상기 제1 더미 패턴의 상면을 노출시키는 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 제1 더미 패턴의 상면을 노출시키는 개구를 갖는 제2 절연층;
    상기 제1 더미 패턴 상에 배치되는 제2 더미 패턴; 및
    상기 제2 더미 패턴 상에 배치되는 전달 배선을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 기판은,
    제1 유기 필름;
    상기 제1 유기 필름 상에 배치되는 제1 배리어층;
    상기 제1 배리어층 상에 배치되는 제2 유기 필름; 및
    상기 제2 유기 필름 상에 배치되는 제2 배리어층을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 절연층 상의 상기 표시 영역에 배치되는 소스 전극 및 드레인 전극을 더 포함하고,
    상기 제2 더미 패턴에 포함된 물질은 상기 소스 전극 및 상기 드레인 전극 각각에 포함된 물질과 동일한 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 제2 더미 패턴은 상기 제1 더미 패턴의 상면과 접촉하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 기판은,
    상기 표시 영역과 상기 벤딩 영역 사이에 위치하는 주변 영역 및 상기 벤딩 영역에 인접하여 위치하는 연결 영역을 더 포함하고,
    상기 제2 더미 패턴은 상기 주변 영역의 일부 및 상기 연결 영역의 일부로 연장되는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 제2 더미 패턴 상에 배치되는 제1 유기층을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서, 상기 전달 배선 상에 배치되는 제2 유기층을 더 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 표시 영역에 위치하고, 상기 제2 유기층 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 버퍼층 상의 상기 표시 영역에 배치되는 액티브층을 더 포함하고,
    상기 제1 더미 패턴에 포함된 물질은 상기 액티브층에 포함된 물질과 동일한 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서, 상기 제1 더미 패턴은 실리콘 반도체를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서, 상기 제1 더미 패턴은 폴리실리콘을 포함하는 것을 특징으로 하는 표시 장치.
  12. 표시 영역 및 벤딩 영역을 포함하는 기판을 제공하는 단계;
    상기 기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상의 상기 벤딩 영역에 제1 더미 패턴을 형성하는 단계;
    상기 버퍼층 상에 제1 더미 패턴을 덮는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 제2 절연층을 형성하는 단계;
    상기 제1 및 제2 절연층들을 각각 제거하여, 상기 제1 더미 패턴의 상면을 노출시키는 단계;
    상기 제1 더미 패턴 상에 제2 더미 패턴을 형성하는 단계; 및
    상기 제2 더미 패턴 상에 전달 배선을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서, 상기 기판은,
    제1 유기 필름;
    상기 제1 유기 필름 상에 제1 배리어층;
    상기 제1 배리어층 상에 제2 유기 필름; 및
    상기 제2 유기 필름 상에 제2 배리어층을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제12 항에 있어서,
    상기 제1 절연층 상의 상기 표시 영역에 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하고,
    상기 제2 더미 패턴에 포함된 물질과 상기 소스 전극 및 상기 드레인 전극 각각에 포함된 물질은 동일한 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제12 항에 있어서, 상기 제2 더미 패턴은 상기 제1 더미 패턴의 상면과 접촉하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서, 상기 기판은,
    상기 표시 영역과 상기 벤딩 영역 사이에 위치하는 주변 영역 및 상기 벤딩 영역에 인접하여 위치하는 연결 영역을 더 포함하고,
    상기 제2 더미 패턴은 상기 주변 영역의 일부 및 상기 연결 영역의 일부로 연장되어 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제12 항에 있어서,
    상기 제2 더미 패턴 상에 제1 유기층을 형성하는 단계; 및
    상기 전달 배선 상에 제2 유기층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제12 항에 있어서,
    상기 버퍼층 상의 상기 표시 영역에 액티브층을 형성하는 단계를 더 포함하고,
    상기 제1 더미 패턴에 포함된 물질은 상기 액티브층에 포함된 물질과 동일한 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서, 상기 제1 더미 패턴은 실리콘 반도체를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서, 상기 제1 더미 패턴은 폴리실리콘을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020200116235A 2020-09-10 2020-09-10 표시 장치 및 이의 제조 방법 KR20220034294A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200116235A KR20220034294A (ko) 2020-09-10 2020-09-10 표시 장치 및 이의 제조 방법
US17/214,999 US11889736B2 (en) 2020-09-10 2021-03-29 Display device capable of preventing a crack of an inorganic layer and method for fabricating the same
CN202110665600.XA CN114171553A (zh) 2020-09-10 2021-06-16 显示装置和用于制造显示装置的方法
US18/391,660 US20240130209A1 (en) 2020-09-10 2023-12-21 Display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200116235A KR20220034294A (ko) 2020-09-10 2020-09-10 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220034294A true KR20220034294A (ko) 2022-03-18

Family

ID=80470957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200116235A KR20220034294A (ko) 2020-09-10 2020-09-10 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US11889736B2 (ko)
KR (1) KR20220034294A (ko)
CN (1) CN114171553A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635530B (zh) * 2020-12-21 2022-09-16 武汉天马微电子有限公司 显示面板及显示装置
JP2022102401A (ja) * 2020-12-25 2022-07-07 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170085148A (ko) * 2009-10-09 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102446585B1 (ko) * 2009-11-27 2022-09-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
KR102058699B1 (ko) 2013-01-24 2019-12-26 삼성디스플레이 주식회사 터치 및 휨 감지 기능을 가지는 플렉서블 표시장치
KR102117054B1 (ko) * 2013-08-14 2020-06-01 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
JP2017010000A (ja) * 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) * 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI693719B (zh) * 2015-05-11 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6761276B2 (ja) * 2015-05-28 2020-09-23 株式会社半導体エネルギー研究所 表示装置の作製方法、および電子機器の作製方法
US9882064B2 (en) * 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
KR102600289B1 (ko) * 2016-09-21 2023-11-13 삼성디스플레이 주식회사 표시 장치
KR102628360B1 (ko) * 2018-09-28 2024-01-22 엘지디스플레이 주식회사 표시장치
KR102683658B1 (ko) * 2020-08-27 2024-07-10 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
CN114171553A (zh) 2022-03-11
US20240130209A1 (en) 2024-04-18
US20220077246A1 (en) 2022-03-10
US11889736B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
US12016196B2 (en) Display apparatus
US11081668B2 (en) Display device
CN109378319B (zh) 阵列衬底
KR102541447B1 (ko) 유기 발광 표시 장치
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
US20240130209A1 (en) Display device and method for fabricating the same
KR102625708B1 (ko) 표시 장치
WO2021072671A1 (zh) 显示基板及其制备方法、显示装置
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
WO2019146115A1 (ja) 表示デバイスおよび表示デバイスの製造方法
KR20190066648A (ko) 표시 장치 및 그 제조 방법
US20200303490A1 (en) Display device
KR20190118221A (ko) 유기 발광 표시 장치
KR20170082174A (ko) 대면적 미러 표시 장치 및 이의 제조 방법
CN114447051A (zh) 电致发光显示装置及制造电致发光显示装置的方法
WO2018179132A1 (ja) 表示デバイスの製造方法、表示デバイス、表示デバイスの製造装置、成膜装置
CN113013361B (zh) 一种可拉伸显示基板及其制造方法
JP2020038758A (ja) 表示装置、及び表示装置の製造方法
WO2019038884A1 (ja) 表示装置
KR20210106065A (ko) 디스플레이 장치
JP7509341B2 (ja) 表示基板およびその作製方法、表示装置、ならびに表示パネル
US12022680B2 (en) Display device
KR20090041614A (ko) 유기 발광 표시 장치 제조 방법
CN111463236B (en) Display apparatus
KR102718079B1 (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination