TWI492368B - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TWI492368B
TWI492368B TW101100176A TW101100176A TWI492368B TW I492368 B TWI492368 B TW I492368B TW 101100176 A TW101100176 A TW 101100176A TW 101100176 A TW101100176 A TW 101100176A TW I492368 B TWI492368 B TW I492368B
Authority
TW
Taiwan
Prior art keywords
layer
transistor
wiring
semiconductor
storage device
Prior art date
Application number
TW101100176A
Other languages
English (en)
Other versions
TW201238038A (en
Inventor
Shunpei Yamazaki
Yasuhiko Takemura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201238038A publication Critical patent/TW201238038A/zh
Application granted granted Critical
Publication of TWI492368B publication Critical patent/TWI492368B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Description

半導體記憶裝置
本發明係關於一種半導體儲存裝置。尤其是，關於一種半導體儲存裝置，其包括設置有由氧化物半導體形成通道區的電晶體的記憶單元。
近年來，作為電晶體的構成材料，兼有高遷移率和均勻的元件特性的被稱為氧化物半導體的呈現半導體特性的金屬氧化物引人注目。金屬氧化物用於多種用途。例如，氧化銦用於液晶顯示裝置中的像素電極材料。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等，並且將上述呈現半導體特性的金屬氧化物用於通道區的電晶體(專利文獻1及專利文獻2)已是眾所周知的。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
作為半導體儲存裝置，有分類為揮發性記憶體的DRAM、SRAM、分類為非揮發性記憶體的掩模ROM、EPROM、EEPROM、快閃記憶體、鐵電體記憶體等，使用單晶半導體基板而形成的這些記憶體大多已被實用化。在上述儲存裝置中，尤其是，DRAM具有由電晶體和電容器構成記憶單元的簡單結構，與SRAM等其他儲存裝置相比，用來構成記憶單元的半導體元件少。因此，與其他儲存裝置相比，可以提高每單位面積的儲存容量，而可以實現低成本化。
如上所述，DRAM雖然適合於大儲存容量化，但是需要與其他儲存裝置同樣提高每單位面積的儲存容量，以在抑制晶片尺寸的增大的同時實現更高整合度的積體電路。為此，不得不減小用來保持電荷的設置在各記憶單元中的電容器的面積而縮小各記憶單元的面積。
例如，為了達到縮小各記憶單元的面積的目的，開發了在半導體基板中形成深槽並在該槽中設置電容器的技術(所謂的溝槽型電容器)，或者，在半導體基板的正上方向或大致正上方向上設置長度長的電容器的技術(所謂的疊層型電容器)等。明確而言，開發了縱橫比為50以上的電容器。另外，也開發了如下技術：藉由將層狀的多個佈線層設置在該半導體基板上，可以使被高整合化的設置在該半導體基板上的龐大數量的半導體元件實現電連接的技術(即所謂的多層佈線技術)。
因此，本發明的一個方式的目的之一是使DRAM的儲存容量進一步增加。
本發明的一個方式的半導體儲存裝置的要旨是：具有包含單晶半導體材料的基板的一部分的驅動電路，並在該驅動電路上隔著多層佈線層設置記憶單元陣列。
明確而言，本發明的一個方式是一種半導體儲存裝置，包括：具有單晶半導體基板的一部分的驅動電路；設置在驅動電路上，且包括多個包含銅或銅合金的佈線的多層佈線層；以及設置在多層佈線層上，且包括配置為矩陣狀的多個記憶單元的記憶單元陣列層，其中，驅動電路與多個記憶單元的每一個藉由多個包含銅或銅合金的佈線中的至少一個電連接，並且，多個記憶單元的每一個具有使用氧化物半導體形成通道區的電晶體；以及一方電極電連接到電晶體的源極及汲極中的一方的電容器。
根據本發明的一個方式的半導體儲存裝置可以將具有包含單晶半導體材料的基板的一部分的驅動電路與記憶單元陣列重疊設置。從而，與在包含單晶半導體材料的基板的同一平面上設置驅動電路及記憶單元陣列的情況相比，可以提高該半導體儲存裝置的整合度。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明在不脫離其宗旨及其範圍的條件下，其方式及詳細內容可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。
首先，參照圖1至圖7H對本發明的一個方式的半導體儲存裝置的結構例子進行說明。
<半導體儲存裝置的結構例子>
圖1是示出半導體儲存裝置的結構例子的圖。圖1所示的半導體儲存裝置包括：具有包含單晶半導體材料的基板10的一部分的驅動電路100；設置在驅動電路100上的多層佈線層20；以及設置在多層佈線層20上，且包括配置為矩陣狀的多個記憶單元300的記憶單元陣列層30。
驅動電路100由使用包含單晶半導體材料的基板10形成的多個半導體元件構成。另外，具有對各個多個記憶單元300進行資料的寫入及讀出的功能。
多層佈線層20由多個佈線層20a、20b構成，各個該多個佈線層20a、20b分別具有設置有多個佈線200的平面。另外，具有如下功能：使包括在驅動電路100中的半導體元件彼此電連接，並使驅動電路100與多個記憶單元300的每一個電連接。另外，在多層佈線層20中，設置有多個佈線200的平面被層疊。明確而言，層疊多個絕緣層並且在該多個絕緣層的每一個中埋入有多個佈線200。但是，設置在不同的平面上的佈線200藉由貫穿絕緣層而設置的接觸插頭201彼此電連接。另外，雖然在圖1中例示由兩個佈線層20a、20b構成的多層佈線層20，但是根據本發明的一個方式的多層佈線層20不侷限於兩層，也可以由三層以上構成。另外，也可以使用多層佈線層20中的一層以上形成記憶單元的位元線。
多個記憶單元300的每一個具有電晶體301；一方電極電連接到電晶體301的源極及汲極中的一方的電容器302。
<驅動電路100的結構例子>
以下，參照圖2對構成驅動電路100的使用包含單晶半導體材料的基板10形成的電晶體的一個例子進行說明。
圖2所示的電晶體160包括：設置在包含單晶半導體材料的基板10中的通道區116；以夾著通道區116的方式設置的一對雜質區114a、114b及一對高濃度雜質區120a、120b(也將這些區域總稱為雜質區)；設置在通道區116上的閘極絕緣膜108；設置在閘極絕緣膜108上的閘極電極110；與雜質區114a電連接的源極電極130a；以及與雜質區114b電連接的汲極電極130b。
另外，在閘極電極110的側面設置有側壁絕緣層118。而且在不與包含單晶半導體材料的基板10的側壁絕緣層118重疊的區域中形成有一對高濃度雜質區120a和120b，且在一對高濃度雜質區120a和120b上形成有一對金屬化合物區124a和124b。另外，在基板10上圍繞電晶體160設置有元件分離絕緣層106，並且覆蓋電晶體160地設置有層間絕緣層126及層間絕緣層128。源極電極130a藉由形成在層間絕緣層126及層間絕緣層128中的開口與金屬化合物區124a電連接，並且汲極電極130b藉由形成在層間絕緣層126及層間絕緣層128中的開口與金屬化合物區124b電連接。就是說，源極電極130a藉由金屬化合物區124a與高濃度雜質區120a及雜質區114a電連接，汲極電極130b藉由金屬化合物區124b與高濃度雜質區120b及雜質區114b電連接。
<電晶體的製造方法的例子>
接著，參照圖3A至圖3H說明電晶體160的製造方法的一個例子。注意，電晶體160不侷限於以下方法，而可以利用已知的技術製造。
首先，準備包含單晶半導體材料的基板10(參照圖3A)。作為包含單晶半導體材料的基板10，可以應用矽、碳化矽、矽鍺或砷化鎵等的單晶半導體基板以及將它們的單晶層設置在絕緣層上的SOI基板等。另外，“SOI基板”一般是指在絕緣表面上設置有矽半導體層的基板，但是在本說明書等中，“SOI基板”包括在絕緣表面上設置有含有矽以外的材料的半導體層的基板。也就是說，“SOI基板”所具有的半導體層不侷限於矽半導體層。另外，SOI基板還包括在玻璃基板等的絕緣基板上隔著絕緣層而設置有半導體層的基板。在此，示出作為包含單晶半導體材料的基板10使用單晶矽基板時的一個例子。
在基板10上形成成為用於形成元件分離絕緣層的掩模的保護層102(參照圖3A)。作為保護層102，例如可以使用以氧化矽、氮化矽、氮氧化矽等為材料的絕緣層。另外，在該製程的前後，為了控制半導體裝置的臨界電壓，也可以將賦予n型導電性的雜質元素或賦予p型導電性的雜質元素添加到基板10中。當半導體為矽時，作為賦予n型導電性的雜質，例如可以使用磷及砷等。另外，作為賦予p型導電性的雜質，例如可以使用硼、鋁及鎵等。
接著，將上述保護層102用作掩模進行蝕刻，去除不被保護層102覆蓋的區域(露出的區域)的基板10的一部分。由此，形成被分離的半導體區域104(參照圖3B)。作為該蝕刻較佳為使用乾蝕刻，但是也可以使用濕蝕刻。可以根據被蝕刻材料適當地選擇蝕刻氣體或蝕刻液。
接著，以覆蓋半導體區域104的方式形成絕緣層，並選擇性地去除與半導體區域104重疊的區域的絕緣層，從而形成元件分離絕緣層106(參照圖3B)。該絕緣層使用氧化矽、氮化矽、氮氧化矽等而形成。作為絕緣層的去除方法，有CMP(Chemical Mechanical Polishing：化學機械拋光)等拋光處理或蝕刻處理等，可以使用其中的任何方法。另外，在形成半導體區域104之後或在形成元件分離絕緣層106之後，去除上述保護層102。
接著，在半導體區域104上形成絕緣層，並在該絕緣層上形成包含導電材料的層。
絕緣層是之後成為閘極絕緣膜的層，該絕緣層較佳為採用藉由CVD法或濺射法等來獲得的包含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的膜的單層結構或疊層結構。另外，也可以藉由高密度電漿處理或熱氧化處理使半導體區域104的表面氧化或氮化，形成上述絕緣層。例如，可以使用He、Ar、Kr、Xe等稀有氣體和氧、氧化氮、氨、氮等的混合氣體來進行高密度電漿處理。另外，絕緣層的介電常數及厚度由所製造的電晶體的通道長度而決定，例如，其厚度可以設定為1nm以上且100nm以下。
包含導電材料的層可以使用鋁、銅、鈦、鉭、鎢等的金屬材料來形成。另外，也可以使用導電性高的多晶矽等的半導體材料來形成包含導電材料的層。對其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。此外，在此示出使用金屬材料形成包含導電材料的層時的一個例子。
然後，對絕緣層及包含導電材料的層進行選擇性的蝕刻，來形成閘極絕緣膜108及閘極電極110。(參照圖3C)。
接著，形成覆蓋閘極電極110的絕緣層112(參照圖3C)。然後，將硼(B)、磷(P)或砷(As)等添加到半導體區域104中，形成淺結的一對雜質區114a、114b(參照圖3C)。另外，藉由形成一對雜質區114a、114b，在半導體區域104的閘極絕緣膜108的下部形成通道區116(參照圖3C)。在此，雖然可以適當地設定所添加的雜質的濃度，但是當半導體元件被高度微型化時，較佳為將其濃度設定為高。另外，雖然在此採用在形成絕緣層112之後形成一對雜質區114a、114b的製程，但是也可以採用在形成一對雜質區114a、114b之後形成絕緣層112的製程。
接著，形成側壁絕緣層118(參照圖3D)。可以在覆蓋絕緣層112地形成絕緣層之後，藉由對該絕緣層進行各向異性高的蝕刻處理，以自對準的方式形成側壁絕緣層118。另外，此時，較佳為藉由對絕緣層112的一部分進行蝕刻，以暴露閘極電極110的頂面和一對雜質區114a、114b的頂面的一部分。
接著，覆蓋閘極電極110、一對雜質區114a、114b和側壁絕緣層118等地形成絕緣層。並且將硼(B)、磷(P)或砷(As)等添加到一對雜質區114a、114b的一部分來形成一對高濃度雜質區120a、120b(參照圖3E)。也可以根據需要，在一對高濃度雜質區120a、120b的外側注入相反的導電型的雜質，從而形成所謂的光暈區。然後，藉由去除上述絕緣層，覆蓋閘極電極110、側壁絕緣層118和一對高濃度雜質區120a、120b等地形成金屬層122(參照圖3E)。金屬層122可以使用真空蒸鍍法、濺射法或旋塗法等的各種成膜方法形成。較佳為使用與構成半導體區域104的半導體材料起反應而成為低電阻的金屬化合物的金屬材料形成金屬層122。作為這種金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉑等。
接著，進行熱處理，使金屬層122與半導體材料起反應。由此，形成接觸於一對高濃度雜質區120a、120b的一對金屬化合物區124a、124b(參照圖3F)。另外，在作為閘極電極110使用多晶矽等的情況下，還在閘極電極110與金屬層122接觸的部分中形成金屬化合物區。
作為上述熱處理，例如可以使用利用閃光燈的照射的熱處理。當然，也可以使用其他熱處理方法，但是為了提高形成金屬化合物時的化學反應的控制性，較佳為使用可以在極短的時間內進行熱處理的方法。另外，上述金屬化合物區是藉由金屬材料與半導體材料之間的反應形成的金屬化合物區並具有足夠高的導電性。藉由形成該金屬化合物區，可以充分降低電阻，並可以提高元件特性。另外，在形成一對金屬化合物區124a、124b之後，去除金屬層122。
接著，覆蓋藉由上述製程形成的各結構地形成層間絕緣層126和層間絕緣層128(參照圖3G)。層間絕緣層126和層間絕緣層128可以使用氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等無機絕緣材料形成。此外，也可以使用聚醯亞胺、丙烯酸樹脂等有機絕緣材料形成層間絕緣層126和層間絕緣層128。另外，雖然在此示出層間絕緣層126和層間絕緣層128的兩層結構，但是層間絕緣層的結構不侷限於此。在形成層間絕緣層128之後，較佳為藉由對其表面進行CMP或蝕刻處理等而使其平坦化。
然後，在上述層間絕緣層中形成到達一對金屬化合物區124a、124b的開口，並且在該開口中形成源極電極130a和汲極電極130b(參照圖3H)。例如，可以在包括開口的區域中使用PVD法或CVD法等形成導電層之後，藉由使用蝕刻處理或CMP等的方法去除上述導電層的一部分，形成源極電極130a和汲極電極130b。
另外，當形成源極電極130a及汲極電極130b時，較佳為將其表面加工為平坦。例如，當在包括開口的區域中形成薄的鈦膜或氮化鈦膜之後，將鎢膜形成為嵌入開口中時，藉由進行之後的CMP，可以在去除多餘的鎢、鈦或氮化鈦等的同時提高其表面的平坦性。如此，藉由將包含源極電極130a和汲極電極130b的表面加工為平坦，可以在之後的製程中形成優良的電極、佈線、絕緣層或半導體層等。
藉由上述製程，形成使用包含單晶半導體材料的基板10的電晶體160。
<佈線層20a、20b的結構例子>
以下，參照圖4對佈線層20a、20b的結構例子進行說明。
圖4所示的佈線層20a包括：絕緣層202；在絕緣層202的開口部中設置的接觸插頭201a、201b；設置在絕緣層202上的絕緣層203；在絕緣層203的開口部中設置的佈線200a、200b。另外，佈線層20b具有與佈線層20a同樣的結構。
另外，絕緣層202設置在圖2所示的電晶體160上。另外，接觸插頭201a連接到電晶體160所具有的源極電極130a及佈線200a，接觸插頭201b連接到電晶體160所具有的汲極電極130b及佈線200b。
<佈線層20a、20b的製造方法的例子>
接著，參照圖5A至圖5H對佈線層20a、20b的製造方法的一個例子進行說明。
首先，在電晶體160上形成絕緣層202(參照圖5A，注意，在圖5A至圖5H中省略電晶體160)。作為絕緣層202，可以應用含有氧化矽、氮氧化矽、氮化矽等的無機絕緣材料的膜的單層結構或疊層結構等。例如，作為絕緣層202，可以應用氮化矽膜及氧化矽膜的疊層。尤其是，較佳的是，當此後形成的佈線200a、200b含有銅時，為了防止銅擴散到電晶體160，採用在厚度為5nm至50nm的氮化矽膜上沉積所需要的厚度的氧化矽膜等的疊層結構。作為絕緣層202的製造方法，可以應用CVD法或濺射法等。
接著，在絕緣層202上利用光刻法等形成抗蝕劑掩模，並藉由使用該抗蝕劑掩模對絕緣層202進行蝕刻，形成開口部204a、204b(參照圖5B)。另外，較佳的是，當進行光刻法時在絕緣層202上預先形成抗反射膜。因此，可以抑制進行光刻法的曝光製程時的起因於電晶體160所具有的導電層(源極電極130a、汲極電極130b等)等的光反射。即，可以抑制利用光刻法時的解析度的降低。另外，該抗反射膜可以根據該抗蝕劑的材料等適當地選擇。另外，作為該蝕刻較佳為使用乾蝕刻，但是也可以使用濕蝕刻。可以根據被蝕刻材料適當地選擇蝕刻氣體或蝕刻液。
接著，以至少填埋開口部204a、204b的方式形成包含導電材料的層205(參照圖5C)。作為包含導電材料的層205，可以應用包含鋁、鈦、鉭或鎢等的金屬、或者它們的氮化物、或者它們的合金等的膜。另外，作為包含導電材料的層205，也可以應用上述膜的疊層結構。例如，作為包含導電材料的層205，可以應用鈦膜、氮化鈦膜及鎢膜的疊層。尤其是，較佳的是，當此後形成的佈線200a、200b含有銅時，為了防止銅擴散到電晶體160，使包含導電材料的層205具有厚度為5nm至50nm的氮化鈦的層。作為包含導電材料的層205的製造方法，可以應用CVD法或濺射法等。
接著，藉由CMP，以至少使絕緣層202的頂面露出的方式去除形成在絕緣層202上的包含導電材料的層205(參照圖5D)。由此，形成接觸插頭201a、201b。
接著，在絕緣層202及接觸插頭201a、201b上形成絕緣層203(參照圖5E)。作為絕緣層203，可以應用含有氧化矽、氮氧化矽、氮化矽等的無機絕緣材料的膜；或者將烷基矽烷等的有機矽烷用作原料的矽酮樹脂(所謂的SiOC膜)等的絕緣材料的單層結構或疊層結構等。例如，作為絕緣層203，可以應用SiOC膜和氧化矽膜的疊層。另外，作為絕緣層203的製造方法，可以應用CVD法、濺射法或旋塗法等。
接著，在絕緣層203上利用光刻法等形成抗蝕劑掩模，並藉由使用該抗蝕劑掩模至少對絕緣層203進行蝕刻，形成槽206a、206b(參照圖5F)。另外，槽206a、206b以至少貫穿絕緣層203，並使接觸插頭201a、201b的頂面露出的方式形成。例如，藉由控制處理時間，使槽206a、206b成為所希望的形狀。另外，如上所述，較佳的是，當進行光刻法時在絕緣層203上預先形成抗反射膜。另外，較佳的是，作為該蝕刻利用乾蝕刻(尤其是，反應離子蝕刻(Reactive Ion Etching))。
接著，以至少填埋槽206a、206b的方式形成包含導電材料的層207(參照圖5G)。作為包含導電材料的層207，可以應用包含銅、鋁、鈦、鉭或鎢等的金屬、或者它們的氮化物、或者它們的合金等的膜。另外，作為包含導電材料的層207，也可以應用上述膜的疊層結構。例如，作為包含導電材料的層207，可以應用氮化鉭膜及銅膜的疊層。另外，作為包含導電材料的層207的製造方法，可以應用CVD法或濺射法、或者在利用這些方法形成種子層之後進行電鍍的方法等。
另外，較佳的是，作為包含導電材料的層207，應用包括由銅或銅合金構成的膜的佈線。由此，可以降低佈線電阻。例如，藉由CVD法形成厚度為5nm至50nm的氮化鉭層，並藉由濺射法等形成厚度為5nm至50nm的第一銅層。然後，藉由以它們為電極的電鍍法沉積第二銅層，從而得到包含導電材料的層207。此時，氮化鉭層防止銅擴散到下方，且用於改善與絕緣層203之間的黏合性，並且第一銅層成為第二銅層的種子。
接著，藉由CMP，以至少使絕緣層203的頂面露出的方式去除形成在絕緣層203上的包含導電材料的層207(參照圖5H)。由此，形成佈線200a、200b。
藉由上述製程，形成佈線層20a。另外，也可以藉由同樣的製程形成佈線層20b。
<記憶單元300的結構例子>
以下，參照圖6對記憶單元300的結構例子進行說明。
圖6所示的記憶單元300具有電晶體301；一方電極電連接到電晶體301的源極及汲極中的一方電容器302。再者，電晶體301具有用作源極或汲極的一對包含導電材料的層3011、3013；用作閘極的包含導電材料的層3014；形成通道區的氧化物半導體層3012。另外，電容器302具有用作一方電極的包含導電材料的層3013；用作另一方電極的包含導電材料的層3016。另外，在包含導電材料的層3014與氧化物半導體層3012之間、以及在包含導電材料的層3013與包含導電材料的層3016之間等設置有絕緣層3015。
另外，包含導電材料的層3011設置在絕緣層303的開口部。在此，絕緣層303是設置在圖1所示的佈線層20b上的絕緣層，包含導電材料的層3011連接到佈線層20b所具有的佈線200c。
另外，在圖6中還圖示出與記憶單元300相鄰的記憶單元3000；以及包含導電材料的層3020，該包含導電材料的層3020用作在垂直於圖面的方向上與記憶單元300及記憶單元3000相鄰的記憶單元所具有的電晶體的閘極的。另外，在圖6中，包含導電材料的層3014、3020用作記憶單元的字線，佈線200c用作位元線。
<記憶單元300的製造方法的例子>
接著，參照圖7A至圖7H對記憶單元300的製造方法的一個例子進行說明。
首先，在佈線層20b上形成絕緣層303(參照圖7A，注意，在圖7A至圖7H中省略佈線層20b)。作為絕緣層303，可以應用含有氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的無機絕緣材料的膜、或者含有醯亞胺、丙烯酸樹脂等的有機絕緣材料的膜的單層結構或疊層結構等。例如，作為絕緣層303，可以應用氮化矽膜及氧化矽膜的疊層。另外，作為絕緣層303的製造方法，可以應用CVD法、濺射法或旋塗法等。
接著，在絕緣層303上利用光刻法等形成抗蝕劑掩模，並藉由使用該抗蝕劑掩模對絕緣層303進行蝕刻，形成開口部。另外，如上所述，較佳的是，當進行光刻法時在絕緣層303上預先形成抗反射膜。另外，作為該蝕刻較佳為使用乾蝕刻，但是也可以使用濕蝕刻。另外，可以根據被蝕刻材料適當地選擇蝕刻氣體。
接著，以至少填埋設置在絕緣層303中的開口部的方式形成包含導電材料的層3001(參照圖7B)。作為包含導電材料的層3001，可以應用包含鋁、鈦、鉭或鎢等的金屬、或者它們的氮化物、或者它們的合金等的膜。另外，作為包含導電材料的層3001，也可以應用上述膜的疊層結構。另外，作為包含導電材料的層3001的製造方法，可以應用CVD法或濺射法等。
接著，藉由CMP，以至少使絕緣層303的頂面露出的方式去除形成在絕緣層303上的包含導電材料的層3001(參照圖7C)。由此，形成用作記憶單元300的源極或汲極的包含導電材料的層3011等。
接著，在絕緣層303及包含導電材料的層3011上形成氧化物半導體層。另外，作為氧化物半導體，可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；或者一元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，在本說明書中，例如In-Sn-Ga-Zn-O類氧化物半導體是指具有銦(In)、錫(Sn)、鎵(Ga)、鋅(Zn)的金屬氧化物，而對其化學計量組成比沒有特別的限制。此外，上述氧化物半導體也可以含有矽。
該氧化物半導體層較佳為使用氫、水、羥基或氫化物等的雜質不容易混入的方式製造。例如，可以藉由濺射法等製造氧化物半導體層。作為成膜的氛圍，採用稀有氣體(典型的是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下等即可。另外，為了防止氫、水、羥基、氫化物等混入到氧化物半導體層中，較佳為採用充分地去除了氫、水、羥基、氫化物等的雜質的高純度氣體的氛圍。
另外，雖然該氧化物半導體層也可以為非晶，但是作為電晶體的通道區較佳為使用具有結晶性的氧化物半導體層。這是因為藉由使用具有結晶性的氧化物半導體層，可以提高電晶體的可靠性(閘極‧偏壓‧應力耐性)。
作為具有結晶性的氧化物半導體層，理想的是採用單晶，但是較佳為採用具有c軸配向的結晶(C Axis Aligned Crystal：也稱為CAAC)的氧化物半導體層。注意，該c軸配向的結晶是指相對於形成面(在此，絕緣層303頂面)c軸為垂直或大致垂直的六方晶。
包括CAAC的氧化物半導體層也可以藉由濺射法形成。為了藉由濺射法得到包括CAAC的氧化物半導體層，重要的是在氧化物半導體層的沉積初期階段中形成六方晶的結晶且以該結晶為晶種使結晶生長。為此，較佳為將靶材與基板之間的距離設定得較長(例如，150mm至200mm左右)，並且將加熱基板的溫度設定為100℃至500℃，較佳為設定為200℃至400℃，更佳為設定為250℃至300℃。而且，藉由以比成膜時的基板加熱溫度高的溫度對沉積的氧化物半導體層進行熱處理，可以修復包含在膜中的微小缺陷或疊層介面的缺陷。
包括CAAC的氧化物半導體層因為被高純度化並降低了由氧缺陷導致的缺陷，並且具有c軸配向的結晶，從而容易對弱p型進行價電子控制。
接著，利用光刻法等形成抗蝕劑掩模，並藉由以該抗蝕劑掩模為掩模對該氧化物半導體層進行蝕刻，形成氧化物半導體層3012等(參照圖7D)。另外，作為該蝕刻較佳為使用乾蝕刻。另外，可以根據被蝕刻材料適當地選擇蝕刻氣體或蝕刻液。
接著，也可以對氧化物半導體層3012進行熱處理。藉由進行熱處理，可以進一步去除包含在氧化物半導體層3012中的含有氫原子的物質，調整氧化物半導體層3012的結構，降低能隙中的缺陷能階。在惰性氣體氛圍下，熱處理的溫度為250℃以上且700℃以下，較佳為450℃以上且600℃以下或者低於基板的應變點。作為惰性氣體氛圍，較佳為應用以氮或稀有氣體(氦、氖或氬等)為主要成分且不包含水或氫等的氛圍。例如，引入到熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)以上，較佳為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
藉由進行該熱處理降低雜質來形成i型(本質半導體)或無限趨近於i型的氧化物半導體層，可以實現特性極為優良的電晶體。
接著，在絕緣層303及氧化物半導體層3012上形成絕緣層3002(參照圖7E)。另外，絕緣層3002用作此後形成的電晶體301的閘極絕緣膜。作為絕緣層3002，可以應用含有氧化矽、氧氮化矽、氧化鉿、氧化鋁、氧化鉭等的無機絕緣材料的膜的單層結構或疊層結構等。另外，作為該絕緣層的製造方法，可以應用濺射法等。
接著，在絕緣層3002上形成包含導電材料的層。作為該包含導電材料的層，可以應用包含鋁、鈦、鉭或鎢等的金屬、或者它們的氮化物、或者它們的合金等的膜。另外，也可以應用氧化銦、氧化鎢、氧化鉬等的氧化物、或者氮化銦、氮化鋅等的氮化物。另外，作為該包含導電材料的層，也可以應用上述膜的疊層結構。另外，作為該包含導電材料的層的製造方法，可以應用CVD法或濺射法等。
接著，在該包含導電材料的層上利用光刻法等形成抗蝕劑掩模，並藉由使用該抗蝕劑掩模對該包含導電材料的層進行蝕刻，形成包含導電材料的層3014、3020等(參照圖7F)。另外，作為該蝕刻較佳為使用乾蝕刻，但是也可以使用濕蝕刻。另外，可以根據被蝕刻材料適當地選擇蝕刻氣體或蝕刻液。
接著，在絕緣層3002及包含導電材料的層3014、3020上形成絕緣層3003。作為絕緣層3003，可以應用含有氧化矽、氮氧化矽、氮化矽等的無機絕緣材料的膜、或者含有聚醯亞胺、丙烯酸樹脂等的有機絕緣材料的膜的單層結構或疊層結構等。另外，作為絕緣層3003的製造方法，可以應用CVD法、濺射法或旋塗法等。
接著，在絕緣層3003上利用光刻法等形成抗蝕劑掩模，並藉由以該抗蝕劑掩模為掩模對絕緣層3003進行蝕刻，形成開口部。另外，作為該蝕刻較佳為使用乾蝕刻，但是也可以使用濕蝕刻。另外，可以根據被蝕刻材料適當地選擇蝕刻氣體或蝕刻液。
接著，以至少填埋入設置在絕緣層3003中的開口部的方式形成包含導電材料的層3004(參照圖7G)。作為包含導電材料的層3004，可以應用包含鋁、鈦、鉭或鎢等的金屬、或者它們的氮化物、或者它們的合金等的膜。另外，作為包含導電材料的層3004，也可以應用上述膜的疊層結構。另外，作為包含導電材料的層3004的製造方法，可以應用CVD法或濺射法等。
接著，藉由CMP，以至少使絕緣層3003的頂面露出的方式去除形成在絕緣層3003上的包含導電材料的層3004(參照圖7H)。由此，形成用作記憶單元300的源極或汲極的包含導電材料的層3005等。
藉由上述製程，形成記憶單元300所具有的電晶體301。另外，記憶單元300所具有的電容器302(疊層型電容器)可以利用已知的方法適當地形成。
<本說明書所公開的半導體儲存裝置>
本說明書所公開的半導體儲存裝置具有：具有包含單晶半導體材料的基板的一部分的驅動電路；設置在該驅動電路上的多層佈線層；設置在該多層佈線層上的記憶單元陣列層。即，在本說明書所公開的半導體儲存裝置中，將驅動電路與記憶單元陣列重疊設置。從而，與在包含單晶半導體材料的基板的同一平面上設置驅動電路及記憶單元陣列的情況相比，可以提高該半導體儲存裝置的整合度。
另外，較佳的是，作為包括在該多層佈線層中的佈線應用由銅或銅合金構成的佈線。由此，可以降低該佈線的佈線電阻。即，可以抑制該半導體儲存裝置的工作延遲。尤其是，當作為用於對記憶單元進行資料的寫入及讀出的佈線(所謂的位元線)應用由銅或銅合金構成的佈線時，該效果大。
另外，較佳的是，作為設置在記憶單元中的電晶體應用由氧化物半導體形成通道區的電晶體。這是因為如下緣故：與使用矽等的半導體的電晶體相比，將氧化物半導體等的能隙寬的半導體用於通道區的電晶體的截止電流值明顯低。由此，在本說明書所公開的半導體儲存裝置所具有的記憶單元中，可以抑制從電容器洩漏電荷。從而，可以降低刷新工作的頻率。由此，在本說明書所公開的半導體儲存裝置中，可以藉由降低刷新工作的頻率實現耗電量的降低等。
另外，較佳的是，作為設置在記憶單元中的電容器應用疊層型電容器。由此，可以同時實現該記憶單元的大容量化和高整合化。再者，本說明書所公開的半導體儲存裝置與具有包括疊層型電容器或溝槽型電容器的記憶單元的現有半導體儲存裝置相比，在以下方面是較佳的。注意，在此，現有半導體儲存裝置是指使用包含單晶半導體材料的基板設置記憶單元所具有的電晶體，且在該記憶單元上設置多層佈線層的半導體儲存裝置。
在本說明書所公開的半導體儲存裝置中，位元線不與構成疊層型電容器的一對電極及字線相鄰，因此是較佳的。這是因為如下緣故：在本說明書所公開的半導體儲存裝置所具有的記憶單元陣列中，字線(包含導電材料的層3014、3020等)及構成電容器的一對電極(包含導電材料的層3013、3016等)夾著電晶體301都設置在與位元線(佈線200c)相反一側，另一方面，現有半導體儲存裝置所具有的字線及構成電容器的一對電極中的至少一方、位元線設置在與構成記憶單元的電晶體相同一側。由此，在本說明書所公開的半導體儲存裝置中，可以藉由降低在各種佈線(尤其是位元線)中產生的寄生電容，實現耗電量的降低及工作延遲的抑制等。
另外，藉由夾著電晶體301地設置電容器302和佈線200c，對於電容器302及佈線200c的設計的制約變小，從而可以在更小的面積中形成所需要的容量的電容器。
<半導體儲存設備的應用示例>
以下將參考圖式8來說明上述半導體儲存裝置的應用示例。
圖8是示出微處理器的結構示例的塊圖。圖8中例示的微處理器包括CPU401、主記憶體402、時脈控制器403、快取記憶體控制器404、串列介面405、I/O埠406、端子407、介面408、快取記憶體記憶體409等。無需說明，圖8中例示的微處理器僅是簡化結構的一個示例，而實際的微處理器根據使用用途而有多種結構。
為了使CPU401高速工作，需要適用於該速度的高速記憶體。然而，使用訪問時間適於CPU401的工作速度的高速大容量記憶體通常關於高成本。因此，除了具有大容量的主記憶體402，還有位於CPU401和主記憶體402之間的快取記憶體記憶體(cache memory)409，其為容量比主記憶體402小的高速記憶體，例如SRAM。CPU401可藉由訪問快取記憶體記憶體409而高速工作，而不用管主記憶體402的速度如何。
在圖8中例示的微處理器中，上述半導體儲存裝置可用於主記憶體402。採用上述結構，可實現高度整合的微處理器和高度可靠的微處理器。
注意，要在CPU401中執行的程式被儲存在主記憶體402中。例如，在初始執行中，儲存在主記憶體402中的程式被下載到快取記憶體記憶體409中。不僅是儲存在主記憶體402中的程式，其他外部記憶體中的程式也可被下載。快取記憶體記憶體409不僅儲存在CPU401中執行的程式，還用作工作區，並臨時儲存CPU401的計算結果等。
注意，CPU不限為一個，而可設置多個CPU。當設置多個CPU，並進行並行處理時，可提高工作速度。在此情況下，當CPU的處理速度不均勻時，有可能在作為整體處理時發生故障。因此，可以使作為從機的CPU的處理速度被作為主機的CPU平衡。
注意，儘管此處舉的是微處理器的例子，上述半導體儲存裝置的用途不限於微處理器的主記憶體。例如，上述半導體儲存裝置也較佳為用作顯示裝置的驅動電路中的視頻RAM；或用作影像處理電路所必需的大容量記憶體。此外，在具有多種系統的LSI中，上述半導體儲存裝置可用作大容量記憶體或微型記憶體。
[實施例1]
本實施例給出具有上述半導體儲存裝置的半導體裝置的示例。該半導體裝置藉由使用根據本發明的一個實施方式的半導體儲存裝置而可實現小型化。尤其是，在使用可攜式半導體裝置的情況下，可以藉由使用根據本發明的一個實施方式的半導體儲存裝置實現小型化，而獲得使用性能提高的優勢。
根據本發明的一個實施方式的半導體儲存裝置可用於顯示裝置、筆記本型個人電腦、或配備有記錄媒體的影像再現裝置(典型地，再現例如數位多用碟(DVD)的記錄媒體的內容並具有用於顯示所再現影像的顯示器的裝置)。除此之外，作為可使用根據本發明的一個實施方式的半導體儲存裝置的半導體裝置，可給出：行動電話、可攜式遊戲機、可攜式資訊終端、電子書(e-book)閱讀器、視頻攝像機、數位像機、護目鏡型顯示器(頭戴顯示器)、導航系統、音頻再現設備(例如，汽車音頻系統和數位音頻播放器)、影印機、傳真機、印表機、多功能印表機、自動存提款機(ATM)、自動售賣機等。圖9A至9C例示了這些半導體裝置的具體示例。
圖9A例示了一種可攜式遊戲機，其包括外殼7031、外殼7032、顯示部7033、顯示部7034、麥克風7035、揚聲器7036、操作鍵7037、觸筆7038等。根據本發明的一個實施方式的半導體儲存裝置可被用於控制可攜式遊戲機的驅動的積體電路。藉由將根據本發明的一個實施方式的半導體儲存裝置用於控制可攜式遊戲機的驅動的積體電路，可提供小型的可攜式遊戲機。儘管在圖9A中例示的可攜式遊戲機包括兩個顯示部，即顯示部7033和顯示部7034，但在可攜式遊戲機中所含的顯示部的數量不限於兩個。
圖9B例示了一個行動電話，其包括外殼7041、顯示部7042、音頻輸入部7043、音頻輸出部7044、操作鍵7045、光接收部7046等。藉由將在光接收部7046中接收的光轉換成電信號，可引進外部影像。根據本發明的一個實施方式的半導體儲存裝置可被用於控制行動電話的驅動的積體電路。藉由將根據本發明的一個實施方式的半導體儲存裝置用於控制行動電話的驅動的積體電路，可提供小型行動電話。
圖9C例示了一個可攜式資訊終端，其包括外殼7051、顯示部7052、操作鍵7053等。可在圖9C中例示的可攜式資訊終端的外殼7051中加入資料機。根據本發明的一個實施方式的半導體儲存裝置可被用於控制可攜式資訊終端的驅動的積體電路。藉由將根據本發明的一個實施方式的半導體儲存裝置用於控制可攜式資訊終端的驅動的積體電路，可提供小型可攜式資訊終端。
10．．．基板
20．．．多層佈線層
20a．．．佈線層
20b．．．佈線層
30．．．記憶單元陣列層
100．．．驅動電路
102．．．保護層
104．．．半導體區
106．．．元件分離絕緣層
108．．．閘極絕緣膜
110．．．閘極電極
112．．．絕緣層
114a．．．雜質區
114b．．．雜質區
116．．．通道區
118．．．側壁絕緣層
120a．．．高濃度雜質區
120b．．．高濃度雜質區
122．．．金屬層
124a．．．金屬化合物區
124b．．．金屬化合物區
126．．．層間絕緣層
128．．．層間絕緣層
130a．．．源極電極
130b．．．汲極電極
160．．．電晶體
200．．．佈線
200a．．．佈線
200b．．．佈線
200c．．．佈線
201．．．接觸插頭
201a．．．接觸插頭
201b．．．接觸插頭
202．．．絕緣層
203．．．絕緣層
204a．．．開口部
204b．．．開口部
205．．．包含導電材料的層
206a．．．槽
206b．．．槽
207．．．包含導電材料的層
300．．．記憶單元
301．．．電晶體
302．．．電容器
303．．．絕緣層
401．．．CPU
402．．．主記憶體
403．．．時脈控制器
404．．．快取記憶體控制器
405．．．串列介面
406．．．I/O埠
407．．．端子
408．．．介面
409．．．快取記憶體記憶體
3000．．．記憶單元
3001．．．包含導電材料的層
3002．．．絕緣層
3003．．．絕緣層
3004．．．包含導電材料的層
3005．．．包含導電材料的層
3011．．．包含導電材料的層
3012．．．氧化物半導體層
3013．．．包含導電材料的層
3014．．．包含導電材料的層
3015．．．絕緣層
3016．．．包含導電材料的層
3020．．．包含導電材料的層
7031．．．外殼
7032．．．外殼
7033．．．顯示部
7034．．．顯示部
7035．．．麥克風
7036．．．揚聲器
7037．．．操作鍵
7038．．．觸筆
7041．．．外殼
7042．．．顯示部
7043．．．音頻輸入部
7044．．．音頻輸出部
7045．．．操作鍵
7046．．．光接收部
7051．．．外殼
7052．．．顯示部
7053．．．操作鍵
在圖式中：
圖1是示出半導體儲存裝置的結構例子的圖；
圖2是示出驅動電路所具有的電晶體的結構例子的圖；
圖3A至圖3H是示出電晶體的製造方法的一個例子的圖；
圖4是示出佈線層的結構例子的圖；
圖5A至圖5H是示出佈線層的製造方法的一個例子的圖；
圖6是示出記憶單元的結構例子的圖；
圖7A至圖7H是示出記憶單元所具有的電晶體的製造方法的一個例子的圖；
圖8是示出微處理器的結構例子的塊圖；
圖9A至圖9C是示出半導體裝置的具體例子的圖。
300．．．記憶單元
302．．．電容器
301．．．電晶體
30．．．記憶單元陣列層
200．．．佈線
20．．．多層佈線層
20a、20b．．．佈線層
201．．．接觸插頭
100．．．驅動電路
10．．．基板

Claims (18)

  1. 一種半導體儲存裝置，包括：包括單晶半導體基板的一部分的驅動電路；覆蓋該驅動電路的多層佈線層，該多層佈線層包括佈線；以及覆蓋該多層佈線層的記憶單元陣列層，該記憶單元陣列層包括記憶單元，其中，該記憶單元藉由該佈線電連接到該驅動電路，該記憶單元包括電晶體及電容器，該電容器的電極電連接到該電晶體的源極及汲極中的一方，該佈線包含銅或銅合金，並且，該電晶體的通道區包含在氧化物半導體層中。
  2. 根據申請專利範圍第1項之半導體儲存裝置，其中，該電晶體的該源極及該汲極中的另一者藉由該佈線電連接到該驅動電路。
  3. 根據申請專利範圍第1項之半導體儲存裝置，其中，該電容器是疊層型電容器。
  4. 根據申請專利範圍第1項之半導體儲存裝置，其中，該單晶半導體基板是單晶矽基板。
  5. 一種半導體儲存裝置，包括：包括單晶半導體基板的一部分的驅動電路；覆蓋該驅動電路的多層佈線層，該多層佈線層包括佈線；以及覆蓋該多層佈線層的記憶單元陣列層，該記憶單元陣 列層包括記憶單元，其中，該記憶單元藉由該佈線電連接到該驅動電路，該記憶單元包括電晶體及電容器，該電容器的電極電連接到該電晶體的源極及汲極中的一者，該佈線包含銅或銅合金，該電晶體的通道區包含在氧化物半導體層中，並且，該電容器覆蓋該電晶體。
  6. 根據申請專利範圍第5項之半導體儲存裝置，其中，該電晶體的該源極及該汲極中的另一者藉由該佈線電連接到該驅動電路。
  7. 根據申請專利範圍第5項之半導體儲存裝置，其中，該電容器是疊層型電容器。
  8. 根據申請專利範圍第5項之半導體儲存裝置，其中，該單晶半導體基板是單晶矽基板。
  9. 一種半導體儲存裝置，包括：驅動電路；覆蓋該驅動電路的多層佈線層，該多層佈線層包括佈線；以及覆蓋該多層佈線層的記憶單元陣列層，該記憶單元陣列層包括記憶單元，其中，該記憶單元藉由該佈線電連接到該驅動電路，該記憶單元包括電晶體及電容器，該電容器的電極電連接到該電晶體的源極及汲極中的一者，該佈線包含銅或銅合金， 並且，該電晶體的通道區包含在氧化物半導體層中。
  10. 根據申請專利範圍第9項之半導體儲存裝置，其中，該電晶體的該源極及該汲極中的另一者藉由該佈線電連接到該驅動電路。
  11. 根據申請專利範圍第9項之半導體儲存裝置，其中，該電容器是疊層型電容器。
  12. 一種半導體儲存裝置，包括：驅動電路；覆蓋該驅動電路的多層佈線層，該多層佈線層包括佈線；以及覆蓋該多層佈線層的記憶單元陣列層，該記憶單元陣列層包括記憶單元，其中，該記憶單元藉由該佈線電連接到該驅動電路，該記憶單元包括電晶體及電容器，該電容器的電極電連接到該電晶體的源極及汲極中的一者，該佈線包含銅或銅合金，該電晶體的通道區包含在氧化物半導體層中，並且，該電容器覆蓋該電晶體。
  13. 根據申請專利範圍第12項之半導體儲存裝置，其中，該電晶體的該源極及該汲極中的另一者藉由該佈線電連接到該驅動電路。
  14. 根據申請專利範圍第12項之半導體儲存裝置，其中，該電容器是疊層型電容器。
  15. 根據申請專利範圍第1項之半導體儲存裝置，其中，該佈線埋入在包含在該多層佈線層中的絕緣層 中。
  16. 根據申請專利範圍第5項之半導體儲存裝置，其中，該佈線埋入在包含在該多層佈線層中的絕緣層中。
  17. 根據申請專利範圍9項之半導體儲存裝置，其中，該佈線埋入在包含在該多層佈線層中的絕緣層中。
  18. 根據申請專利範圍第12項之半導體儲存裝置，其中，該佈線埋入在包含在該多層佈線層中的絕緣層中。
TW101100176A 2011-01-14 2012-01-03 半導體記憶裝置 TWI492368B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011005401 2011-01-14

Publications (2)

Publication Number Publication Date
TW201238038A TW201238038A (en) 2012-09-16
TWI492368B true TWI492368B (zh) 2015-07-11

Family

ID=46490645

Family Applications (4)

Application Number Title Priority Date Filing Date
TW104113266A TWI572009B (zh) 2011-01-14 2012-01-03 半導體記憶裝置
TW101100176A TWI492368B (zh) 2011-01-14 2012-01-03 半導體記憶裝置
TW105136655A TWI619230B (zh) 2011-01-14 2012-01-03 半導體記憶裝置
TW107100365A TWI657565B (zh) 2011-01-14 2012-01-03 半導體記憶裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104113266A TWI572009B (zh) 2011-01-14 2012-01-03 半導體記憶裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW105136655A TWI619230B (zh) 2011-01-14 2012-01-03 半導體記憶裝置
TW107100365A TWI657565B (zh) 2011-01-14 2012-01-03 半導體記憶裝置

Country Status (4)

Country Link
US (8) US8811064B2 (zh)
JP (6) JP6017138B2 (zh)
KR (2) KR20120090787A (zh)
TW (4) TWI572009B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
TWI572009B (zh) 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI614747B (zh) 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
US8780614B2 (en) 2011-02-02 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
TWI616873B (zh) 2011-05-20 2018-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
TWI573136B (zh) 2011-05-20 2017-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101947813B1 (ko) * 2012-12-17 2019-02-14 한국전자통신연구원 전자 칩 및 그 제조 방법
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10692869B2 (en) * 2016-11-17 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2018182729A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Co-integration of on chip memory technologies
WO2019021098A1 (en) 2017-07-26 2019-01-31 Semiconductor Energy Laboratory Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
US10431357B2 (en) * 2017-11-13 2019-10-01 Texas Instruments Incorporated Vertically-constructed, temperature-sensing resistors and methods of making the same
US11417662B2 (en) * 2020-08-25 2022-08-16 Nanya Technology Corporation Memory device and method of forming the same
JPWO2022084786A1 (zh) * 2020-10-21 2022-04-28

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059236A1 (en) * 2003-09-11 2005-03-17 Akio Nishida Semiconductor device and a method of manufacturing the same
US20050280061A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Vertical memory device structures

Family Cites Families (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03112151A (ja) 1989-09-26 1991-05-13 Nec Corp 能動層積層素子
JP3003188B2 (ja) 1990-09-10 2000-01-24 ソニー株式会社 半導体メモリ及びその製造方法
JP3128829B2 (ja) 1990-12-26 2001-01-29 ソニー株式会社 半導体メモリ装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JPH0982918A (ja) 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1131795A (ja) * 1997-05-12 1999-02-02 Sony Corp 半導体装置およびその製造方法
JP3161408B2 (ja) * 1998-03-03 2001-04-25 日本電気株式会社 半導体装置及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000183313A (ja) * 1998-12-21 2000-06-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3296324B2 (ja) * 1999-04-07 2002-06-24 日本電気株式会社 半導体メモリ装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100360592B1 (ko) 1999-12-08 2002-11-13 동부전자 주식회사 반도체 장치 및 그 제조 방법
JP2001223344A (ja) * 2000-02-09 2001-08-17 Hitachi Ltd 半導体装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
DE10103991C1 (de) 2001-01-30 2002-06-06 Infineon Technologies Ag Verfahren zur Ermittlung der Temperatur eines Halbleiterbauelements insbesondere beim Fehlertest
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003163265A (ja) 2001-11-27 2003-06-06 Nec Corp 配線構造およびその製造方法
US7126214B2 (en) 2001-12-05 2006-10-24 Arbor Company Llp Reconfigurable processor module comprising hybrid stacked integrated circuit die elements
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4212299B2 (ja) 2002-05-09 2009-01-21 株式会社東芝 不揮発性半導体記憶装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004128395A (ja) * 2002-10-07 2004-04-22 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4175877B2 (ja) 2002-11-29 2008-11-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4489345B2 (ja) 2002-12-13 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7200050B2 (en) * 2003-05-26 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Memory unit and semiconductor device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7423343B2 (en) 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
KR100591154B1 (ko) 2003-12-31 2006-06-19 동부일렉트로닉스 주식회사 연결 콘택과의 접촉 저항을 줄이는 반도체 소자의 금속패턴 형성 방법
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
KR100629364B1 (ko) 2004-12-28 2006-09-29 삼성전자주식회사 에스램 셀들 및 플래쉬 메모리 셀들을 구비하는 반도체직접회로 소자들 및 그 제조방법들
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4466853B2 (ja) * 2005-03-15 2010-05-26 セイコーエプソン株式会社 有機強誘電体メモリ及びその製造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100688554B1 (ko) 2005-06-23 2007-03-02 삼성전자주식회사 파워 디커플링 커패시터를 포함하는 반도체 메모리 소자
US7999299B2 (en) 2005-06-23 2011-08-16 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor for peripheral circuit
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4304516B2 (ja) * 2005-10-31 2009-07-29 セイコーエプソン株式会社 導電性複合酸化物層の製造方法、強誘電体層を有する積層体の製造方法
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP5063912B2 (ja) * 2006-03-31 2012-10-31 パナソニック株式会社 半導体記憶装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2007013196A (ja) * 2006-08-23 2007-01-18 Renesas Technology Corp 半導体装置
KR100832104B1 (ko) * 2006-09-07 2008-05-27 삼성전자주식회사 반도체 메모리 장치 및 그 형성 방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR100886429B1 (ko) 2007-05-14 2009-03-02 삼성전자주식회사 반도체 소자 및 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5352077B2 (ja) * 2007-11-12 2013-11-27 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009152235A (ja) * 2007-12-18 2009-07-09 Panasonic Corp 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
KR20090072399A (ko) 2007-12-28 2009-07-02 삼성전자주식회사 3차원 메모리 장치
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010056227A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
US8230375B2 (en) * 2008-09-14 2012-07-24 Raminda Udaya Madurawe Automated metal pattern generation for integrated circuits
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
WO2010058541A1 (ja) * 2008-11-18 2010-05-27 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
JP4905442B2 (ja) * 2008-12-05 2012-03-28 ソニー株式会社 半導体装置およびその製造方法
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
KR101076888B1 (ko) * 2009-06-29 2011-10-25 주식회사 하이닉스반도체 반도체 소자의 연결 배선체 및 형성 방법
JP2011060825A (ja) * 2009-09-07 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
CN102612749B (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
WO2011065183A1 (en) 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101777643B1 (ko) 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
KR101913111B1 (ko) 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104716139B (zh) 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
WO2011077946A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011080999A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
IN2012DN05057A (zh) 2009-12-28 2015-10-09 Semiconductor Energy Lab
JP4628485B2 (ja) 2010-02-17 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
WO2012029638A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI670711B (zh) 2010-09-14 2019-09-01 日商半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
TWI664631B (zh) 2010-10-05 2019-07-01 日商半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
WO2012060253A1 (en) 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI572009B (zh) * 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059236A1 (en) * 2003-09-11 2005-03-17 Akio Nishida Semiconductor device and a method of manufacturing the same
US20050280061A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Vertical memory device structures

Also Published As

Publication number Publication date
KR20120090787A (ko) 2012-08-17
TWI572009B (zh) 2017-02-21
TW201530740A (zh) 2015-08-01
JP2020053705A (ja) 2020-04-02
JP2022082650A (ja) 2022-06-02
JP2018110267A (ja) 2018-07-12
US20190198501A1 (en) 2019-06-27
US8811064B2 (en) 2014-08-19
TW201717358A (zh) 2017-05-16
KR101728210B1 (ko) 2017-04-18
US10249626B2 (en) 2019-04-02
TW201238038A (en) 2012-09-16
KR20140131901A (ko) 2014-11-14
US10763261B2 (en) 2020-09-01
US20120182790A1 (en) 2012-07-19
US9786668B2 (en) 2017-10-10
US20170373068A1 (en) 2017-12-28
US20200350316A1 (en) 2020-11-05
JP2017011299A (ja) 2017-01-12
JP2023178501A (ja) 2023-12-14
TW201820591A (zh) 2018-06-01
TWI657565B (zh) 2019-04-21
JP6017138B2 (ja) 2016-10-26
US20240049449A1 (en) 2024-02-08
US20140328106A1 (en) 2014-11-06
US20160247809A1 (en) 2016-08-25
US20210375876A1 (en) 2021-12-02
US11805637B2 (en) 2023-10-31
TWI619230B (zh) 2018-03-21
US11139301B2 (en) 2021-10-05
JP2012160718A (ja) 2012-08-23
US9337345B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
TWI492368B (zh) 半導體記憶裝置
JP6955060B2 (ja) トランジスタ
TWI485862B (zh) 具有擁有多個金屬氧化物層之絕緣體堆疊的金屬絕緣體金屬電容
US8779433B2 (en) Semiconductor device
TWI826197B (zh) 半導體裝置
JP2015156508A (ja) 半導体装置
TW201834197A (zh) 半導體裝置以及半導體裝置的製造方法
US20230389275A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US20230397398A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices