JP2015156508A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015156508A
JP2015156508A JP2015084868A JP2015084868A JP2015156508A JP 2015156508 A JP2015156508 A JP 2015156508A JP 2015084868 A JP2015084868 A JP 2015084868A JP 2015084868 A JP2015084868 A JP 2015084868A JP 2015156508 A JP2015156508 A JP 2015156508A
Authority
JP
Japan
Prior art keywords
transistor
oxide
insulating layer
oxide semiconductor
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015084868A
Other languages
English (en)
Other versions
JP6010654B2 (ja
Inventor
隆徳 松嵜
Takanori Matsuzaki
隆徳 松嵜
修平 長塚
Shuhei Nagatsuka
修平 長塚
広樹 井上
Hiroki Inoue
広樹 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015084868A priority Critical patent/JP6010654B2/ja
Publication of JP2015156508A publication Critical patent/JP2015156508A/ja
Application granted granted Critical
Publication of JP6010654B2 publication Critical patent/JP6010654B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells

Abstract

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持する。また、書き込みワード線ＷＷＬに電気的に接続する容量素子２５０またはノイズ除去回路を設けることで、駆動回路１９２等からメモリセル１７０に入力されうる制御信号とは異なる短パルスやノイズ等の信号を低減または除去する。これにより、メモリセル１７０が有するトランジスタが瞬間的にオンすることでメモリセル１７０に書き込まれたデータが消失してしまう誤動作を防ぐ。
【選択図】図２

Description

本発明は、半導体素子を利用した半導体装置およびその駆動方法に関するものである。
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性
のものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別され
る。
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選
択してキャパシタに電荷を蓄積することで、情報を記憶する。
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、
情報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するト
ランジスタにおいてはオフ状態でのソースとドレイン間のリーク電流（オフ電流）等によ
って、トランジスタが選択されていない状況でも電荷が流出、または流入するため、デー
タの保持期間が短い。このため、所定の周期で再度の書き込み動作（リフレッシュ動作）
が必要であり、消費電力を十分に低減することは困難である。また、電力の供給がなくな
ると記憶内容が失われるため、長期間の記憶の保持には、磁性材料や光学材料を利用した
別の記憶装置が必要となる。
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容
を保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利で
ある。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が
高くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点
については、ＤＲＡＭと変わるところはない。
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、
トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当
該フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は
極めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという
利点を有している（例えば、特許文献１参照）。
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層
が劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生
じる。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化す
る手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。
そして、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つ
まり、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
また、フローティングゲートに電荷を注入させるため、または、その電荷を除去するた
めには、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の注
入、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではな
いという問題もある。
特開昭５７−１０５８８９号公報
上述の問題に鑑み、本発明の一態様では、電力が供給されない状況でも記憶内容の保持
が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供すること
を目的の一とする。
本発明の一態様では、トランジスタのオフ電流を十分に小さくすることができる材料、
例えば、ワイドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。
トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長
期間にわたって情報を保持することが可能である。
また、書き込みワード線に電気的に接続する容量素子またはノイズ除去回路を設けるこ
とで、駆動回路等からメモリセルに入力されうる制御信号とは異なる短パルスやノイズ等
の信号を低減または除去することができる。これにより、メモリセルが有するトランジス
タが瞬間的にオンすることでメモリセルに書き込まれたデータが消失してしまう誤動作を
防ぐことが可能である。
より具体的には、例えば次のような構成を採用することができる。
本発明の一態様は、書き込みワード線と、読み出しワード線と、ビット線と、ソース線
と、信号線と、複数のメモリセルでなるメモリセルアレイと、第１の駆動回路と、第２の
駆動回路と、を有する半導体装置である。メモリセルの一は、第１のゲート電極、第１の
ソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトランジス
タと、第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチャネル
形成領域を含む第２のトランジスタと、第１の容量素子と、を有する。第１のチャネル形
成領域は、第２のチャネル形成領域とは異なる半導体材料を含んで構成されている。第１
のゲート電極と、第２のドレイン電極と、第１の容量素子の電極の一方と、は電気的に接
続されて電荷が保持されるノードを構成している。第１の駆動回路は、ビット線を介して
メモリセルが有する第１のドレイン電極と電気的に接続され、ソース線を介してメモリセ
ルが有する第１のソース電極と電気的に接続され、信号線を介してメモリセルが有する第
２のソース電極と電気的に接続されている。第２の駆動回路は、読み出しワード線を介し
てメモリセルが有する第１の容量素子の電極の他方と電気的に接続され、書き込みワード
線を介してメモリセルが有する第２のゲート電極と電気的に接続されている。そして、第
２の駆動回路とメモリセルアレイとの間に第２の容量素子を有し、第２の容量素子の電極
の一方は書き込みワード線に電気的に接続されている構成を有している。
また、本発明の一態様は、書き込みワード線と、読み出しワード線と、ビット線と、ソ
ース線と、信号線と、複数のメモリセルでなるメモリセルアレイと、第１の駆動回路と、
第２の駆動回路と、を有する半導体装置である。メモリセルの一は、第１のゲート電極、
第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトラ
ンジスタと、第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチ
ャネル形成領域を含む第２のトランジスタと、第１の容量素子と、を有する。第１のチャ
ネル形成領域は、第２のチャネル形成領域とは異なる半導体材料を含んで構成されている
。第１のゲート電極と、第２のドレイン電極と、第１の容量素子の電極の一方と、は電気
的に接続されて電荷が保持されるノードを構成している。第１の駆動回路は、ビット線を
介してメモリセルが有する第１のドレイン電極と電気的に接続され、ソース線を介してメ
モリセルが有する第１のソース電極と電気的に接続され、信号線を介してメモリセルが有
する第２のソース電極と電気的に接続されている。第２の駆動回路は、読み出しワード線
を介してメモリセルが有する第１の容量素子の電極の他方と電気的に接続され、書き込み
ワード線を介してメモリセルが有する第２のゲート電極と電気的に接続されている。そし
て、第２の駆動回路とメモリセルアレイとの間に第２の容量素子および抵抗素子を有し、
第２の容量素子の電極の一方は書き込みワード線および抵抗素子の端子の一方に電気的に
接続され、抵抗素子の端子の他方は第２の駆動回路に電気的に接続されている構成を有し
ている。
また、本発明の一態様は、書き込みワード線と、読み出しワード線と、ビット線と、ソ
ース線と、信号線と、複数のメモリセルでなるメモリセルアレイと、第１の駆動回路と、
第２の駆動回路と、を有する半導体装置である。メモリセルの一は、第１のゲート電極、
第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトラ
ンジスタと、第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチ
ャネル形成領域を含む第２のトランジスタと、容量素子と、を有する。第１のチャネル形
成領域は、第２のチャネル形成領域とは異なる半導体材料を含んで構成されている。第１
のゲート電極と、第２のドレイン電極と、容量素子の電極の一方と、は電気的に接続され
て電荷が保持されるノードを構成している。第１の駆動回路は、ビット線を介してメモリ
セルが有する第１のドレイン電極と電気的に接続され、ソース線を介してメモリセルが有
する第１のソース電極と電気的に接続され、信号線を介してメモリセルが有する第２のソ
ース電極と電気的に接続されている。第２の駆動回路は、読み出しワード線を介してメモ
リセルが有する容量素子の電極の他方と電気的に接続され、書き込みワード線を介してメ
モリセルが有する第２のゲート電極と電気的に接続されている。そして、第２の駆動回路
は、書き込みワード線に電気的に接続されるノイズ除去回路を有し、ノイズ除去回路は、
直列に接続した偶数個のインバータ回路と容量素子とを有している。
また、本発明の一態様は、書き込みワード線と、読み出しワード線と、ビット線と、ソ
ース線と、信号線と、複数のメモリセルでなるメモリセルアレイと、第１の駆動回路と、
第２の駆動回路と、を有する半導体装置である。メモリセルの一は、第１のゲート電極、
第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトラ
ンジスタと、第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチ
ャネル形成領域を含む第２のトランジスタと、容量素子と、を有する。第１のチャネル形
成領域は、第２のチャネル形成領域とは異なる半導体材料を含んで構成されている。第１
のゲート電極と、第２のドレイン電極と、容量素子の電極の一方と、は電気的に接続され
て電荷が保持されるノードを構成している。第１の駆動回路は、ビット線を介してメモリ
セルが有する第１のドレイン電極と電気的に接続され、ソース線を介してメモリセルが有
する第１のソース電極と電気的に接続され、信号線を介してメモリセルが有する第２のソ
ース電極と電気的に接続されている。第２の駆動回路は、読み出しワード線を介してメモ
リセルが有する容量素子の電極の他方と電気的に接続され、書き込みワード線を介してメ
モリセルが有する第２のゲート電極と電気的に接続されている。そして、第２の駆動回路
は、書き込みワード線に電気的に接続されるノイズ除去回路を有し、ノイズ除去回路は、
直列に接続した偶数個のインバータ回路と抵抗素子とを有している。
また、本発明の一態様は、書き込みワード線と、読み出しワード線と、ビット線と、ソ
ース線と、信号線と、複数のメモリセルでなるメモリセルアレイと、第１の駆動回路と、
第２の駆動回路と、を有する半導体装置である。メモリセルの一は、第１のゲート電極、
第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトラ
ンジスタと、第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチ
ャネル形成領域を含む第２のトランジスタと、容量素子と、を有する。第１のチャネル形
成領域は、第２のチャネル形成領域とは異なる半導体材料を含んで構成されている。第１
のゲート電極と、第２のドレイン電極と、容量素子の電極の一方と、は電気的に接続され
て電荷が保持されるノードを構成している。第１の駆動回路は、ビット線を介してメモリ
セルが有する第１のドレイン電極と電気的に接続され、ソース線を介してメモリセルが有
する第１のソース電極と電気的に接続され、信号線を介してメモリセルが有する第２のソ
ース電極と電気的に接続されている。第２の駆動回路は、読み出しワード線を介してメモ
リセルが有する容量素子の電極の他方と電気的に接続され、書き込みワード線を介してメ
モリセルが有する第２のゲート電極と電気的に接続されている。そして、第２の駆動回路
は、書き込みワード線に電気的に接続されるノイズ除去回路を有し、ノイズ除去回路は、
直列に接続した偶数個のインバータ回路と容量素子と抵抗素子とを有している。
上記ノイズ除去回路を有する構成において、ノイズ除去回路は、さらにＡＮＤ回路を有
する構成とすることができる。
上記において、第２のトランジスタの第２のチャネル形成領域は、酸化物半導体を含ん
で構成される半導体装置である。
上記において、第１のトランジスタの第１のチャネル形成領域は、酸化物半導体以外の
材料を含んで構成される半導体装置である。
なお、上記において、酸化物半導体を用いてトランジスタを構成することがあるが、本
発明はこれに限定されない。酸化物半導体と同等のオフ電流特性が実現できる材料、例え
ば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば、エネル
ギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用しても良い。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いること
ができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、これを用いること
により極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ
動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能とな
るため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし
、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持す
ることが可能である。
また、本発明に係る半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の
劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの
電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲー
ト絶縁層の劣化といった問題が全く生じない。すなわち、本発明に係る半導体装置では、
従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍
的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが
行われるため、高速な動作も容易に実現しうる。また、情報を消去するための動作が不要
であるというメリットもある。
また、本発明に係る半導体装置では、書き込みワード線に電気的に接続する容量素子ま
たはノイズ除去回路を設けることで、駆動回路等からメモリセルに入力されうる制御信号
とは異なる短パルスやノイズ等の信号を低減または除去することができる。これにより、
メモリセルが有するトランジスタが瞬間的にオンすることでメモリセルに書き込まれたデ
ータが消失してしまう誤動作を防ぐことが可能である。
また、酸化物半導体以外の材料を用いたトランジスタは、十分な高速動作が可能である
ため、これを、酸化物半導体を用いたトランジスタと組み合わせて用いることにより、半
導体装置の動作（例えば、情報の読み出し動作）の高速性を十分に確保することができる
。また、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各
種回路（論理回路、駆動回路など）を好適に実現することが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速
動作が可能なトランジスタ）と、酸化物半導体を用いたトランジスタ（より広義には、十
分にオフ電流が小さいトランジスタ）とを一体に備えることで、これまでにない特徴を有
する半導体装置を実現することができる。
半導体装置の回路図。 半導体装置のブロック図。 半導体装置のブロック図。 半導体装置の回路図。 半導体装置の回路図。 半導体装置の断面図および平面図。 半導体装置の断面図。 ＳＯＩ基板の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の断面図。 半導体装置の断面図。 半導体装置の作製工程に係る断面図。 電子機器の図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以
下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態およ
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、本発明は、必ずし
も、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の回路構成および動作につ
いて、図１、図２を参照して説明する。なお、回路図においては、酸化物半導体を用いた
トランジスタであることを示すために、ＯＳの符号を併せて付す場合がある。
〈基本回路〉
はじめに、メモリセルの基本的な回路構成およびその動作について、図１を参照して説
明する。図１（Ａ−１）に示すメモリセルを有する半導体装置において、ビット線ＢＬと
トランジスタ１６０のソース電極（またはドレイン電極）とは、電気的に接続され、ソー
ス線ＳＬとトランジスタ１６０のドレイン電極（またはソース電極）とは、電気的に接続
されている。また、信号線Ｓとトランジスタ１６２のソース電極（またはドレイン電極）
とは、電気的に接続され、書き込みワード線ＷＷＬと、トランジスタ１６２のゲート電極
とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジ
スタ１６２のドレイン電極（またはソース電極）は、容量素子１６４の電極の一方と電気
的に接続され、読み出しワード線ＲＷＬと、容量素子１６４の電極の他方は電気的に接続
されている。
ここで、トランジスタ１６２には、例えば、酸化物半導体を用いたトランジスタが適用
される。酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有
している。このため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６０
のゲート電極の電位を極めて長時間にわたって保持することが可能である。そして、容量
素子１６４を有することにより、トランジスタ１６０のゲート電極に与えられた電荷の保
持が容易になり、また、保持された情報の読み出しが容易になる。
なお、トランジスタ１６０の材料については特に限定されない。情報の読み出し速度を
向上させるという観点からは、例えば、単結晶シリコンを用いたトランジスタなど、スイ
ッチング速度の高いトランジスタを適用するのが好適である。
また、図１（Ｂ）に示すように、容量素子１６４を設けない構成とすることも可能であ
る。
図１（Ａ−１）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持
可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能で
ある。
はじめに、情報の書き込みおよび保持について説明する。まず、書き込みワード線ＷＷ
Ｌの電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオ
ン状態とする。これにより、信号線Ｓの電位が、トランジスタ１６０のゲート電極、およ
び容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定
の電荷が与えられる（書き込み）。ここでは、異なる二つの電位を与える電荷（以下、低
電位を与える電荷を電荷ＱＬ、高電位を与える電荷を電荷ＱＨという）のいずれかが与え
られるものとする。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記
憶容量を向上させても良い。その後、書き込みワード線ＷＷＬの電位を、トランジスタ１
６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ト
ランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート電極
の電荷は長時間にわたって保持される。
次に、情報の読み出しについて説明する。ソース線ＳＬに所定の電位（定電位）を与え
た状態で、読み出しワード線ＲＷＬに適切な電位（読み出し電位）を与えると、トランジ
スタ１６０のゲート電極に保持された電荷量に応じて、ビット線ＢＬは異なる電位をとる
。すなわち、トランジスタ１６０のコンダクタンスは、トランジスタ１６０のゲート電極
に保持される電荷によって制御される。
一般に、トランジスタ１６０をｐチャネル型とすると、トランジスタ１６０のゲート電
極にＱＨが与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０の
ゲート電極にＱＬが与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなる。
例えば、書き込みにおいてＱＬが与えられた場合には、読み出しワード線ＲＷＬの電位
がＶ０（Ｖｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位）となれば、トランジスタ１６０は「オン
状態」となる。ＱＨが与えられた場合には、読み出しワード線ＲＷＬの電位がＶ０となっ
ても、トランジスタ１６０は「オフ状態」のままである。このため、ビット線ＢＬの電位
を見ることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみ
を読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ
以外のメモリセルの情報を読み出さない場合には、読み出しの対象ではないメモリセルの
読み出しワード線ＲＷＬに対して、ゲート電極の状態にかかわらずトランジスタ１６０が
「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を与えればよい。ま
たは、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電
位、つまり、Ｖｔｈ＿Ｈより小さい電位を読み出しワード線ＲＷＬに与えればよい。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよ
び保持と同様に行われる。つまり、書き込みワード線ＷＷＬの電位を、トランジスタ１６
２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、信
号線Ｓの電位（新たな情報に係る電位）が、トランジスタ１６０のゲート電極および容量
素子１６４に与えられる。その後、書き込みワード線ＷＷＬの電位を、トランジスタ１６
２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トラ
ンジスタ１６０のゲート電極は、新たな情報に係る電荷が与えられた状態となる。
なお、上記ではトランジスタ１６０をｐチャネル型として説明したが、トランジスタ１
６０としてｎチャネル型のトランジスタを用いてもよい。その場合には、各配線に与える
電位を適宜調節すればよい。
このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的
に情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とさ
れる高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動
作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が
実現される。
なお、トランジスタ１６２のドレイン電極（またはソース電極）は、トランジスタ１６
０のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられる
フローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。以
下において、トランジスタ１６２のドレイン電極（またはソース電極）とトランジスタ１
６０のゲート電極が電気的に接続される部位をノードＦＧと呼ぶ場合がある。トランジス
タ１６２がオフの場合、当該ノードＦＧは絶縁体中に埋設されたと見ることができ、ノー
ドＦＧには電荷が保持される。酸化物半導体を用いたトランジスタ１６２のオフ電流は、
シリコン半導体などで形成されるトランジスタの１０万分の１以下であるため、トランジ
スタ１６２のリークによる、ノードＦＧに蓄積された電荷の消失を無視することが可能で
ある。つまり、酸化物半導体を用いたトランジスタ１６２により、電力の供給が無くても
情報の保持が可能な不揮発性の記憶装置を実現することが可能である。
例えば、トランジスタ１６２の室温（２５℃）でのオフ電流が１０ｚＡ（１ｚＡ（ゼプ
トアンペア）は１×１０−２１Ａ）以下であり、容量素子１６４の容量値が１０ｆＦ程度
である場合には、少なくとも１０４秒以上のデータ保持が可能である。なお、当該保持時
間が、トランジスタ特性や容量値によって変動することはいうまでもない。
また、開示する発明の半導体装置においては、従来のフローティングゲート型トランジ
スタにおいて指摘されているゲート絶縁膜（トンネル絶縁膜）の劣化という問題が存在し
ない。つまり、従来問題とされていた、電子をフローティングゲートに注入する際のゲー
ト絶縁膜の劣化という問題を解消することができる。これは、原理的な書き込み回数の制
限が存在しないことを意味するものである。また、従来のフローティングゲート型トラン
ジスタにおいて書き込みや消去の際に必要であった高電圧も不要である。
図１（Ａ−１）に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要
素が抵抗および容量を含むものとして、図１（Ａ−２）のように考えることが可能である
。つまり、図１（Ａ−２）では、トランジスタ１６０および容量素子１６４が、それぞれ
、抵抗および容量を含んで構成されると考えていることになる。Ｒ１およびＣ１は、それ
ぞれ、容量素子１６４の抵抗値および容量値であり、抵抗値Ｒ１は、容量素子１６４を構
成する絶縁層による抵抗値に相当する。また、Ｒ２およびＣ２は、それぞれ、トランジス
タ１６０の抵抗値および容量値であり、抵抗値Ｒ２はトランジスタ１６０がオン状態の時
のゲート絶縁層による抵抗値に相当し、容量値Ｃ２はいわゆるゲート容量（ゲート電極と
、ソース電極またはドレイン電極との間に形成される容量、及び、ゲート電極とチャネル
形成領域との間に形成される容量）の容量値に相当する。
トランジスタ１６２がオフ状態にある場合のソース電極とドレイン電極の間の抵抗値（
実効抵抗とも呼ぶ）をＲＯＳとすると、トランジスタ１６２のゲートリーク電流が十分に
小さい条件において、Ｒ１およびＲ２が、Ｒ１≧ＲＯＳ、Ｒ２≧ＲＯＳを満たす場合には
、電荷の保持期間（情報の保持期間ということもできる）は、主としてトランジスタ１６
２のオフ電流によって決定されることになる。
逆に、当該条件を満たさない場合には、トランジスタ１６２のオフ電流が十分に小さく
とも、保持期間を十分に確保することが困難になる。トランジスタ１６２のオフ電流以外
のリーク電流（例えば、トランジスタ１６０におけるソース電極とゲート電極の間におい
て生じるリーク電流等）が大きいためである。このことから、本実施の形態において開示
する半導体装置は、Ｒ１≧ＲＯＳ、およびＲ２≧ＲＯＳの関係を満たすものであることが
望ましいといえる。
一方で、Ｃ１とＣ２は、Ｃ１≧Ｃ２の関係を満たすことが望ましい。Ｃ１を大きくする
ことで、読み出しワード線ＲＷＬによってノードＦＧの電位を制御する際に、読み出しワ
ード線ＲＷＬの電位を効率よくノードＦＧに与えることができるようになり、読み出しワ
ード線ＲＷＬに与える電位間（例えば、読み出しの電位と、非読み出しの電位）の電位差
を低く抑えることができるためである。
このように、上述の関係を満たすことで、より好適な半導体装置を実現することが可能
である。なお、Ｒ１およびＲ２は、トランジスタ１６０のゲート絶縁層や容量素子１６４
の絶縁層によって制御される。Ｃ１およびＣ２についても同様である。よって、トランジ
スタ１６０のゲート絶縁層や容量素子１６４の絶縁層の材料や厚さなどを適宜設定し、上
述の関係を満たすようにすることが望ましい。
本実施の形態で示す半導体装置においては、ノードＦＧが、フラッシュメモリ等のフロ
ーティングゲート型トランジスタのフローティングゲートと同等の作用をするが、本実施
の形態のノードＦＧは、フラッシュメモリ等のフローティングゲートと本質的に異なる特
徴を有している。
フラッシュメモリでは、コントロールゲートに印加される電位が高いため、その電位が
、隣接するセルのフローティングゲートに影響を与えないように、セルとセルとの間隔を
ある程度保つ必要が生じる。このことは、半導体装置の高集積化を阻害する要因の一つで
ある。そして、当該要因は、高電界をかけてトンネル電流を発生させるというフラッシュ
メモリの根本的な原理に起因するものである。
一方、本実施の形態に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッ
チングによって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。す
なわち、フラッシュメモリのような、電荷を注入するための高電界が不要である。これに
より、隣接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がない
ため、高集積化が容易になる。
また、高電界が不要であり、大型の周辺回路（昇圧回路など）が不要である点も、フラ
ッシュメモリに対するアドバンテージである。例えば、本実施の形態に係るメモリセルに
印加される電圧（メモリセルの各端子に同時に印加される電位の最大のものと最小のもの
の差）の最大値は、２段階（１ビット）の情報を書き込む場合、一つのメモリセルにおい
て、５Ｖ以下、好ましくは３Ｖ以下とすることができる。
さらに、容量素子１６４を構成する絶縁層の比誘電率εｒ１と、トランジスタ１６０を
構成する絶縁層の比誘電率εｒ２とを異ならせる場合には、容量素子１６４を構成する絶
縁層の面積Ｓ１と、トランジスタ１６０においてゲート容量を構成する絶縁層の面積Ｓ２
とが、２・Ｓ２≧Ｓ１（望ましくはＳ２≧Ｓ１）を満たしつつ、Ｃ１≧Ｃ２を実現するこ
とが容易である。すなわち、容量素子１６４を構成する絶縁層の面積を小さくしつつ、Ｃ
１≧Ｃ２を実現することが容易である。具体的には、例えば、容量素子１６４を構成する
絶縁層においては、酸化ハフニウムなどのｈｉｇｈ−ｋ材料でなる膜、または酸化ハフニ
ウムなどのｈｉｇｈ−ｋ材料でなる膜と酸化物半導体でなる膜との積層構造を採用してε
ｒ１を１０以上、好ましくは１５以上とし、トランジスタ１６０のゲート容量を構成する
絶縁層においては、酸化シリコンを採用して、εｒ２＝３〜４とすることができる。
このような構成を併せて用いることで、開示する発明に係る半導体装置の、より一層の
高集積化が可能である。
なお、半導体装置の記憶容量を大きくするためには、高集積化以外に、多値化の手法を
採ることもできる。例えば、メモリセルの一に３段階以上の情報を書き込む構成とするこ
とで、２段階（１ビット）の情報を書き込む場合と比較して記憶容量を増大させることが
できる。例えば、上述のような、低電位を与える電荷ＱＬ、高電位を与える電荷ＱＨに加
え、他の電位を与える電荷Ｑをトランジスタ１６０のゲート電極に与えることで、多値化
を実現することができる。この場合、比較的規模の大きい回路構成（例えば、１５Ｆ２〜
５０Ｆ２など：Ｆは最小加工寸法）を採用しても十分な記憶容量を確保することができる
。
〈応用例〉
次に、図１に示すメモリセルの回路を応用したより具体的な回路構成および動作につい
て、図２を参照して説明する。
図２（Ａ）は、（ｍ×ｎ）個のメモリセル１７０を有する半導体装置の回路図の一例で
ある。図２（Ａ）中のメモリセル１７０の構成は、図１（Ａ−１）と同様である。ただし
、図２（Ａ）では、第１行目のメモリセル１７０のみがビット線ＢＬと直接接続し、第ｍ
行目のメモリセル１７０のみがソース線ＳＬと直接接続する構成を示している。他の行の
メモリセル１７０は、同じ列の他のメモリセル１７０を介してビット線ＢＬおよびソース
線ＳＬと電気的に接続される。
図２（Ａ）に示す半導体装置は、ｍ本（ｍは２以上の整数）の書き込みワード線ＷＷＬ
と、ｍ本の読み出しワード線ＲＷＬと、ｎ本（ｎは２以上の整数）のソース線ＳＬと、ｎ
本のビット線ＢＬと、ｎ本の信号線Ｓと、メモリセル１７０が縦ｍ個（行）×横ｎ個（列
）のマトリクス状に配置されたメモリセルアレイ２０１と、ｎ本のビット線ＢＬおよびｎ
本の信号線Ｓに接続する第１の駆動回路１９０と、ｍ本の書き込みワード線ＷＷＬおよび
ｍ本の読み出しワード線ＲＷＬに接続する第２の駆動回路１９２と、を有する。
図２（Ａ）に示す半導体装置は、第２の駆動回路１９２とメモリセルアレイ２０１との
間に、容量素子２５０を有する。例えば、図２（Ｂ）に示す容量素子２５０を用いること
ができる。図２（Ｂ）に示すように、容量素子２５０は、容量素子２５０の電極の一方が
書き込みワード線ＷＷＬに電気的に接続する構成を有する。
または、図２（Ａ）に示す半導体装置は、第２の駆動回路１９２とメモリセルアレイ２
０１との間に、容量素子２５０および抵抗素子２５１（図２（Ａ）では図示せず）を有す
る構成としてもよい。例えば、図２（Ｃ）に示す容量素子２５０および抵抗素子２５１を
用いることができる。図２（Ｃ）に示すように、容量素子２５０および抵抗素子２５１は
、容量素子２５０の電極の一方が書き込みワード線ＷＷＬおよび抵抗素子２５１の端子の
一方に電気的に接続する構成を有する。抵抗素子２５１の端子の他方は第２の駆動回路１
９２に電気的に接続する構成を有する。
なお、読み出しワード線ＲＷＬ側には、容量素子２５０、または容量素子２５０および
抵抗素子２５１を設けなくてよい。または、書き込みワード線ＷＷＬ側と同様に読み出し
ワード線ＲＷＬ側にも、容量素子２５０、または容量素子２５０および抵抗素子２５１を
設けてもよい。
データの書き込み、保持、および読み出しは、基本的に図１の場合と同様である。つま
り、具体的な書き込みの動作は以下のようになる。なお、ここでは一例として、ノードＦ
Ｇに電位Ｖ１（電源電位ＶＤＤより低い電位）または基準電位ＧＮＤのいずれかを与える
場合について説明するが、ノードＦＧに与える電位の関係はこれに限られない。また、ノ
ードＦＧに電位Ｖ１を与えた場合に保持されるデータをデータ”１”、ノードＦＧに基準
電位ＧＮＤを与えた場合に保持されるデータをデータ”０”とする。また、ソース線ＳＬ
の電位はＶＤＤまたはＶＤＤより幾らか低い電位（ＶＲ）とする。ただし、動作に問題が
なければ、ソース線ＳＬの電位を一時的に変化させても良い。
まず、メモリセル１７０に接続される読み出しワード線ＲＷＬの電位をＧＮＤとし、書
き込みワード線ＷＷＬの電位をＶ２（Ｖ１より高い電位、例えばＶＤＤ）としてメモリセ
ル１７０を選択する。
メモリセル１７０にデータ”０”を書き込む場合には、信号線ＳにはＧＮＤを与え、メ
モリセル１７０にデータ”１”を書き込む場合には、信号線ＳにはＶ１を与える。ここで
は書き込みワード線ＷＷＬの電位をＶ２としているため、ノードＦＧにＶ１を与えること
が可能である。
データの保持は、読み出しワード線ＲＷＬの電位および書き込みワード線ＷＷＬの電位
を、ＧＮＤとすることにより行われる。
読み出しワード線ＲＷＬの電位をＧＮＤに固定すると、ノードＦＧの電位は書き込み時
の電位に固定される。つまり、ノードＦＧにデータ”１”であるＶ１が与えられている場
合、ノードＦＧの電位はＶ１となり、ノードＦＧにデータ”０”であるＧＮＤが与えられ
ていれば、ノードＦＧの電位はＧＮＤとなる。
書き込みワード線ＷＷＬにはＧＮＤが与えられているため、データ”１”とデータ”０
”のいずれが書き込まれた場合でも、トランジスタ１６２はオフ状態となる。トランジス
タ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート電極の電荷は長時
間にわたって保持される。
データの読み出しは、読み出し対象のメモリセル１７０に接続される読み出しワード線
ＲＷＬの電位および書き込みワード線ＷＷＬの電位をＧＮＤとし、また、読み出し対象で
はないメモリセル１７０に接続される読み出しワード線ＲＷＬの電位をＶ１とし、かつ、
書き込みワード線ＷＷＬの電位をＧＮＤとすることにより行われる。
読み出し対象のメモリセル１７０に接続される読み出しワード線ＲＷＬの電位をＧＮＤ
とすると、読み出し対象のメモリセル１７０のノードＦＧにデータ”１”であるＶ１が与
えられている場合、トランジスタ１６０はオフ状態となる。一方で、ノードＦＧにデータ
”０”であるＧＮＤが与えられていれば、トランジスタ１６０はオン状態となる。
また、読み出し対象ではないメモリセル１７０に接続される読み出しワード線ＲＷＬの
電位をＶ１とし、かつ、書き込みワード線ＷＷＬの電位をＧＮＤとすると、読み出し対象
ではないメモリセル１７０にデータ”１”が書き込まれている場合、および、データ”０
”が書き込まれている場合のいずれにおいても、トランジスタ１６０はオフ状態となる。
つまり、上述の読み出し動作により、読み出し対象のメモリセル１７０にデータ”１”
が書き込まれている場合には、トランジスタ１６０がオフ状態となり、読み出し開始時の
ビット線ＢＬの電位が維持されるか、低くなる。また、データ”０”が書き込まれている
場合には、トランジスタ１６０がオン状態となり、ビット線ＢＬの電位が高くなる。
なお、上記ではトランジスタ１６０をｐチャネル型として説明したが、トランジスタ１
６０としてｎチャネル型のトランジスタを用いてもよい。その場合には、各配線に与える
電位を適宜調節すればよい。
上述したとおり、開示する発明の半導体装置は、トランジスタ１６２のスイッチングに
よって動作し、トランジスタ１６２のオフ電流が極めて小さいことを利用してノードＦＧ
の電荷を長時間保持するものである。したがって、トランジスタ１６２のゲート電極に電
気的に接続する書き込みワード線ＷＷＬに制御信号とは異なる短パルスやノイズ等の信号
が入力され、トランジスタ１６２が瞬間的にオンすることがあると、メモリセル１７０に
書き込まれたデータが消失するおそれがある。
開示する発明の半導体装置では、第２の駆動回路１９２とメモリセルアレイ２０１との
間に、書き込みワード線ＷＷＬに電気的に接続する容量素子２５０、または容量素子２５
０および抵抗素子２５１を設けることで、制御信号とは異なる短パルスやノイズ等の信号
を低減または除去することができる。これにより、メモリセル１７０が有するトランジス
タ１６２が瞬間的にオンすることでメモリセル１７０に書き込まれたデータが消失してし
まう誤動作を防ぐことが可能である。
なお、制御信号とは異なる短パルスやノイズ等の信号には、第２の駆動回路１９２から
入力されてくる信号の他、電源投入時および電源切断時のときのように電位が不安定にな
る際に発生する電位変化に起因した信号等も含まれる。
以上のように、第２の駆動回路１９２とメモリセルアレイ２０１との間に、書き込みワ
ード線ＷＷＬに電気的に接続する容量素子２５０、または容量素子２５０および抵抗素子
２５１を設けることで、制御信号とは異なる短パルスやノイズ等の信号を低減または除去
することができる。これにより、メモリセル１７０が有するトランジスタ１６２が瞬間的
にオンすることでメモリセル１７０に書き込まれたデータが消失してしまう誤動作を防ぐ
ことが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、図１に示すメモリセルの回路を応用した回路構成であって、図２に
示す回路構成とは異なる回路構成について、図３、図４を参照して説明する。
図３（Ａ）は、（ｍ×ｎ）個のメモリセル１７０を有する半導体装置の回路図の一例で
ある。図３（Ａ）中のメモリセル１７０の構成は、図１（Ａ−１）および図２（Ａ）と同
様であるため、詳細な説明は省略する。
図３（Ａ）に示す半導体装置は、メモリセル１７０が縦ｍ個（行）×横ｎ個（列）のマ
トリクス状に配置されたメモリセルアレイ２０１と、ｎ本のビット線ＢＬおよびｎ本の信
号線Ｓに接続する第１の駆動回路１９０と、ｍ本の書き込みワード線ＷＷＬおよびｍ本の
読み出しワード線ＲＷＬに接続する第２の駆動回路１９２と、を有する。
図３（Ａ）に示す半導体装置は、第２の駆動回路１９２が、書き込みワード線ＷＷＬに
電気的に接続するノイズ除去回路２６０を有する。例えば、図３（Ｂ）に示すノイズ除去
回路２６０を用いることができる。図３（Ｂ）に示すノイズ除去回路２６０は、直列に接
続した偶数個のインバータ回路と容量素子とを有する。例えば、第１のインバータ回路と
、第２のインバータ回路と、容量素子とを有し、容量素子の電極の一方が第１のインバー
タ回路の出力端子および第２のインバータ回路の入力端子に電気的に接続する構成を有す
る。なお、図では２個のインバータ回路を用いる構成を示しているが、偶数個のインバー
タ回路を用いる構成であればその数は限定されない。その場合には、容量素子の前後に少
なくとも１個ずつインバータ回路を有していればよい。
または、図３（Ａ）に示す半導体装置において、図３（Ｃ）に示すノイズ除去回路２６
０を用いてもよい。図３（Ｃ）に示すノイズ除去回路２６０は、直列に接続した偶数個の
インバータ回路と抵抗素子とを有する。例えば、第１のインバータ回路と、第２のインバ
ータ回路と、抵抗素子とを有し、抵抗素子の端子の一方が第１のインバータ回路の出力端
子に電気的に接続し、抵抗素子の端子の他方が第２のインバータ回路の入力端子に電気的
に接続する構成を有する。なお、図では２個のインバータ回路を用いる構成を示している
が、偶数個のインバータ回路を用いる構成であればその数は限定されない。その場合には
、抵抗素子の前後に少なくとも１個ずつインバータ回路を有していればよい。
または、図３（Ａ）に示す半導体装置において、図３（Ｄ）に示すノイズ除去回路２６
０を用いてもよい。図３（Ｄ）に示すノイズ除去回路２６０は、直列に接続した偶数個の
インバータ回路と容量素子と抵抗素子とを有する。例えば、第１のインバータ回路と、第
２のインバータ回路と、容量素子と、抵抗素子とを有し、抵抗素子の端子の一方が第１の
インバータ回路の出力端子に電気的に接続し、抵抗素子の端子の他方および容量素子の電
極の一方が第２のインバータ回路の入力端子に電気的に接続する構成を有する。なお、図
では２個のインバータ回路を用いる構成を示しているが、偶数個のインバータ回路を用い
る構成であればその数は限定されない。その場合には、容量素子と抵抗素子の前後に少な
くとも１個ずつインバータ回路を有していればよい。
または、図３（Ａ）に示す半導体装置において、図４（Ａ）に示すノイズ除去回路２６
０を用いてもよい。図４（Ａ）に示すノイズ除去回路２６０は、直列に接続した２個のバ
ッファ回路と容量素子とを有する。例えば、第１のバッファ回路と、第２のバッファ回路
と、容量素子とを有し、容量素子の電極の一方が第１のバッファ回路の出力端子および第
２のバッファ回路の入力端子に電気的に接続する構成を有する。なお、図では２個のバッ
ファ回路を用いる構成を示しているが、複数個のバッファ回路を用いる構成であればその
数は限定されない。その場合には、容量素子の前後に少なくとも１個ずつバッファ回路を
有していればよい。
または、図３（Ａ）に示す半導体装置において、図４（Ｂ）に示すノイズ除去回路２６
０を用いてもよい。図４（Ｂ）に示すノイズ除去回路２６０は、直列に接続した複数個の
バッファ回路と抵抗素子とを有する。例えば、第１のバッファ回路と、第２のバッファ回
路と、抵抗素子とを有し、抵抗素子の端子の一方が第１のバッファ回路の出力端子に電気
的に接続し、抵抗素子の端子の他方が第２のバッファ回路の入力端子に電気的に接続する
構成を有する。なお、図では２個のバッファ回路を用いる構成を示しているが、複数個の
バッファ回路を用いる構成であればその数は限定されない。その場合には、抵抗素子の前
後に少なくとも１個ずつバッファ回路を有していればよい。
または、図３（Ａ）に示す半導体装置において、図４（Ｃ）に示すノイズ除去回路２６
０を用いてもよい。図４（Ｃ）に示すノイズ除去回路２６０は、直列に接続した複数個の
バッファ回路と容量素子と抵抗素子とを有する。例えば、第１のバッファ回路と、第２の
バッファ回路と、容量素子と、抵抗素子とを有し、抵抗素子の端子の一方が第１のバッフ
ァ回路の出力端子に電気的に接続し、抵抗素子の端子の他方および容量素子の電極の一方
が第２のバッファ回路の入力端子に電気的に接続する構成を有する。なお、図では２個の
バッファ回路を用いる構成を示しているが、複数個のバッファ回路を用いる構成であれば
その数は限定されない。その場合には、容量素子と抵抗素子の前後に少なくとも１個ずつ
バッファ回路を有していればよい。
または、図３（Ａ）に示す半導体装置において、図４（Ｄ）に示すノイズ除去回路２６
０を用いてもよい。図４（Ｄ）に示すノイズ除去回路２６０は、バッファ回路と容量素子
とＡＮＤ回路とを有し、バッファ回路の出力端子がＡＮＤ回路の入力端子の一方および他
方ならびに容量素子の電極の一方に電気的に接続する構成を有する。なお、図では１個の
バッファ回路を用いる構成を示しているが、複数個のバッファ回路を用いてもよい。
または、図３（Ａ）に示す半導体装置において、図４（Ｅ）に示すノイズ除去回路２６
０を用いてもよい。図４（Ｅ）に示すノイズ除去回路２６０は、バッファ回路と抵抗素子
とＡＮＤ回路とを有し、バッファ回路の出力端子がＡＮＤ回路の入力端子の一方および抵
抗素子の端子の一方に電気的に接続し、抵抗素子の端子の他方がＡＮＤ回路の入力端子の
他方に電気的に接続する構成を有する。なお、図では１個のバッファ回路を用いる構成を
示しているが、複数個のバッファ回路を用いてもよい。
または、図３（Ａ）に示す半導体装置において、図４（Ｆ）に示すノイズ除去回路２６
０を用いてもよい。図４（Ｆ）に示すノイズ除去回路２６０は、バッファ回路と容量素子
と抵抗素子とＡＮＤ回路とを有し、バッファ回路の出力端子がＡＮＤ回路の入力端子の一
方および抵抗素子の端子の一方に電気的に接続し、抵抗素子の端子の他方が容量素子の電
極の一方およびＡＮＤ回路の入力端子の他方に電気的に接続する構成を有する。なお、図
では１個のバッファ回路を用いる構成を示しているが、複数個のバッファ回路を用いても
よい。
上記において、バッファ回路は偶数個のインバータ回路を用いて構成することができる
。
なお、読み出しワード線ＲＷＬ側には、ノイズ除去回路２６０を設けなくてよい。また
は、書き込みワード線ＷＷＬ側と同様に読み出しワード線ＲＷＬ側にも、ノイズ除去回路
２６０を設けてもよい。
データの書き込み、保持、および読み出しは、基本的に図１、図２の場合と同様である
。
すなわち、開示する発明の半導体装置は、トランジスタ１６２のスイッチングによって
動作し、トランジスタ１６２のオフ電流が極めて小さいことを利用してノードＦＧの電荷
を長時間保持するものである。したがって、トランジスタ１６２のゲート電極に電気的に
接続する書き込みワード線ＷＷＬに制御信号とは異なる短パルスやノイズ等の信号が入力
され、トランジスタ１６２が瞬間的にオンすることがあると、メモリセル１７０に書き込
まれたデータが消失するおそれがある。
開示する発明の半導体装置では、書き込みワード線ＷＷＬに電気的に接続するノイズ除
去回路２６０を設けることで、制御信号とは異なる短パルスやノイズ等の信号を低減また
は除去することができる。これにより、メモリセル１７０が有するトランジスタ１６２が
瞬間的にオンすることでメモリセル１７０に書き込まれたデータが消失してしまう誤動作
を防ぐことが可能である。
また、図３（Ｂ）乃至図３（Ｄ）に示したインバータ回路、または図４（Ａ）乃至図４
（Ｆ）に示したバッファ回路を構成するインバータ回路として、データ反転位置を変更し
たインバータ回路を用いてもよい。インバータ回路におけるデータ反転位置の変更は、例
えば、インバータ回路に用いるＰチャネル型トランジスタのサイズ（チャネル長、チャネ
ル幅）またはＮチャネル型トランジスタのサイズ（チャネル長、チャネル幅）を変更する
ことで行うことができる。または、インバータ回路におけるデータ反転位置の変更は、ヒ
ステリシス特性を持った回路（ヒステリシス型のインバータ回路、ヒステリシス型のＡＮ
Ｄ回路）を用いて行ってもよい。データ反転位置を変更することで制御信号とは異なる短
パルスやノイズ等の信号を低減または除去する効果を高めることができる。
以上のように、書き込みワード線ＷＷＬに電気的に接続するノイズ除去回路２６０を設
けることで、制御信号とは異なる短パルスやノイズ等の信号を低減または除去することが
できる。これにより、メモリセル１７０が有するトランジスタ１６２が瞬間的にオンする
ことでメモリセル１７０に書き込まれたデータが消失してしまう誤動作を防ぐことが可能
である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図５を
用いて説明する。ここでは、半導体装置が有するメモリセルアレイの一部または全部の構
成について説明する。なお、回路図においては、酸化物半導体を用いたトランジスタであ
ることを示すために、ＯＳの符号を併せて付す場合がある。
図５（Ａ）、図５（Ｂ）および図５（Ｃ）は、図１（Ａ−１）に示す半導体装置（以下
、メモリセルとも記載する。）を複数用いて形成されるメモリセルアレイの一部または全
部の回路図である。図５（Ａ）および図５（Ｂ）は、メモリセルが直列に接続された、い
わゆるＮＡＮＤ型の半導体装置の回路図であり、図５（Ｃ）は、メモリセルが並列に接続
された、いわゆるＮＯＲ型の半導体装置の回路図である。
図５（Ａ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、信号線Ｓ、ｍ本の書き
込みワード線ＷＷＬ、ｍ本の読み出しワード線ＲＷＬ、ｍ個のメモリセルを有する。図５
（Ａ）では、ソース線ＳＬおよびビット線ＢＬを１本ずつ有する構成となっているが、こ
れに限られることなく、ソース線ＳＬおよびビット線ＢＬを複数本有する構成としてもよ
い。
各メモリセル（代表として、メモリセル１７０（ｉ）を考える。ここで、ｉは１以上ｍ
以下の整数）において、トランジスタ１６０（ｉ）のゲート電極と、トランジスタ１６２
（ｉ）のドレイン電極（またはソース電極）と、容量素子１６４（ｉ）の電極の一方とは
、電気的に接続されている。また、信号線Ｓとトランジスタ１６２（ｉ）のソース電極（
またはドレイン電極）とは、電気的に接続され、書き込みワード線ＷＷＬ（ｉ）と、トラ
ンジスタ１６２（ｉ）のゲート電極とは、電気的に接続されている。そして、読み出しワ
ード線ＲＷＬ（ｉ）と、容量素子１６４（ｉ）の電極の他方は電気的に接続されている。
また、メモリセル１７０（ｉ）が有するトランジスタ１６０（ｉ）のドレイン電極は、
隣接するメモリセル１７０（ｉ−１）が有するトランジスタ１６０（ｉ−１）のソース電
極と電気的に接続され、メモリセル１７０（ｉ）が有するトランジスタ１６０（ｉ）のソ
ース電極は、隣接するメモリセル１７０（ｉ＋１）が有するトランジスタ１６０（ｉ＋１
）のドレイン電極と電気的に接続される。ただし、直列に接続されたｍ個のメモリセルの
うち、メモリセル１７０（１）が有するトランジスタ１６０（１）のドレイン電極は、ビ
ット線ＢＬと電気的に接続される。また、直列に接続されたｍ個のメモリセルのうち、メ
モリセル１７０（ｍ）が有するトランジスタ１６０（ｍ）のソース電極は、ソース線ＳＬ
と電気的に接続される。
メモリセル１７０（１）が有するトランジスタ１６０（１）は、選択トランジスタを介
してビット線ＢＬと電気的に接続されていてもよい（図示せず）。この場合、選択トラン
ジスタのゲート電極には、選択線Ｇ１が接続される。また、メモリセル１７０（ｍ）が有
するトランジスタ１６０（ｍ）も、選択トランジスタを介してソース線ＳＬと電気的に接
続されていてもよい（図示せず）。この場合、選択トランジスタのゲート電極には、選択
線Ｇ２が接続される。
図５（Ａ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は次のように行われる。書き込みを行う行（例えば第ｉ行）の書き込みワー
ド線ＷＷＬ（ｉ）にトランジスタ１６２（ｉ）がオン状態となる電位を与え、書き込みを
行う行のトランジスタ１６２（ｉ）をオン状態にする。これにより、指定した行のトラン
ジスタ１６０（ｉ）のゲート電極に信号線Ｓの電位が与えられ、該ゲート電極に所定の電
荷が与えられる。このようにして、指定した行のメモリセルにデータを書き込むことがで
きる。
また、読み出し動作は次のように行われる。読み出しを行う行（例えば、第ｉ行）以外
の読み出しワード線ＲＷＬに、トランジスタ１６０のゲート電極に与えられた電荷によら
ず、読み出しを行う行以外のトランジスタ１６０がオン状態となるような電位を与え、読
み出しを行う行以外のトランジスタ１６０をオン状態とする。それから、読み出しを行う
行の読み出しワード線ＲＷＬ（ｉ）に、トランジスタ１６０（ｉ）のゲート電極が有する
電荷がどのデータに対応するかによって、トランジスタ１６０（ｉ）のオン状態またはオ
フ状態が選択されるような電位（読み出し電位）を与える。また、ソース線ＳＬに定電位
を与え、ビット線ＢＬに接続されている読み出し回路（図示しない）を動作状態とする。
ここで、ソース線ＳＬ−ビット線ＢＬ間の複数のトランジスタ１６０（１）〜１６０（ｍ
）のうち、読み出しを行う行のトランジスタ１６０（ｉ）を除いてオン状態となっている
ため、ソース線ＳＬ−ビット線ＢＬ間のコンダクタンスの大小は、読み出しを行う行のト
ランジスタ１６０（ｉ）の状態（オン状態またはオフ状態）によって決定される。読み出
しを行う行のトランジスタ１６０（ｉ）のゲート電極が有する電荷がどのデータに対応す
るかによって、トランジスタの状態（オン状態またはオフ状態）は異なるから、それに応
じて、ビット線ＢＬの電位は異なる値をとることになる。ビット線ＢＬの電位を読み出し
回路によって読み出すことで、指定した行のメモリセルから情報を読み出すことができる
。
図５（Ｂ）に示す半導体装置は、図５（Ａ）と一部構成が異なる半導体装置である。
図５（Ｂ）に示す半導体装置と図５（Ａ）に示す半導体装置との相違点の一として、図
５（Ｂ）に示す半導体装置では、ビット線ＢＬと、メモリセル１７０（１）が有するトラ
ンジスタ１６０（１）のドレイン電極とが、選択トランジスタ５３０を介して電気的に接
続されている点が挙げられる。選択トランジスタ５３０はゲート電極において、選択トラ
ンジスタ５３０のオンオフを切り替えるための選択線Ｇ１と電気的に接続されている。
また、図５（Ｂ）に示す半導体装置と図５（Ａ）に示す半導体装置との相違点の一とし
て、図５（Ａ）に示す半導体装置においては、各メモリセルのトランジスタ１６２はソー
ス電極（またはドレイン電極）が信号線Ｓに接続されているのに対して、図５（Ｂ）に示
す半導体装置においては、各メモリセルのトランジスタ１６２は直列に接続されている点
が挙げられる。つまり、メモリセル１７０（ｉ）が有するトランジスタ１６２（ｉ）のソ
ース電極は、隣接するメモリセル１７０（ｉ−１）が有するトランジスタ１６２（ｉ−１
）のドレイン電極と電気的に接続され、メモリセル１７０（ｉ）が有するトランジスタ１
６２（ｉ）のドレイン電極は、隣接するメモリセル１７０（ｉ＋１）が有するトランジス
タ１６２（ｉ＋１）のソース電極と電気的に接続される。ただし、直列に接続されたｍ個
のメモリセルのうち、メモリセル１７０（１）が有するトランジスタ１６２（１）のソー
ス電極は、信号線Ｓと電気的に接続される。また、直列に接続された各メモリセルにおい
て、トランジスタ１６２（ｉ）のドレイン電極は、図５（Ａ）に示す半導体装置と同様に
、トランジスタ１６０（ｉ）のゲート電極と、容量素子１６４（ｉ）の電極の一方と電気
的に接続される。
図５（Ｂ）に示す半導体装置の他の部分の構成については、図５（Ａ）に示す半導体装
置と同様なので、詳細については上述の記載を参照することができる。
なお、図５（Ｂ）に示す半導体装置において、信号線Ｓとビット線ＢＬは別々に設けら
れているが、開示する発明はこれに限られるものではなく、信号線Ｓとビット線ＢＬを同
一の配線とする構成としても良い。
図５（Ｂ）に示す半導体装置でも、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は次のように行われる。
書き込み動作は、行ごとに第ｍ行から順番に行われる。第ｉ行（ｉ＝１〜ｍ）の書き込
みを行う場合には、書き込みを行う行（第ｉ行）の書き込みワード線ＷＷＬ（ｉ）にトラ
ンジスタ１６２（ｉ）がオン状態となる電位を与え、書き込みを行う行のトランジスタ１
６２（ｉ）をオン状態にする。ここで、トランジスタ１６２（ｉ）と信号線Ｓとの間にト
ランジスタ１６２（１）乃至トランジスタ１６２（ｉ−１）が存在する場合には、書き込
みを行う行までのトランジスタ１６２（１）乃至１６２（ｉ−１）もオン状態として、書
き込みを行う行のメモリセル１７０（ｉ）に信号線Ｓの電位が与えられるようにする。こ
れにより、指定した行のトランジスタ１６０（ｉ）のゲート電極に信号線Ｓの電位が与え
られ、該ゲート電極に所定の電荷が与えられる。それから、書き込みワード線ＷＷＬ（ｉ
）の電位をＧＮＤに固定すると、トランジスタ１６０（ｉ）のゲート電極に蓄積された電
荷が保持される。このようにして、指定した行（第ｉ行）のメモリセルにデータを書き込
むことができる。
なお、図５（Ｂ）に示す半導体装置では、各メモリセル１７０を構成するトランジスタ
１６２を直列に接続するため、任意の行のデータのみを書き換えることは困難である。そ
のため、駆動方法として、複数行の一括消去動作を設けることが好ましい。例えば、第１
行から第ｍ行までをブロックとして、ブロック毎の消去を行うことが好ましい。所定のブ
ロックのデータを書き換える場合には、まず当該ブロックのデータを消去して、第ｍ行か
ら順番にデータを書き込むとよい。なお、直前に書き込んだ行のデータを書き換える場合
には、消去動作は不要である。
また、読み出し動作は次のように行われる。まず、選択線Ｇ１に電位を与えることによ
り、選択トランジスタをオンにする。なお、選択線Ｇ１に接続される選択トランジスタと
、選択線Ｇ２に接続される選択トランジスタがある場合には、２つのトランジスタをオン
状態とする。また、読み出しを行う行（例えば、第ｉ行）以外の読み出しワード線ＲＷＬ
に、トランジスタ１６０のゲート電極に与えられた電荷によらず、読み出しを行う行以外
のトランジスタ１６０がオン状態となるような電位を与え、読み出しを行う行以外のトラ
ンジスタ１６０をオン状態とする。それから、読み出しを行う行の読み出しワード線ＲＷ
Ｌ（ｉ）に、トランジスタ１６０（ｉ）のゲート電極が有する電荷がどのデータに対応す
るかによって、トランジスタ１６０（ｉ）のオン状態またはオフ状態が選択されるような
電位（読み出し電位）を与える。また、ソース線ＳＬに定電位を与え、ビット線ＢＬに接
続されている読み出し回路（図示しない）を動作状態とする。ここで、ソース線ＳＬ−ビ
ット線ＢＬ間の複数のトランジスタ１６０（１）〜１６０（ｍ）のうち、読み出しを行う
行のトランジスタ１６０（ｉ）を除いてオン状態となっているため、ソース線ＳＬ−ビッ
ト線ＢＬ間のコンダクタンスの大小は、読み出しを行う行のトランジスタ１６０（ｉ）の
状態（オン状態またはオフ状態）によって決定される。読み出しを行う行のトランジスタ
１６０（ｉ）のゲート電極が有する電荷がどのデータに対応するかによって、トランジス
タの状態（オン状態またはオフ状態）は異なるから、それに応じて、ビット線ＢＬの電位
は異なる値をとることになる。ビット線ＢＬの電位を読み出し回路によって読み出すこと
で、指定した行のメモリセルから情報を読み出すことができる。
図５（Ｃ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬおよび信号線Ｓをそれぞ
れｎ本有し、書き込みワード線ＷＷＬおよび読み出しワード線ＲＷＬをそれぞれｍ数本有
し、複数のメモリセル１７０（１、１）〜１７０（ｍ、ｎ）を有する。
各メモリセル（代表として、メモリセル１７０（ｉ、ｊ）を考える。ここで、ｉは１以
上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、トランジスタ１６０（ｉ、ｊ）のゲート
電極と、トランジスタ１６２（ｉ、ｊ）のドレイン電極（またはソース電極）と、容量素
子１６４（ｉ、ｊ）の電極の一方とは、電気的に接続されている。また、ソース線ＳＬ（
ｊ）とトランジスタ１６０（ｉ、ｊ）のソース電極とは、電気的に接続され、ビット線Ｂ
Ｌ（ｊ）とトランジスタ１６０（ｉ、ｊ）のドレイン電極とは、電気的に接続されている
。また、信号線Ｓ（ｊ）とトランジスタ１６２（ｉ、ｊ）のソース電極（またはドレイン
電極）とは、電気的に接続され、書き込みワード線ＷＷＬ（ｉ）と、トランジスタ１６２
（ｉ、ｊ）のゲート電極とは、電気的に接続されている。そして、読み出しワード線ＲＷ
Ｌ（ｉ）と、容量素子１６４（ｉ、ｊ）の電極の他方は電気的に接続されている。
図５（Ｃ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は、上述の図５（Ａ）に示す半導体装置と同様の方法で行われる。読み出し
動作は次のように行われる。まず、読み出しを行う行（例えば、第ｉ行のメモリセル（ｉ
、１）〜（ｉ、ｎ））以外の読み出しワード線ＲＷＬに、トランジスタ１６０（ｉ、１）
〜（ｉ、ｎ）のゲート電極に与えられた電荷がどのデータに対応するかによらず、読み出
しを行う行以外のトランジスタ１６０がオフ状態となるような電位を与え、読み出しを行
う行以外のトランジスタ１６０をオフ状態とする。それから、読み出しを行う行の読み出
しワード線ＲＷＬ（ｉ）に、トランジスタ１６０（ｉ、１）〜（ｉ、ｎ）のゲート電極が
有する電荷がどのデータに対応するかによってトランジスタ１６０（ｉ、１）〜（ｉ、ｎ
）のオン状態またはオフ状態が選択されるような電位（読み出し電位）を与える。また、
ソース線ＳＬ（ｊ）に定電位を与え、ビット線ＢＬ（ｊ）に接続されている読み出し回路
（図示しない）を動作状態とする。ここで、ソース線ＳＬ（ｊ）−ビット線ＢＬ（ｊ）間
のコンダクタンスの大小は、読み出しを行う行のトランジスタ１６０（ｉ、１）〜（ｉ、
ｎ）の状態（オン状態またはオフ状態）によって決定される。つまり、読み出しを行う行
のトランジスタ１６０（ｉ、１）〜（ｉ、ｎ）のゲート電極が有する電荷がどのデータに
対応するかによって、ビット線ＢＬ（ｊ）の電位は異なる値をとることになる。ビット線
ＢＬ（ｊ）の電位を読み出し回路によって読み出すことで、指定した行のメモリセルから
情報を読み出すことができる。
なお、上記においては、各メモリセル１７０に保持させる情報量を１ビットとしたが、
本実施の形態に示す半導体装置の構成はこれに限られない。書き込み時に各トランジスタ
１６０のゲート電極に与える電位を３種類以上用意して、各メモリセル１７０が保持する
情報量を増加させても良い。例えば、書き込み時に各トランジスタ１６０のゲート電極に
あたえる電位を４種類とする場合には、各メモリセルに２ビットの情報を保持させること
ができる。
図５において、信号線Ｓとビット線ＢＬは、兼用してもよい。信号線Ｓとビット線ＢＬ
を兼用することにより、配線数を低減することができる。また、図５（Ｃ）において、ソ
ース線ＳＬは共通化してもよい。
図２（Ａ）または図３（Ａ）に示したメモリセルアレイ２０１の代わりとして、図５（
Ａ）または図５（Ｂ）に示したＮＡＮＤ型の半導体装置を用いてもよい。その場合、図５
（Ａ）または図５（Ｂ）に示したＮＡＮＤ型の半導体装置をｎ列並べて用いてもよい。ま
た、図２（Ａ）または図３（Ａ）に示したメモリセルアレイ２０１の代わりとして、図５
（Ｃ）に示したＮＯＲ型の半導体装置を用いてもよい。
開示する発明の半導体装置は、トランジスタ１６２のスイッチングによって動作し、ト
ランジスタ１６２のオフ電流が極めて小さいことを利用してノードＦＧの電荷を長時間保
持するものである。したがって、トランジスタ１６２のゲート電極に電気的に接続する書
き込みワード線ＷＷＬに制御信号とは異なる短パルスやノイズ等の信号が入力され、トラ
ンジスタ１６２が瞬間的にオンすることがあると、メモリセル１７０に書き込まれたデー
タが消失するおそれがある。
開示する発明の半導体装置では、図２乃至図４で説明したように、書き込みワード線Ｗ
ＷＬに電気的に接続する容量素子２５０またはノイズ除去回路２６０を設けることで、制
御信号とは異なる短パルスやノイズ等の信号を低減または除去することができる。これに
より、メモリセル１７０が有するトランジスタ１６２が瞬間的にオンすることでメモリセ
ル１７０に書き込まれたデータが消失してしまう誤動作を防ぐことが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成およびその作製方法
について図６乃至図１４を参照して説明する。
〈半導体装置の断面構成および平面構成〉
図６は、半導体装置が有するメモリセルの構成の一例である。図６（Ａ）には、半導体
装置が有するメモリセルの断面を、図６（Ｂ）には、半導体装置が有するメモリセルの平
面を、それぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）のＡ１−Ａ２およびＢ１−Ｂ２
における断面に相当する。図６（Ａ）および図６（Ｂ）に示す半導体装置は、下部に第１
の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトラ
ンジスタ１６２を有する。ここで、第１の半導体材料と第２の半導体材料とは異なる材料
とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料とし
、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の半導体材料
としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ま
たはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、
有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、高
速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長
時間の電荷保持を可能とする。図６に示す半導体装置は、メモリセルとして用いることが
できる。
なお、開示する発明の技術的な本質は、情報を保持するために酸化物半導体のようなオ
フ電流を十分に低減することが可能な半導体材料をトランジスタ１６２に用いる点にある
から、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成
をここで示すものに限定する必要はない。
図６におけるトランジスタ１６０は、半導体基板５００上の半導体層中に設けられたチ
ャネル形成領域１３４と、チャネル形成領域１３４を挟むように設けられた不純物領域１
３２（ソース領域およびドレイン領域とも記す）と、チャネル形成領域１３４上に設けら
れたゲート絶縁層１２２ａと、ゲート絶縁層１２２ａ上にチャネル形成領域１３４と重畳
するように設けられたゲート電極１２８ａと、を有する。なお、図において、明示的には
ソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてト
ランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するため
に、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある
。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
また、半導体基板５００上の半導体層中に設けられた不純物領域１２６には、導電層１
２８ｂが接続されている。ここで、導電層１２８ｂは、トランジスタ１６０のソース電極
やドレイン電極としても機能する。また、不純物領域１３２と不純物領域１２６との間に
は、不純物領域１３０が設けられている。また、トランジスタ１６０を覆うように絶縁層
１３６、絶縁層１３８、および絶縁層１４０が設けられている。なお、高集積化を実現す
るためには、図６に示すようにトランジスタ１６０がサイドウォール絶縁層を有しない構
成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲー
ト電極１２８ａの側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不
純物領域１３２を設けても良い。
図６におけるトランジスタ１６２は、絶縁層１４０などの上に設けられた酸化物半導体
層１４４と、酸化物半導体層１４４と電気的に接続されているソース電極（またはドレイ
ン電極）１４２ａ、およびドレイン電極（またはソース電極）１４２ｂと、酸化物半導体
層１４４、ソース電極１４２ａおよびドレイン電極１４２ｂを覆うゲート絶縁層１４６と
、ゲート絶縁層１４６上に酸化物半導体層１４４と重畳するように設けられたゲート電極
１４８ａと、を有する。
ここで、酸化物半導体層１４４は水素などの不純物が十分に除去されることにより、ま
たは、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。
具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ
３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７
ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素濃度は、二
次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純
度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位
が低減された酸化物半導体層１４４では、キャリア濃度が１×１０１２／ｃｍ３未満、望
ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満
となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あ
たりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望まし
くは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸
化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得ること
ができる。
また、酸化物半導体層１４４は、アルカリ金属、及びアルカリ土類金属の濃度が充分に
低減されたものであることが望ましい。ＳＩＭＳ分析法により測定されるアルカリ金属又
はアルカリ土類金属の濃度は、例えば、Ｎａの場合、５×１０１６ｃｍ−３以下、好まし
くは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下、Ｌｉの場
合、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、Ｋの場合、５×
１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。
酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれてい
ても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガ
ラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性
とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐ．６２１−６
３３）。しかし、このような指摘は適切でない。アルカリ金属、及びアルカリ土類金属は
酸化物半導体にとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のう
ち、Ｎａは酸化物半導体に接する絶縁膜が酸化物であった場合、その中に拡散し、Ｎａ＋
となる。また、酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に
割り込む。その結果、トランジスタ特性の劣化（例えば、ノーマリーオン化（しきい値の
負へのシフト）、移動度の低下等）をもたらす。加えて、特性のばらつきの原因ともなる
。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著と
なる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×
１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上記の値にすることが強く
求められる。
また、酸化物半導体はフェルミ準位（Ｅｆ）と真性フェルミ準位（Ｅｉ）とが等しい（
Ｅｆ＝Ｅｉ）、又はフェルミ準位（Ｅｆ）より真性フェルミ準位（Ｅｉ）が大きい（Ｅｆ
＜Ｅｉ）、所謂ｐ−−型であることが好ましい。例えば、酸化物半導体に、ドーパントと
して錫を添加することによってｐ−−型の酸化物半導体とすることができる。なお、酸化
物半導体がｉ型（真性）または実質的にｉ型であると、不純物の添加によるフェルミ準位
（Ｅｆ）の制御がより容易となるため、好ましい。さらにゲート電極として仕事関数（φ
Ｍ）が大きい材料を用いることが好ましい。上記構成とすると、トランジスタのノーマリ
ーオフが可能となり、さらにトランジスタに逆バイアスを加えると効果的である。よって
、８５℃においてはオフ電流値が１ｙＡ以下、室温においてはオフ電流値が０．１ｙＡ以
下というオフ電流の低いトランジスタを得ることができるため、該トランジスタをメモリ
素子に用いることによって、データの保持特性（メモリリテンション）が向上された半導
体装置とすることができる。
なお、図６のトランジスタ１６２では、微細化に起因して素子間に生じるリークを抑制
するために、島状に加工された酸化物半導体層１４４を用いているが、島状に加工されて
いない構成を採用しても良い。酸化物半導体層を島状に加工しない場合には、加工の際の
エッチングによる酸化物半導体層１４４の汚染を防止できる。
図６における容量素子１６４は、ドレイン電極１４２ｂ、ゲート絶縁層１４６、および
導電層１４８ｂ、とで構成される。すなわち、ドレイン電極１４２ｂは、容量素子１６４
の一方の電極として機能し、導電層１４８ｂは、容量素子１６４の他方の電極として機能
することになる。このような構成とすることにより、十分な容量を確保することができる
。また、酸化物半導体層１４４とゲート絶縁層１４６とを積層させる場合には、ドレイン
電極１４２ｂと、導電層１４８ｂとの絶縁性を十分に確保することができる。さらに、容
量が不要の場合は、容量素子１６４を設けない構成とすることもできる。
本実施の形態では、トランジスタ１６２および容量素子１６４が、トランジスタ１６０
と少なくとも一部が重畳するように設けられている。このような平面レイアウトを採用す
ることにより、高集積化を図ることができる。例えば、最小加工寸法をＦとして、メモリ
セルの占める面積を１５Ｆ２〜２５Ｆ２とすることが可能である。
トランジスタ１６２および容量素子１６４の上には、絶縁層１５０が設けられている。
そして、ゲート絶縁層１４６および絶縁層１５０に形成された開口には、配線１５４が設
けられている。配線１５４は、メモリセルの一と他のメモリセルとを接続する配線であり
、図１乃至図３の回路図におけるビット線ＢＬおよび信号線Ｓを兼用した配線に相当する
。配線１５４は、ソース電極１４２ａと、導電層１２８ｂとを介して、不純物領域１２６
に接続されている。これにより、トランジスタ１６０におけるソース領域またはドレイン
領域と、トランジスタ１６２におけるソース電極１４２ａと、をそれぞれ異なる配線に接
続する場合と比較して、配線の数を削減することができるため、半導体装置の集積度を向
上させることができる。
また、導電層１２８ｂを設けることにより、不純物領域１２６とソース電極１４２ａの
接続する位置と、ソース電極１４２ａと配線１５４との接続する位置を、重畳して設ける
ことができる。このような平面レイアウトを採用することにより、コンタクト領域に起因
する素子面積の増大を抑制することができる。つまり、半導体装置の集積度を高めること
ができる。
また、半導体装置が図２に示す構成である場合において、書き込みワード線ＷＷＬに電
気的に接続する容量素子２５０の断面の一例を図７に示す。
図７に示す容量素子２５０は、半導体層中に設けられた不純物領域１２６、ゲート絶縁
層１２２ａと同層に設けられた絶縁層１２２、ゲート電極１２８ａと同層に設けられた導
電層１２８ｃ、ソース電極１４２ａおよびドレイン電極１４２ｂと同層に設けられた導電
層１４２ｃ、およびゲート電極１４８ａと同層に設けられた導電層１４８ｃで構成される
。導電層１２８ｃ、導電層１４２ｃおよび導電層１４８ｃは電気的に接続され、容量素子
２５０の電極の一方として機能し、不純物領域１２６は、容量素子２５０の電極の他方と
して機能し、絶縁層１２２は容量素子２５０の誘電体として機能する。このような構成と
することにより、十分な容量を確保することができる。なお、容量素子２５０は上記構成
に限定されない。図６に示す半導体装置を構成する半導体層、絶縁層および導電層のいず
れかを用いて、容量素子２５０を形成すればよい。例えば、容量素子２５０として、図６
に示す容量素子１６４と同様の構成を採用してもよい。
〈ＳＯＩ基板の作製方法〉
次に、上記半導体装置の作製に用いられるＳＯＩ基板の作製方法の一例について、図８
を参照して説明する。
まず、ベース基板として半導体基板５００を準備する（図８（Ａ）参照）。半導体基板
５００としては、単結晶シリコン基板、単結晶ゲルマニウム基板などの半導体基板を用い
ることができる。また、半導体基板として、太陽電池級シリコン（ＳＯＧ−Ｓｉ：Ｓｏｌ
ａｒ Ｇｒａｄｅ Ｓｉｌｉｃｏｎ）基板などを用いても良い。また、多結晶半導体基板
を用いても良い。太陽電池級シリコンや、多結晶半導体基板などを用いる場合には、単結
晶シリコン基板などを用いる場合と比較して、製造コストを抑制することができる。
なお、半導体基板５００に代えて、アルミノシリケートガラス、アルミノホウケイ酸ガ
ラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基
板、セラミック基板、サファイア基板などを用いても良い。また、窒化シリコンと酸化ア
ルミニウムを主成分とした熱膨張係数がシリコンに近いセラミック基板を用いてもよい。
半導体基板５００は、その表面をあらかじめ洗浄しておくことが好ましい。具体的には
、半導体基板５００に対して、塩酸過酸化水素水混合溶液（ＨＰＭ）、硫酸過酸化水素水
混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、希フッ酸（ＤＨＦ）
等を用いて洗浄を行うのが好ましい。
次に、ボンド基板を準備する。ここでは、ボンド基板として単結晶半導体基板５１０を
用いる（図８（Ｂ）参照）。なお、ここでは、ボンド基板として単結晶のものを用いるが
、ボンド基板の結晶性を単結晶に限る必要はない。
単結晶半導体基板５１０としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム
基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用
いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板を用いる
こともできる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６イン
チ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径
１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、単結晶半導体基板
５１０の形状は円形に限らず、例えば、矩形等に加工したものであっても良い。また、単
結晶半導体基板５１０は、ＣＺ（チョクラルスキー）法やＦＺ（フローティングゾーン）
法を用いて作製することができる。
単結晶半導体基板５１０の表面には酸化膜５１２を形成する（図８（Ｃ）参照）。なお
、汚染物除去の観点から、酸化膜５１２の形成前に、塩酸過酸化水素水混合溶液（ＨＰＭ
）、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）
、希フッ酸（ＤＨＦ）、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）等を用いて単結
晶半導体基板５１０の表面を洗浄しておくことが好ましい。希フッ酸とオゾン水を交互に
吐出して洗浄してもよい。
酸化膜５１２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積
層させて形成することができる。上記酸化膜５１２の作製方法としては、熱酸化法、ＣＶ
Ｄ法、スパッタリング法などがある。また、ＣＶＤ法を用いて酸化膜５１２を形成する場
合、良好な貼り合わせを実現するためには、テトラエトキシシラン（略称；ＴＥＯＳ：化
学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて酸化シリコン膜を形成することが好
ましい。
本実施の形態では、単結晶半導体基板５１０に熱酸化処理を行うことにより酸化膜５１
２（ここでは、ＳｉＯｘ膜）を形成する。熱酸化処理は、酸化性雰囲気中にハロゲンを添
加して行うことが好ましい。
例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板５１０に熱酸化
処理を行うことにより、塩素酸化された酸化膜５１２を形成することができる。この場合
、酸化膜５１２は、塩素原子を含有する膜となる。このような塩素酸化により、外因性の
不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して金属の塩化物を形
成し、これが気化することによって単結晶半導体基板５１０の汚染を低減させることがで
きる。
なお、酸化膜５１２に含有させるハロゲン原子は塩素原子に限られない。酸化膜５１２
にはフッ素原子を含有させてもよい。単結晶半導体基板５１０表面をフッ素酸化する方法
としては、ＨＦ溶液に浸漬させた後に酸化性雰囲気中で熱酸化処理を行う方法や、ＮＦ３
を酸化性雰囲気に添加して熱酸化処理を行う方法などがある。
次に、イオンを電界で加速して単結晶半導体基板５１０に照射し、添加することで、単
結晶半導体基板５１０の所定の深さに結晶構造が損傷した脆化領域５１４を形成する（図
８（Ｄ）参照）。
脆化領域５１４が形成される領域の深さは、イオンの運動エネルギー、イオンの質量と
電荷、イオンの入射角などによって調節することができる。また、脆化領域５１４は、イ
オンの平均侵入深さとほぼ同じ深さの領域に形成される。このため、イオンを添加する深
さで、単結晶半導体基板５１０から分離される単結晶半導体層の厚さを調節することがで
きる。例えば、単結晶半導体層の厚さが、１０ｎｍ以上５００ｎｍ以下、好ましくは５０
ｎｍ以上２００ｎｍ以下程度となるように平均侵入深さを調節すれば良い。
当該イオンの照射処理は、イオンドーピング装置やイオン注入装置を用いて行うことが
できる。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成
された全てのイオン種を被処理体に照射する非質量分離型の装置がある。当該装置では、
プラズマ中のイオン種を質量分離しないで被処理体に照射することになる。これに対して
、イオン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン
種を質量分離し、ある特定の質量のイオン種を被処理体に照射する。
本実施の形態では、イオンドーピング装置を用いて、水素を単結晶半導体基板５１０に
添加する例について説明する。ソースガスとしては水素を含むガスを用いる。照射するイ
オンについては、Ｈ３ ＋の比率を高くすると良い。具体的には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の
総量に対してＨ３ ＋の割合が５０％以上（より好ましくは８０％以上）となるようにする
。Ｈ３ ＋の割合を高めることで、イオン照射の効率を向上させることができる。
なお、添加するイオンは水素に限定されない。ヘリウムなどのイオンを添加しても良い
。また、添加するイオンは一種類に限定されず、複数種類のイオンを添加しても良い。例
えば、イオンドーピング装置を用いて水素とヘリウムとを同時に照射する場合には、異な
る工程で照射する場合と比較して工程数を低減することができると共に、後の単結晶半導
体層の表面荒れを抑えることが可能である。
なお、イオンドーピング装置を用いて脆化領域５１４を形成する場合には、重金属も同
時に添加されるおそれがあるが、ハロゲン原子を含有する酸化膜５１２を介してイオンの
照射を行うことによって、これら重金属による単結晶半導体基板５１０の汚染を防ぐこと
ができる。
次に、半導体基板５００と、単結晶半導体基板５１０とを対向させ、酸化膜５１２を介
して密着させる。これにより、半導体基板５００と、単結晶半導体基板５１０とが貼り合
わされる（図８（Ｅ）参照）。なお、単結晶半導体基板５１０と貼り合わせる半導体基板
５００の表面に酸化膜または窒化膜を成膜してもよい。
貼り合わせの際には、半導体基板５００または単結晶半導体基板５１０の一箇所に、０
．００１Ｎ／ｃｍ２以上１００Ｎ／ｃｍ２以下、例えば、１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ
２以下の圧力を加えることが望ましい。圧力を加えて、貼り合わせ面を接近、密着させる
と、密着させた部分において半導体基板５００と酸化膜５１２の接合が生じ、当該部分を
始点として自発的な接合がほぼ全面におよぶ。この接合には、ファンデルワールス力や水
素結合が作用しており、常温で行うことができる。
なお、単結晶半導体基板５１０と半導体基板５００とを貼り合わせる前には、貼り合わ
せに係る表面につき、表面処理を行うことが好ましい。表面処理を行うことで、単結晶半
導体基板５１０と半導体基板５００との界面での接合強度を向上させることができる。
表面処理としては、ウェット処理、ドライ処理、またはウェット処理とドライ処理の組
み合わせ、を用いることができる。また、異なるウェット処理どうしを組み合わせて用い
ても良いし、異なるドライ処理どうしを組み合わせて用いても良い。
なお、貼り合わせの後には、接合強度を増加させるための熱処理を行ってもよい。この
熱処理の温度は、脆化領域５１４における分離が生じない温度（例えば、室温以上４００
℃未満）とする。また、この温度範囲で加熱しながら、半導体基板５００と酸化膜５１２
とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬
間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置
などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明
の一態様がこれに限定して解釈されるものではない。
次に、熱処理を行うことにより、単結晶半導体基板５１０を脆化領域において分離して
、半導体基板５００上に、酸化膜５１２を介して単結晶半導体層５１６を形成する（図８
（Ｆ）参照）。
なお、上記分離の際の熱処理温度は、できる限り低いものであることが望ましい。分離
の際の温度が低いほど、単結晶半導体層５１６の表面荒れを抑制できるためである。具体
的には、例えば、上記分離の際の熱処理温度は、３００℃以上６００℃以下とすればよく
、５００℃以下（４００℃以上）とすると、より効果的である。
なお、単結晶半導体基板５１０を分離した後には、単結晶半導体層５１６に対して、５
００℃以上の温度で熱処理を行い、単結晶半導体層５１６中に残存する水素の濃度を低減
させてもよい。
次に、単結晶半導体層５１６の表面にレーザー光を照射することによって、表面の平坦
性を向上させ、かつ欠陥を低減させた単結晶半導体層５１８を形成する（図８（Ｇ）参照
）。なお、レーザー光の照射処理に代えて、熱処理を行っても良い。
なお、本実施の形態においては、単結晶半導体層５１６の分離に係る熱処理の直後に、
レーザー光の照射処理を行っているが、本発明の一態様はこれに限定して解釈されない。
単結晶半導体層５１６の分離に係る熱処理の後にエッチング処理を施して、単結晶半導体
層５１６表面の欠陥が多い領域を除去してから、レーザー光の照射処理を行っても良いし
、単結晶半導体層５１６表面の平坦性を向上させてからレーザー光の照射処理を行っても
よい。なお、上記エッチング処理としては、ウェットエッチング、ドライエッチングのい
ずれを用いてもよい。また、本実施の形態においては、上述のようにレーザー光を照射し
た後、単結晶半導体層５１６の膜厚を小さくする薄膜化工程を行ってもよい。単結晶半導
体層５１６の薄膜化には、ドライエッチングまたはウェットエッチングの一方、または双
方を用いればよい。
以上の工程により、良好な特性の単結晶半導体層５１８を有するＳＯＩ基板を得ること
ができる（図８（Ｇ）参照）。
〈半導体装置の作製方法〉
次に、上記のＳＯＩ基板を用いた半導体装置の作製方法について、図９乃至図１２を参
照して説明する。
〈下部のトランジスタの作製方法〉
はじめに下部のトランジスタ１６０の作製方法について、図９および図１０を参照して
説明する。なお、図９および図１０は、図８に示す方法で作成したＳＯＩ基板の一部であ
って、図６（Ａ）に示す下部のトランジスタに相当する断面工程図である。
まず、単結晶半導体層５１８を島状に加工して、半導体層１２０を形成する（図９（Ａ
）参照）。なお、この工程の前後において、トランジスタのしきい値電圧を制御するため
に、ｎ型の導電性を付与する不純物元素や、ｐ型の導電性を付与する不純物元素を半導体
層に添加してもよい。半導体がシリコンの場合、ｎ型の導電性を付与する不純物元素とし
ては、例えば、リンや砒素などを用いることができる。また、ｐ型の導電性を付与する不
純物元素としては、例えば、硼素、アルミニウム、ガリウムなどを用いることができる。
次に、半導体層１２０を覆うように絶縁層１２２を形成する（図９（Ｂ）参照）。絶縁
層１２２は、後にゲート絶縁層となるものである。絶縁層１２２は、例えば、半導体層１
２０表面の熱処理（熱酸化処理や熱窒化処理など）によって形成することができる。熱処
理に代えて、高密度プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、Ｈ
ｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などのう
ちいずれかの混合ガスを用いて行うことができる。もちろん、ＣＶＤ法やスパッタリング
法等を用いて絶縁層を形成しても良い。当該絶縁層１２２は、酸化シリコン、酸化窒化シ
リコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イット
リウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加され
たハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフ
ニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む単層構造または積層
構造とすることが望ましい。また、絶縁層１２２の厚さは、例えば、１ｎｍ以上１００ｎ
ｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。ここでは、プラズマ
ＣＶＤ法を用いて、酸化シリコンを含む絶縁層を単層で形成することとする。
次に、絶縁層１２２上にマスク１２４を形成し、一導電性を付与する不純物元素を半導
体層１２０に添加して、不純物領域１２６を形成する（図９（Ｃ）参照）。なお、ここで
は、不純物元素を添加した後、マスク１２４は除去する。
次に、絶縁層１２２上にマスクを形成し、絶縁層１２２が不純物領域１２６と重畳する
領域の一部を除去することにより、ゲート絶縁層１２２ａを形成する（図９（Ｄ）参照）
。絶縁層１２２の除去方法として、ウェットエッチングまたはドライエッチングなどのエ
ッチング処理を用いることができる。
次に、ゲート絶縁層１２２ａ上にゲート電極（これと同じ層で形成される配線を含む）
を形成するための導電層を形成し、当該導電層を加工して、ゲート電極１２８ａおよび導
電層１２８ｂを形成する（図９（Ｅ）参照）。
ゲート電極１２８ａおよび導電層１２８ｂに用いる導電層としては、アルミニウムや銅
、チタン、タンタル、タングステン等の金属材料を用いて形成することができる。また、
多結晶シリコンなどの半導体材料を用いて、導電層を形成しても良い。形成方法も特に限
定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を
用いることができる。また、導電層の加工は、レジストマスクを用いたエッチングによっ
て行うことができる。
次に、ゲート電極１２８ａおよび導電層１２８ｂをマスクとして、一導電型を付与する
不純物元素を半導体層に添加して、チャネル形成領域１３４、不純物領域１３２、および
不純物領域１３０を形成する（図１０（Ａ）参照）。ここでは、ｐ型トランジスタを形成
するために、ボロン（Ｂ）などの不純物元素を添加する。または、ｎ型トランジスタを形
成する場合には、リン（Ｐ）やヒ素（Ａｓ）などの不純物元素を添加する。ここで、添加
される不純物元素の濃度は適宜設定することができる。また、不純物元素を添加した後に
は、活性化のための熱処理を行う。ここで、不純物領域の濃度は、不純物領域１２６、不
純物領域１３２、不純物領域１３０の順に高くなる。
次に、ゲート絶縁層１２２ａ、ゲート電極１２８ａ、導電層１２８ｂを覆うように、絶
縁層１３６、絶縁層１３８および絶縁層１４０を形成する（図１０（Ｂ）参照）。
絶縁層１３６、絶縁層１３８、絶縁層１４０は、酸化シリコン、酸化窒化シリコン、窒
化酸化シリコン、窒化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて
形成することができる。特に、絶縁層１３６、絶縁層１３８、絶縁層１４０に誘電率の低
い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に
低減することが可能になるため好ましい。なお、絶縁層１３６、絶縁層１３８、絶縁層１
４０には、これらの材料を用いた多孔性の絶縁層を適用しても良い。多孔性の絶縁層では
、密度の高い絶縁層と比較して誘電率が低下するため、電極や配線に起因する容量をさら
に低減することが可能である。また、絶縁層１３６や絶縁層１３８、絶縁層１４０は、ポ
リイミド、アクリル等の有機絶縁材料を用いて形成することも可能である。本実施の形態
では、絶縁層１３６として酸化窒化シリコン、絶縁層１３８として窒化酸化シリコン、絶
縁層１４０として酸化シリコンを用いる場合について説明する。なお、ここでは、絶縁層
１３６、絶縁層１３８および絶縁層１４０の積層構造としているが、開示する発明の一態
様はこれに限定されない。１層または２層としても良いし、４層以上の積層構造としても
良い。
次に、絶縁層１３８および絶縁層１４０にＣＭＰ（化学的機械研磨）処理やエッチング
処理を行うことにより、絶縁層１３８および絶縁層１４０を平坦化する（図１０（Ｃ）参
照）。ここでは、絶縁層１３８が一部露出されるまで、ＣＭＰ処理を行う。絶縁層１３８
に窒化酸化シリコンを用い、絶縁層１４０に酸化シリコンを用いた場合、絶縁層１３８は
エッチングストッパとして機能する。
次に、絶縁層１３８および絶縁層１４０にＣＭＰ処理やエッチング処理を行うことによ
り、ゲート電極１２８ａおよび導電層１２８ｂの上面を露出させる（図１０（Ｄ）参照）
。ここでは、ゲート電極１２８ａおよび導電層１２８ｂが一部露出されるまで、エッチン
グ処理を行う。当該エッチング処理は、ドライエッチングを用いることが好適であるが、
ウェットエッチングを用いてもよい。ゲート電極１２８ａおよび導電層１２８ｂの一部を
露出させる工程において、後に形成されるトランジスタ１６２の特性を向上させるために
、絶縁層１３６、絶縁層１３８、絶縁層１４０の表面は可能な限り平坦にしておくことが
好ましい。
以上の工程により、下部のトランジスタ１６０を形成することができる（図１０（Ｄ）
参照）。
なお、上記の各工程の前後には、さらに電極や配線、半導体層、絶縁層などを形成する
工程を含んでいても良い。例えば、配線の構造として、絶縁層および導電層の積層構造で
なる多層配線構造を採用して、高度に集積化した半導体装置を実現することも可能である
。
〈上部のトランジスタの作製方法〉
次に、上部のトランジスタ１６２の作製方法について、図１１および図１２を参照して
説明する。
まず、ゲート電極１２８ａ、導電層１２８ｂ、絶縁層１３６、絶縁層１３８、絶縁層１
４０などの上に酸化物半導体層を形成し、当該酸化物半導体層を加工して、酸化物半導体
層１４４を形成する（図１１（Ａ）参照）。なお、酸化物半導体層を形成する前に、絶縁
層１３６、絶縁層１３８、絶縁層１４０の上に、下地として機能する絶縁層を設けても良
い。当該絶縁層は、スパッタリング法をはじめとするＰＶＤ法やプラズマＣＶＤ法などの
ＣＶＤ法などを用いて形成することができる。
酸化物半導体層に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚ
ｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ
−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、
Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ
系の材料、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｐｒ
−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系の材料、
Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ
系の材料、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｒ
−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系の材料、
Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓ
ｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ
−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料
、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いることができる。また、上記の材料に
ＳｉＯ２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、イン
ジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり
、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料
を用いた薄膜とすることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ば
れた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇａお
よびＭｎ、またはＧａおよびＣｏなどを用いることができる。
また、酸化物半導体層の厚さは、３ｎｍ以上３０ｎｍ以下とするのが望ましい。酸化物
半導体層を厚くしすぎると（例えば、膜厚を５０ｎｍ以上）、トランジスタがノーマリー
オンとなってしまう恐れがあるためである。
酸化物半導体層は、水素、水、水酸基又は水素化物などの不純物が混入しにくい方法で
作製するのが望ましい。例えば、スパッタリング法などを用いて作製することができる。
本実施の形態では、酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを
用いたスパッタリング法により形成する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いること
ができる。なお、ターゲットの材料および組成を上述に限定する必要はない。例えば、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲット
を用いることもできる。
酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．
９％以下とする。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化
物半導体層を緻密な膜とすることができるためである。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希
ガスと酸素の混合雰囲気下などとすればよい。また、酸化物半導体層への水素、水、水酸
基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分
に除去された高純度ガスを用いた雰囲気とすることが望ましい。
例えば、酸化物半導体層は、次のように形成することができる。
まず、減圧状態に保持された成膜室内に基板を保持し、基板温度が、２００℃を超えて
５００℃以下、好ましくは３００℃を超えて５００℃以下、より好ましくは３５０℃以上
４５０℃以下となるように加熱する。
次に、成膜室内の残留水分を除去しつつ、水素、水、水酸基、水素化物などの不純物が
十分に除去された高純度ガスを導入し、上記ターゲットを用いて基板上に酸化物半導体層
を成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いること
が望ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであって
もよい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水
素化物などの不純物（より好ましくは炭素原子を含む化合物も）などが除去されているた
め、当該成膜室で成膜した酸化物半導体層に含まれる水素、水、水酸基または水素化物な
どの不純物の濃度を低減することができる。
成膜中の基板温度が低温（例えば、１００℃以下）の場合、酸化物半導体に水素原子を
含む物質が混入するおそれがあるため、基板を上述の温度で加熱することが好ましい。基
板を上述の温度で加熱して、酸化物半導体層の成膜を行うことにより、基板温度は高温と
なるため、水素結合は熱により切断され、水素原子を含む物質が酸化物半導体層に取り込
まれにくい。したがって、基板が上述の温度で加熱された状態で、酸化物半導体層の成膜
を行うことにより、酸化物半導体層に含まれる水素、水、水酸基または水素化物などの不
純物の濃度を十分に低減することができる。また、スパッタリングによる損傷を軽減する
ことができる。
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、基板温度を４００℃、成膜雰囲気を酸素（酸素流量比
率１００％）雰囲気とする。なお、パルス直流電源を用いると、成膜時に発生する粉状物
質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるため好ましい。
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、酸化物半導体層の被形成表面に付着している
粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、
基板に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法であ
る。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
酸化物半導体層の加工は、所望の形状のマスクを酸化物半導体層上に形成した後、当該
酸化物半導体層をエッチングすることによって行うことができる。上述のマスクは、フォ
トリソグラフィなどの方法を用いて形成することができる。または、インクジェット法な
どの方法を用いてマスクを形成しても良い。なお、酸化物半導体層のエッチングは、ドラ
イエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いて
もよい。
その後、酸化物半導体層１４４に対して、熱処理（第１の熱処理）を行ってもよい。熱
処理を行うことによって、酸化物半導体層１４４中に含まれる水素原子を含む物質をさら
に除去し、酸化物半導体層１４４の構造を整え、エネルギーギャップ中の欠陥準位を低減
することができる。熱処理の温度は、不活性ガス雰囲気下、２５０℃以上７００℃以下、
好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。不活性ガス雰囲
気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲
気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理
装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．
９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度
が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下
、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層１４４は大気に
触れさせず、水や水素の混入が生じないようにする。
熱処理を行うことによって不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく
近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現すること
ができる。
ところで、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、
脱水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半
導体層を島状に加工する前、ゲート絶縁膜の形成後などのタイミングにおいて行うことも
可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行って
も良い。
次に、酸化物半導体層１４４などの上に、ソース電極およびドレイン電極（これと同じ
層で形成される配線を含む）を形成するための導電層を形成し、当該導電層を加工して、
ソース電極１４２ａ、ドレイン電極１４２ｂを形成する（図１１（Ｂ）参照）。
導電層は、ＰＶＤ法や、ＣＶＤ法を用いて形成することができる。また、導電層の材料
としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンか
ら選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、
マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、または
これらを複数組み合わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チ
タン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニ
ウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層
構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有
するソース電極１４２ａおよびドレイン電極１４２ｂへの加工が容易であるというメリッ
トがある。
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物と
しては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸
化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸
化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料に
シリコン若しくは酸化シリコンを含有させたものを用いることができる。
導電層のエッチングは、形成されるソース電極１４２ａおよびドレイン電極１４２ｂの
端部が、テーパー形状となるように行うことが好ましい。ここで、テーパー角は、例えば
、３０°以上６０°以下であることが好ましい。ソース電極１４２ａ、ドレイン電極１４
２ｂの端部をテーパー形状となるようにエッチングすることにより、後に形成されるゲー
ト絶縁層１４６の被覆性を向上し、段切れを防止することができる。
上部のトランジスタのチャネル長（Ｌ）は、ソース電極１４２ａ、およびドレイン電極
１４２ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満の
トランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０ｎ
ｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ま
しい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とするこ
とも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、半
導体装置の消費電力を低減することも可能である。
また、図１１（Ｂ）とは別の一例として、酸化物半導体層１４４とソース電極およびド
レイン電極との間に、ソース領域およびドレイン領域として酸化物導電層を設けることが
できる。
例えば、酸化物半導体層１４４上に酸化物導電膜を形成し、その上に導電層を形成し、
酸化物導電膜および導電層を同じフォトリソグラフィ工程によって加工して、ソース領域
およびドレイン領域となる酸化物導電層、ソース電極１４２ａ、ドレイン電極１４２ｂを
形成することができる。
また、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物半導体膜と酸化物導電膜
との積層を同じフォトリソグラフィ工程によって形状を加工して島状の酸化物半導体層１
４４と酸化物導電膜を形成する。ソース電極１４２ａ、ドレイン電極１４２ｂを形成した
後、ソース電極１４２ａ、ドレイン電極１４２ｂをマスクとして、さらに島状の酸化物導
電膜をエッチングし、ソース領域およびドレイン領域となる酸化物導電層を形成すること
もできる。
なお、酸化物導電層の形状を加工するためのエッチング処理の際、酸化物半導体層が過
剰にエッチングされないように、エッチング条件（エッチング剤の種類、濃度、エッチン
グ時間等）を適宜調整する。
酸化物導電層の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジ
ウムを含まないものであることが好ましい。そのような酸化物導電層して、酸化亜鉛、酸
化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することが
できる。
酸化物導電層を酸化物半導体層とソース電極及びドレイン電極との間に設けることで、
ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作をす
ることができる。
酸化物半導体層１４４、酸化物導電層、金属材料からなるドレイン電極の構成とするこ
とによって、よりトランジスタの耐圧を向上させることができる。
ソース領域及びドレイン領域として酸化物導電層を用いることは、周辺回路（駆動回路
）の周波数特性を向上させるために有効である。金属電極（モリブデン、タングステン等
）と酸化物半導体層との接触に比べ、金属電極（モリブデン、タングステン等）と酸化物
導電層との接触は、接触抵抗を下げることができるからである。酸化物半導体層とソース
電極及びドレイン電極との間に酸化物導電層を介在させることで接触抵抗を低減でき、周
辺回路（駆動回路）の周波数特性を向上させることができる。
次に、ソース電極１４２ａ、ドレイン電極１４２ｂを覆い、かつ、酸化物半導体層１４
４の一部と接するように、ゲート絶縁層１４６を形成する（図１１（Ｃ）参照）。
ゲート絶縁層１４６は、ＣＶＤ法やスパッタリング法等を用いて形成することができる
。また、ゲート絶縁層１４６は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ガ
リウム、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニ
ウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシ
リケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などを含むように形成するのが好適である
。ゲート絶縁層１４６は、単層構造としても良いし、上記の材料を組み合わせて積層構造
としても良い。また、その厚さは特に限定されないが、半導体装置を微細化する場合には
、トランジスタの動作を確保するために薄くするのが望ましい。例えば、酸化シリコンを
用いる場合には、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とす
ることができる。
上述のように、ゲート絶縁層を薄くすると、トンネル効果などに起因するゲートリーク
が問題となる。ゲートリークの問題を解消するには、ゲート絶縁層１４６に、酸化ハフニ
ウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞
０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ
＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０
））、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート
絶縁層１４６に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために
膜厚を大きくすることが可能になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン
、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれ
かを含む膜との積層構造としてもよい。
また、酸化物半導体層１４４に接する絶縁層（本実施の形態においては、ゲート絶縁層
１４６）は、第１３族元素および酸素を含む絶縁材料としてもよい。酸化物半導体材料に
は第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性
が良く、これを酸化物半導体層に接する絶縁層に用いることで、酸化物半導体層との界面
の状態を良好に保つことができる。
ここで、第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を
含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸
化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。こ
こで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの
含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量
（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体層に接してゲート絶縁層を形成する場合に、
ゲート絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層とゲート絶縁層の
界面特性を良好に保つことができる。また、酸化物半導体層と酸化ガリウムを含む絶縁層
とを接して設けることにより、酸化物半導体層と絶縁層の界面における水素のパイルアッ
プを低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用
いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材
料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過さ
せにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水
の侵入防止という点においても好ましい。
また、酸化物半導体層１４４に接する絶縁層は、酸素雰囲気下による熱処理や、酸素ド
ープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい
。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸
素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、
酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる
。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
例えば、酸化物半導体層１４４に接する絶縁層として酸化ガリウムを用いた場合、酸素
雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２Ｏ
ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。また、酸化物半導体層１４４に接す
る絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドー
プを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）
とすることができる。または、酸化物半導体層１４４に接する絶縁層として酸化ガリウム
アルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や
、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム
）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
酸素ドープ処理等を行うことにより、化学量論的組成比より酸素が多い領域を有する絶
縁層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接する
ことにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、ま
たは酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、酸化物半導体層をＩ
型化またはＩ型に限りなく近い酸化物半導体とすることができる。
なお、化学量論的組成比より酸素が多い領域を有する絶縁層は、ゲート絶縁層１４６に
代えて、酸化物半導体層１４４の下地膜として形成する絶縁層に適用しても良く、ゲート
絶縁層１４６および下地絶縁層の双方に適用しても良い。
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の
熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２
５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行
えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽
減することができる。また、ゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４
４に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）
またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが
、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２
の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし、
第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼ね
させても良い。
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化
物半導体層１４４を、その水素原子を含む物質が極力含まれないように高純度化すること
ができる。
次に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電層を
形成し、当該導電層を加工して、ゲート電極１４８ａおよび導電層１４８ｂを形成する（
図１１（Ｄ）参照）。
ゲート電極１４８ａおよび導電層１４８ｂは、モリブデン、チタン、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分
とする合金材料を用いて形成することができる。なお、ゲート電極１４８ａおよび導電層
１４８ｂは、単層構造としても良いし、積層構造としても良い。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および導電層１４８ｂ上に、絶縁層
１５０を形成する（図１２（Ａ）参照）。絶縁層１５０は、ＰＶＤ法やＣＶＤ法などを用
いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化
ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成
することができる。なお、絶縁層１５０には、誘電率の低い材料や、誘電率の低い構造（
多孔性の構造など）を用いることが望ましい。絶縁層１５０の誘電率を低くすることによ
り、配線や電極などの間に生じる容量を低減し、動作の高速化を図ることができるためで
ある。なお、本実施の形態では、絶縁層１５０の単層構造としているが、開示する発明の
一態様はこれに限定されず、２層以上の積層構造としても良い。
次に、ゲート絶縁層１４６、絶縁層１５０に、ソース電極１４２ａにまで達する開口を
形成する。その後、絶縁層１５０上にソース電極１４２ａと接する配線１５４を形成する
（図１２（Ｂ）参照）。なお、当該開口の形成は、マスクなどを用いた選択的なエッチン
グにより行われる。
配線１５４は、ＰＶＤ法や、ＣＶＤ法を用いて導電層を形成した後、当該導電層をパタ
ーニングすることによって形成される。また、導電層の材料としては、アルミニウム、ク
ロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した
元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム
、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材
料を用いてもよい。
より具体的には、例えば、絶縁層１５０の開口を含む領域にＰＶＤ法によりチタン膜を
薄く（５ｎｍ程度）形成した後に、開口に埋め込むようにアルミニウム膜を形成する方法
を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被形成面の酸
化膜（自然酸化膜など）を還元し、下部電極など（ここではソース電極１４２ａ）との接
触抵抗を低減させる機能を有する。また、アルミニウム膜のヒロックを防止することがで
きる。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅
膜を形成してもよい。
絶縁層１５０に形成する開口は、導電層１２８ｂと重畳する領域に形成することが望ま
しい。このような領域に開口を形成することで、コンタクト領域に起因する素子面積の増
大を抑制することができる。
ここで、導電層１２８ｂを用いずに、不純物領域１２６とソース電極１４２ａとの接続
と、ソース電極１４２ａと配線１５４との接続とを重畳させる場合について説明する。こ
の場合、不純物領域１２６上に形成された絶縁層１３６、絶縁層１３８および絶縁層１４
０に開口（下部のコンタクトと呼ぶ）を形成し、下部のコンタクトにソース電極１４２ａ
を形成した後、ゲート絶縁層１４６および絶縁層１５０において、下部のコンタクトと重
畳する領域に開口（上部のコンタクトと呼ぶ）を形成し、配線１５４を形成することにな
る。下部のコンタクトと重畳する領域に上部のコンタクトを形成する際に、エッチングに
より下部のコンタクトに形成されたソース電極１４２ａが断線してしまうおそれがある。
これを避けるために、下部のコンタクトと上部のコンタクトが重畳しないように形成する
ことにより、素子面積が増大するという問題がおこる。
本実施の形態に示すように、導電層１２８ｂを用いることにより、ソース電極１４２ａ
を断線させることなく、上部のコンタクトの形成が可能となる。これにより、下部のコン
タクトと上部のコンタクトを重畳させて設けることができるため、コンタクト領域に起因
する素子面積の増大を抑制することができる。つまり、半導体装置の集積度を高めること
ができる。
次に、配線１５４を覆うように絶縁層１５６を形成する（図１２（Ｃ）参照）。
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２、およ
び容量素子１６４が完成する（図１２（Ｃ）参照）。
なお、図７に示す容量素子２５０が有する不純物領域１２６、絶縁層１２２、導電層１
２８ｃ、導電層１４２ｃおよび導電層１４８ｃは、トランジスタ１６０、トランジスタ１
６２、および容量素子１６４の不純物領域１２６、ゲート絶縁層１２２ａ、ゲート電極１
２８ａ、ソース電極１４２ａおよびドレイン電極１４２ｂ、およびゲート電極１４８ａと
同時に形成される。
次に、図６に示すトランジスタ１６２として適用することができる、トランジスタの例
を示す。
図６に示すトランジスタ１６２の酸化物半導体層１４４とソース電極１４２ａ、ドレイ
ン電極１４２ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電層をバ
ッファ層として設けてもよい。図６に示すトランジスタ１６２に酸化物導電層を設けたト
ランジスタ４４１、４４２を図１３（Ａ）（Ｂ）に示す。
図１３（Ａ）（Ｂ）のトランジスタ４４１、４４２は、酸化物半導体層１４４とソース
電極１４２ａ、ドレイン電極１４２ｂとの間に、ソース領域及びドレイン領域として機能
する酸化物導電層４０４ａ、４０４ｂが形成されている。図１３（Ａ）（Ｂ）のトランジ
スタ４４１、４４２は作製工程により酸化物導電層４０４ａ、４０４ｂの形状が異なる例
である。
図１３（Ａ）のトランジスタ４４１では、酸化物半導体膜と酸化物導電膜の積層を形成
し、酸化物半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって形状
を加工して島状の酸化物半導体層１４４と酸化物導電膜を形成する。酸化物半導体層及び
酸化物導電膜上にソース電極１４２ａ、ドレイン電極１４２ｂを形成した後、ソース電極
１４２ａ、ドレイン電極１４２ｂをマスクとして、島状の酸化物導電膜をエッチングし、
ソース領域およびドレイン領域となる酸化物導電層４０４ａ、４０４ｂを形成する。
図１３（Ｂ）のトランジスタ４４２では、酸化物半導体層１４４上に酸化物導電膜を形
成し、その上に金属導電膜を形成し、酸化物導電膜および金属導電膜を同じフォトリソグ
ラフィ工程によって加工して、ソース領域およびドレイン領域となる酸化物導電層４０４
ａ、４０４ｂ、ソース電極１４２ａ、ドレイン電極１４２ｂを形成する。
なお、酸化物導電層の形状を加工するためのエッチング処理の際、酸化物半導体層が過
剰にエッチングされないように、エッチング条件（エッチング剤の種類、濃度、エッチン
グ時間等）を適宜調整する。
酸化物導電層４０４ａ、４０４ｂの成膜方法は、スパッタリング法や真空蒸着法（電子
ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。酸
化物導電層の材料としては、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム
、酸化亜鉛ガリウム、酸化珪素を含むインジウム錫酸化物などを適用することができる。
また、上記材料に酸化珪素を含ませてもよい。
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層１４４とソース電
極１４２ａ、ドレイン電極１４２ｂとの間に設けることで、ソース領域及びドレイン領域
の低抵抗化を図ることができ、トランジスタ４４１、４４２が高速動作をすることができ
る。
また、酸化物半導体層１４４、酸化物導電層４０４ａ、４０４ｂ、ソース電極１４２ａ
、ドレイン電極１４２ｂの構成とすることによって、トランジスタ４４１、４４２の耐圧
を向上させることができる。
次に、図６に示すトランジスタ１６２の構造として、トップゲート構造を示したが、本
発明の一態様は、これに限定されず、ボトムゲート構造とすることができる。図１４にボ
トムゲート構造の例について示す。
図１４（Ａ）に示すトランジスタ４１０は、ゲート電極４０１上に、ゲート絶縁層４０
２が設けられ、ゲート絶縁層４０２上に酸化物半導体層４０３が設けられ、酸化物半導体
層４０３と接続されるソース電極４０５ａ、ドレイン電極４０５ｂが設けられている。な
お、ゲート電極４０１と、酸化物半導体層４０３と、ゲート絶縁層４０２と、ソース電極
４０５ａと、ドレイン電極４０５ｂは、図６に示すゲート電極１４８ａと、酸化物半導体
層１４４と、ゲート絶縁層１４６と、ソース電極１４２ａと、ドレイン電極１４２ｂに相
当する。なお、絶縁層４００は、絶縁層１３６、絶縁層１３８、絶縁層１４０などに相当
する。
図１４（Ｂ）に示すトランジスタ４２０は、ゲート電極４０１と、ゲート絶縁層４０２
と、酸化物半導体層４０３と、ソース電極４０５ａと、ドレイン電極４０５ｂとが設けら
れている点において図１４（Ａ）と同様である。図１４（Ａ）と異なる点は、酸化物半導
体層４０３に接して絶縁層４２７が設けられている点にある。
図１４（Ｃ）に示すトランジスタ４３０は、ゲート電極４０１と、ゲート絶縁層４０２
と、酸化物半導体層４０３と、ソース電極４０５ａと、ドレイン電極４０５ｂとが設けら
れている点において図１４（Ａ）と同様である。図１４（Ａ）と異なる点は、酸化物半導
体層４０３に接するソース電極４０５ａとドレイン電極４０５ｂの位置である。つまり、
図１４（Ａ）に示すトランジスタ４１０は、酸化物半導体層４０３の上でソース電極４０
５ａとドレイン電極４０５ｂが接するのに対し、図１４（Ｃ）に示すトランジスタ４３０
は、酸化物半導体層４０３の下でソース電極４０５ａとドレイン電極４０５ｂが接してい
る。
本実施の形態において示すトランジスタ１６２では、酸化物半導体層１４４が高純度化
されているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５
×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以
下である。また、酸化物半導体層１４４のキャリア密度は、一般的なシリコンウェハにお
けるキャリア密度（１×１０１４／ｃｍ３程度）と比較して、十分に小さい値（例えば、
１×１０１２／ｃｍ３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をとる
。そして、トランジスタ１６２のオフ電流も十分に小さくなる。例えば、トランジスタ１
６２の室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）
は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚ
Ａ以下となる。
このように高純度化され、真性化された酸化物半導体層１４４を用いることで、トラン
ジスタのオフ電流を十分に低減することが容易になる。そして、このようなトランジスタ
を用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得ら
れる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態５）
上記実施の形態において、トランジスタの半導体層に用いることのできる酸化物半導体
層の一形態を、図１５を用いて説明する。
本実施の形態の酸化物半導体層は、第１の結晶性酸化物半導体層上に第１の結晶性酸化
物半導体層よりも厚い第２の結晶性酸化物半導体層を有する積層構造である。
絶縁層４００上に絶縁層４３７を形成する。本実施の形態では、絶縁層４３７として、
ＰＣＶＤ法またはスパッタリング法を用いて、５０ｎｍ以上６００ｎｍ以下の膜厚の酸化
物絶縁層を形成する。例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、
窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコ
ン膜から選ばれた一層またはこれらの積層を用いることができる。なお、絶縁層４００は
、絶縁層１３６、絶縁層１３８、絶縁層１４０などに相当する。
次に、絶縁層４３７上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を形成す
る。第１の酸化物半導体膜の形成は、スパッタリング法を用い、そのスパッタリング法に
よる成膜時における基板温度は２００℃以上４００℃以下とする。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて
、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で
膜厚５ｎｍの第１の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の加熱処
理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とする。第１の加熱処理
によって第１の結晶性酸化物半導体層４５０ａを形成する（図１５（Ａ）参照）。
第１の加熱処理の温度にもよるが、第１の加熱処理によって、膜表面から結晶化が起こ
り、膜の表面から内部に向かって結晶成長し、Ｃ軸配向した結晶が得られる。第１の加熱
処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素から
なるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが膜厚方
向に成長して重なり積層となる。加熱処理の温度を上げると表面から内部、そして内部か
ら底部と結晶成長が進行する。
第１の加熱処理によって、酸化物絶縁層である絶縁層４３７中の酸素を第１の結晶性酸
化物半導体層４５０ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散
させて、第１の結晶性酸化物半導体層の酸素欠損を低減する。従って、下地絶縁層として
用いられる絶縁層４３７は、膜中（バルク中）、第１の結晶性酸化物半導体層４５０ａと
絶縁層４３７の界面、のいずれかには少なくとも化学量論比を超える量の酸素が存在する
ことが好ましい。
次いで、第１の結晶性酸化物半導体層４５０ａ上に１０ｎｍよりも厚い第２の酸化物半
導体膜を形成する。第２の酸化物半導体膜の形成は、スパッタリング法を用い、その成膜
時における基板温度は２００℃以上４００℃以下とする。成膜時における基板温度を２０
０℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体層の表面上に接して
成膜する酸化物半導体層にプリカーサの整列が起き、所謂、秩序性を持たせることができ
る。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて
、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で
膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第２の加熱処
理を行う。第２の加熱処理の温度は、４００℃以上７５０℃以下とする。第２の加熱処理
によって第２の結晶性酸化物半導体層４５０ｂを形成する（図１５（Ｂ）参照）。第２の
加熱処理は、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うこと
により、第２の結晶性酸化物半導体層の高密度化及び欠陥数の減少を図る。第２の加熱処
理によって、第１の結晶性酸化物半導体層４５０ａを核として膜厚方向、即ち底部から内
部に結晶成長が進行して第２の結晶性酸化物半導体層４５０ｂが形成される。
また、絶縁層４３７の形成から第２の加熱処理までの工程を大気に触れることなく連続
的に行うことが好ましい。絶縁層４３７の形成から第２の加熱処理までの工程は、水素及
び水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下
に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点
−５０℃以下の乾燥窒素雰囲気とする。
次いで、第１の結晶性酸化物半導体層４５０ａと第２の結晶性酸化物半導体層４５０ｂ
からなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体層４
５３を形成する（図１５（Ｃ）参照）。図では、第１の結晶性酸化物半導体層４５０ａと
第２の結晶性酸化物半導体層４５０ｂの界面を点線で示し、酸化物半導体積層と説明して
いるが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図
示している。
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、
当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは
、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェッ
ト法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングで
もよい。もちろん、これらを組み合わせて用いてもよい。
また、上記作製方法により、得られる第１の結晶性酸化物半導体層及び第２の結晶性酸
化物半導体層は、Ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結
晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構
造でもない構造であり、Ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌ； ＣＡＡＣとも呼ぶ）を含む酸化物を有する。なお、第１の結晶性酸化物半導
体層及び第２の結晶性酸化物半導体層は、一部に結晶粒界を有している。
なお、第１及び第２の結晶性酸化物半導体層は、少なくともＺｎを有する酸化物材料で
あり、四元系金属酸化物であるＩｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｂ
−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であ
るＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系の材料
、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｎｄ−Ｚｎ−
Ｏ系の材料、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｇ
ｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系の材料
、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｍ−Ｚｎ−
Ｏ系の材料、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系の材料や、二元系
金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系
の材料、Ｚｎ−Ｍｇ−Ｏ系の材料や、Ｚｎ−Ｏ系の材料などがある。また、Ｉｎ−Ｓｉ−
Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｂ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｂ−Ｚｎ−Ｏ
系の材料を用いてもよい。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例え
ば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛
（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問わない。また、Ｉｎ
とＧａとＺｎ以外の元素を含んでいてもよい。
また、第１の結晶性酸化物半導体層上に第２の結晶性酸化物半導体層を形成する２層構
造に限定されず、第２の結晶性酸化物半導体層の形成後に第３の結晶性酸化物半導体層を
形成するための成膜と加熱処理のプロセスを繰り返し行って、３層以上の積層構造として
もよい。
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体層４５３を、本明細
書に開示する半導体装置に適用できるトランジスタ（例えば、実施の形態１乃至実施の形
態４におけるトランジスタ１６２、実施の形態４におけるトランジスタ４１０、４２０、
４３０、４４１、４４２）に、適宜用いることができる。
また、酸化物半導体層４０３として本実施の形態の酸化物半導体積層を用いた実施の形
態４におけるトランジスタ１６２においては、酸化物半導体層の一方の面から他方の面に
電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向（一方の面から
他方の面に流れる方向、具体的に図６に示すトランジスタ１６２では上下方向）に流れる
構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造で
あるため、トランジスタに光照射が行われ、またはＢＴストレスが与えられても、トラン
ジスタ特性の劣化は抑制される、または低減される。
酸化物半導体層４５３のような第１の結晶性酸化物半導体層と第２の結晶性酸化物半導
体層の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の
高いトランジスタを実現できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合
について、図１６を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携
帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども
含む）、デジタルカメラ、デジタルビデオカメラなどのカメラ、電子ペーパー、テレビジ
ョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導
体装置を適用する場合について説明する。
図１６（Ａ）は、ノート型のパーソナルコンピュータであり、筐体７０１、筐体７０２
、表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体７０
２の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、
情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十
分に低減されたノート型のパーソナルコンピュータが実現される。
図１６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体７１１には、表示部７１３と、
外部インターフェイス７１５と、操作ボタン７１４等が設けられている。また、携帯情報
端末を操作するスタイラス７１２などを備えている。本体７１１内には、先の実施の形態
に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で
、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯情報端末が実現され
る。
図１６（Ｃ）は、電子ペーパーを実装した電子書籍７２０であり、筐体７２１と筐体７
２３の２つの筐体で構成されている。筐体７２１および筐体７２３には、それぞれ表示部
７２５および表示部７２７が設けられている。筐体７２１と筐体７２３は、軸部７３７に
より接続されており、該軸部７３７を軸として開閉動作を行うことができる。また、筐体
７２１は、電源７３１、操作キー７３３、スピーカー７３５などを備えている。筐体７２
１、筐体７２３の少なくとも一には、先の実施の形態に示す半導体装置が設けられている
。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ
消費電力が十分に低減された電子書籍が実現される。
図１６（Ｄ）は、携帯電話機であり、筐体７４０と筐体７４１の２つの筐体で構成され
ている。さらに、筐体７４０と筐体７４１は、スライドし、図１６（Ｄ）のように展開し
ている状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
また、筐体７４１は、表示パネル７４２、スピーカー７４３、マイクロフォン７４４、操
作キー７４５、ポインティングデバイス７４６、カメラ用レンズ７４７、外部接続端子７
４８などを備えている。また、筐体７４０は、携帯電話機の充電を行う太陽電池セル７４
９、外部メモリスロット７５０などを備えている。また、アンテナは、筐体７４１に内蔵
されている。筐体７４０と筐体７４１の少なくとも一には、先の実施の形態に示す半導体
装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記
憶保持が可能で、且つ消費電力が十分に低減された携帯電話機が実現される。
図１６（Ｅ）は、デジタルカメラであり、本体７６１、表示部７６７、接眼部７６３、
操作スイッチ７６４、表示部７６５、バッテリー７６６などによって構成されている。本
体７６１内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の
書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低
減されたデジタルカメラが実現される。
図１６（Ｆ）は、テレビジョン装置７７０であり、筐体７７１、表示部７７３、スタン
ド７７５などで構成されている。テレビジョン装置７７０の操作は、筐体７７１が備える
スイッチや、リモコン操作機７８０により行うことができる。筐体７７１およびリモコン
操作機７８０には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報
の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に
低減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が
搭載されている。このため、消費電力を低減した電子機器が実現される。
１２０ 半導体層
１２２ 絶縁層
１２２ａ ゲート絶縁層
１２４ マスク
１２６ 不純物領域
１２８ａ ゲート電極
１２８ｂ 導電層
１３０ 不純物領域
１３２ 不純物領域
１３４ チャネル形成領域
１３６ 絶縁層
１３８ 絶縁層
１４０ 絶縁層
１４２ａ ソース電極
１４２ｂ ドレイン電極
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１４８ａ ゲート電極
１４８ｂ 導電層
１５０ 絶縁層
１５４ 配線
１５６ 絶縁層
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
１７０ メモリセル
１９０ 駆動回路
１９２ 駆動回路
２０１ メモリセルアレイ
２５０ 容量素子
２５１ 抵抗素子
２６０ ノイズ除去回路
５００ 半導体基板
５１０ 単結晶半導体基板
５１２ 酸化膜
５１４ 脆化領域
５１６ 単結晶半導体層
５１８ 単結晶半導体層
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ キーボード
７１１ 本体
７１２ スタイラス
７１３ 表示部
７１４ 操作ボタン
７１５ 外部インターフェイス
７２０ 電子書籍
７２１ 筐体
７２３ 筐体
７２５ 表示部
７２７ 表示部
７３１ 電源
７３３ 操作キー
７３５ スピーカー
７３７ 軸部
７４０ 筐体
７４１ 筐体
７４２ 表示パネル
７４３ スピーカー
７４４ マイクロフォン
７４５ 操作キー
７４６ ポインティングデバイス
７４７ カメラ用レンズ
７４８ 外部接続端子
７４９ 太陽電池セル
７５０ 外部メモリスロット
７６１ 本体
７６３ 接眼部
７６４ 操作スイッチ
７６５ 表示部
７６６ バッテリー
７６７ 表示部
７７０ テレビジョン装置
７７１ 筐体
７７３ 表示部
７７５ スタンド
７８０ リモコン操作機

Claims (3)

  1. メモリセルと、
    駆動回路と、
    容量素子と、
    を有し、
    前記メモリセルは、
    第１のトランジスタと、
    前記第１のトランジスタ上方の第１の絶縁層と、
    前記第１の絶縁層上方の第２のトランジスタと、
    を有し、
    前記第１のトランジスタは、第１のゲート電極、第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を有し、
    前記第２のトランジスタは、第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチャネル形成領域を有し、
    前記第１のチャネル形成領域は、シリコンを有し、
    前記第２のチャネル形成領域は、酸化物半導体を有し、
    前記第１のゲート電極は、前記第２のドレイン電極と電気的に接続され、
    前記駆動回路は、前記第２のゲート電極と電気的に接続され、
    前記容量素子は、前記駆動回路と前記メモリセルの間に設けられ、
    前記容量素子の一方の電極は、前記第２のゲート電極と電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１において、
    前記第２のトランジスタのオフ電流は、室温（２５℃）において１０ｚＡ以下であることを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記容量素子は、第１の導電層と、前記第１の導電層上の第２の絶縁層と、前記第２の絶縁層上の第２の導電層と、前記第２の導電層に接する第３の導電層と、前記第３の導電層に接する第４の導電層と、を有し、
    前記第１の導電層は、シリコンを有し、
    前記第２の絶縁層は、前記第１のトランジスタのゲート絶縁膜と同一層に設けられ、
    前記第２の導電層は、前記第１のゲート電極と同一層に設けられ、
    前記第３の導電層は、前記第２のソース電極及び前記第２のドレイン電極と同一層に設けられ、
    前記第４の導電層は、前記第２のゲート電極と同一層に設けられていることを特徴とする半導体装置。
JP2015084868A 2010-09-13 2015-04-17 半導体装置 Expired - Fee Related JP6010654B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015084868A JP6010654B2 (ja) 2010-09-13 2015-04-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010204419 2010-09-13
JP2010204419 2010-09-13
JP2015084868A JP6010654B2 (ja) 2010-09-13 2015-04-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011191379A Division JP5798415B2 (ja) 2010-09-13 2011-09-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016181267A Division JP6229026B2 (ja) 2010-09-13 2016-09-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2015156508A true JP2015156508A (ja) 2015-08-27
JP6010654B2 JP6010654B2 (ja) 2016-10-19

Family

ID=44534128

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011191379A Expired - Fee Related JP5798415B2 (ja) 2010-09-13 2011-09-02 半導体装置
JP2015084868A Expired - Fee Related JP6010654B2 (ja) 2010-09-13 2015-04-17 半導体装置
JP2016181267A Active JP6229026B2 (ja) 2010-09-13 2016-09-16 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011191379A Expired - Fee Related JP5798415B2 (ja) 2010-09-13 2011-09-02 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016181267A Active JP6229026B2 (ja) 2010-09-13 2016-09-16 半導体装置

Country Status (5)

Country Link
US (2) US8767442B2 (ja)
EP (1) EP2428959B1 (ja)
JP (3) JP5798415B2 (ja)
KR (1) KR101932577B1 (ja)
TW (2) TWI543166B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101861980B1 (ko) 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI543166B (zh) * 2010-09-13 2016-07-21 半導體能源研究所股份有限公司 半導體裝置
US9117701B2 (en) 2011-05-06 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8654562B2 (en) * 2012-01-17 2014-02-18 Texas Instruments Incorporated Static random access memory cell with single-sided buffer and asymmetric construction
US20130187150A1 (en) 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5826716B2 (ja) * 2012-06-19 2015-12-02 株式会社東芝 半導体装置及びその製造方法
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6211843B2 (ja) * 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
CN104584229B (zh) * 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
US9196582B2 (en) * 2013-11-22 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Word line coupling prevention using 3D integrated circuit
DE112014006046T5 (de) 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
JP6333580B2 (ja) * 2014-03-07 2018-05-30 株式会社半導体エネルギー研究所 半導体装置
US9716100B2 (en) * 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
WO2016055894A1 (en) * 2014-10-06 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2016092416A1 (en) * 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
JP2017108397A (ja) 2015-11-30 2017-06-15 株式会社半導体エネルギー研究所 信号処理回路、及び該信号処理回路を有する半導体装置
JP6906940B2 (ja) 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 半導体装置
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10109633B2 (en) * 2016-04-27 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and authentication system
EP3422413A1 (en) * 2017-06-26 2019-01-02 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Photodetector array and method of manufacturing the same, as well as an imaging device including the photodetector array
US11488650B2 (en) 2020-04-06 2022-11-01 Memryx Incorporated Memory processing unit architecture
US10998037B2 (en) 2019-05-07 2021-05-04 Memryx Incorporated Memory processing units and methods of computing dot products
US10853066B1 (en) 2019-05-07 2020-12-01 Memryx Incorporated Memory processing units and methods of computing DOT products including zero bit skipping
JP7262325B2 (ja) 2019-07-03 2023-04-21 ヤマシンフィルタ株式会社 タンク装置
TWI778928B (zh) * 2022-04-15 2022-09-21 環宇積體電路股份有限公司 記憶體裝置及其操作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPS6370558A (ja) * 1986-09-12 1988-03-30 Nec Corp 半導体メモリセル
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JP2001053167A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
JP2001307485A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体記憶装置
WO2002009118A1 (fr) * 2000-07-26 2002-01-31 Nec Corporation Memoire a semi-conducteurs et procede de commande
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP2006294116A (ja) * 2005-04-08 2006-10-26 Renesas Technology Corp 半導体記憶装置
WO2009139482A1 (en) * 2008-05-12 2009-11-19 Canon Kabushiki Kaisha Method for controlling threshold voltage of semiconductor element

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS5979488A (ja) 1982-10-28 1984-05-08 Nec Corp Ｍｏｓメモリ回路
US4546273A (en) 1983-01-11 1985-10-08 Burroughs Corporation Dynamic re-programmable PLA
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4639622A (en) * 1984-11-19 1987-01-27 International Business Machines Corporation Boosting word-line clock circuit for semiconductor memory
JPS6319847A (ja) * 1986-07-14 1988-01-27 Oki Electric Ind Co Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3128425B2 (ja) 1994-04-08 2001-01-29 株式会社東芝 半導体記憶装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
KR100248205B1 (ko) * 1997-06-25 2000-03-15 김영환 반도체 메모리 디바이스 및 그 형성방법
US5883829A (en) * 1997-06-27 1999-03-16 Texas Instruments Incorporated Memory cell having negative differential resistance devices
US6327289B1 (en) * 1997-09-02 2001-12-04 Matsushita Electric Industrial Co., Ltd. Wavelength-variable semiconductor laser, optical integrated device utilizing the same, and production method thereof
DE19823956A1 (de) * 1998-05-28 1999-12-02 Siemens Ag Anordnung zur Übersprechdämpfung in Wortleitungen von DRAM-Schaltungen
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000113683A (ja) * 1998-10-02 2000-04-21 Hitachi Ltd 半導体装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100619580B1 (ko) * 1999-05-14 2006-09-05 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치
US6762951B2 (en) * 2001-11-13 2004-07-13 Hitachi, Ltd. Semiconductor integrated circuit device
JP2001093988A (ja) * 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3921331B2 (ja) * 2000-05-26 2007-05-30 富士通株式会社 半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US6845059B1 (en) * 2003-06-26 2005-01-18 International Business Machines Corporation High performance gain cell architecture
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
DE10344604B4 (de) * 2003-09-25 2011-08-11 Infineon Technologies AG, 81669 Speichereinheit mit Sammelelektroden
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4999351B2 (ja) * 2005-04-20 2012-08-15 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2010034091A (ja) * 2006-11-27 2010-02-12 Iwate Univ 有機複合電子素子及びその製造方法、及び該有機複合電子素子を用いる有機半導体メモリ
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR20080088284A (ko) * 2007-03-29 2008-10-02 삼성전자주식회사 플래시 메모리 소자
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010038601A1 (en) 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2010204419A (ja) 2009-03-04 2010-09-16 Yokogawa Electric Corp 地図画像生成装置および地図画像生成方法
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
KR101861980B1 (ko) 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2887395B1 (en) 2009-11-20 2019-05-08 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR20200096317A (ko) 2009-11-20 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101803254B1 (ko) 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2513966B1 (en) 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101777624B1 (ko) 2009-12-25 2017-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103985760B (zh) 2009-12-25 2017-07-18 株式会社半导体能源研究所 半导体装置
KR102198144B1 (ko) 2009-12-28 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101762316B1 (ko) 2009-12-28 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102714184B (zh) 2009-12-28 2016-05-18 株式会社半导体能源研究所 半导体器件
TWI543166B (zh) * 2010-09-13 2016-07-21 半導體能源研究所股份有限公司 半導體裝置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPS6370558A (ja) * 1986-09-12 1988-03-30 Nec Corp 半導体メモリセル
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JP2001053167A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
JP2001307485A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体記憶装置
JP2002042460A (ja) * 2000-07-26 2002-02-08 Nec Corp 半導体記憶装置
WO2002009118A1 (fr) * 2000-07-26 2002-01-31 Nec Corporation Memoire a semi-conducteurs et procede de commande
EP1329896A1 (en) * 2000-07-26 2003-07-23 NEC Electronics Corporation Semiconductor memory and control method
US20030151964A1 (en) * 2000-07-26 2003-08-14 Hiroyuki Takahashi Semiconductor memory and control method
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP2006294116A (ja) * 2005-04-08 2006-10-26 Renesas Technology Corp 半導体記憶装置
WO2009139482A1 (en) * 2008-05-12 2009-11-19 Canon Kabushiki Kaisha Method for controlling threshold voltage of semiconductor element
JP2009277702A (ja) * 2008-05-12 2009-11-26 Canon Inc 半導体素子の閾値電圧の制御方法
US20110076790A1 (en) * 2008-05-12 2011-03-31 Canon Kabushiki Kaisha Method for controlling threshold voltage of semiconductor element

Also Published As

Publication number Publication date
US20140264521A1 (en) 2014-09-18
JP6229026B2 (ja) 2017-11-08
JP6010654B2 (ja) 2016-10-19
TWI543166B (zh) 2016-07-21
TW201222550A (en) 2012-06-01
TWI608486B (zh) 2017-12-11
KR101932577B1 (ko) 2018-12-26
EP2428959B1 (en) 2018-05-30
US8767442B2 (en) 2014-07-01
TW201631588A (zh) 2016-09-01
EP2428959A1 (en) 2012-03-14
JP2012084851A (ja) 2012-04-26
KR20120028229A (ko) 2012-03-22
JP5798415B2 (ja) 2015-10-21
JP2017022401A (ja) 2017-01-26
US10453846B2 (en) 2019-10-22
US20120063205A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
JP6229026B2 (ja) 半導体装置
JP6116737B2 (ja) 半導体装置及び半導体装置の作製方法
JP5731283B2 (ja) 半導体装置
TWI552315B (zh) 半導體裝置及其驅動方法
JP5774413B2 (ja) 半導体装置の駆動方法
JP5779451B2 (ja) 半導体装置
JP6329232B2 (ja) 半導体装置
JP5800631B2 (ja) 半導体装置
JP5767880B2 (ja) 半導体装置
JP5781865B2 (ja) 半導体装置
JP2011216879A (ja) 半導体装置
JP6012450B2 (ja) 半導体装置の駆動方法
JP2012084215A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160916

R150 Certificate of patent or registration of utility model

Ref document number: 6010654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees