TWI778928B - 記憶體裝置及其操作方法 - Google Patents

記憶體裝置及其操作方法 Download PDF

Info

Publication number
TWI778928B
TWI778928B TW111114499A TW111114499A TWI778928B TW I778928 B TWI778928 B TW I778928B TW 111114499 A TW111114499 A TW 111114499A TW 111114499 A TW111114499 A TW 111114499A TW I778928 B TWI778928 B TW I778928B
Authority
TW
Taiwan
Prior art keywords
storage transistor
transistor
storage
gate
word line
Prior art date
Application number
TW111114499A
Other languages
English (en)
Other versions
TW202343459A (zh
Inventor
莊紹勳
Original Assignee
環宇積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環宇積體電路股份有限公司 filed Critical 環宇積體電路股份有限公司
Priority to TW111114499A priority Critical patent/TWI778928B/zh
Priority to CN202210781234.9A priority patent/CN116959522A/zh
Application granted granted Critical
Publication of TWI778928B publication Critical patent/TWI778928B/zh
Priority to US18/190,577 priority patent/US20230335197A1/en
Publication of TW202343459A publication Critical patent/TW202343459A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrotherapy Devices (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

本揭示內容包含一種記憶體裝置。此記憶體裝置係藉由電晶體崩潰機制產生的熔絲特性儲存資料位元。記憶體裝置包含多個儲存電晶體及第一選擇電晶體。多個儲存電晶體分別用以儲存多個資料位元。第一選擇電晶體用以調整多個儲存電晶體每一者的閘極的電阻值，以將多個資料位元分別寫入多個儲存電晶體，第一選擇電晶體的第一端耦接多個儲存電晶體的每一者。此外，一種操作記憶體裝置之方法亦在此揭露。

Description

記憶體裝置及其操作方法
本揭示內容是有關於一種記憶體技術，且特別是有關於一種記憶體裝置及其操作方法。
一次編程(one time programming,OTP)記憶體及多次編程(multi time programming,MTP)記憶體家族主要分有三類，說明如後。第一類是最傳統的利用金屬連線中的金屬原子因為電遷移效應(electromigration)在大電流的時候被推動使得金屬連線斷線，形成熔絲型態(fuse-type)，可用鋁/銅/矽化物襯墊(Al/Cu/Silicide liner)、多晶矽襯墊(poly-Si liner)、接觸貫孔(contact via)或金屬閘襯墊(metal gate liner)實現。
第二類是因為閘介電層厚度不斷微縮，使得介電層的崩潰電場大幅下降，因此利用介電層崩潰的機制可讓閘介電層從原本的低電導態變成高電導態，形成反熔絲型態(anti-fused type)。
第三類則是利用電荷儲存(charge storage)的機制來達成，可利用記憶體製程在系統單晶片(System on Chip,SOC)上形成浮動閘極(floating-gate)或 SONOS(silicon-oxide-nitride-oxide-silicon)結構，形成快閃式記憶體(Flash MOSFET)；抑或，使用多晶矽(poly-Si)CMOS元件的閘極側壁結構(spacer)來儲存電荷達成紀錄資訊的目的。
上述第一類需要的面積大、操作電流高、讀取窗口小，因此，只適合低密度的開機碼編程。第二類有可靠性問題，且邏輯狀態不穩定。第三類有電荷佚失問題，資訊保存性不佳。
由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待改進。為了解決上述問題，相關領域莫不費盡心思來謀求解決之道，但長久以來仍未發展出適當的解決方案。
本揭示內容實施例包含一種記憶體裝置。記憶體裝置包含第一儲存電晶體及第一選擇電晶體。第一儲存電晶體用以儲存第一資料位元。第一選擇電晶體用以調整第一儲存電晶體的閘極的電阻值，以將第一資料位元寫入第一儲存電晶體，第一選擇電晶體的第一端耦接第一儲存電晶體的閘極。
本揭示內容實施例包含一種操作記憶體裝置之方法。方法包括：將一第一邏輯值或一第二邏輯值寫入一第一儲存電晶體，包括：藉由一第一選擇電晶體提供一第一字線信號至第一儲存電晶體的一閘極；當第一字線信號具 有對應第一邏輯值的一第一電壓準位時，調整第一儲存電晶體的閘極至一第一電阻值；以及當第一字線信號對應第二邏輯值的一第二電壓準位時，維持第一儲存電晶體的閘極於第二電阻值。
本揭示內容實施例包含一種記憶體裝置。記憶體裝置包括第一儲存電晶體及第一選擇電晶體。第一儲存電晶體用以依據一第一字線信號儲存一第一資料位元，第一儲存電晶體的一閘極用以連接到第一字線信號。第一選擇電晶體，用以調整第一儲存電晶體的一第一端的一電壓準位，以將第一資料位元寫入第一儲存電晶體，第一選擇電晶體的一第一端耦接第一儲存電晶體的第一端。
100、500:記憶體
110、510:選擇線裝置
120、520:字線裝置
130、530:位元線裝置
140、200、540:記憶體裝置
CL、CC1、CL1~CLm:控制信號
SL1~SLm:選擇線信號
WL1~WLn、WW1:字線信號
BL1~BLn:位元線信號
BT31~BT34、BT2:資料位元
CLK:時脈信號
OUT:輸出信號
SG1~SGn、TT1、GS1~GSn:選擇電晶體
T11~T1n、T21~T2n、Tm1~Tmn、TT2、Y11~Y1n、Y21~Y2n、Ym1~Ymn:儲存電晶體
N11~N1n、L11~L1n、M11~M1m、NN1、N51~N5n、L51~L5n、M51~M5m:節點
G1:閘極
R1:電阻
I1、I41~I4n:電流
200B:電流電壓關係圖
VL1、VGL、VGH、VPP、VDL、VDH:電壓準位
IL2、IL1:電流準位
200C:時序圖
P21~P23、P31~P33、P41~P43:期間
PL1:脈衝信號
第1圖為根據本揭示內容之一實施例所繪示之記憶體的示意圖。
第2A圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體裝置的記憶體裝置的示意圖。
第2B圖為根據本揭示內容之一實施例所繪示之第2A圖中的電流的電流電壓關係圖。
第2C圖為根據本揭示內容之一實施例中的第2B圖所示的字線信號所繪示之時序圖。
第3A圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體進行寫入操作為邏輯0的示意圖。
第3B圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體進行寫入操作為邏輯1的示意圖。
第3C圖為根據本揭示內容之一實施例中的第3A/3B圖所示的寫入操作所繪示之時序圖。
第4A圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體進行讀出操作為邏輯0的示意圖。
第4B圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體進行讀出操作為邏輯1的示意圖。
第4C圖為根據本揭示內容之一實施例中的第4A/4B圖所示的第一讀出操作所繪示之時序圖。
第5圖為根據本揭示內容之一實施例所繪示之記憶體的示意圖。
於本文中，當一元件被稱為「連接」或「耦接」時，可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本揭示內容。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本揭示內容所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使 用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本揭示內容的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式「一」、「一個」和「該」旨在包括複數形式，包括「至少一個」。「或」表示「及/或」。如本文所使用的，術語「及/或」包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語「包括」及/或「包含」指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
以下將以圖式揭露本案之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本案。也就是說，在本揭示內容部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖為根據本揭示內容之一實施例所繪示之記憶體100的示意圖。在一些實施例中，記憶體100包括選擇線裝置110、字線裝置120、位元線裝置130及記憶體裝置140。如第1圖所示，選擇線裝置110用以提供控制 信號CL及選擇線信號SL1~SLm至記憶體裝置140。字線裝置120用以提供字線信號WL1~WLn至記憶體裝置140。其中符號結尾的n及m為正整數。記憶體裝置140用以儲存資料位元，例如第3A/3B圖所示之資料位元BT31，並用以依據所儲存的資料位元、控制信號CL、選擇線信號SL1~SLm及字線信號WL1~WLn產生位元線信號BL1~BLn。位元線裝置130用以依據位元線信號BL1~BLn及時脈信號CLK產生輸出信號OUT。在一些實施例中，位元線裝置130包含用於控制輸出信號OUT的感測放大器。
在一些實施例中，記憶體裝置140包含選擇電晶體SG1~SGn及儲存電晶體T11~T1n、T21~T2n、...、Tm1~Tmn。在一些實施例中，記憶體裝置140的儲存電晶體T11~T1n、T21~T2n、...、Tm1~Tmn的每一者係用於單次程式化，可編程為具熔絲特性，且具有電晶體的閘極端及兩個汲極/源極端。因此，記憶體裝置140被稱為電晶體熔絲型單次程式化(transistor fuse one time programming)積體電路記憶體。在一些實施例中，選擇電晶體SG1~SGn及儲存電晶體T11~T1n、T21~T2n、...、Tm1~Tmn係藉由場效電晶體實施。
如第1圖所示，選擇電晶體SG1~SGn的控制端用以連接到控制信號CL。選擇電晶體SG1的第一端用以連接到字線信號WL1，選擇電晶體SG1的第二端耦接儲存電晶體T11、T21、...、Tm1的控制端於節點N11。 選擇電晶體SG2的第一端用以連接到字線信號WL2，選擇電晶體SG2的第二端耦接儲存電晶體T12、T22、...、Tm2的控制端於節點N12。選擇電晶體SG3的第一端用以連接到字線信號WL3，選擇電晶體SG3的第二端耦接儲存電晶體T13、T23、...、Tm3的控制端於節點N13。以此類推，選擇電晶體SGn的第一端用以連接到字線信號WLn，選擇電晶體SGn的第二端耦接儲存電晶體T1n、T2n、...、Tmn的控制端於節點N1n。在一些實施例中，選擇電晶體SG1~SGn的第一端對應選擇電晶體SG1~SGn的汲極，且選擇電晶體SG1~SGn的第二端對應選擇電晶體SG1~SGn的源極。
如第1圖所示，儲存電晶體T11~T1n的第一端用以連接到選擇線信號SL1於節點M11。儲存電晶體T21~T2n的第一端用以連接到選擇線信號SL2於節點M12。以此類推，儲存電晶體Tm1~Tmn的第一端用以連接到選擇線信號SLm於節點M1m。
如第1圖所示，儲存電晶體T11、T21、...、Tm1的第二端用以輸出位元線信號BL1於節點L11。儲存電晶體T12、T22、...、Tm2的第二端用以輸出位元線信號BL2於節點L12。儲存電晶體T13、T23、...、Tm3的第二端用以輸出位元線信號BL3於節點L13。以此類推，儲存電晶體T1n、T2n、...、Tmn的第二端用以輸出位元線信號BLn於節點L1n。在一些實施例中，儲存電晶體T11~T1n、T21~T2n、...、Tm1~Tmn的第一端對應儲 存電晶體T11~T1n、T21~T2n、...、Tm1~Tmn的源極，且儲存電晶體T11~T1n、T21~T2n、...、Tm1~Tmn的第二端對應儲存電晶體T11~T1n、T21~T2n、...、Tm1~Tmn的汲極。
在一些作法中，在記憶體裝置中，每個細胞元(unit cell)儲存電晶體的汲極/源極端耦接選擇電晶體的汲極/源極端以進行讀取及寫入資料位元的操作。如此作法所需的元件數量較多且使用面積較大。
相較於上述作法，在本揭示內容實施例中，選擇電晶體SG1的汲極/源極端耦接儲存電晶體T11~T1n的閘極端，使得一個選擇電晶體SG1可以控制多個儲存電晶體T11~T1n，換言之，多個儲存電晶體共用一個選擇電晶體。如此一來，所需的元件數量較少且使用面積可大幅縮小。
第2A圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體裝置140的記憶體裝置200的示意圖。在一些實施例中，記憶體裝置200包含選擇電晶體TT1及儲存電晶體TT2。如第2A圖所示，選擇電晶體TT1的控制端用以連接到控制信號CC1，選擇電晶體TT1的第一端用以連接到字線信號WW1，選擇電晶體TT1的第二端耦接儲存電晶體TT2的控制端於節點NN1。在一些實施例中，選擇電晶體TT1及儲存電晶體TT2的連接關係被稱為串級(Cascade)連接關係。
請參照第2A圖及第1圖，記憶體裝置200係記憶體裝置140的一種實施例。選擇電晶體TT1對應選擇 電晶體SG1~SGn的一者。儲存電晶體TT2對應儲存電晶體T11~T1n、T21~T2n、...、Tm1~Tmn的一者。節點NN1對應節點N11~N1n的一者。字線信號WW1對應字線信號WL1~WLn的一者。控制信號CC1對應控制信號CL。因此，部分細節不再重複說明。在一些實施例中，控制信號CC1的電壓準位大約介於0~1.5伏特之間。
第2A圖所示之儲存電晶體TT2之等效電路(equivalent circuit)。在一些實施例中，儲存電晶體TT2包含閘極G1。閘極G1對應儲存電晶體TT2的控制端。在一些實施例中，閘極G1包含具有電阻R1的介電層。在一些實施例中，選擇電晶體TT1用以提供字線信號WW1至節點NN1以改變電阻R1的電阻值。在一些實施例中，閘極G1更包含場效電晶體閘極內部電阻，其電阻值大約為108至109歐姆。
在一些實施例中，儲存電晶體TT2用以藉由電阻R1儲存資料位元BT2。舉例來說，當電阻R1具有第一電阻值，資料位元BT2具有第一邏輯值，例如邏輯值1。當電阻R1具有第二電阻值，資料位元BT2具有第二邏輯值，例如邏輯值0。在一些實施例中，第一電阻值大約為108至109歐姆，且第二電阻值大約為1011至1012歐姆。在一些實施例中，儲存電晶體TT2具有熔絲(Fuse)特性，該熔絲特性是將閘極G1原有R1的第一電阻改變成第二電阻值，經過G1的電流變得很小(約10-12安培以下)，我們稱之為電晶體熔絲(transistor fuse)。
在一些實施例中，儲存電晶體TT2用以依據電阻R1產生電流I1。如第2A圖所示，電流I1流經儲存電晶體TT2的第一端及儲存電晶體TT2的第二端。電流I1的進一步細節在以下關於第2B圖的實施例中進一步說明。
在一些實施例中，儲存電晶體TT2的第一端的電壓準位大約為0.1伏特以下，且儲存電晶體TT2的第二端的電壓準位大約為0伏特，以讀取電流I1。
第2B圖為根據本揭示內容之一實施例所繪示之第2A圖中的電流I1的電流電壓關係圖200B。如第2B圖所示，電流電壓關係圖200B包含橫軸及縱軸。請參照第2B圖及第2A圖，電流電壓關係圖200B的橫軸對應節點NN1的電壓準位，電流電壓關係圖200B的縱軸對應電流I1的電流準位。
請參照第2B圖及第2A圖，儲存電晶體TT2用以提供具有電壓準位VL1的字線信號WW1至節點NN1，使得儲存電晶體TT2在電壓準位VL1進行操作以讀取電流I1。在一些實施例中，當電阻R1具有第一電阻值時，電流I1具有電流準位IL2。當電阻R1具有第二電阻值時，電流I1具有電流準位IL1。在一些實施例中，電壓準位VL1大約為一伏特，電流準位IL1大約為10-12安培，且電流準位IL2大約為1微安培至100微安培。
在一些實施例中，當電流I1具有電流準位IL1時，資料位元BT2具有邏輯值0。當電流I1具有電流準位IL2時，資料位元BT2具有邏輯值1。請參照第2B圖及第1 圖，電流I1對應位元線信號BL1~BLn的一者，且位元線裝置130用以依據電流I1的電流準位產生對應資料位元BT2的邏輯值的輸出信號OUT。
第2C圖為根據本揭示內容之一實施例中的第2B圖所示的字線信號WW1所繪示之時序圖200C。如第2C圖所示，時序圖200C包括依序且連續排列的期間P21~P23。
如第2C圖所示，字線信號WW1包含脈衝信號PL1。脈衝信號PL1在期間P21及P23具有電壓準位VGL，並且在期間P22具有電壓準位VPP。在一些實施例中，電壓準位VPP大約為3到6伏特，電壓準位VGL大約為零伏特，且期間P22的時間長度大約為十到一百奈秒。
在一些作法中，施加至儲存電晶體上的脈衝信號具有略低於VPP的電壓準位但較長的期間P22的時間長度，使得儲存電晶體具有反熔絲型(Anti-Fuse)的特性。它無法讓儲存電晶體產生邏輯0及邏輯1的二個資料位元。
相較於上述作法，在本揭示內容實施例中，選擇電晶體TT1提供具有電壓準位VPP的脈衝信號PL1至儲存電晶體TT2，使得儲存電晶體TT2具有熔絲型(Fuse)的特性以儲存資料位元BT2。如此一來，資料位元BT2可以產生邏輯0及邏輯1的資料位元。
請參照第2C圖及第2A圖，在選擇電晶體TT1將脈衝信號PL1提供至閘極G1之前，電阻R1具有第一 電阻值。在選擇電晶體TT1將脈衝信號PL1提供至閘極G1之後，電阻R1具有第二電阻值。在一些實施例中，選擇電晶體TT1藉由施加脈衝信號PL1改變閘極G1的介電層的性質，使得電阻R1從第一電阻值改變為第二電阻值。
在一些實施例中，當寫入具有邏輯值0的資料位元BT2時，選擇電晶體TT1施加具有脈衝信號PL1的字線信號WW1至閘極G1。當寫入具有邏輯值1的資料位元BT2時，選擇電晶體TT1施加不具有脈衝信號PL1的字線信號WW1至閘極G1。
第3A圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體100進行第一寫入操作的示意圖。如第3A圖所示，第3A圖繪示記憶體100的一部份以說明第一寫入操作。在第3A圖所示實施例中，記憶體100用以進行第一寫入操作以將具有邏輯值0的資料位元BT31寫入儲存電晶體T11。
在進行第一寫入操作時，控制信號CL具有啟動電壓準位VGH，以導通選擇電晶體SG1~SGn的每一者。選擇線信號SL1具有電壓準位VGL，且選擇線信號SL2~SLm具有浮接(float)的電壓準位。
在進行第一寫入操作時，字線信號WL1~WLn具有對應儲存電晶體T11~T1n所儲存之資料位元的邏輯值的電壓準位。在第3A圖所示實施例中，儲存電晶體T11所儲存之資料位元的邏輯值具有邏輯值0。對應地，字線 信號WL1具有電壓準位VPP。
如第3A圖所示，字線信號WL1流經選擇電晶體SG1、儲存電晶體T11的閘極及儲存電晶體T11的源極，以將邏輯值0寫入儲存電晶體T11。請參照第3A圖及第2C圖，在第3A圖所示實施例中，在進行第一寫入操作時，字線信號WL1包含類似於脈衝信號PL1的脈衝信號。
在一些實施例中，在進行第一寫入操作之後，記憶體100更用以進行第二寫入操作，以將資料位元寫入下一列的儲存電晶體T21~T2n。
請參照第3A圖及第1圖，第二寫入操作類似於第一寫入操作。第二寫入操作的儲存電晶體T21~T2n對應第一寫入操作的儲存電晶體T11~T1n。第二寫入操作的選擇線信號SL2對應第一寫入操作的選擇線信號SL1。因此，部分細節不再重複說明。
在進行第二寫入操作時，控制信號CL具有啟動電壓準位VGH，以導通選擇電晶體SG1~SGn的每一者。選擇線信號SL2具有電壓準位VGL，且選擇線信號SL1及SL3~SLm具有浮接的電壓準位。字線信號WL1~WLn具有對應儲存電晶體T21~T2n所儲存之資料位元的邏輯值的電壓準位，以調整儲存電晶體T21~T2n的電阻值。
類似地，在一些實施例中，在進行第二寫入操作之後，記憶體100更用以依序進行第三寫入操作至第m寫入操作，以將資料位元寫入儲存電晶體T31~T3n至Tm1~Tmn。
第3B圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體100進行第一寫入操作的示意圖。如第3B圖所示，第3B圖繪示記憶體100的一部份以說明第一寫入操作。在第3B圖所示實施例中，記憶體100用以進行第一寫入操作以將具有邏輯值1的資料位元BT31寫入儲存電晶體T11。
在進行第一寫入操作時，字線信號WL1~WLn具有對應儲存電晶體T11~T1n所儲存之資料位元的邏輯值的電壓準位。在第3B圖所示實施例中，儲存電晶體T11所儲存之資料位元的邏輯值具有邏輯值1。對應地，字線信號WL1具有電壓準位VGL。
如第3B圖所示，字線信號WL1流經選擇電晶體SG1至儲存電晶體T11的閘極，不調整儲存電晶體T11的閘極電阻值，使得儲存電晶體T12維持在邏輯值1。在第3B圖所示實施例中，在進行第一寫入操作時，字線信號WL1不包含脈衝信號。
第3C圖為根據本揭示內容之一實施例中的第3A圖及第3B圖所示的第一寫入操作所繪示之時序圖300C。如第3C圖所示，時序圖300C包括依序且連續排列的期間P31~P33。
請參照第3A圖至第3C圖，第一寫入操作對應期間P32之操作。如第3C圖所示，在期間P32，控制信號CL具有啟動電壓準位VGH，選擇線信號SL1具有電壓準位VGL，且字線信號WL1~WLn具有對應儲存電晶體 T11~T1n所儲存之資料位元的邏輯值的電壓準位VPP或VGL。
如第3C圖所示，在期間P31及P33，控制信號CL具有電壓準位VGL，選擇線信號SL1具有電壓準位VGL，且字線信號WL1~WLn不具有對應儲存電晶體T11~T1n所儲存之資料位元的邏輯值的電壓準位。如第3C圖所示，控制信號CL具有啟動電壓準位VGH的時間長度長於期間P32的時間長度。
第4A圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體100進行第一讀出操作的示意圖。在一些實施例中，記憶體100用以進行第一讀出操作以將資料位元BT31從儲存電晶體T11讀出。如第4A圖所示，第4A圖繪示記憶體100的一部份以說明第一讀出操作。請參照第3A圖及第4A圖，在一些實施例中，第一讀出操作在第一寫入操作之後進行，以讀出第一寫入操作所寫入T11~T1n的資料位元。在第4A圖所示實施例中，資料位元BT31具有邏輯值0。
在進行第一讀出操作時，控制信號CL具有啟動電壓準位VGH，以導通選擇電晶體SG1~SGn的每一者，使得選擇電晶體SG1~SGn提供字線信號WL1~WLn至節點N11~N1n。字線信號WL1~WLn具有啟動電壓準位VGH，使得儲存電晶體T11~T1n導通。
在進行第一讀出操作時，選擇線信號SL1具有電壓準位VGL，使得儲存電晶體T11~T1n分別產生電流信 號I41~I4n。電流信號I41~I4n分別對應儲存電晶體T11~T1n所儲存的資料位元的邏輯值。在第4A圖所示實施例中，資料位元BT31具有邏輯值0，電流信號I41具有如第2B圖所示的電流準位IL1。
在一些實施例中，在進行第一讀出操作時，選擇線信號SL2~SLn具有浮接的電壓準位，使得儲存電晶體T21~T2n、T31~T3n、...、Tm1~Tmn不影響儲存電晶體T11~T1n的讀出。
如第4A圖所示，電流信號I41流經儲存電晶體T11的汲極及電晶體T11的源極，以產生對應的位元線信號BL1。以此類推，電流信號I42、I43、I44、...、I4n分別為儲存電晶體T12、T13、T14、...、T1n的汲極到源極電流，以產生對應的位元線信號BL2、BL3、BL4、...、BLn。
請參照第4A圖及第1圖，在進行第一讀出操作時，位元線裝置130用以依據位元線信號BL1~BLn產生對應電流信號I41~I4n的輸出信號OUT。
在一些實施例中，在進行第一讀出操作之後，記憶體100更用以進行第二讀出操作，以讀出下一列的儲存電晶體T21~T2n所儲存的資料位元。
請參照第4A圖及第1圖，第二讀出操作類似於第一讀出操作。第二讀出操作的儲存電晶體T21~T2n對應第一讀出操作的儲存電晶體T11~T1n。第二讀出操作的選擇線信號SL2對應第一讀出操作的選擇線信號SL1。因 此，部分細節不再重複說明。
在進行第二讀出操作時，控制信號CL及字線信號WL1~WLn具有啟動電壓準位VGH，以導通選擇電晶體SG1~SGn的每一者。選擇線信號SL2具有電壓準位VGL，且選擇線信號SL1及SL3~SLm具有浮接的電壓準位。
類似地，在一些實施例中，在進行第二讀出操作之後，記憶體100更用以依序進行第三讀出操作至第m讀出操作，以依序讀出儲存電晶體T31~T3n至Tm1~Tmn所儲存的資料位元。
第4B圖為根據本揭示內容之一實施例所繪示之對應第1圖所示之記憶體100進行第一讀出操作的示意圖。如第4B圖所示，第4B圖繪示記憶體100的一部份以說明第一讀出操作。在第4B圖所示實施例中，資料位元BT31具有邏輯值1。
在第4B圖所示實施例中，資料位元BT31具有邏輯值1，電流信號I41具有如第2B圖所示的電流準位IL2。
第4C圖為根據本揭示內容之一實施例中的第4B圖所示的第一讀出操作所繪示之時序圖400C。如第4C圖所示，時序圖400C包括依序且連續排列的期間P41~P43。
請參照第4B圖及第4C圖，第一讀出操作對應期間P42之操作。如第4C圖所示，在期間P42，控制信號CL具有啟動電壓準位VGH，選擇線信號SL1具有電壓準 位VGL，字線信號WL1~WLn具有啟動電壓準位VGH，且輸出信號OUT具有對應儲存電晶體T11~T1n所儲存之資料位元的邏輯值的電壓準位。
舉例來說，當儲存電晶體T11具有第一邏輯值時，在期間P42中對應儲存電晶體T11的期間，輸出信號OUT具有電壓準位VDH。當儲存電晶體T11具有第二邏輯值時，在期間P42中對應儲存電晶體T11的期間，輸出信號OUT具有電壓準位VDL。
如第4C圖所示，在期間P41及P43，控制信號CL、選擇線信號SL1及字線信號WL1~WLn具有電壓準位VGL，且輸出信號OUT不具有對應儲存電晶體T11~T1n所儲存之資料位元的邏輯值的電壓準位。如第4C圖所示，控制信號CL及字線信號WL1~WLn具有啟動電壓準位VGH的時間長度長於期間P42的時間長度。
第5圖為根據本揭示內容之一實施例所繪示之記憶體500的示意圖。在一些實施例中，記憶體500包括選擇線裝置510、字線裝置520、位元線裝置530及記憶體裝置540。如第5圖所示，選擇線裝置510用以提供控制信號CL1~CLm及選擇線信號SL1~SLm至記憶體裝置540。字線裝置520用以提供字線信號WL1~WLn至記憶體裝置540。其中n及m為正整數。記憶體裝置540用以儲存資料位元，並用以依據所儲存的資料位元、控制信號CL1~CLm、選擇線信號SL1~SLm及字線信號WL1~WLn產生位元線信號BL1~BLn。位元線裝置530 用以依據位元線信號BL1~BLn及時脈信號CLK產生輸出信號OUT。
請參照第1圖及第5圖，記憶體500係記憶體100的一種變化例。選擇線裝置510、字線裝置520、位元線裝置530及記憶體裝置540的操作及配置分別類似於選擇線裝置110、字線裝置120、位元線裝置130及記憶體裝置140的操作及配置。因此，部分細節不再重複說明。
在一些實施例中，記憶體裝置540包含選擇電晶體GS1~GSm及儲存電晶體Y11~Y1n、Y21~Y2n、...、Ym1~Ymn。請參照第1圖及第5圖，選擇電晶體GS1~GSm及儲存電晶體Y11~Y1n、Y21~Y2n、...、Ym1~Ymn的操作及配置分別類似於選擇電晶體SG1~SGn及儲存電晶體T11~T1n、T21~T2n、...、Tm1~Tmn的操作及配置。因此，部分細節不再重複說明。
如第5圖所示，選擇電晶體GS1~GSm的控制端分別用以連接到控制信號CL1~CLm。選擇電晶體GS1的第一端用以連接到選擇線信號SL1，選擇電晶體GS1的第二端耦接儲存電晶體Y11~Y1n的第一端於節點M51。選擇電晶體GS2的第一端用以連接到選擇線信號SL2，選擇電晶體GS2的第二端耦接儲存電晶體Y21~Y2n的第一端於節點M52。以此類推，選擇電晶體GSm的第一端用以連接到選擇線信號SLm，選擇電晶體GSm的第二端耦接儲存電晶體Ym1~Ymn的第一端於節點M5m。
如第5圖所示，儲存電晶體Y11、Y21、...、Ym1 的控制端用以連接到字線信號WL1於節點N51。儲存電晶體Y12、Y22、...、Ym2的控制端用以連接到字線信號WL2於節點N52。儲存電晶體Y13、Y23、...、Ym3的控制端用以連接到字線信號WL3於節點N53。以此類推，儲存電晶體Y1n、Y2n、...、Ymn的控制端用以連接到字線信號WLn於節點N5n。
如第5圖所示，儲存電晶體Y11、Y21、...、Ym1的第二端用以輸出位元線信號BL5於節點L51。儲存電晶體Y12、Y22、...、Ym2的第二端用以輸出位元線信號BL2於節點L52。儲存電晶體Y13、Y23、...、Ym3的第二端用以輸出位元線信號BL3於節點L53。以此類推，儲存電晶體Y1n、Y2n、...、Ymn的第二端用以輸出位元線信號BLn於節點L5n。
在一些實施例中，記憶體500用以進行類似第3A圖至第3C圖所述的第一寫入操作及類似第4A圖至第4C圖所述的第一讀出操作。
在進行第一寫入操作時，字線信號WL1~WLn具有對應於邏輯值0或邏輯值1的電壓準位VPP或VGL。控制信號CL1具有啟動電壓準位VGH，使得選擇電晶體GS1導通。此時選擇電晶體GS1將具有電壓準位VGL的選擇線信號SL1提供至節點M51，使得儲存電晶體Y11~Y1n的閘極的電阻值依據字線信號WL1~WLn進行調整。換言之，選擇電晶體GS1用以調整節點M51的電壓準位，以藉由字線信號WL1~WLn將資料位元寫入儲 存電晶體Y11~Y1n。
舉例來說，在進行第一寫入操作時，當字線信號WL1具有電壓準位VGL時，儲存電晶體Y11的閘極的電阻值維持在第一電阻值。對應地，儲存電晶體Y11儲存的資料位元具有邏輯值1。當字線信號WL1具有電壓準位VPP時，儲存電晶體Y11的閘極的電阻值被調整至第二電阻值。對應地，儲存電晶體Y11儲存的資料位元具有邏輯值0。
舉另一例來說，在進行第一寫入操作時，當字線信號WL2具有電壓準位VGL時，儲存電晶體Y12的閘極的電阻值維持在第一電阻值。對應地，儲存電晶體Y12儲存的資料位元具有邏輯值1。當字線信號WL2具有電壓準位VPP時，儲存電晶體Y12的閘極的電阻值被調整至第二電阻值。對應地，儲存電晶體Y12儲存的資料位元具有邏輯值0。
在一些實施例中，在進行第一寫入操作之後，記憶體500更用以進行第二寫入操作，以將資料位元寫入下一列的儲存電晶體Y21~Y2n。
在進行第二寫入操作時，字線信號WL1~WLn具有對應於邏輯值0或邏輯值1的電壓準位VPP或VGL。控制信號CL2具有啟動電壓準位VGH，使得選擇電晶體GS2導通。此時選擇電晶體GS2將具有電壓準位VGL的選擇線信號SL2提供至節點M52，使得儲存電晶體Y21~Y2n的閘極的電阻值依據字線信號WL1~WLn進 行調整。換言之，選擇電晶體GS2用以調整節點M52的電壓準位，以藉由字線信號WL1~WLn將資料位元寫入儲存電晶體Y21~Y2n。
舉例來說，在進行第二寫入操作時，當字線信號WL1具有電壓準位VGL時，儲存電晶體Y21的閘極的電阻值維持在第一電阻值。對應地，儲存電晶體Y21儲存的資料位元具有邏輯值1。當字線信號WL1具有電壓準位VPP時，儲存電晶體Y21的閘極的電阻值被調整至第二電阻值。對應地，儲存電晶體Y21儲存的資料位元具有邏輯值0。
舉另一例來說，在進行第二寫入操作時，當字線信號WL2具有電壓準位VGL時，儲存電晶體Y22的閘極的電阻值維持在第一電阻值。對應地，儲存電晶體Y22儲存的資料位元具有邏輯值1。當字線信號WL2具有電壓準位VPP時，儲存電晶體Y22的閘極的電阻值被調整至第二電阻值。對應地，儲存電晶體Y22儲存的資料位元具有邏輯值0。
類似地，在一些實施例中，在進行第二寫入操作之後，記憶體500更用以依序進行第三寫入操作至第m寫入操作，以將資料位元寫入儲存電晶體Y31~Y3n至Ym1~Ymn。
在一些實施例中，記憶體500更用以在第一寫入操作之後進行第一讀出操作，以讀出第一寫入操作所寫入儲存電晶體Y11~Y1n的資料位元。
在進行第一讀出操作時，控制信號CL1具有啟動電壓準位VGH，以導通選擇電晶體GS1，使得選擇電晶體SG1提供具有電壓準位VGL的選擇線信號SL1至節點M51。此時字線信號WL1~WLn具有啟動電壓準位VGH，使得儲存電晶體Y11~Y1n導通。
在進行第一讀出操作時，儲存電晶體Y11~Y1n依據所儲存的資料位元的邏輯值產生位元線信號BL1~BLn。
舉例來說，在進行第一讀出操作時，當儲存電晶體Y11具有對應邏輯值1的第一電阻值時，位元線信號BL1具有電流準位IL2。當儲存電晶體Y11具有對應邏輯值0的第二電阻值時，位元線信號BL1具有電流準位IL1。
舉另一例來說，在進行第一讀出操作時，當儲存電晶體Y12具有對應邏輯值1的第一電阻值時，位元線信號BL2具有電流準位IL2。當儲存電晶體Y12具有對應邏輯值0的第二電阻值時，位元線信號BL2具有電流準位IL1。
在一些實施例中，在進行第一讀出操作之後，記憶體500更用以進行第二讀出操作，以讀出寫入下一列的儲存電晶體Y21~Y2n所儲存的資料位元。
在進行第二讀出操作時，控制信號CL2具有啟動電壓準位VGH，以導通選擇電晶體GS2，使得選擇電晶體SG2提供具有電壓準位VGL的選擇線信號SL2至節點M52。此時字線信號WL1~WLn具有啟動電壓準位VGH， 使得儲存電晶體Y21~Y2n導通。
在進行第二讀出操作時，儲存電晶體Y21~Y2n依據所儲存的資料位元的邏輯值產生位元線信號BL1~BLn。
舉例來說，在進行第二讀出操作時，當儲存電晶體Y21具有對應邏輯值1的第一電阻值時，位元線信號BL1具有電流準位IL2。當儲存電晶體Y21具有對應邏輯值0的第二電阻值時，位元線信號BL1具有電流準位IL1。
舉另一例來說，在進行第二讀出操作時，當儲存電晶體Y22具有對應邏輯值1的第一電阻值時，位元線信號BL2具有電流準位IL2。當儲存電晶體Y22具有對應邏輯值0的第二電阻值時，位元線信號BL2具有電流準位IL1。
類似地，在一些實施例中，在進行第二讀出操作之後，記憶體500更用以依序進行第三讀出操作至第m讀出操作，以依序讀出儲存電晶體Y31~Y3n至Ym1~Tmn所儲存的資料位元。
雖然本揭示內容已以實施例揭露如上，然其並非用以限定本揭示內容，任何所屬技術領域中具有通常知識者，在不脫離本揭示內容的精神和範圍內，當可作些許的更動與潤飾，故本揭示內容的保護範圍當視後附的申請專利範圍所界定者為準。
100:記憶體
110:選擇線裝置
120:字線裝置
130:位元線裝置
140:記憶體裝置
CL:控制信號
SL1~SLm:選擇線信號
WL1~WLn:字線信號
BL1~BLn:位元線信號
CLK:時脈信號
OUT:輸出信號
SG1~SGn:選擇電晶體
T11~T1n、T21~T2n、Tm1~Tmn:儲存電晶體
N11~N1n、L11~L1n、M11~M1m:節點

Claims (20)

  1. 一種記憶體裝置，包括：一第一儲存電晶體，用以儲存一第一資料位元；一第一選擇電晶體，用以調整該第一儲存電晶體的一閘極的一電阻值，以將該第一資料位元寫入該第一儲存電晶體，該第一選擇電晶體的一第一端耦接該第一儲存電晶體的該閘極；以及一第二儲存電晶體，該第二儲存電晶體的一第一端耦接該第一儲存電晶體的一第一端，該第一選擇電晶體的該第一端耦接該第二儲存電晶體的一閘極。
  2. 如請求項1所述之記憶體裝置，其中該第一選擇電晶體更用以提供一第一字線信號至該第一儲存電晶體的該閘極，以及在該第一資料位元寫入該第一儲存電晶體時，該第一字線信號流經該第一儲存電晶體的該閘極及該第一儲存電晶體的一第二端。
  3. 如請求項2所述之記憶體裝置，其中在該第一資料位元寫入該第一儲存電晶體時，當該第一字線信號具有一第一電流準位時，該第一儲存電晶體的該閘極維持在一第一電阻值，以及在該第一資料位元寫入該第一儲存電晶體時，當該第一字線信號具有大於該第一電流準位的一第二電流準位時， 該第一儲存電晶體的該閘極被調整至大於該第一電阻值的一第二電阻值。
  4. 如請求項1所述之記憶體裝置，其中該第一儲存電晶體用以產生對應該第一資料位元的一第一電流，以及該第一電流流經該第一儲存電晶體的一第二端及該第一儲存電晶體的該第一端。
  5. 如請求項1所述之記憶體裝置，其中該第二儲存電晶體用以儲存一第二資料位元，以及該第一選擇電晶體更用以調整該第二儲存電晶體的該閘極的一電阻值，以將該第二資料位元寫入該第二儲存電晶體。
  6. 如請求項1所述之記憶體裝置，更包括：一第三儲存電晶體，用以儲存一第三資料位元，該第三儲存電晶體的一第一端耦接該第一儲存電晶體的一第二端；以及一第二選擇電晶體，用以在該第一選擇電晶體導通時導通，並用以調整該第三儲存電晶體的一閘極的一電阻值，以將該第三資料位元寫入該第三儲存電晶體，該第二選擇電晶體的一第一端耦接該第三儲存電晶體的該閘極。
  7. 如請求項1所述之記憶體裝置，其中該第一選擇電晶體更用以提供一脈衝信號至該第一儲存電晶體的該閘極，以及該脈衝信號的一電壓凖位大約為3到6伏特，且該脈衝信號具有該電壓凖位的一時間長度大約為十到一百奈秒。
  8. 一種操作記憶體裝置之方法，包括：將一第一邏輯值或一第二邏輯值寫入一第一儲存電晶體，包括：藉由一第一選擇電晶體提供一第一字線信號至該第一儲存電晶體的一閘極；當該第一字線信號具有對應該第一邏輯值的一第一電壓準位時，調整該第一儲存電晶體的該閘極至一第一電阻值；以及當該第一字線信號對應該第二邏輯值的一第二電壓準位時，維持該第一儲存電晶體的該閘極於一第二電阻值；以及在將該第一邏輯值或該第二邏輯值寫入該第一儲存電晶體之後，將該第一邏輯值或該第二邏輯值寫入一第二儲存電晶體，包括：藉由該第一選擇電晶體提供該第一字線信號至該第二儲存電晶體的一閘極，其中該第二儲存電晶體的一第一端耦接該第一儲存電晶體的一第一端。
  9. 如請求項8所述之方法，其中將該第一邏輯值或該第二邏輯值寫入該第二儲存電晶體更包括：當該第一字線信號具有該第一電壓準位時，調整該第二儲存電晶體的該閘極至該第一電阻值；以及當該第一字線信號具有該第二電壓準位時，維持該第二儲存電晶體的該閘極於該第二電阻值。
  10. 如請求項8所述之方法，更包括：在將該第一邏輯值或該第二邏輯值寫入該第一儲存電晶體時，將該第一邏輯值或該第二邏輯值寫入一第三儲存電晶體，包括：藉由一第二選擇電晶體提供一第二字線信號至該第三儲存電晶體的一閘極；當該第一字線信號具有該第一電壓準位時，調整該第三儲存電晶體的該閘極至該第一電阻值；以及當該第一字線信號具有該第二電壓準位時，維持該第三儲存電晶體的該閘極於該第二電阻值，其中該第三儲存電晶體的一第一端耦接該第一儲存電晶體的一第二端。
  11. 如請求項8所述之方法，更包括：在將該第一邏輯值或該第二邏輯值寫入該第一儲存電晶體之後，讀出該第一儲存電晶體所儲存的該第一邏輯值或 該第二邏輯值，包括：藉由該第一儲存電晶體產生一第一電流，其中該第一儲存電晶體具有該第一邏輯值時，該第一電流具有一第一電流準位，以及該第一儲存電晶體具有該第二邏輯值時，該第一電流具有不同於該第一電流準位的一第二電流準位。
  12. 如請求項11所述之方法，更包括：在讀出該第一儲存電晶體所儲存的該第一邏輯值或該第二邏輯值時，讀出一第三儲存電晶體所儲存的該第一邏輯值或該第二邏輯值，包括：藉由該第三儲存電晶體產生一第二電流，其中該第一儲存電晶體的一第二端耦接該第三儲存電晶體的一第一端，該第一電流流經該第一儲存電晶體的該第一端及該第一儲存電晶體的該第二端，以及該第二電流流經該第三儲存電晶體的該第一端及該第三儲存電晶體的一第二端。
  13. 如請求項11所述之方法，更包括：在讀出該第一儲存電晶體所儲存的該第一邏輯值或該第二邏輯值之後，讀出該第二儲存電晶體所儲存的該第一邏輯值或該第二邏輯值，包括：藉由該第二儲存電晶體產生一第二電流，以及 該第一儲存電晶體的一控制端耦接該第二儲存電晶體的一控制端。
  14. 一種記憶體裝置，包括：一第一儲存電晶體，用以依據一第一字線信號儲存一第一資料位元，該第一儲存電晶體的一閘極用以連接到該第一字線信號；一第一選擇電晶體，用以調整該第一儲存電晶體的一第一端的一電壓準位，以將該第一資料位元寫入該第一儲存電晶體，該第一選擇電晶體的一第一端耦接該第一儲存電晶體的該第一端；以及一第二儲存電晶體，用以依據該第一字線信號儲存一第二資料位元，該第二儲存電晶體的一閘極用以連接到該第一字線信號，該第二儲存電晶體的一第一端耦接該第一儲存電晶體的一第二端。
  15. 如請求項14所述之記憶體裝置，其中在該第一資料位元寫入該第一儲存電晶體時，該第一字線信號流經該第一儲存電晶體的該閘極及該第一儲存電晶體的該第一端。
  16. 如請求項14所述之記憶體裝置，其中在該第一資料位元寫入該第一儲存電晶體時，當該第一字線信號具有一第一電流準位時，該第一儲存電晶體的該 閘極維持在一第一電阻值，以及在該第一資料位元寫入該第一儲存電晶體時，當該第一字線信號具有大於該第一電流準位的一第二電流準位時，該第一儲存電晶體的該閘極被調整至大於該第一電阻值的一第二電阻值。
  17. 如請求項14所述之記憶體裝置，其中該第一儲存電晶體用以產生對應該第一資料位元的一第一電流，以及該第一電流流經該第一儲存電晶體的該第二端及該第一儲存電晶體的該第一端。
  18. 如請求項14所述之記憶體裝置，更包括：一第三儲存電晶體，用以依據一第二字線信號儲存一第三資料位元，該第三儲存電晶體的一閘極用以連接到該第二字線信號，該第三儲存電晶體的一第一端耦接該第一儲存電晶體的該第一端，其中該第一選擇電晶體更用以調整該第三儲存電晶體的該第一端的一電壓準位，以將該第三資料位元寫入該第三儲存電晶體。
  19. 如請求項14所述之記憶體裝置，更包括：一第二選擇電晶體，用以調整該第二儲存電晶體的一第二端的一電壓準位，以將該第二資料位元寫入該第二儲存 電晶體，該第二選擇電晶體的一第一端耦接該第二儲存電晶體的該第二端。
  20. 如請求項19所述之記憶體裝置，其中該第一選擇電晶體及該第二選擇電晶體依序導通。
TW111114499A 2022-04-15 2022-04-15 記憶體裝置及其操作方法 TWI778928B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111114499A TWI778928B (zh) 2022-04-15 2022-04-15 記憶體裝置及其操作方法
CN202210781234.9A CN116959522A (zh) 2022-04-15 2022-07-04 存储器装置及其操作方法
US18/190,577 US20230335197A1 (en) 2022-04-15 2023-03-27 Memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111114499A TWI778928B (zh) 2022-04-15 2022-04-15 記憶體裝置及其操作方法

Publications (2)

Publication Number Publication Date
TWI778928B true TWI778928B (zh) 2022-09-21
TW202343459A TW202343459A (zh) 2023-11-01

Family

ID=84958354

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114499A TWI778928B (zh) 2022-04-15 2022-04-15 記憶體裝置及其操作方法

Country Status (3)

Country Link
US (1) US20230335197A1 (zh)
CN (1) CN116959522A (zh)
TW (1) TWI778928B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046145A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 不揮発性半導体記憶装置の書き込み方法
TW201631588A (zh) * 2010-09-13 2016-09-01 半導體能源研究所股份有限公司 半導體裝置
US9502114B1 (en) * 2015-11-14 2016-11-22 National Tsing Hua University Non-volatile ternary content-addressable memory with bi-directional voltage divider control and multi-step search
TWI669807B (zh) * 2018-03-14 2019-08-21 日商東芝記憶體股份有限公司 Non-volatile semiconductor memory device
US20200051634A1 (en) * 2017-02-13 2020-02-13 Technion Research & Development Foundation Limited Resistive address decoder and virtually addressed memory
US20200194668A1 (en) * 2018-12-14 2020-06-18 Sandisk Technologies Llc Interfacial resistive memory gate stack transistor cell and methods of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046145A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 不揮発性半導体記憶装置の書き込み方法
TW201631588A (zh) * 2010-09-13 2016-09-01 半導體能源研究所股份有限公司 半導體裝置
US9502114B1 (en) * 2015-11-14 2016-11-22 National Tsing Hua University Non-volatile ternary content-addressable memory with bi-directional voltage divider control and multi-step search
US20200051634A1 (en) * 2017-02-13 2020-02-13 Technion Research & Development Foundation Limited Resistive address decoder and virtually addressed memory
TWI669807B (zh) * 2018-03-14 2019-08-21 日商東芝記憶體股份有限公司 Non-volatile semiconductor memory device
US20200194668A1 (en) * 2018-12-14 2020-06-18 Sandisk Technologies Llc Interfacial resistive memory gate stack transistor cell and methods of manufacturing the same

Also Published As

Publication number Publication date
TW202343459A (zh) 2023-11-01
US20230335197A1 (en) 2023-10-19
CN116959522A (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
US7298652B2 (en) Non-volatile memory and semiconductor device
JP3888808B2 (ja) Ｎａｎｄ型不揮発性メモリ
US10755780B2 (en) Memory sense amplifier with precharge
US8498164B1 (en) Variable impedance memory device biasing circuits and methods
JP2005516331A (ja) 近接ビットプリチャージを伴うフラッシュｅｐｒｏｍアレイの仮想接地読み出しのためのソース側センス方法
JP2019160382A (ja) 不揮発性半導体メモリ
JPH07122092A (ja) 半導体記憶装置
JP2001052487A (ja) 不揮発性半導体記憶装置
JP3906545B2 (ja) 不揮発性半導体記憶装置
US11837287B2 (en) Memory sense amplifier with precharge
JPH11110985A (ja) 不揮発性半導体記憶装置およびその書き込み方法
JP2007242191A (ja) 不揮発性半導体記憶装置およびその制御方法
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
JP3586591B2 (ja) 冗長機能を有する不揮発性半導体メモリ装置のための不良アドレスデータ記憶回路および不良アドレスデータ書き込み方法
JPH09307082A (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR20110120467A (ko) 반도체 메모리 장치 및 이의 동작방법
CN111489779B (zh) 双分离栅闪存电路及存储装置、读取方法
TWI778928B (zh) 記憶體裝置及其操作方法
JP3214395B2 (ja) 不揮発性半導体記憶装置
US5943268A (en) Non-volatile latch having PMOS floating gate memory cells
CN115346569A (zh) 依电流-电压斜率特性作感测的读取电路的存储器及方法
CN114300016A (zh) 三态内容可寻址存储器及其存储单元
CN112017701A (zh) 阈值电压调整装置和阈值电压调整方法
US6487115B1 (en) Non-volatile semiconductor memory device with writing sequence enabling early-stage judgement of writing
JP3360855B2 (ja) 一括消去型不揮発性半導体記憶装置およびその試験方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent