JP2019160382A

JP2019160382A - 不揮発性半導体メモリ

Info

Publication number: JP2019160382A
Application number: JP2018050106A
Authority: JP
Inventors: 千加田中; Chika Tanaka; 真澄齋藤; Masumi Saito
Original assignee: Toshiba Memory Corp
Current assignee: Kioxia Corp
Priority date: 2018-03-16
Filing date: 2018-03-16
Publication date: 2019-09-19
Also published as: US10685709B2; US20190287617A1

Abstract

【課題】誤書き込みを抑制することのできる不揮発性半導体メモリを提供する。【解決手段】第１トランジスタ１２ａと、第２トランジスタ１２ｂと、基板端子が書き込み線ＭＬｎに電気的に接続され、ゲート絶縁層が第１強誘電体を含む第３トランジスタ１４ａと、基板端子が書き込み線／ＭＬｎに電気的に接続され、ゲート絶縁層が第２強誘電体を含む第４トランジスタ１４ｂと、を備える。【選択図】図１

Description

本発明の実施形態は、不揮発性半導体メモリに関する。

一般に、ＳＲＡＭ(Static Random Access Memory)は揮発性メモリであって、アレイ状に配列された複数のメモリセルを有している。各メモリセルは、クロスカップリングされた４個のトランジスタを有するラッチ部と、メモリセルを選択する２個の選択トランジスタと、を備えている。

この揮発性のＳＲＡＭのラッチ部のトランジスタを強誘電体ＦＥＴ(Field Effect Transistor)で置換した不揮発性メモリが知られている。しかし、この不揮発性メモリにおいては、メモリセルに保持されたデータの消去は保持ノードを介して行われるので、消去対象ではないメモリセルに誤書き込みが起こる可能性がある。

また、ＳＲＡＭのメモリセル内に不揮発性メモリ素子、例えばスピンＭＯＳトランジスタを配置することが提案されている。

しかし、ＳＲＡＭのメモリセルの選択トランジスタを強誘電体ＦＥＴで単に置換すると、選択された行に接続されるメモリセルの強誘電体ＦＥＴに書き込みが起こる。すなわち非選択のメモリセルに誤書き込みが生じる。

特許第５０２３１６７号公報

本実施形態は、誤書き込みを抑制することのできる不揮発性半導体メモリを提供する。

本実施形態による不揮発性半導体メモリは、第１乃至第６配線と、ソース端子およびドレイン端子の一方が前記第１配線に電気的に接続される第１トランジスタと、ソース端子およびドレイン端子の一方が前記第１配線に電気的に接続され、前記ソース端子および前記ドレイン端子の他方が前記第１トランジスタのゲート端子に電気的に接続され、ゲート端子が前記第１トランジスタの前記ソース端子および前記ドレイン端子の他方に電気的に接続される第２トランジスタと、ゲート端子が前記第２配線に電気的に接続され、ソース端子およびドレイン端子の一方が前記第３配線に電気的に接続され、前記ソース端子および前記ドレイン端子の他方が前記第１トランジスタの前記ソース端子および前記ドレイン端子の他方に電気的に接続され、基板端子が前記第４配線に電気的に接続され、ゲート絶縁層が第１強誘電体を含む第３トランジスタと、ゲート端子が前記第２配線に電気的に接続され、ソース端子およびドレイン端子の一方が前記第５配線に電気的に接続され、前記ソース端子および前記ドレイン端子の他方が前記第２トランジスタの前記ソース端子および前記ドレイン端子の他方に電気的に接続され、基板端子が前記第６配線に電気的に接続され、ゲート絶縁層が第２強誘電体を含む第４トランジスタと、を備えている。

一実施形態による不揮発性メモリを示す回路図。一実施形態の不揮発性メモリに用いられる強誘電体ＦＥＴを示す断面図。一実施形態におけるＳＲＡＭ読み出しを説明する図。一実施形態における不揮発性書き込みを説明する図。図５Ａ、５Ｂは、一実施形態における不揮発性読み出しを説明する図。一実施形態における不揮発性データの消去を説明する図。一実施形態の不揮発性メモリの電源投入時の動作を示すフローチャート。一実施形態の不揮発性メモリの電源遮断時の動作を示すフローチャート。

以下に図面を参照して本発明の実施形態について説明する。

一実施形態による不揮発性半導体メモリ（以下、メモリとも云う）を図１に示す。この実施形態のメモリは、ｍ（ｍ≧１）行ｎ（ｎ≧１）列に配列されたｍｎ個のメモリセル１０_ｉｊ（ｉ＝１、・・・，ｍ，ｊ＝１，・・・，ｎ）と、各列に配置された４個のトランジスタ２０ａ_ｊ，２０ｂ_ｊ，２２ａ_ｊ，２２ｂ_ｊと、各列に配置されたセンスアンプラッチ回路３０_ｊと、ドライバ２００と、ドライバ２１０と、各行に配列されたワード線ＷＬ_ｉおよびソース線ＳＬ_ｉと、各列に配列されたビット線ＢＬ_ｊ，／ＢＬ_ｊおよび書き込み線ＭＬ_ｊ，／ＭＬ_ｊと、を備えている。

各メモリセル１０_ｉｊ（ｉ＝１，・・・，ｍ，ｊ＝１，２，・・・，ｎ）は、クロスカップリングされた２個のトランジスタ１２ａ、１２ｂと、選択トランジスタ１４ａ、１４ｂと、を備えている。選択トランジスタ１４ａ、１４ｂは強誘電体トランジスタである。各メモリセル１０_ｉｊ（ｉ＝１，・・・，ｍ，ｊ＝１，・・・，ｎ）において、トランジスタ１２ａは、ソース端子およびドレイン端子の一方がノードＮ１を介して選択トランジスタ１４ａのソース端子およびドレイン端子の一方に接続され、ソース端子およびドレイン端子の他方がソース線ＳＬ_ｉに接続される。トランジスタ１２ｂは、ソース端子およびドレイン端子の一方がノードＮ２を介して選択トランジスタ１４ｂのソース端子およびドレイン端子の一方に接続され、ソース端子およびドレイン端子の他方がソース線ＳＬ_ｉに接続される。

また、トランジスタ１２ａは、ゲート端子がノードＮ２を介してトランジスタ１２ｂのソース端子およびドレイン端子の上記一方および選択トランジスタ１４ｂのソース端子およびドレイン端子の上記一方に接続される。トランジスタ１２ｂは、ゲート端子がノードＮ１を介してトランジスタ１２ａのソース端子およびドレイン端子の上記一方および選択トランジスタ１４ａのソース端子およびドレイン端子の上記一方に接続される。メモリセル１０_ｉｊ（ｉ＝１，２、・・・，ｍ、ｊ＝１，・・・，ｎ）において、選択トランジスタ１４ａは、ソース端子およびドレイン端子の他方がビット線ＢＬ_ｊに接続され、ゲート端子がワード線ＷＬ_ｉに接続され、選択トランジスタ１４ｂは、ソース端子およびドレイン端子の他方がビット線／ＢＬ_ｊに接続され、ゲート端子がワード線ＷＬ_ｉに接続される。

また、メモリセル１０_ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）において、選択トランジスタ１４ａが配置された半導体層は書き込み線ＭＬ_ｊに接続され、選択トランジスタ１４ｂが配置された半導体層（またはウェル）は書き込み線／ＭＬ_ｊに接続される。なお、ここで、半導体層とは、半導体基板またはウェルを意味する。

各センスアンプラッチ回路３０_ｊ（ｊ＝１，・・・，ｎ）は、第１端子３１ａと、第２端子３１ｂと、クロスカップリングされた２個のインバータ３２，３３を有している。第１端子３１ａには、インバータ３２の出力端子とインバータ３３の入力端子が接続される。第２端子３１ｂには、インバータ３２の入力端子とインバータ３３の出力端子が接続される。第ｊ（ｊ＝１，・・・，ｎ）列に配置されたセンスアンプラッチ回路３０の第１端子３１ａは対応するｊ列のビット線ＢＬ_ｊおよび書き込み線ＭＬ_ｊに接続され、第２端子３１ｂは対応するｊ列のビット線／ＢＬ_ｊおよび書き込み線／ＭＬ_ｊに接続される。

また、トランジスタ２０ａ_ｊ（ｊ＝１，・・・，ｎ）はビット線ＢＬ_ｊとセンスアンプラッチ回路３０_ｊとの間に配置され、トランジスタ２２ａ_ｊは書き込み線ＭＬ_ｊとセンスアンプラッチ回路３０_ｊとの間に配置される。また、トランジスタ２０ａ_ｊ（ｊ＝１，・・・，ｎ）およびトランジスタ２２ａ_ｊは、共にゲートが配線２５に接続される。トランジスタ２０ｂ_ｊ（ｊ＝１，・・・，ｎ）はビット線／ＢＬ_ｊとセンスアンプラッチ回路３０_ｊとの間に配置され、トランジスタ２２ｂ_ｊは書き込み線／ＭＬ_ｊとセンスアンプラッチ回路３０_ｊとの間に配置される。また、トランジスタ２０ｂ_ｊ（ｊ＝１，・・・，ｎ）およびトランジスタ２２ｂ_ｊは、共にゲートが配線２５に接続される。

ドライバ（制御回路）２００は、ワード線ＷＬ_ｉ，／ＷＬ_ｉ、ソース線ＳＬ_ｉ、および配線２５を駆動する。ドライバ２１０（制御回路）は、ビット線ＢＬ_ｊ，／ＢＬ_ｊ，および書き込み線ＭＬ_ｊ，／ＭＬ_ｊ，を駆動する。ドライバ２００，２１０は１つの制御回路に含まれていてもよい。

選択トランジスタ（強誘電体トランジスタ）１４ａ，１４ｂはそれぞれ、図２に示すように、半導体層１００に離間して配置されたソース領域１００ａおよびドレイン領域１００ｂと、ソース領域１００ａとドレイン領域１００ｂとの間のチャネルとなる領域１００ｃの上方に配置されたゲート電極１０４と、領域１００ｃとゲート電極１０４との間に配置された強誘電体層１０２と、を備えている。ソース領域１００ａにはソース端子１０１ａが電気的に接続され、ドレイン領域１００ｂにはドレイン端子１０１ｂが電気的に接続され、ゲート電極１０４にはゲート端子１０１ｃが電気的に接続される。また、選択トランジスタ１４ａの半導体層１００は一方の書き込み線ＭＬに電気的に接続され、選択トランジスタ１４ｂの半導体層１００は他方の書き込み線／ＭＬに電気的に接続される。すなわち、選択トランジスタ１４ａの基板端子１０１ｄが一方の書き込み線ＭＬに電気的に接続され、選択トランジスタ１４ｂの基板端子１０１ｄが他方の書き込み線／ＭＬに電気的に接続される。

強誘電体層１０２に用いられる材料として、例えば、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ_３）、ＳＢＴ（ＳｒＢｉ_２Ｔａ_２Ｏ_９）、ＢＬＴ（（Ｂｉ，Ｌｎ）_４Ｔｉ_３Ｏ_１２）、またはＨｆ系強誘電体が挙げられる。なお、上記記号において、例えば（Ｐｂ，Ｌａ）は、ＰｂおよびＬａのうちの少なくとも一方の元素を含むことを意味する。また、記号Ｌｎは、Ｌａ、Ｎｄ、Ｐｒ等のランタノイドに含まれる少なくとも１つの元素を表す。

選択トランジスタ１４ａ，１４ｂはそれぞれ強誘電体トランジスタであるので、強誘電体層１０２の分極状態に応じて閾値が異なる。そして、各メモリセルにおいて、選択トランジスタ１４ａ，１４ｂはそれぞれ、強誘電体層１０２の電気双極子モーメント（分極）が正である場合、すなわち強誘電体層１０２とゲート電極１０４との界面近傍に正の電荷が生じ、強誘電体層１０２とチャネルとなる領域１００ｃとの界面近傍に負の電荷が生じる状態の場合は、選択トランジスタの閾値が高く、強誘電体層１０２の電気双極子モーメント（分極）が負である場合、すなわち強誘電体層１０２とゲート電極１０４との界面近傍に負の電荷が生じ、強誘電体層１０２とチャネルとなる領域１００ｃとの界面近傍に正の電荷が生じる状態の場合は選択トランジスタの閾値が低い。本実施形態では、電気双極子モーメントが正である場合の選択トランジスタに保持されるデータを「１」と、電気双極子モーメントが負である場合の選択トランジスタに保持されるデータを「０」する。

（動作）
次に、一実施形態のメモリの動作について説明する。本実施形態のメモリの動作としては、不揮発性モードにおける動作およびＳＲＡＭモードにおける動作がある。不揮発性モードにおける動作は、不揮発性書き込み動作と、不揮発性読み出し動作がある。

不揮発性書き込み動作は、メモリセルの不揮発性素子である選択トランジスタ１４ａ、１４ｂに対してデータを書き込む動作である。この動作により揮発性のデータ（ＳＲＡＭデータ）を不揮発性のデータ（不揮発性データ）にすることができる。不揮発性読み出し動作は、メモリセルの不揮発性素子である選択トランジスタ１４ａ、１４ｂに保持されている不揮発性データを読み出すことによってメモリセルにおけるノードＮ１、Ｎ２における電位レベルを選択トランジスタ１４ａ、１４ｂに保持されている不揮発性データに対応させる動作である。この不揮発性読み出し動作は、例えば本実施形態のメモリに電源が投入された直後に行うことが好ましい。これは、このメモリに電源が投入された直後では、メモリセルにおけるノードＮ１、Ｎ２の電位がフローティング状態にあるためである。

ＳＲＡＭモードにおける動作は、ドライバ２００、２１０を介してノードＮ１、Ｎ２に揮発性のデータ（ＳＲＡＭデータ）を書き込むＳＲＡＭモードの書き込みと、ノードＮ１、Ｎ２からＳＲＡＭデータを読み出すＳＲＡＭモードの読み出しがある。

（ＳＲＡＭモードの書き込み）
ＳＲＡＭモードの書き込みは、揮発性のＳＲＡＭと同様に行うことができる。例えば、メモリセル１０_１１にＳＲＡＭデータ、例えばノードＮ１にデータ「１」、ノードＮ２にデータ「０」の書き込みを行う場合は、ビット線ＢＬ_１に高電位（例えばＶｄｄ）、ビット線／ＢＬ_１に低電位（例えば０Ｖ）を付加し、ワード線ＷＬ_１に選択トランジスタ１４ａ、１４ｂをＯＮ状態にする電位を印加する。このとき、ワード線ＷＬ_ｉ（ｉ≠１）には低電位を印加し、ビット線ＢＬ_ｊ（ｊ≠１），／ＢＬ_ｊには低電位を印加する。なお、上記書き込み動作の間は、ドライバ２００によって配線２５にトランジスタ２０ａ_ｉ（ｉ＝１，・・・，ｍ）、２０ｂ_ｉ、２２ａ_ｉ、２２ｂ_ｉがＯＦＦ状態となる電位を印加する。

（ＳＲＡＭモードの読み出し）
ＳＲＡＭモードの読み出しについて、選択されたメモリセル例えばメモリセル１０_１１からＳＲＡＭデータを読み出す場合を例にとって図３を参照して説明する。図３は、メモリセル１０_１１からＳＲＡＭデータを読み出す場合における配線に印加する電位を示す図である。このメモリセル１０_１１においては、ＳＲＡＭデータとして、ノードＮ１にデータ「０」が、ノードＮ２にデータ「１」が格納されている。

まず、ドライバ２００によって配線２５にトランジスタ２０ａ_ｊ（ｊ＝１，・・・，ｎ）、２０ｂ_ｊ、２２ａ_ｊ、２２ｂ_ｊがＯＮ状態となる電位を印加する。続いて、書き込み線ＭＬ_１、／ＭＬ_１にドライバ２１０によって０Ｖの電位が印加され、ワード線ＷＬ_１にドライバ２００によって電源電位Ｖｄｄの電位が印加される。ワード線ＷＬ_１に電源電位Ｖｄｄを印加するタイミングは、プリチャージと同時かまたはプリチャージ後が好ましい。なお、他の配線、例えばワード線ＷＬ_ｉ（ｉ＝２，・・・，ｍ）、ビット線ＢＬ_ｊ（ｉ＝２，・・・，ｎ）、／ＢＬ_ｊ、書き込み線ＭＬ_ｊ，／ＭＬ_ｊ、およびソース線ＳＬ_ｉには、０Ｖの電位が印加される。

この状態では、メモリセル１０_１１において、ノードＮ２の電位が「１」で、ノードＮ１の電位が「０」なので、トランジスタ１２ａがＯＮ状態でトランジスタ１２ｂがＯＦＦ状態となる。このとき、ビット線ＢＬ_１、／ＢＬ_１にドライバ２１０によってプリチャージ電位Ｖｐｃを印加する。このプリチャージ電位Ｖｐｃは、例えば電源電位Ｖｄｄの半分の値である。プリチャージ電位Ｖｐｃを印加すると、ビット線ＢＬ_１から選択トランジスタ１４ａ、ノードＮ１、トランジスタ１２ａ、およびソース線ＳＬ_１に読み出し電流が流れる。しかし、トランジスタ１２ｂがＯＦＦ状態なので、ビット線／ＢＬ１から選択トランジスタ１４ｂ、ノードＮ２、トランジスタ１２ｂ、ソース線ＳＬ_１には電流が流れない。これにより、ビット線ＢＬ_１の電位は低下するが、ビット線／ＢＬ_１の電位は低下しない。この状態をセンスアンプラッチ回路３０_１が検知し、増幅しラッチする。このセンスアンプラッチ回路３０_１によって増幅し、ラッチされたデータが外部に出力される。

なお、選択されたメモリセルがメモリセル１０_１１以外であっても同様に行うことができる。このＳＲＡＭモードの読み出しを行った後は、ノードＮ２の電位も低下する。すなわちＳＲＡＭ読み出しは破壊読み出しとなる。このため、ノードＮ１、Ｎ２に元のデータを書き込む再書き込みを行う場合は、ワード線ＷＬ_１に電圧Ｖｄｄを印加し、選択トランジスタ１４ａ、１４ｂをＯＮ状態にすることにより行う。これにより、センスアンプラッチ部に保持されたデータがビット線ＢＬ_１，／ＢＬ_１を介してノードＮ１、Ｎ２に書き込まれる。

（不揮発性書き込み）
次に、選択されたメモリセル例えばメモリセル１０_１１の選択トランジスタ１４ａに不揮発性書き込みを行う場合について図４を参照して説明する。この不揮発性書き込みは、例えば選択トランジスタ１４ａの強誘電体層の分極を負の状態にする書き込みである。なお、選択トランジスタ１４ｂの強誘電体層は分極されていない中立状態であるとする。また、この場合は、ノードＮ１、Ｎ２の電位は「０」レベルとする。

まず、ドライバ２００によってトランジスタ２０ａ_ｊ（ｉ＝１，・・・，ｎ）、２０ｂ_ｊ、２２ａ_ｊ、２２ｂ_ｊがＯＦＦ状態となる電位を配線２５に印加する。続いて、ビット線ＢＬ_ｊ（ｊ＝１，・・・，ｎ），／ＢＬ_ｊの電位をドライバ２１０によって０Ｖにする。ソース線ＳＬ_ｉ（ｉ＝１，・・・，ｍ）の電位もドライバ２００によって０Ｖにする。ドライバ２００によって、ワード線ＷＬ_１に電位Ｖ_ｈｉｇｈを印加するとともにワード線ＷＬ_ｉ（ｉ≠１）に電位Ｖ_ｌｏｗを印加し、ドライバ２１０によって書き込み線ＭＬ_１に電位Ｖ_ＭＬを印加し、書き込み線／ＭＬ_１，ＭＬ_ｊ（ｊ＝２，・・・，ｎ），および／ＭＬ_ｊに電位Ｖ_ＭＬＢを印加する。ここで、上記電位は、選択トランジスタ１４ａの誘電体層の抗電圧をＶｃとすると、以下の関係式を満たす。

Ｖ_ｈｉｇｈ＞Ｖ_ｌｏｗ＞Ｖｃ
Ｖｃ＞Ｖ_ＭＬ＞０
Ｖｃ＞Ｖ_ＭＬＢ＞０
Ｖ_ｈｉｇｈ−Ｖ_ＭＬ＞Ｖｃ
Ｖ_ｌｏｗ−Ｖ_ＭＬＢ＜Ｖｃ
Ｖ_ｈｉｇｈ−Ｖ_ＭＬＢ＜Ｖｃ
Ｖ_ｌｏｗ−Ｖ_ＭＬ＜Ｖｃ
このような電位を印加することにより、選択されたメモリセル１０_１１の選択トランジスタ１４ａの誘電体層には電圧（＝Ｖ_ｈｉｇｈ−Ｖ_ＭＬ）が印加されるが、メモリセル１０_１１の選択トランジスタ１４ｂの誘電体層、メモリセル１０_１ｊ（ｊ＝２，・・・，ｎ）の選択トランジスタ１４ａ、１４ｂの誘電体層には電圧（＝Ｖ_ｈｉｇｈ−Ｖ_ＭＬＢ）が印加され、メモリセル１０_ｉｊ（ｉ＝２，・・・，ｍ，ｊ＝２，・・・，ｎ）の選択トランジスタ１４ａ、１４ｂのそれぞれの誘電体層には電圧（＝Ｖ_ｌｏｗ−Ｖ_ＭＬＢ）が印加される。したがって、メモリセル１０_１１の選択トランジスタ１４ａの誘電体層には抗電圧Ｖｃより大きな電圧が印加される。しかし、選択メモリセル１０_１１の選択トランジスタ１４ｂの誘電体層、メモリセル１０_１ｊ（ｊ＝２，・・・，ｎ）の選択トランジスタ１４ａ、１４ｂのそれぞれの誘電体層、メモリセル１０_ｉｊ（ｉ＝２，・・・，ｍ，ｊ＝２，・・・，ｎ）の選択トランジスタ１４ａ、１４ｂのそれぞれの誘電体層には抗電圧Ｖｃより小さな電圧が印加される。これにより、メモリセル１０_１１の選択トランジスタ１４ａに不揮発性書き込みを行うことができる。

なお、書き込み線ＭＬ_ｊ（ｊ＝１，・・・，ｎ），／ＭＬ_ｊに印加する電位Ｖ_ＭＬ、Ｖ_ＭＬＢは、上記関係式を満たす必要がある。しかし、ＳＲＡＭ読み出しを行い、このＳＲＡＭデータに対応するデータを選択トランジスタに不揮発性書き込みを行う場合、例えば、ノードＮ１に保持されたデータが「０」で、ノードＮ２に保持されたデータが「１」である場合に、ＳＲＡＭ読み出しを行った後に、選択トランジスタ１４ａに不揮発性書き込みを行う場合は、センスアンプラッチ回路３０_１に保持されたデータを用いて、不揮発性書き込みを行うことができる。この場合、センスアンプラッチ回路３０_１から書き込み線ＭＬ_１．／ＭＬ_１に出力される電位がＶ_ＭＬ、Ｖ_ＭＬＢとなるように、センスアンプラッチ回路３０_１のインバータ３２，３３に印加する電圧を調整する。

まず、ドライバ２００によってトランジスタ２０ａ_ｊ（ｊ＝１，・・・，ｎ）、２０ｂ_ｊ、２２ａ_ｊ、２２ｂ_ｊがＯＮ状態となる電位を配線２５に印加する。続いて、ビット線ＢＬ_ｊ（ｊ＝１，・・・，ｎ），／ＢＬ_ｊの電位をドライバ２１０によって０Ｖにする。ソース線ＳＬ_ｉ（ｉ＝１，・・・，ｍ）の電位もドライバ２００によって０Ｖにする。ドライバ２１０によって、ワード線ＷＬ_１に電位Ｖ_ｈｉｇｈを印加するとともにワード線ＷＬ_ｉ（ｉ＝２，・・・，ｍ）に電位Ｖ_ｌｏｗを印加する。すると、書き込み線ＭＬ_１．／ＭＬ_１の電位がそれぞれＶ_ＭＬ、Ｖ_ＭＬＢとなり、不揮発性書き込みを行うことができる。なお、書き込み線ＭＬ_ｊ（ｊ＝２，・・・，ｎ）、／ＭＬ_ｊの電位はＶ_ＭＬＢとなり、メモリセル１０_１１以外のメモリセルには不揮発性書き込みは行われない。

この不揮発性書き込みを行った後は、メモリセル１０_１１において、選択トランジスタ１４ａのＯＮ抵抗Ｒ１は、選択トランジスタ１４ｂのＯＮ抵抗Ｒ２よりも小さくなる。

（不揮発性読み出し）
次に、不揮発性読み出しについて、選択されたメモリセル例えばメモリセル１０_１１から不揮発性データを読み出す場合を例にとって図５Ａ、５Ｂを参照して説明する。図５Ａ、５Ｂは、メモリセル１０_１１から不揮発性データを読み出す前、読み出し後の配線の電位を示す図である。このメモリセル１０_１１においては、不揮発性データとして、選択トランジスタ１４ａが負の状態に分極されており、選択トランジスタ１４ｂは分極されていない状態とする。すなわち、ノードＮ１にデータ「０」が、ノードＮ２にデータ「０」が格納されている。

まず、ドライバ２００によって配線２５にトランジスタ２０ａ_ｊ（ｊ＝１，・・・，ｎ）、２０ｂ_ｊ、２２ａ_ｊ、２２ｂ_ｊがＯＮ状態となる電位を印加する。続いて、ビット線ＢＬ_１，ＢＬ_ｊ（ｊ＝１，・・・，ｎ），／ＢＬ_ｊ、ワード線ＷＬ_ｉ（ｉ＝１，２，・・・，ｍ）および書き込み線ＭＬ_ｊ，／ＭＬ_ｊの電位を０Ｖにする（図５Ａ参照）。

その後、図５Ｂに示すように、選択されたメモリセル１０_１１のビット線ＢＬ_１、／ＢＬ_１に電位Ｖｄｄを印加し、ワード線ＷＬ_１に電位Ｖｄｄを印加する。すると、メモリセル１０_１１の選択トランジスタ１４ａ、１４ｂがＯＮ状態となる。選択トランジスタ１４ａのＯＮ抵抗Ｒ１は選択トランジスタ１４ｂのＯＮ抵抗Ｒ２よりも低いため、ノードＮ１の電位Ｖ_Ｎ１はノードＮ２の電位Ｖ_Ｎ２よりも低くなる。これにより、トランジスタ１２ａはＯＮ状態に、トランジスタ１２ｂはＯＦＦ状態になり、ビット線ＢＬ_１から選択トランジスタ１４ａ、ノードＮ１、トランジスタ１２ａ、およびソース線ＳＬ_１に不揮発性読み出し電流が流れる。すなわち、この不揮発性読み出しを行うことにより、メモリセルの選択トランジスタ１４ａ、１４ｂに保持された不揮発性データに対応するデータがメモリセルのノードＮ１、Ｎ２に書き込まれる。

（不揮発性データの消去）
次に、不揮発性データの消去について、選択されたメモリセル例えばメモリセル１０_１１の選択トランジスタ１４ａから不揮発性データの消去する場合を例にとって図６を参照して説明する。図６にメモリセル１０_１１から不揮発性データを消去する場合の配線の電位を示す。

まず、ビット線ＢＬ_ｊ（ｊ＝１，・・・，ｎ），／ＢＬ_ｊ、およびワード線ＷＬ_１の電位を０Ｖにする（図６参照）。また、書き込み線／ＭＬ_１、ＭＬ_ｊ（ｊ＝２，・・・，ｎ）、／ＭＬ_ｊの電位を０Ｖにする。ワード線ＷＬ_ｉ（ｉ＝２，・・・，ｍ）に電位Ｖ_ｌｏｗを印加する。続いて、書き込み線ＭＬ_１に電位Ｖ_ｈｉｇｈを印加する。すると、メモリセル１０_１１の選択トランジスタ１４ａの誘電体層の分極が負から正になり、不揮発性データの消去が行われる。

（電源投入された場合の動作）
次に、不揮発性ＳＲＡＭに電源が投入された場合の動作について図７に示すフローチャートを参照して説明する。

まず、電源が投入された場合、電源が遮断される前に保持された不揮発性データを使用するか否かを判定する。この判定は、不揮発性読み出しを行うか否かによって行われる（Ｓ１）。ステップＳ１において、不揮発性読み出しを行わないと判定した場合は、ステップＳ２に進み、ＳＲＡＭモードの書き込みを行うか否かの判定を行う。ＳＲＡＭモードの書き込みを行わないと判定した場合は、スタンバイ状態となり（Ｓ３）、その後、指令があった場合は、ステップＳ２に戻る。ＳＲＡＭモードの書き込みを行うと判定した場合は、後述するＳＲＡＭモードの書き込みを行うステップＳ９に進む。ステップＳ１において不揮発性読み出しを行うと判定した場合は、ステップ４に進み不揮発性読み出しを行う。

続いて、ステップＳ５において、ＳＲＡＭモードの読み出しを行うか否かの判定をする。ＳＲＡＭモードの読み出しを行うと判定した場合は、ステップＳ６に進みＳＲＡＭモードの読み出しを行う。ＳＲＡＭモードの読み出しを行わないと判定した場合は、ステップＳ７に進みＳＲＡＭモードの書き込みを行うか否かの判定を行う。

ステップＳ７において、ＳＲＡＭモードの書き込みを行わないと判定した場合はステップＳ８に進み、スタンバイ状態となり、その後、指令があった場合はステップＳ５に戻る。ステップＳ７において、ＳＲＡＭモードの書き込みを行うと判定した場合は、ステップＳ９に進みＳＲＡＭモードの書き込みを行う。

（電源を遮断する場合の動作）
次に、不揮発性ＳＲＡＭから電源を遮断する場合の動作について図８に示すフローチャートを参照して説明する。

まず、電源を遮断する指令を受信した場合は、不揮発性書き込みを行うか否かの判定を行う（Ｓ１１）。この不揮発性書き込みは、例えば、現在のＳＲＡＭデータを不揮発性データとして保持する場合に用いられる。不揮発性書き込みを行わないと判定した場合はステップＳ１３に進み、電源を遮断する。不揮発性書き込みを行うと判定した場合は、ステップＳ１２に進み、不揮発性書き込みを実行する。その後、ステップＳ１３に進み電源を遮断する。不揮発性書き込み動作は電源を遮断する前に実行する例を示したが、不揮発性データの保持は、例えばシステム動作中必要な時に行うなど、電源遮断の有無に関わらず行っても良い。

このように不揮発性ＳＲＡＭは、必要なデータを不揮発性データとして保持することで、メモリのアクセスが無いときに不揮発性ＳＲＡＭの電源を遮断できることから、一般的なＳＲＡＭと比較して待機時電力を削減することができる。

以上説明したように、本実施形態によれば、誤書き込みを抑制することのできる不揮発性半導体メモリを提供することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１０_１１〜１０_２２・・・メモリセル、１２ａ，１２ｂ・・・トランジスタ、１４ａ，１４ｂ・・・選択トランジスタ、２０ａ_１，２０ｂ_１・・・トランジスタ、２２ａ_１，２２ｂ_１・・・トランジスタ、３０１，３０２・・・センスアンプラッチ回路、３１ａ，３１ｂ・・・端子、３２，３３・・・インバータ、１００・・・半導体層、１００ａ・・・ソース領域、１００ｂ・・・ドレイン領域、１００ｃ・・・チャネル領域、１０１ａ・・・ソース端子、１０１ｂ・・・ドレイン端子、１０１ｃ・・・ゲート端子、１０１ｄ・・・基板端子、１０２・・・強誘電体層、１０４・・・ゲート電極、２００・・・ドライバ、２１０・・・ドライバ、ＷＬ_１，ＷＬ_２・・・ワード線、ＢＬ_１，／ＢＬ_１，ＢＬ_２，／ＢＬ_２・・・ビット線、ＭＬ_１，／ＭＬ_１，ＭＬ_２，／ＭＬ_２・・・書き込み線、Ｎ１，Ｎ２・・・ノード、ＳＬ_１，ＳＬ_２・・・ソース線

Claims

第１乃至第６配線と、
ソース端子およびドレイン端子の一方が前記第１配線に電気的に接続される第１トランジスタと、
ソース端子およびドレイン端子の一方が前記第１配線に電気的に接続され、前記ソース端子および前記ドレイン端子の他方が前記第１トランジスタのゲート端子に電気的に接続され、ゲート端子が前記第１トランジスタの前記ソース端子および前記ドレイン端子の他方に電気的に接続される第２トランジスタと、
ゲート端子が前記第２配線に電気的に接続され、ソース端子およびドレイン端子の一方が前記第３配線に電気的に接続され、前記ソース端子および前記ドレイン端子の他方が前記第１トランジスタの前記ソース端子および前記ドレイン端子の他方に電気的に接続され、基板端子が前記第４配線に電気的に接続され、ゲート絶縁層が第１強誘電体を含む第３トランジスタと、
ゲート端子が前記第２配線に電気的に接続され、ソース端子およびドレイン端子の一方が前記第５配線に電気的に接続され、前記ソース端子および前記ドレイン端子の他方が前記第２トランジスタの前記ソース端子および前記ドレイン端子の他方に電気的に接続され、基板端子が前記第６配線に電気的に接続され、ゲート絶縁層が第２強誘電体を含む第４トランジスタと、
を備える不揮発性半導体メモリ。
前記第３配線および前記第４配線に電気的に接続される第１端子と、前記第５配線および前記第６配線に電気的に接続される第２端子とを有するセンスアンプラッチ回路を更に備える請求項１記載の不揮発性半導体メモリ。
前記第３配線と前記センスアンプラッチ回路の前記第１端子との間に配置される第５トランジスタと、
前記第４配線と前記センスアンプラッチ回路の前記第１端子との間に配置される第６トランジスタと、
前記第５配線と前記センスアンプラッチ回路の前記第２端子との間に配置される第７トランジスタと、
前記第６配線と前記センスアンプラッチ回路の前記第２端子との間に配置される第８トランジスタと、
前記第３乃至第６トランジスタのゲート端子のそれぞれに電気的に接続される第７配線と、
を備える請求項２記載の不揮発性半導体メモリ。
前記第１乃至第６配線を駆動する制御回路を更に備える請求項１乃至３のいずれかに記載の不揮発性半導体メモリ。
前記制御回路は、第１電圧を前記第２配線に印加するとともに、前記第１電圧よりも低くかつ前記第１電圧との差が前記第１強誘電体の前記抗電圧よりも高い第２電圧を前記第４配線に印加し、前記第１電圧よりも低くかつ前記第１電圧との差が前記第２強誘電体の前記抗電圧よりも低い第３電圧を前記第６配線に印加し、前記第３トランジスタに不揮発性データの書き込みを行う請求項４記載の不揮発性半導体メモリ。
前記制御回路は、前記第３配線および前記第５配線にプリチャージ電圧を印加し、前記第３トランジスタおよび前記第４トランジスタがＯＮ状態となる電圧を前記第２配線に印加し、データを読み出し、前記センスアンプラッチ回路に前記データをラッチさせる請求項４記載の不揮発性半導体メモリ。
前記データの読み出しを行った後、前記センスアンプラッチ回路の前記第１端子に保持される電圧は前記第１強誘電体の抗電圧よりも低く、前記第２端子に保持される電圧は前記第２強誘電体の抗電圧よりも低い請求項６記載の不揮発性半導体メモリ。
前記制御回路は、前記第１および第２強誘電体それぞれの抗電圧よりも高い第１電圧を前記第２配線に印加し、前記第１電圧と、前記センスアンプラッチ回路の前記第１端子から第４配線を介して供給される電圧と、前記センスアンプラッチ回路の前記第２端子から前記第６配線を介して供給される電圧と、を用い、前記第３トランジスタおよび前記第４トランジスタの一方に不揮発性データの書き込みを行う請求項４乃至７のいずれかに記載の不揮発性半導体メモリ。
前記制御回路は、第１電圧を前記第２配線に印加し、前記第１電圧と、前記センスアンプラッチ回路の前記第１端子から第４配線を介して供給される電圧と、前記センスアンプラッチ回路の前記第２端子から前記第６配線を介して供給される電圧と、を用い、前記第３トランジスタおよび前記第４トランジスタの一方における不揮発性データの消去を行う請求項６または７記載の不揮発性半導体メモリ。