CN112017701A - 阈值电压调整装置和阈值电压调整方法 - Google Patents
阈值电压调整装置和阈值电压调整方法 Download PDFInfo
- Publication number
- CN112017701A CN112017701A CN202010870857.4A CN202010870857A CN112017701A CN 112017701 A CN112017701 A CN 112017701A CN 202010870857 A CN202010870857 A CN 202010870857A CN 112017701 A CN112017701 A CN 112017701A
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- control signal
- memory cells
- operation control
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
本发明实施例公开了一种阈值电压调整装置和阈值电压调整方法,涉及存储器技术领域。阈值电压调整装置,包括:测试单元,用于根据地址信息提供读操作控制信号给存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到输出电流值与目标电流值之间的最小差值;查表单元,用于根据最小差值,通过算法查找操作电压值‑时间值表格以获得最佳的写操作电压值和写操作时间值;控制单元,用于根据地址信息、写操作电压值和写操作时间值提供写操作控制信号;存算一体电路,用于根据写操作控制信号,对待调整阈值电压的多个存储单元执行写操作,以实现该多个存储单元的阈值电压调整。减小了存储一体电路中存储单元的阈值电压偏差。
Description
技术领域
本发明涉及存储器技术领域,具体涉及一种阈值电压调整装置和阈值电压调整方法。
背景技术
在传统冯诺依曼计算体系结构中,存储器与处理器是分离的,两者之间通过数据总线进行连接,数据处理需要在存储器与处理器之间来回传输。但是,随着大数据应用的兴起,海量数据的传输与处理使得传统冯诺依曼计算体系结构面临带宽与功耗的双重挑战,分别称为存储墙与功耗墙问题。为了解决这两个难题,近年来,受到人脑中突触能同时进行记忆和计算的启发,计算机架构中的存算一体(Processing-In-Memory,PIM)技术开始得到人们的广泛研究。
存算一体电路是将神经网络算法的权重事先存储到电路的存储单元中,然后利用存储单元特性及单元阵列结构进行矩阵乘加运算。通常神经网络算法的权重是多bit数据,所以要求存储单元可以存储多bit数值。相关技术中,通过在由非易失性存储器组成的存储单元阵列中直接进行数据运算来实现数据的存储和运算一体化。然而,在实际工作中存储单元的阈值电压往往存在偏差,这降低了存算一体电路的数据运算精度。
发明内容
为了克服相关技术中存在的存储单元的阈值电压存在偏差致使存算一体电路的运算精度低的问题,本发明实施例提供了一种阈值电压调整装置和阈值电压调整方法。
根据本发明的一方面,提供一种基于存算一体电路的阈值电压调整装置,所述阈值电压调整装置包括存算一体电路,所述存算一体电路包括由多个存储单元组成的存储阵列,所述阈值电压调整装置还包括:
测试单元,用于根据地址信息提供读操作控制信号给所述存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到所述输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值;
查表单元,用于根据所述最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值;
控制单元,用于根据所述地址信息、所述写操作电压值和所述写操作时间值提供写操作控制信号;
所述存算一体电路,用于根据所述写操作控制信号,对所述待调整阈值电压的多个存储单元执行写操作,以实现所述待调整阈值电压的多个存储单元的阈值电压调整。
可选地,所述控制单元,还用于根据所述地址信息提供擦除操作控制信号;
所述存算一体电路,还用于根据所述擦除操作控制信号,对所述待调整阈值电压的多个存储单元执行擦除操作。
可选地,所述存算一体电路还包括:
字线高压选择单元,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号选择待调整阈值电压的多行存储单元,并且分别为所述多行存储单元提供字线操作电压,其中所述字线操作电压包括:第一字线操作电压、存储管操作电压和第二字线操作电压;
位线高压选择单元,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号选择待调整阈值电压的多列存储单元,并且分别为所述多列存储单元提供位线操作电压;
源极线高压选择单元,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号选择所述待调整阈值电压的多行存储单元,并且分别为所述多行存储单元提供源极线操作电压。
可选地,所述存储单元包括第一选择管、存储管和第二选择管,
所述第一选择管的第二通路端与所述存储管的第一通路端相连,所述存储管的第二通路端与所述第二选择管的第一通路端相连,
所述第一选择管的第一通路端作为所述存储单元的第一通路端,所述第二选择管的第二通路端作为所述存储单元的第二通路端,所述第一选择管的控制端作为所述存储单元的第一控制端,所述存储管的控制端作为所述存储单元的第二控制端,所述第二选择管的控制端作为所述存储单元的第三控制端。
可选地,在所述存储阵列中,每一行的所述存储单元的第一控制端均连接至同一第一字线,多行所述存储单元对应连接至多个第一字线,
每一行的所述存储单元的第二控制端均连接至同一第二字线,多行所述存储单元对应连接至多个第二字线,
每一行的所述存储单元的第三控制端均连接至同一第三字线,多行所述存储单元对应连接至多个第三字线;
每一列的所述存储单元的第一通路端均连接至同一位线,多列所述存储单元对应连接至多个位线;
每一行的所述存储单元的第二通路端均连接至同一源极线,多行所述存储单元对应连接至多个源极线。
可选地,所述字线高压选择单元包括:第一字线高压选择模块、存储管高压选择模块和第二字线高压选择模块,
所述第一字线高压选择模块,与所述多个第一字线相连,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号为所述待调整阈值电压的多行存储单元提供所述第一字线操作电压;
所述存储管高压选择模块,与所述多个第二字线相连,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号为所述待调整阈值电压的多行存储单元提供所述存储管操作电压;
所述第二字线高压选择模块,与所述多个第三字线相连,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号为所述待调整阈值电压的多行存储单元提供所述第二字线操作电压;
所述位线高压选择单元与所述多个位线连接,所述源极线高压选择单元与所述多个源极线连接。
根据本发明的第二方面,提供一种基于存算一体电路的阈值电压调整方法,存算一体电路包括由多个存储单元组成的存储阵列,所述阈值电压调整方法包括:
根据地址信息提供读操作控制信号给所述存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到所述输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值;
根据所述最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值;
根据所述地址信息、所述写操作电压值和所述写操作时间值提供写操作控制信号;
根据所述写操作控制信号,对所述待调整阈值电压的多个存储单元执行写操作,以实现所述待调整阈值电压的多个存储单元的阈值电压调整。
可选地,所述根据地址信息提供读操作控制信号给所述存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到所述输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值之前,所述阈值电压调整方法还包括:
根据所述地址信息提供擦除操作控制信号;
根据所述擦除操作控制信号,对所述待调整阈值电压的多个存储单元执行擦除操作。
可选地,所述根据地址信息提供读操作控制信号给所述存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到所述输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值包括:
读取当前地址的所述存储单元的第一通路端到第二通路端的输出电流值;
判断所述当前地址的所述存储单元是否已经完成阈值电压调整;
如果所述当前地址的所述存储单元已经完成阈值电压调整,则判断是否全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值,
如果所述当前地址的所述存储单元还没有完成阈值电压调整,则判断所述当前地址的所述存储单元的第一通路端到第二通路端的输出电流值与所述目标电流值之间的第一差值是否小于上一个地址的所述存储单元的第一通路端到第二通路端的输出电流值与所述目标电流值的第二差值;
如果所述第一差值小于所述第二差值,则将存储的所述输出电流值与所述目标电流值之间的所述最小差值更新为所述第一差值,之后判断是否全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值,
如果所述第一差值大于等于所述第二差值,则判断是否全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值;
如果还没有全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值,则读取下一个地址的所述存储单元的第一通路端到第二通路端的输出电流值;
如果已经全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值,则计算得到所述输出电流值与所述目标电流值之间的所述最小差值。
可选地,所述根据所述最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值包括:
在已经全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值时,判断是否已经全部完成对所述待调整阈值电压的多个存储单元的阈值电压调整;
如果还没有全部完成对所述待调整阈值电压的多个存储单元的阈值电压调整,则根据所述最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值。
可选地,所述根据所述写操作控制信号,对所述待调整阈值电压的多个存储单元执行写操作,以实现所述待调整阈值电压的多个存储单元的阈值电压调整之后,还包括:
重新读取所述待调整阈值电压的多个存储单元的输出电流值以确定是否已经全部完成对所述待调整阈值电压的多个存储单元的阈值电压调整。
本发明的一个实施例至少包括以下优点或有益效果:
根据擦除操作控制信号,对待调整阈值电压的多个存储单元执行擦除操作,根据地址信息提供读操作控制信号给存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值,根据最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值,根据地址信息、写操作电压值和写操作时间值提供写操作控制信号,根据写操作控制信号,对待调整阈值电压的多个存储单元执行写操作,以实现待调整阈值电压的多个存储单元的阈值电压调整,减小了存储一体电路中存储单元的阈值电压偏差,提高了存算一体电路的数据运算精度。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出本发明的一个实施例的阈值电压调整装置的结构示意图。
图2示出本发明的一个实施例的存算一体电路的结构示意图。
图3示出本发明的一个实施例的阈值电压调整装置的擦除操作电压示意图。
图4示出本发明的一个实施例的阈值电压调整装置的写操作电压示意图。
图5示出本发明的一个实施例的阈值电压调整装置的读操作电压示意图。
图6示出本发明的一个实施例的阈值电压调整方法的流程图。
具体实施方式
以下基于实施例对本发明进行描述,但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质,公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
图1是本发明的一个实施例的阈值电压调整装置的结构示意图。如图1所示,阈值电压调整装置包括:测试单元100、查表单元200、控制单元300和存算一体电路400。存算一体电路400包括由多个存储单元441组成的存储阵列440。
测试单元100,用于根据地址信息address提供读操作控制信号C1给存算一体电路400,以读取待调整阈值电压的多个存储单元441的输出电流值iDS,并且计算得到输出电流值iDS与根据目标阈值电压确定的目标电流值之间的最小差值D。需要说明的是,目标电流值是具有目标阈值电压的存储单元441的漏极到源极的目标输出电流值。
查表单元200,用于根据最小差值D,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值value1和写操作时间值time1。需要说明的是,操作电压值-时间值表格存储有通过提前测试得到的当对存储单元441进行写操作时为该存储单元441施加的写操作电压值和持续施加写操作电压值的写操作时间值。例如,当最小差值D较大时通过算法查找操作电压值-时间值表格以获得较大的写操作电压值value1和写操作时间值time1,最小差值D较小时通过算法查找操作电压值-时间值表格以获得较小的写操作电压值value1和写操作时间值time1。操作电压值-时间值表格中存储的写操作电压值和持续施加写操作电压值的写操作时间值为测试机提前测试得到最优搭配。
控制单元300,用于根据地址信息address、写操作电压值value1和写操作时间值time1提供写操作控制信号C2。控制单元300还用于根据地址信息address提供擦除操作控制信号C3。
存算一体电路400,用于根据写操作控制信号C2,对待调整阈值电压的多个存储单元执行写操作,以实现待调整阈值电压的多个存储单元的阈值电压调整。存算一体电路400还用于根据擦除操作控制信号C3,对待调整阈值电压的多个存储单元执行擦除操作。
图2是本发明的一个实施例的存算一体电路的结构示意图。如图1和图2所示,阈值电压调整装置包括:测试单元100、查表单元200、控制单元300和存算一体电路400。存算一体电路400包括:字线高压选择单元410、位线高压选择单元420、源极线高压选择单元430和由多个存储单元441组成的存储阵列440。字线高压选择单元410包括:第一字线高压选择模块411、存储管高压选择模块412和第二字线高压选择模块413。每个存储单元441包括:第一选择管442、存储管443和第二选择管444。存储管443包括:N型浮栅场效应管,第一选择管442和第二选择管444包括:N型场效应管。
第一选择管442的源极与存储管443的漏极相连,存储管443的源极与第二选择管444的漏极相连,第一选择管442的漏极作为存储单元441的漏极,第二选择管444的源极作为存储单元441的源极,第一选择管442的选择栅极作为存储单元441的第一栅极,存储管443的控制栅极作为存储单元441的第二栅极,第二选择管444的选择栅极作为存储单元441的第三栅极。
在存储阵列440中,第i行的存储单元441的第一栅极均连接至同一第一字线YDi(0<i≤n),多行存储单元441对应连接至多个第一字线YD。第i行的存储单元441的第二栅极均连接至同一第二字线WLSi(0<i≤n),多行存储单元441对应连接至多个第二字线WLS。第i行的存储单元441的第三栅极均连接至同一第三字线WLi(0<i≤n),多行存储单元441对应连接至多个第三字线WL。第j列的存储单元441的漏极均连接至同一位线GBLj(0<j≤m),多列存储单元441对应连接至多个位线GBL。第i行的存储单元441的源极均连接至同一源极线SLi(0<i≤n),多行存储单元441对应连接至多个源极线SL。
字线高压选择单元410,用于根据读操作控制信号C1或者写操作控制信号C2或者擦除操作控制信号C3选择待调整阈值电压的多行存储单元441,并且分别为多行存储单元441提供字线操作电压,其中字线操作电压包括:第一字线操作电压、存储管操作电压和第二字线操作电压。
位线高压选择单元420,用于根据读操作控制信号C1或者写操作控制信号C2或者擦除操作控制信号C3选择待调整阈值电压的多列存储单元441,并且分别为多列存储单元提供位线操作电压。
源极线高压选择单元430,用于根据读操作控制信号C1或者写操作控制信号C2或者擦除操作控制信号C3选择待调整阈值电压的多行存储单元441,并且分别为多行存储单元提供源极线操作电压。
在一些实施例中,字线高压选择单元410包括:第一字线高压选择模块411、存储管高压选择模块412和第二字线高压选择模块413。第一字线高压选择模块411与多个第一字线YDi(0<i≤n)相连,用于根据读操作控制信号C1或者写操作控制信号C2或者擦除操作控制信号C3为待调整阈值电压的多行存储单元441提供所述第一字线操作电压。存储管高压选择模块412与多个第二字线WLSi(0<i≤n)相连,用于根据读操作控制信号C1或者写操作控制信号C2或者擦除操作控制信号C3为待调整阈值电压的多行存储单元441提供存储管操作电压。第二字线高压选择模块413与多个第三字线WLi(0<i≤n)相连,用于根据读操作控制信号C1或者写操作控制信号C2或者擦除操作控制信号C3为待调整阈值电压的多行存储单元441提供第二字线操作电压。位线高压选择单元420与多个位线GBLj(0<j≤m)连接,源极线高压选择单元430与多个源极线SLi(0<i≤n)连接。
图3示出本发明的一个实施例的阈值电压调整装置的擦除操作电压示意图。如图3所示,当前需要执行擦除操作的存储单元441为第1行存储单元441。第一字线高压选择模块411、存储管高压选择模块412、第二字线高压选择模块413、位线高压选择单元420和源极线高压选择单元430根据擦除操作控制信号C3将第1行存储单元441中存储的数据擦除。第一字线高压选择模块411根据擦除操作控制信号C3为第1行存储单元441提供第一字线操作电压(例如为4V)。存储管高压选择模块412根据擦除操作控制信号C3为第1行存储单元441提供存储管操作电压(例如为-3V)。第二字线高压选择模块413根据擦除操作控制信号C3为第1行存储单元441提供第二字线操作电压(例如为4V)。第一字线高压选择模块411根据擦除操作控制信号C3分别为第2行至第n行存储单元441提供第一字线操作电压(例如为4V)。存储管高压选择模块412根据擦除操作控制信号C3为第2行至第n行存储单元441提供存储管操作电压(例如为4V)。第二字线高压选择模块413根据擦除操作控制信号C3为第2行至第n行存储单元441提供第二字线操作电压(例如为4V)。
位线高压选择单元420根据擦除操作控制信号C3分别为每一列存储单元441提供位线操作电压(例如为4V)。源极线高压选择单元430根据擦除操作控制信号C3分别为每一行存储单元441提供源极线操作电压(例如为4V)。需要说明的是,存算一体电路400还包括PWELL高压选择单元(图2中未示出),用于根据擦除操作控制信号C3为存储阵列440的所有存储单元441提供PWELL操作电压(例如为4V)。
在本发明实施例中,存储单元441中的存储管443的阈值电压取决于存储在浮栅中的电荷量,电荷越多,阈值电压越高。第1行存储单元441中的存储管443的控制栅极施加存储管操作电压(例如为-3V)、PWELL施加PWELL操作电压(例如为4V)。在第1行存储单元441中的存储管443的控制栅极和PWELL之间形成-7V电压差,使用福勒-诺德海姆隧道效应可以从浮栅移除电子,这将导致被捕获的电子通过薄氧化层回到PWELL。将浮栅中电子去除即为对存储单元441中的存储管443执行擦除操作。
图4示出本发明的一个实施例的阈值电压调整装置的写操作电压示意图。如图4所示,当前待执行写操作的存储单元441为第1行的第1至2列存储单元441,对其他存储单元441不执行写操作。第一字线高压选择模块411、存储管高压选择模块412、第二字线高压选择模块413、位线高压选择单元420和源极线高压选择单元430根据写操作控制信号C2对第1行的第1至2列存储单元441执行写操作。第一字线高压选择模块411根据写操作控制信号C2为第1行存储单元441提供第一字线操作电压(例如为4V)。存储管高压选择模块412根据写操作控制信号C2为第1行存储单元441提供存储管操作电压(例如为4V)。第二字线高压选择模块413根据写操作控制信号C2为第1行存储单元441提供第二字线操作电压(例如为-3V)。第一字线高压选择模块411根据写操作控制信号C2分别为第2行至第n行存储单元441提供第一字线操作电压(例如为-3V)。存储管高压选择模块412根据写操作控制信号C2为第2行至第n行存储单元441提供存储管操作电压(例如为-3V)。第二字线高压选择模块413根据写操作控制信号C2为第2行至第n行存储单元441提供第二字线操作电压(例如为-3V)。
位线高压选择单元420根据写操作控制信号C2分别为第1至2列存储单元441提供位线操作电压(例如为-3V),根据写操作控制信号C2分别为第3至m列存储单元441提供位线操作电压(例如为4V)。源极线高压选择单元430根据写操作控制信号C2为每一行存储单元441提供源极线操作电压(例如为-2.4V)。需要说明的是,存算一体电路400还包括PWELL高压选择单元(图2中未示出),用于根据写操作控制信号C2为存储阵列440的所有存储单元441提供PWELL操作电压(例如为-3V)。
在本发明实施例中,第1行的第1至2列存储单元441中的存储管443的控制栅极施加存储管操作电压(例如为4V)、PWELL施加PWELL操作电压(例如为-3V)。在第1行的第1至2列存储单元441中的存储管443的控制栅极和PWELL之间形成7V电压差,通过Fowler-Nordheim隧穿,在带负电的PWELL和带正电的控制栅极之间施加强电场,这使得来自PWELL的电子隧穿穿过薄氧化层并到达浮栅。将电子捕获在浮栅即为对存储单元441中的存储管443执行写操作。
图5示出本发明的一个实施例的阈值电压调整装置的读操作电压示意图。如图5所示,当前需要执行读操作的存储单元441为第1行第1列存储单元441。第一字线高压选择模块411、存储管高压选择模块412、第二字线高压选择模块413、位线高压选择单元420和源极线高压选择单元430根据读操作控制信号C1对第1行的第1列存储单元441执行读操作。第一字线高压选择模块411根据读操作控制信号C1为第1行存储单元441提供第一字线操作电压(例如为2.4V)。存储管高压选择模块412根据读操作控制信号C1为第1行存储单元441提供存储管操作电压(例如为0V)。第二字线高压选择模块413根据读操作控制信号C1为第1行存储单元441提供第二字线操作电压(例如为2.4V)。第一字线高压选择模块411根据读操作控制信号C1分别为第2行至第n行存储单元441提供第一字线操作电压(例如为0V)。存储管高压选择模块412根据读操作控制信号C1为第2行至第n行存储单元441提供存储管操作电压(例如为0V)。第二字线高压选择模块413根据读操作控制信号C1为第2行至第n行存储单元441提供第二字线操作电压(例如为0V)。
位线高压选择单元420根据读操作控制信号C1为第1列存储单元441提供位线操作电压(例如为0.6V),分别为第2至m列存储单元441提供位线操作电压(例如为0V)。源极线高压选择单元430根据读操作控制信号C1为每一行存储单元441提供源极线操作电压(例如为0V)。需要说明的是,存算一体电路400还包括PWELL高压选择单元(图2中未示出),用于根据读操作控制信号C1为存储阵列440的所有存储单元441提供PWELL操作电压(例如为0V)。
在本发明实施例中,第1行第1列存储单元441中的存储管443的控制栅极施加存储管操作电压(例如为0V)、PWELL施加PWELL操作电压(例如为0V)。在第1行的第1列存储单元441中的存储管443的控制栅极和PWELL之间未形成电压差,浮栅中的电子未发生移动。第一选择管442与第二选择管444处于导通状态时,第1行第1列存储单元441中的第一选择管442的漏极与第二选择管444的源极之间形成电压差进而形成输出电流iDS。根据存储单元441的输出电流iDS来确定存储单元441的阈值电压即为对存储单元441中的存储管443执行读操作。
图6示出本发明的一个实施例的阈值电压调整方法的流程图。图6所示的阈值电压调整方法是基于上述实施例中的阈值电压调整装置实现的。
在步骤S610中,根据地址信息提供擦除操作控制信号,根据擦除操作控制信号,对待调整阈值电压的多个存储单元执行擦除操作。
在步骤S620中,读取当前地址的存储单元的漏极到源极的输出电流值。
在步骤S630中,判断当前地址的存储单元是否已经完成阈值电压VT调整。如果当前地址的存储单元已经完成阈值电压VT调整,则执行步骤S640,如果当前地址的存储单元还没有完成阈值电压VT调整,则执行步骤S650。
在步骤S640中,判断是否全部读取完待调整阈值电压VT的多个存储单元的漏极到源极的输出电流值。如果还没有全部读取完待调整阈值电压VT的多个存储单元的漏极到源极的输出电流值,则步骤S670,并返回执行步骤S620。如果已经全部读取完待调整阈值电压VT的多个存储单元的漏极到源极的输出电流值,则经计算得到输出电流值与目标电流值之间的最小差值,之后执行步骤S680。
在步骤S650中,判断当前地址的存储单元的漏极到源极的输出电流值与目标电流值之间的第一差值是否小于上一个地址的存储单元的漏极到源极的输出电流值与目标电流值的第二差值。如果第一差值小于第二差值,则执行步骤S660,如果第一差值大于等于第二差值,则执行步骤S640。
在步骤S660中,将存储的输出电流值与目标电流值之间的最小差值更新为第一差值,之后执行步骤S640。
在步骤S670中,增加当前地址,将下一个地址更新为新的当前地址。
在步骤S680中,判断是否已经全部完成对待调整阈值电压的多个存储单元的阈值电压VT调整。如果还没有全部完成对待调整阈值电压VT的多个存储单元的阈值电压调整,则执行步骤S690。
在步骤S690中,根据最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值。
在步骤S6100中,根据地址信息、写操作电压值和写操作时间值提供写操作控制信号,根据写操作控制信号,对待调整阈值电压的多个存储单元执行写操作,以实现待调整阈值电压的多个存储单元的阈值电压调整。之后返回执行步骤S620来重新读取待调整阈值电压的多个存储单元的输出电流值以确定是否已经全部完成对待调整阈值电压的多个存储单元的阈值电压调整。
根据本发明实施例的阈值电压调整装置和阈值电压调整方法,根据擦除操作控制信号,对待调整阈值电压的多个存储单元执行擦除操作,根据地址信息提供读操作控制信号给存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值,根据最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值,根据地址信息、写操作电压值和写操作时间值提供写操作控制信号,根据写操作控制信号,对待调整阈值电压的多个存储单元执行写操作,以实现待调整阈值电压的多个存储单元的阈值电压调整,减小了存储一体电路中存储单元的阈值电压偏差,提高了存算一体电路的数据运算精度。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。以上所述仅为本发明的较佳实施例而已,并不用已限制本发明,任何熟悉本专业的技术人员,再不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许变更或修饰等,凡在本发明的精神和原则之内所作的任何修改、等同替换或改进等,均应包含在本发明的保护范围之内。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。
Claims (11)
1.一种基于存算一体电路的阈值电压调整装置,其特征在于,所述阈值电压调整装置包括存算一体电路,所述存算一体电路包括由多个存储单元组成的存储阵列,所述阈值电压调整装置还包括:
测试单元,用于根据地址信息提供读操作控制信号给所述存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到所述输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值;
查表单元,用于根据所述最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值;
控制单元,用于根据所述地址信息、所述写操作电压值和所述写操作时间值提供写操作控制信号;
所述存算一体电路,用于根据所述写操作控制信号,对所述待调整阈值电压的多个存储单元执行写操作,以实现所述待调整阈值电压的多个存储单元的阈值电压调整。
2.根据权利要求1所述的阈值电压调整装置,其特征在于,所述控制单元,还用于根据所述地址信息提供擦除操作控制信号;
所述存算一体电路,还用于根据所述擦除操作控制信号,对所述待调整阈值电压的多个存储单元执行擦除操作。
3.根据权利要求2所述的阈值电压调整装置,其特征在于,所述存算一体电路还包括:
字线高压选择单元,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号选择待调整阈值电压的多行存储单元,并且分别为所述多行存储单元提供字线操作电压,其中所述字线操作电压包括:第一字线操作电压、存储管操作电压和第二字线操作电压;
位线高压选择单元,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号选择待调整阈值电压的多列存储单元,并且分别为所述多列存储单元提供位线操作电压;
源极线高压选择单元,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号选择所述待调整阈值电压的多行存储单元,并且分别为所述多行存储单元提供源极线操作电压。
4.根据权利要求3所述的阈值电压调整装置,其特征在于,所述存储单元包括第一选择管、存储管和第二选择管,
所述第一选择管的第二通路端与所述存储管的第一通路端相连,所述存储管的第二通路端与所述第二选择管的第一通路端相连,
所述第一选择管的第一通路端作为所述存储单元的第一通路端,所述第二选择管的第二通路端作为所述存储单元的第二通路端,所述第一选择管的控制端作为所述存储单元的第一控制端,所述存储管的控制端作为所述存储单元的第二控制端,所述第二选择管的控制端作为所述存储单元的第三控制端。
5.根据权利要求4所述的阈值电压调整装置,其特征在于,在所述存储阵列中,每一行的所述存储单元的第一控制端均连接至同一第一字线,多行所述存储单元对应连接至多个第一字线,
每一行的所述存储单元的第二控制端均连接至同一第二字线,多行所述存储单元对应连接至多个第二字线,
每一行的所述存储单元的第三控制端均连接至同一第三字线,多行所述存储单元对应连接至多个第三字线;
每一列的所述存储单元的第一通路端均连接至同一位线,多列所述存储单元对应连接至多个位线;
每一行的所述存储单元的第二通路端均连接至同一源极线,多行所述存储单元对应连接至多个源极线。
6.根据权利要求5所述的阈值电压调整装置,其特征在于,所述字线高压选择单元包括:第一字线高压选择模块、存储管高压选择模块和第二字线高压选择模块,
所述第一字线高压选择模块,与所述多个第一字线相连,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号为所述待调整阈值电压的多行存储单元提供所述第一字线操作电压;
所述存储管高压选择模块,与所述多个第二字线相连,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号为所述待调整阈值电压的多行存储单元提供所述存储管操作电压;
所述第二字线高压选择模块,与所述多个第三字线相连,用于根据所述读操作控制信号或者所述写操作控制信号或者所述擦除操作控制信号为所述待调整阈值电压的多行存储单元提供所述第二字线操作电压;
所述位线高压选择单元与所述多个位线连接,所述源极线高压选择单元与所述多个源极线连接。
7.一种基于存算一体电路的阈值电压调整方法,其特征在于,存算一体电路包括由多个存储单元组成的存储阵列,所述阈值电压调整方法包括:
根据地址信息提供读操作控制信号给所述存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到所述输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值;
根据所述最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值;
根据所述地址信息、所述写操作电压值和所述写操作时间值提供写操作控制信号;
根据所述写操作控制信号,对所述待调整阈值电压的多个存储单元执行写操作,以实现所述待调整阈值电压的多个存储单元的阈值电压调整。
8.根据权利要求7所述的阈值电压调整方法,其特征在于,所述根据地址信息提供读操作控制信号给所述存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到所述输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值之前,所述阈值电压调整方法还包括:
根据所述地址信息提供擦除操作控制信号;
根据所述擦除操作控制信号,对所述待调整阈值电压的多个存储单元执行擦除操作。
9.根据权利要求8所述的阈值电压调整方法,其特征在于,所述根据地址信息提供读操作控制信号给所述存算一体电路,以读取待调整阈值电压的多个存储单元的输出电流值,并且计算得到所述输出电流值与根据目标阈值电压确定的目标电流值之间的最小差值包括:
读取当前地址的所述存储单元的第一通路端到第二通路端的输出电流值;
判断所述当前地址的所述存储单元是否已经完成阈值电压调整;
如果所述当前地址的所述存储单元已经完成阈值电压调整,则判断是否全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值,
如果所述当前地址的所述存储单元还没有完成阈值电压调整,则判断所述当前地址的所述存储单元的第一通路端到第二通路端的输出电流值与所述目标电流值之间的第一差值是否小于上一个地址的所述存储单元的第一通路端到第二通路端的输出电流值与所述目标电流值的第二差值;
如果所述第一差值小于所述第二差值,则将存储的所述输出电流值与所述目标电流值之间的所述最小差值更新为所述第一差值,之后判断是否全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值,
如果所述第一差值大于等于所述第二差值,则判断是否全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值;
如果还没有全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值,则读取下一个地址的所述存储单元的第一通路端到第二通路端的输出电流值;
如果已经全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值,则计算得到所述输出电流值与所述目标电流值之间的所述最小差值。
10.根据权利要求9所述的阈值电压调整方法,其特征在于,所述根据所述最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值包括:
在已经全部读取完所述待调整阈值电压的多个存储单元的第一通路端到第二通路端的输出电流值时,判断是否已经全部完成对所述待调整阈值电压的多个存储单元的阈值电压调整;
如果还没有全部完成对所述待调整阈值电压的多个存储单元的阈值电压调整,则根据所述最小差值,通过算法查找操作电压值-时间值表格以获得最佳的写操作电压值和写操作时间值。
11.根据权利要求10所述的阈值电压调整方法,其特征在于,所述根据所述写操作控制信号,对所述待调整阈值电压的多个存储单元执行写操作,以实现所述待调整阈值电压的多个存储单元的阈值电压调整之后,还包括:
重新读取所述待调整阈值电压的多个存储单元的输出电流值以确定是否已经全部完成对所述待调整阈值电压的多个存储单元的阈值电压调整。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010870857.4A CN112017701B (zh) | 2020-08-26 | 2020-08-26 | 阈值电压调整装置和阈值电压调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010870857.4A CN112017701B (zh) | 2020-08-26 | 2020-08-26 | 阈值电压调整装置和阈值电压调整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112017701A true CN112017701A (zh) | 2020-12-01 |
CN112017701B CN112017701B (zh) | 2023-02-17 |
Family
ID=73503315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010870857.4A Active CN112017701B (zh) | 2020-08-26 | 2020-08-26 | 阈值电压调整装置和阈值电压调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112017701B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117111717A (zh) * | 2023-10-24 | 2023-11-24 | 荣耀终端有限公司 | 一种闪存控制方法、电子设备和存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734612A (en) * | 1995-07-05 | 1998-03-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device with a plurality of memory cells connected to bit lines and method of adjusting the same |
JP2001093287A (ja) * | 1999-09-24 | 2001-04-06 | Sony Corp | 不揮発性半導体記憶装置 |
JP2003151298A (ja) * | 2001-11-13 | 2003-05-23 | Sharp Corp | 電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置 |
CN109817624A (zh) * | 2019-01-22 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 存储器及其操作方法 |
CN110137173A (zh) * | 2019-04-15 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | 存储器及其操作方法 |
CN110544502A (zh) * | 2018-05-28 | 2019-12-06 | 香港商艾思科有限公司 | 存储设备的驱动方法 |
-
2020
- 2020-08-26 CN CN202010870857.4A patent/CN112017701B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734612A (en) * | 1995-07-05 | 1998-03-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device with a plurality of memory cells connected to bit lines and method of adjusting the same |
JP2001093287A (ja) * | 1999-09-24 | 2001-04-06 | Sony Corp | 不揮発性半導体記憶装置 |
JP2003151298A (ja) * | 2001-11-13 | 2003-05-23 | Sharp Corp | 電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置 |
CN110544502A (zh) * | 2018-05-28 | 2019-12-06 | 香港商艾思科有限公司 | 存储设备的驱动方法 |
CN109817624A (zh) * | 2019-01-22 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 存储器及其操作方法 |
CN110137173A (zh) * | 2019-04-15 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | 存储器及其操作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117111717A (zh) * | 2023-10-24 | 2023-11-24 | 荣耀终端有限公司 | 一种闪存控制方法、电子设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN112017701B (zh) | 2023-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102947887B (zh) | 非易失性存储设备中的同时多状态读取或验证 | |
US20050185462A1 (en) | Non-volatile memory and semiconductor device | |
EP2973582B1 (en) | Shared bit line string architecture | |
US20120069658A1 (en) | Methods, devices, and systems for dealing with threshold voltage change in memory devices | |
TW201711173A (zh) | 記憶體裝置 | |
CN110543937B (zh) | 神经网络及操作方法、神经网络信息处理系统 | |
KR20170098716A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
US6714459B2 (en) | Nonvolatile semiconductor memory device and method of detecting overerased cell | |
US10607701B2 (en) | Semiconductor storage device | |
CN109754838B (zh) | 非易失性存储器设备 | |
US20220084610A1 (en) | Apparatus for mitigating program disturb | |
JPH10302482A (ja) | 半導体メモリ | |
CN112017701B (zh) | 阈值电压调整装置和阈值电压调整方法 | |
KR102211220B1 (ko) | 반도체 장치 및 이의 동작 방법 | |
US20120140558A1 (en) | Non-volatile semiconductor memory device | |
CN113707200B (zh) | 存储器及其读、写、擦除方法 | |
US10297338B2 (en) | Memory system | |
US11978515B2 (en) | Semiconductor memory device and reading method | |
CN108492844B (zh) | 一种双分离栅闪存阵列及其编程方法 | |
CN114300016A (zh) | 三态内容可寻址存储器及其存储单元 | |
CN111243648A (zh) | 闪存单元、闪存模块以及闪存芯片 | |
JP7014364B2 (ja) | メモリデバイスの操作方法 | |
US20240028211A1 (en) | Memory device for computing in-memory | |
CN213716521U (zh) | 字线电压产生电路 | |
US20240170080A1 (en) | Semiconductor device performing data read operation and controller controlling the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 519080 unit a1106-1107, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province Applicant after: Zhuhai Boya Technology Co.,Ltd. Address before: 519080 unit a1106-1107, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province Applicant before: ZHUHAI BOYA TECHNOLOGY Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |