JPH10253976A - 液晶表示素子 - Google Patents

液晶表示素子

Info

Publication number
JPH10253976A
JPH10253976A JP5766897A JP5766897A JPH10253976A JP H10253976 A JPH10253976 A JP H10253976A JP 5766897 A JP5766897 A JP 5766897A JP 5766897 A JP5766897 A JP 5766897A JP H10253976 A JPH10253976 A JP H10253976A
Authority
JP
Japan
Prior art keywords
electrode
alloy
active layer
insulating layer
silicon active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5766897A
Other languages
English (en)
Inventor
Toshio Shimizu
俊雄 清水
Tadashi Niimura
忠 新村
Shuichi Saito
秀一 齋藤
Masaaki Kano
正明 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5766897A priority Critical patent/JPH10253976A/ja
Publication of JPH10253976A publication Critical patent/JPH10253976A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 液晶表示素子の動作および機能を劣化させる
ことなく、低抵抗のAlまたはAl合金、もしくはCu
またはCu合金からなる電極配線の使用を可能にし、電
極配線幅の微細化による開口率の向上が達成された、液
晶表示素子を提供することを目的とする。 【解決手段】 電極配線は、AlまたはAl合金、もし
くはCuまたはCu合金からなる電極本体と、この電極
本体がゲート絶縁層、シリコン活性層および画素電極と
接触する面を覆う、TiN、MoTa、MoWから選ば
れた少なくとも1種の材料からなる被膜とから形成され
ていることを特徴とする液晶表示素子。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示素子に関
するものである。
【0002】
【従来の技術】薄膜トランジスタ(TFT)を有する液
晶表示素子(LCD)は、ガラス基板と、このガラス基
板上に形成されたボトムゲート型もしくはトップゲート
型のTFT、および画素電極と、前記ガラス基板に対し
て所望する距離だけ隔てて対向配置されたカラーフィル
ター基板と、前記ガラス基板と前記カラーフィルター基
板の間に封入された液晶とを備えている。
【0003】前記ガラス基板上には、TFTとTFT、
およびTFTと画素電極を接続するための電極配線が設
けられている。電極配線としては、ソース電極、ドレイ
ン電極およびゲート電極がある。ソース電極は、TFT
のシリコン活性層に接続されている。ドレイン電極は、
一端が、前記シリコン活性層に前記ソース電極と電気的
に分離して接続され、他端は、ITO膜からなる画素電
極に接続されている。ゲート電極は、前記シリコン活性
層にゲート絶縁層を介して接続されている。
【0004】従来、上述の電極配線に使用されてきた材
料としては、MoTa、MoW、Mo、Ta、Cr、N
b、W、Ti、TiWなどがある。これらの電極配線材
料は、抵抗率が10-5から10-4Ωcmの範囲のオーダ
ーである。
【0005】前述の液晶表示素子において、明度を高く
するためには前記ガラス基板上での画素電極の占める割
合、つまり開口率を向上させることが必要である。この
ため、より抵抗の低い材料からなる電極配線を用いて、
電極配線幅を細くすることが求められている。現在の電
極配線幅としては、10μm程度である。
【0006】このようなことから、抵抗率が10-6Ωc
mのオーダーと、従来のMoTaのような材料よりも低
い、AlまたはAl合金、もしくはCuまたはCu合金
を使用することが望まれている。しかし、AlまたはA
l合金、もしくはCuまたはCu合金をTFTの電極配
線として使用すると、液晶表示素子の製造中および完成
後に、従来の材料では生じなかった以下の問題が生じ
る。
【0007】(1)AlまたはAl合金の薄膜または電
極が形成されたガラス基板を、エッチングマスクとなる
レジストパターンを形成するために現像液へ浸透させた
際に、ITO膜とドレイン電極用のAlまたはAl合金
が接触している部分で、酸化還元反応が起きる。この反
応により、Alが酸化してAl23 絶縁物が生成され
るため、ドレイン電極と画素電極間での導通が取れなく
なる。その結果、前記TFTのON、OFF制御におい
て画素電極が動作しなくなる。また、前記酸化還元反応
において、ITO膜が還元されてInやSnが析出し、
画素電極が変質して黒く不透明になる。
【0008】(2)絶縁膜やパッシベーション膜をCV
Dなどで成膜中、ガラス基板の温度は300℃以上に上
昇する。その際、AlまたはAl合金、もしくはCuま
たはCu合金からなるソース電極およびドレイン電極
と、シリコン活性層が接触している部分で、相互拡散が
起きる。その結果、接触部のコンタクト抵抗が増加し
て、TFTの動作特性が劣化する。
【0009】(3)絶縁膜やパッシベーション膜をCV
Dなどで成膜中に、ガラス基板の温度が300℃以上に
上昇した際、AlまたはAl合金からなるゲート電極の
表面に、ヒロックと呼ばれる突起が発生する。その結
果、ゲート絶縁層がヒロックによって突き破られ、ゲー
ト電極と前記活性層のチャネル部が短絡して、TFTが
動作しなくなる。
【0010】
【発明が解決しようとする課題】上述のように、低抵抗
のAlまたはAl合金、もしくはCuまたはCu合金
は、電極配線として用いると、液晶表示素子の動作およ
び機能を劣化させるため、液晶表示素子の電極材料とし
ては使用が困難であった。
【0011】本発明の目的は、液晶表示素子の動作およ
び機能を劣化させることなく、低抵抗のAlまたはAl
合金、もしくはCuまたはCu合金からなる電極配線の
使用を可能にし、電極配線幅の微細化による開口率の向
上が達成された、液晶表示素子を提供することである。
【0012】
【課題を解決するための手段】
(1)本発明に係る液晶表示素子は、ガラス基板;前記
ガラス基板上に形成されたゲート電極と、このゲート電
極上に順次形成されたゲート絶縁層、シリコン活性層お
よび高濃度シリコン活性層と、この高濃度シリコン活性
層に互いに電気的に分離して設けられたソース電極、ド
レイン電極とを有するボトムゲート型の薄膜トランジス
タ;および前記ガラス基板上に配置され、前記ドレイン
電極と接続されたITO膜からなる画素電極;を具備
し、前記ゲート電極は、AlまたはAl合金からなる電
極本体と、この電極本体の前記ゲート絶縁層と接触する
面のうち、少くとも前記電極本体と前記シリコン活性層
のチャネル部との間に位置する接触面を覆う、TiN、
MoTa、MoWから選ばれた少なくとも1種の材料か
らなる被膜とから形成され、前記ソース電極は、Alま
たはAl合金からなる電極本体と、この電極本体の少な
くとも前記高濃度シリコン活性層との接触面を覆う、T
iN、MoTa、MoWから選ばれた少なくとも1種の
材料からなる被膜とから形成され、前記ドレイン電極
は、AlまたはAl合金からなる電極本体と、この電極
本体の少なくとも前記高濃度シリコン活性層との接触面
および前記画素電極との接触面を覆う、TiN、MoT
a、MoWから選ばれた少なくとも1種の材料からなる
被膜とから形成されている。
【0013】(2)本発明に係る液晶表示素子は、ガラ
ス基板;前記ガラス基板上に形成されたゲート電極と、
このゲート電極上に順次形成されたゲート絶縁層、シリ
コン活性層および高濃度シリコン活性層と、この高濃度
シリコン活性層に互いに電気的に分離して設けられたソ
ース電極、ドレイン電極とを有するボトムゲート型の薄
膜トランジスタ;および前記ガラス基板上に配置され、
前記ドレイン電極と接続されたITO膜からなる画素電
極;を具備し、前記ゲート電極は、CuまたはCu合金
からなる電極本体と、この電極本体の前記ゲート絶縁層
と接触する面のうち、少くとも前記電極本体と前記シリ
コン活性層のチャネル部との間に位置する接触面を覆
う、TiN、MoTa、MoWから選ばれた少なくとも
1種の材料からなる被膜とから形成され、前記ソース電
極は、CuまたはCu合金からなる電極本体と、この電
極本体の少なくとも前記高濃度シリコン活性層との接触
面を覆う、TiN、MoTa、MoWから選ばれた少な
くとも1種の材料からなる被膜とから形成され、前記ド
レイン電極は、CuまたはCu合金からなる電極本体
と、この電極本体の少なくとも前記高濃度シリコン活性
層との接触面および前記画素電極との接触面を覆う、T
iN、MoTa、MoWから選ばれた少なくとも1種の
材料からなる被膜とから形成されている。
【0014】(3)本発明に係る液晶表示素子は、ガラ
ス基板;前記ガラス基板上に形成されたシリコン活性層
と、このシリコン活性層上に順次形成されたゲート絶縁
層、ゲート電極、第1層間絶縁層および第2層間絶縁層
と、前記第1層間絶縁層上に形成され、前記ゲート絶縁
層および第1層間絶縁層を貫通して、前記シリコン活性
層に互いに電気的に分離して接続された、ソース電極お
よびドレイン電極とを有するトップゲート型の薄膜トラ
ンジスタ;および前記第2層間絶縁層上に配置され、こ
の第2層間絶縁層を貫通して前記ドレイン電極と接続さ
れたITO膜からなる画素電極;を具備し、前記ゲート
電極は、AlまたはAl合金からなる電極本体と、この
電極本体の少なくとも前記ゲート絶縁層との接触面を覆
う、TiN、MoTa、MoWから選ばれた少なくとも
1種の材料からなる被膜とから形成され、前記ソース電
極は、AlまたはAl合金からなる電極本体と、この電
極本体の少なくとも前記シリコン活性層との接触面を覆
う、TiN、MoTa、MoWから選ばれた少なくとも
1種の材料からなる被膜とから形成され、前記ドレイン
電極は、AlまたはAl合金からなる電極本体と、この
電極本体の少なくとも前記シリコン活性層との接触面お
よび前記画素電極との接触面を覆う、TiN、MoT
a、MoWから選ばれた少なくとも1種の材料からなる
被膜とから形成されている。
【0015】(4)本発明に係る液晶表示素子は、ガラ
ス基板;前記ガラス基板上に形成されたシリコン活性層
と、このシリコン活性層上に順次形成されたゲート絶縁
層、ゲート電極、第1層間絶縁層および第2層間絶縁層
と、前記第1層間絶縁層上に形成され、前記ゲート絶縁
層および第1層間絶縁層を貫通して、前記シリコン活性
層に互いに電気的に分離して接続された、ソース電極お
よびドレイン電極とを有するトップゲート型の薄膜トラ
ンジスタ;および前記第2層間絶縁層上に配置され、こ
の第2層間絶縁層を貫通して前記ドレイン電極と接続さ
れたITO膜からなる画素電極;を具備し、前記ゲート
電極は、CuまたはCu合金からなる電極本体と、この
電極本体の少なくとも前記ゲート絶縁層との接触面を覆
う、TiN、MoTa、MoWから選ばれた少なくとも
1種の材料からなる被膜とから形成され、前記ソース電
極は、CuまたはCu合金からなる電極本体と、この電
極本体の少なくとも前記シリコン活性層との接触面を覆
う、TiN、MoTa、MoWから選ばれた少なくとも
1種の材料からなる被膜とから形成され、前記ドレイン
電極は、CuまたはCu合金からなる電極本体と、この
電極本体の少なくとも前記シリコン活性層との接触面お
よび前記画素電極との接触面を覆う、TiN、MoT
a、MoWから選ばれた少なくとも1種の材料からなる
被膜とから形成されている。
【0016】
【発明の実施の形態】図1は、本発明に係る、ボトムゲ
ート型TFTを有する液晶表示素子の平面図、図2は断
面図である。液晶表示素子は、TFTおよび画素電極が
形成されたガラス基板1とカラーフィルター基板2との
間に液晶3が封入された構造をなす。
【0017】カラーフィルター基板2は、ガラス基板上
に前記画素電極に対応したカラーフィルター4が形成さ
れ、その上に、ITO膜5が形成された構造をなす。ガ
ラス基板1上には、TFT6と、各TFT6に隣接した
ITO膜からなる画素電極7が形成されている。前記T
FT6は、前記ガラス基板1上の下地コート8の上にゲ
ート電極9が形成され、その上に、第1ゲート絶縁層1
0、第2ゲート絶縁層11、シリコン活性層12、チャ
ネル保護膜13、高濃度シリコン活性層14、ソース電
極15およびドレイン電極16、パッシベーション膜1
7が形成された、ボトムゲート型の構造をなす。前記ソ
ース電極15およびドレイン電極16は、前記シリコン
活性層12のチャネル部18の両側に、互いに電気的に
分離して設けられている。また、前記画素電極7は、前
記ドレイン電極16と接続されている。
【0018】前記ゲート電極9は、AlまたはAl合
金、もしくはCuまたはCu合金からなる電極本体9a
と、この電極本体9aが前記第1ゲート絶縁層10と接
触する面のうち、少くとも前記電極本体9aと前記チャ
ネル部18との間に位置する接触面を覆う、TiN、M
oTa、MoWから選ばれた少なくとも1種の材料から
なる被膜9bとから形成されている。
【0019】また、前記ソース電極15は、Alまたは
Al合金、もしくはCuまたはCu合金からなる電極本
体15aと、この電極本体15aの少なくとも前記高濃
度シリコン活性層14との接触面を覆う、TiN、Mo
Ta、MoWから選ばれた少なくとも1種の材料からな
る被膜15bとから形成されている。
【0020】また、前記ドレイン電極16は、Alまた
はAl合金、もしくはCuまたはCu合金からなる電極
本体16aと、この電極本体16aの少なくとも前記高
濃度シリコン活性層14との接触面および前記画素電極
7との接触面を覆う、TiN、MoTa、MoWから選
ばれた少なくとも1種の材料からなる被膜16bとから
形成されている。
【0021】ここで、Al合金としては、例えばAl−
Si、Al−Si−Cu、Al−Y、Al−Ndからな
る合金等を挙げることができる。また、Cu合金として
は、例えばCu−Ti、Cu−Nbからなる合金等を挙
げることができる。
【0022】被覆用の材料としては、例えばTiN、M
oTa、MoW、Mo、Ta、Nb、W、TiW、T
i、Cr等を挙げることができる。これらの材料は、バ
リアー層としての効果があり、レジスト現像液中でIT
O膜と接触していても、接触部分で酸化還元反応が起こ
ることはない。また、CVD成膜中などに基板温度が3
00℃以上に上昇しても、シリコン膜との接触部分で相
互拡散が起こることはない。さらに、CVD成膜中など
に基板温度が300℃以上に上昇しても、ヒロックが発
生することはない。前述の被覆用材料のうち、特にTi
Nは、Alと同じ条件でドライエッチングできるため、
TiNを被覆したAl薄膜から、同じマスクを用いた1
回のドライエッチングにより、TiN被膜を有するAl
電極を形成することができる。また、前述の被覆用材料
のうち、特にMoTaおよびMoWは、耐薬液性に優
れ、ITO膜のエッチングに用いる酸性薬液等に耐える
という利点、および低抵抗であるという利点を有する。
【0023】また、前記ソース電極15の被膜15b
は、前記ソース電極15が前記高濃度シリコン活性層1
4と接触する面だけでなく、前記ソース電極15が前記
パッシベーション膜17と接触する面を覆うように配置
されても良い。さらに、前記ドレイン電極16の被膜1
6bは、前記ドレイン電極16が前記高濃度シリコン活
性層14と接触する面だけでなく、前記ドレイン電極1
6が前記パッシベーション膜17と接触する面を覆うよ
うに配置されても良い。このように前記ソース電極15
およびドレイン電極16の表面側に被膜を配置すること
によって、AlまたはAl合金、もしくはCuまたはC
u合金の可視光に対する高い反射率のために、前記ソー
ス電極15およびドレイン電極16の表面が反射して、
液晶表示画面が見にくくなることを防止できる。
【0024】次に、上述のボトムゲート型TFTを有す
る液晶表示素子の製造方法を、図3および図4を参照し
て説明する。 (1)ガラス基板1上に、下地コート膜8をCVD法に
より成膜し、その上に、ゲート電極用の、AlまたはA
l合金、もしくはCuまたはCu合金からなる薄膜19
を、図3の(a)に示すように、スパッタリング法によ
り成膜する。この薄膜19の膜厚としては、例えば30
0〜700nmにすることが好ましい。
【0025】(2)TiN、MoTa、MoWから選ば
れた少なくとも1種の材料からなる薄膜20を、図3の
(b)に示すように、スパッタリング法により成膜す
る。この薄膜20の膜厚としては、例えば20〜70n
mにすることが好ましい。
【0026】(3)図示しないマスクを用いてパターニ
ングし、図3の(c)に示すように、ゲート電極9を形
成する。ゲート電極9は、AlまたはAl合金、もしく
はCuまたはCu合金からなる電極本体9aと、この電
極本体9aのゲート絶縁層と接触する面のうち、少くと
も前記電極本体9aとシリコン活性層のチャネル部との
間に位置する接触面を覆うように被覆された、TiN、
MoTa、MoWから選ばれた少なくとも1種の材料か
らなる被膜9bとから形成される。図1および図2に示
す液晶表示素子においては、前記電極本体9aとシリコ
ン活性層のチャネル部との間に位置する接触面は、図3
の(c)に示すように、前記ゲート電極9の上面とな
る。
【0027】(4)第1ゲート絶縁層10、第2ゲート
絶縁膜21、シリコン膜22、チャネル保護膜用絶縁膜
をCVD法により連続成膜する。その後、パターニング
して、図3の(d)に示すように、前記シリコン膜22
上にチャネル保護膜13を形成する。
【0028】(5)高濃度シリコン膜をCVD法により
成膜し、図示しないマスクを用いてパターニングして、
図3の(e)に示すように、高濃度シリコン活性層14
を形成した後、前記シリコン膜22を、前述のマスクを
用いてパターニングして、シリコン活性層12を形成す
る。また、同様なマスクを用いて、前記第2ゲート絶縁
膜21をパターニングして、第2ゲート絶縁層11を形
成する。
【0029】(6)ITO膜をスパッタリング法により
成膜し、パターニングして、図3の(f)に示すように
画素電極7を形成する。 (7)TiN、MoTa、MoWから選ばれた少なくと
も1種の材料からなる薄膜23をスパッタリング法によ
り、図4の(g)に示すように成膜する。この薄膜23
の膜厚としては、例えば20〜70nmにすることが好
ましい。
【0030】(8)AlまたはAl合金、もしくはCu
またはCu合金からなる薄膜24を、スパッタリング法
により、図4の(h)に示すように成膜する。この薄膜
24の膜厚としては、例えば300〜700nmにする
ことが好ましい。
【0031】(9)図示しないマスクを用いてパターニ
ングして、図4の(i)に示すように、互いに電気的に
分離されたソース電極15およびドレイン電極16を、
前記高濃度シリコン活性層14上に形成する。ソース電
極15は、AlまたはAl合金、もしくはCuまたはC
u合金からなる電極本体15aと、この電極本体15a
の少なくとも前記高濃度シリコン活性層14との接触面
を覆う、TiN、MoTa、MoWから選ばれた少なく
とも1種の材料からなる被膜15bとから形成される。
また、ドレイン電極16は、AlまたはAl合金、もし
くはCuまたはCu合金からなる電極本体16aと、こ
の電極本体16aの少なくとも前記高濃度シリコン活性
層14との接触面および前記画素電極7との接触面を覆
う、TiN、MoTa、MoWから選ばれた少なくとも
1種の材料からなる被膜16bとから形成される。
【0032】(10)パッシベーション膜用の絶縁膜を
CVD法により成膜し、パターニングして、図4の
(j)に示すようにパッシベーション膜17を形成す
る。 (11)パッシベーション膜17まで形成されたガラス
基板1と、別に形成されたカラーフィルター基板2を、
わずかな隙間を残して張合わせた後、その隙間に液晶を
封入する。
【0033】以上のようにして、前述した図1および図
2に示す構造を有する、ボトムゲート型の液晶表示素子
を製造する。次に、本発明に係るトップゲート型TFT
を有する液晶表示素子を、図5を参照して詳細に説明す
る。
【0034】液晶表示素子は、TFTおよび画素電極が
形成されたガラス基板25とカラーフィルター基板26
との間に液晶27が封入された構造をなす。カラーフィ
ルター基板26は、ガラス基板上に前記画素電極に対応
したカラーフィルター28が形成され、その上に、IT
O膜29が形成された構造をなす。
【0035】ガラス基板25上には、TFT30が形成
されている。前記TFT30は、ガラス基板25上のバ
ッファ層31の上に、シリコン活性層32が形成され、
その上に、ゲート絶縁層33、ゲート電極34、第1層
間絶縁層35、ソース電極36、ドレイン電極37、第
2層間絶縁層38、パッシベーション膜39が形成され
たトップゲート型の構造をなしている。前記ソース電極
36およびドレイン電極37は、前記第1層間絶縁層3
5と前記ゲート絶縁層33を貫通して、前記シリコン活
性層32に、互いに電気的に分離して接続されている。
画素電極40は、前記第2層間絶縁層38上に形成さ
れ、この第2層間絶縁層38を貫通して、前記ドレイン
電極37と接続されている。
【0036】前記ゲート電極34は、AlまたはAl合
金、もしくはCuまたはCu合金からなる電極本体34
aと、この電極本体34aの少なくとも前記ゲート絶縁
層33との接触面を覆う、TiN、MoTa、MoWか
ら選ばれた少なくとも1種の材料からなる被膜34bと
から形成されている。
【0037】また、前記ソース電極36は、Alまたは
Al合金、もしくはCuまたはCu合金からなる電極本
体36aと、この電極本体36aの少なくとも前記シリ
コン活性層32との接触面を覆う、TiN、MoTa、
MoWから選ばれた少なくとも1種の材料からなる被膜
36bとから形成されている。
【0038】また、前記ドレイン電極37は、Alまた
はAl合金、もしくはCuまたはCu合金からなる電極
本体37aと、この電極本体37aの少なくとも前記シ
リコン活性層32との接触面および前記画素電極40と
の接触面を覆う、TiN、MoTa、MoWから選ばれ
た少なくとも1種の材料からなる被膜37bとから形成
されている。
【0039】ここで、Al合金としては、例えばAl−
Si、Al−Si−Cu、Al−Y、Al−Ndからな
る合金等を挙げることができる。また、Cu合金として
は、例えばCu−Ti、Cu−Nbからなる合金等を挙
げることができる。
【0040】被覆用の材料として用いるTiN、MoT
a、MoWはバリアー層としての効果があり、レジスト
現像液中でITO膜と接触していても、接触部分で酸化
還元反応が起こることはない。また、CVD成膜中など
に基板温度が300℃以上に上昇しても、シリコン膜と
の接触部分で相互拡散が起こることはない。さらに、C
VD成膜中などに基板温度が300℃以上に上昇して
も、ヒロックが発生することはない。また、TiNは、
Alと同じ条件でドライエッチングできるため、Al電
極にTiNを被覆した場合、ドライエッチング法を用い
てAl電極のみの場合と同じ工程数にてパターニングで
きる。
【0041】なお、被覆用の材料としてその他に、やは
りバリアー層としての効果があるMo、Ta、Cr、N
b、W、Ti、TiWから選ばれた少なくとも1種の材
料であっても良い。
【0042】また、前記ゲート電極34の被膜34b
は、前記ゲート電極34が前記ゲート絶縁層33と接触
する面だけでなく、前記ゲート電極34が前記第1層間
絶縁層35と接触する面を覆うように配置されても良
い。このように前記ゲート電極34の表面側に被膜を配
置することによって、AlまたはAl合金、もしくはC
uまたはCu合金の可視光に対する高い反射率のため
に、前記ゲート電極34の表面が反射して、液晶表示画
面が見にくくなることを防止できる。
【0043】次に、上述のトップゲート型TFTを有す
る液晶表示素子の製造方法を、図6、図7および図8を
参照して説明する。 (1)ガラス基板25上に、バッファ層31をCVD法
により成膜し、その上に、アモルファスシリコン膜41
をCVD法により、図6の(a)に示すように成膜す
る。
【0044】(2)前記アモルファスシリコン膜41に
レーザーを照射して、シリコン活性層用のポリシリコン
膜を形成する。その後、図示しないマスクを用いてパタ
ーニングして、図6の(b)に示すように、前記バッフ
ァ層31の上にシリコン活性層32を形成する。
【0045】(3)ゲート絶縁層33をCVD法によ
り、図6の(c)に示すように成膜する。 (4)TiN、MoTa、MoWから選ばれた少なくと
も1種の材料からなる薄膜42を、スパッタリング法に
より、図6の(d)に示すように成膜する。この薄膜4
2の膜厚としては、例えば20〜70nmにすることが
好ましい。
【0046】(5)AlまたはAl合金、もしくはCu
またはCu合金からなる薄膜43を、スパッタリング法
により、図6の(e)に示すように成膜する。この薄膜
43の膜厚としては、例えば300〜700nmにする
ことが好ましい。
【0047】(6)図示しないマスクを用いてパターニ
ングし、図7の(f)に示すように、AlまたはAl合
金、もしくはCuまたはCu合金からなる電極本体34
aと、この電極本体34aの少なくとも前記ゲート絶縁
層33との接触面を覆う、TiN、MoTa、MoWか
ら選ばれた少なくとも1種の材料からなる被膜34bと
から形成されるゲート電極34を形成する。
【0048】(7)ドーパントイオン44を、図7の
(g)に示すように、シリコン活性層12に注入する。 (8)第1層間絶縁層35をCVD法により、図7の
(h)に示すように成膜する。
【0049】(9)図示しないマスクを用いてパターニ
ングして、前記第1層間絶縁層35および前記ゲート絶
縁層33を貫通して前記シリコン活性層32に達するコ
ンタクトホール45を、エッチング法を用いて、図7の
(i)に示すように形成する。
【0050】(10)TiN、MoTa、MoWから選
ばれた少なくとも1種の材料からなる薄膜46をスパッ
タリング法により、図7の(j)に示すように成膜す
る。この薄膜46の膜厚としては、例えば20〜70n
mにすることが好ましい。続いて、AlまたはAl合
金、もしくは、CuまたはCu合金からなる薄膜47
を、スパッタリング法により成膜する。この薄膜47の
膜厚としては、例えば300〜700nmにすることが
好ましい。続いて、TiN、MoTa、MoWから選ば
れた少なくとも1種の材料からなる薄膜48をスパッタ
リング法により成膜する。この薄膜48の膜厚として
は、例えば20〜70nmにすることが好ましい。
【0051】(11)図示しないマスクを用いてパター
ニングして、図8の(k)に示すように、互いに電気的
に分離されたソース電極36およびドレイン電極37
を、前記第1層間絶縁層35上に形成する。ソース電極
36は、AlまたはAl合金、もしくはCuまたはCu
合金からなる電極本体36aと、この電極本体36aの
少なくとも前記シリコン活性層32との接触面を覆う、
TiN、MoTa、MoWから選ばれた少なくとも1種
の材料からなる被膜36bとから形成される。また、ド
レイン電極37は、AlまたAl合金、もしくはCuま
たはCu合金からなる電極本体37aと、この電極本体
37aの少なくとも前記シリコン活性層32との接触面
および画素電極との接触面を覆う、TiN、MoTa、
MoWから選ばれた少なくとも1種の材料からなる被膜
37bとから形成される。図5に示す液晶表示素子にお
いては、画素電極が前記ドレイン電極37と接触する面
は、図8の(k)に示すように、前記ドレイン電極37
の上面となる。
【0052】(12)第2層間絶縁層38をCVD法に
より成膜し、その後、図示しないマスクを用いてパター
ニングして、前記第2層間絶縁層38を貫通して前記ド
レイン電極37に達するスルーホール49を、エッチン
グ法を用いて、図8の(l)に示すように、形成する。
【0053】(13)スパッタリング法によりITO膜
を成膜する。そして、図示しないマスクを用いてパター
ニングして、図8の(m)に示すように、前記ドレイン
電極16の上面と接触するように、画素電極40を形成
する。さらに、パッシベーション膜用の絶縁膜をCVD
法により成膜し、図示しないマスクを用いてパターニン
グして、パッシベーション膜39を形成する。
【0054】(14)パッシベーション膜39まで形成
されたガラス基板25と、別に形成されたカラーフィル
ター基板26を、わずかな隙間を残して張合わせた後、
その隙間に液晶を封入する。
【0055】以上のようにして、前述した図5に示す構
造を有する、トップゲート型の液晶表示素子を製造す
る。以上、詳述した、本発明に係る液晶表示素子によれ
ば、低抵抗のAlまたはAl合金、もしくはCuまたは
Cu合金からなる電極配線を使用しても、TiN、Mo
Ta、MoWから選ばれた少なくとも1種の材料からな
る被膜を前記電極上に配置することで、液晶表示素子が
正常に動作し、かつ正常な機能が保たれる。
【0056】つまり、本発明の液晶表示素子を製造する
工程において、ガラス基板をレジスト現像液へ浸透させ
ても、ITO膜とAlまたはAl合金からなるドレイン
電極は、TiN、MoTa、MoWから選ばれた少なく
とも1種の材料からなる被膜を介して接触しているた
め、接触部分で酸化還元反応は起きない。そのため、A
lからAl23 酸化物が生成されることはなく、ドレ
イン電極と画素電極間の導通は保たれる。その結果、T
FTのON、OFF制御に合わせて画素電極が正常に動
作する。また、画素電極を構成するITO膜も還元され
ず、InやSnも析出されない。その結果、画素電極も
透明度を保持する。さらに、ガラス基板に絶縁膜などを
CVD成膜して、基板温度が300℃以上に上昇して
も、シリコン活性層とAlまたはAl合金、もしくはC
uまたはCu合金からなるソース電極およびドレイン電
極は、TiN、MoTa、MoWから選ばれた少なくと
も1種の材料からなる被膜を介して接触しているため、
接触部分で相互拡散は起きない。その結果、接触部のコ
ンタクト抵抗は低く保たれ、TFTは正常に動作する。
さらに、ガラス基板に絶縁膜などをCVD成膜して、基
板温度が300℃以上に上昇しても、AlまたはAl合
金からなるゲート電極表面は、TiN、MoTa、Mo
Wから選ばれた少なくとも1種の材料からなる被膜が配
置されているため、表面にヒロックは発生しない。その
結果、AlまたはAl合金からなるゲート電極とシリコ
ン活性層のチャネル部の間の絶縁は保たれ、TFTは正
常に動作する。
【0057】以上の結果、低抵抗のAlまたはAl合
金、もしくはCuまたはCu合金からなる電極配線の使
用を可能にし、電極配線幅を微細化できる。そして、開
口率が向上した液晶表示素子を提供することができる。
【0058】
【実施例】以下、本発明の実施例を前述の図面を参照し
て具体的に説明する。 (実施例1)前述の図1および図2に示す構造のボトム
ゲート型の液晶表示素子を製造した。
【0059】本実施例の液晶表示素子の製造方法を、前
述の図3および図4を参照しながら、説明する。 (1)ガラス基板1上に、下地コート膜8としてSiO
2 を、CVD法により図3の(a)に示すように成膜
し、その上に、ゲート電極用の500nmの膜厚のAl
薄膜19を、スパッタリング法により成膜した。
【0060】(2)50nmの膜厚のTiN薄膜20
を、図3の(b)に示すように、スパッタリング法によ
り成膜した。 (3)図示しないマスクを用いてパターニングし、図3
の(c)に示すように、Alからなる電極本体9aと、
この電極本体9aがゲート絶縁層と接触する面のうち、
少くとも前記電極本体9aとシリコン活性層のチャネル
部との間に位置する接触面を覆うTiN被覆9bを有す
る、幅が約5μmのゲート電極9を形成した。本実施例
の液晶表示素子においては、前記電極本体9aとシリコ
ン活性層のチャネル部との間に位置する接触面は、図3
の(c)に示すように、前記ゲート電極9の上面とな
る。
【0061】(4)第1ゲート絶縁層用のSiO2 膜1
0、第2ゲート絶縁膜用のg−SiNx 膜21、シリコ
ン活性層用のアモルファスシリコン膜22、チャネル保
護膜用のSiNx 膜を、CVD法により連続成膜した。
その後、パターニングして、図3の(d)に示すよう
に、前記アモルファスシリコン膜22上にチャネル保護
膜13を形成した。
【0062】(5)高濃度シリコン活性層用のn+ アモ
ルファスシリコン膜をCVD法により成膜し、パターニ
ングして、図3の(e)に示すように、高濃度シリコン
活性層14を形成し、同時に、前記アモルファスシリコ
ン膜22をパターニングして、シリコン活性層13を形
成した。また、同時に、前記第2ゲート絶縁膜21をパ
ターニングして、第2ゲート絶縁層11を形成した。
【0063】(6)画素電極用のITO膜を、スパッタ
リング法により成膜し、パターニングして、図3の
(f)に示すように画素電極7を形成した。 (7)50nmの膜厚のTiN薄膜23をスパッタリン
グ法により、図4の(g)に示すように成膜した。
【0064】(8)500nmの膜厚のAl薄膜24
を、スパッタリング法により、図4の(h)に示すよう
に成膜した。 (9)図示しないマスクを用いてパターニングして、図
4の(i)に示すように、互いに電気的に分離された、
幅が約5μmのソース電極15およびドレイン電極16
を、前記高濃度シリコン活性層14上に形成した。そし
て、ソース電極15は、Al電極本体15aと、この電
極本体15aの少なくとも前記高濃度シリコン活性層1
4との接触面を覆うTiN被膜15bとから形成された
構造とした。また、ドレイン電極16は、Al電極本体
16aと、この電極本体16aの少なくとも前記高濃度
シリコン活性層14との接触面および前記画素電極7と
の接触面を覆うTiN被膜16aとから形成された構造
とした。
【0065】(10)パッシベーション膜用のSiNx
膜をCVD法により成膜し、パターニングして、図4の
(j)に示すようにパッシベーション膜17を形成し
た。 (11)パッシベーション膜17まで形成されたガラス
基板1と、別に形成されたカラーフィルター基板2を、
わずかな隙間を残して張合わせた後、その隙間に液晶を
封入した。
【0066】以上のようにして、前述した図1および図
2に示す構造をなす、Al電極配線にTiN被膜を配置
した、ボトムゲート型の液晶表示素子を製造した。本実
施例の液晶表示素子においては、ゲート電極9は、Al
電極本体9aと、この電極本体9aがゲート絶縁層10
と接触する面のうち、少くとも前記電極本体9aとシリ
コン活性層12のチャネル部18との間に位置する接触
面を覆うTiN被膜9bとから形成されている。また、
ソース電極15は、Al電極本体15aと、この電極本
体15aの少なくとも高濃度シリコン活性層14との接
触面を覆うTiN被膜15bとから形成されている。ま
た、ドレイン電極16は、Al電極本体16aと、この
電極本体16aの少なくとも前記高濃度シリコン活性層
14との接触面および画素電極7との接触面を覆うTi
N被膜16bとから形成されている。
【0067】本実施例の液晶表示素子を製造する工程に
おいては、ガラス基板1をレジスト現像液へ浸透させて
も、ドレイン電極16とITO膜からなる画素電極7が
接触している部分で酸化還元反応は起きず、AlからA
23 酸化物が生成されることはなかった。その結
果、ドレイン電極16と画素電極7間の導通は保たれ、
TFTのON、OFF制御に合わせて画素電極7が正常
に動作した。また、画素電極7を構成するITO膜も還
元されず、InやSnも析出されなかった。その結果、
画素電極7も透明度を保持した。さらに、ガラス基板1
に絶縁膜などをCVD成膜して基板温度が300℃以上
に上昇しても、ソース電極15およびドレイン電極16
と高濃度シリコン活性層14との間で相互拡散は起きな
かった。その結果、ソース電極15およびドレイン電極
16と高濃度シリコン活性層14との間のコンタクト抵
抗が低く保たれ、TFTが正常に動作した。さらに、ガ
ラス基板1に絶縁膜などをCVD成膜して基板温度が3
00℃以上に上昇しても、ゲート電極9表面にヒロック
は発生しなかった。その結果、ゲート電極9とシリコン
活性層12との間の絶縁が保たれ、TFTが正常に動作
した。
【0068】以上の結果、本実施例の液晶表示素子にお
いて、液晶表示素子の動作および機能を劣化させること
なく、5μmという細い電極配線幅が実現され、開孔率
が10%向上された液晶表示素子が実現できた。
【0069】(実施例2)前記電極材料をAlからCu
に換えた以外は、実施例1と同じ条件にて、前述の図1
および図2に示す構造をなす、ボトムゲート型の液晶表
示素子を製造した。
【0070】本実施例の液晶表示素子においては、ゲー
ト電極9は、Cu電極本体9aと、この電極本体9aが
ゲート絶縁層10と接触する面のうち、少くとも前記電
極本体9aとシリコン活性層12のチャネル部18との
間に位置する接触面を覆うTiN被膜9bとから形成さ
れている。また、ソース電極15は、Cu電極本体15
aと、この電極本体15aの少なくとも高濃度シリコン
活性層14との接触面を覆うTiN被膜15bとから形
成されている。また、ドレイン電極16は、Cu電極本
体16aと、この電極本体16aの少なくとも前記高濃
度シリコン活性層14との接触面および画素電極7との
接触面を覆うTiN被膜16bとから形成されている。
【0071】本実施例の液晶表示素子を製造する工程に
おいては、ガラス基板1に絶縁膜などをCVD成膜して
基板温度が300℃以上に上昇しても、ソース電極15
およびドレイン電極16と高濃度シリコン活性層14と
の間で相互拡散は起きなかった。そして、ソース電極1
5およびドレイン電極16と前記高濃度シリコン活性層
14との間のコンタクト抵抗が低く保たれ、TFTが正
常に動作した。
【0072】以上の結果、液晶表示素子の動作および機
能を劣化させることなく、5μmという細い電極配線幅
が実現され、開孔率が10%向上された液晶表示素子が
実現できた。
【0073】(実施例3)前述の図5に示す構造のトッ
プゲート型の液晶表示素子を製造した。本実施例の液晶
表示素子の製造方法を、前述の図6、図7および図8を
参照しながら、説明する。
【0074】(1)ガラス基板25上に、バッファ層3
1としてSiO2 膜をCVD法により成膜し、その上
に、アモルファスシリコン膜41をCVD法により、図
6の(a)に示すように成膜した。
【0075】(2)前記アモルファスシリコン膜41に
エキシマレーザーを照射して、シリコン活性層用のポリ
シリコン膜を形成した。その後、図示しないマスクを用
いてパターニングして、図6の(b)に示すように、前
記バッファ層31の上に、シリコン活性層32を形成し
た。
【0076】(3)ゲート絶縁層用のSiO2 膜をCV
D法により成膜して、図6の(c)に示すようにゲート
絶縁層33を形成した。 (4)50nmの膜厚のMoTa薄膜42を、スパッタ
リング法により、図6の(d)に示すように成膜した。
【0077】(5)300nmの膜厚のCu薄膜43
を、スパッタリング法により、図6の(e)に示すよう
に成膜した。 (6)図示しないマスクを用いてパターニングして、図
7の(f)に示すように、Cu電極本体34aと、この
電極本体34aの少なくとも前記ゲート絶縁層33との
接触面を覆うMoTa被膜34bとから形成された、幅
が約5μmのゲート電極34を形成した。
【0078】(7)PH3 /H2 などのドーパントイオ
ン44を、図7の(g)に示すように、シリコン活性層
32に注入した。 (8)第1層間絶縁層用SiO2 膜をCVD法により成
膜して、図7の(h)に示すように、第1層間絶縁層3
5を形成した。
【0079】(9)図示しないマスクを用いてパターニ
ングして、前記第1層間絶縁層35および前記ゲート絶
縁層33を貫通して、前記シリコン活性層32に達する
コンタクトホール45を、図7の(i)に示すように、
形成した。
【0080】(10)50nmの膜厚のMoTa薄膜4
6を、スパッタリング法により、図7の(j)に示すよ
うに成膜した。続いて、300nmの膜厚のCu薄膜4
7をスパッタリング法により成膜した。続いて、50n
mの膜厚のMoTa薄膜48をスパッタリング法により
成膜した。
【0081】(11)図示しないマスクを用いてパター
ニングして、図8の(k)に示すように、互いに電気的
に分離された、幅が約5μmのソース電極36およびド
レイン電極37を、前記第1層間絶縁層35上に形成し
た。そして、ソース電極36は、Cu電極本体36a
と、この電極本体36aの少なくとも前記シリコン活性
層32との接触面を覆うMoTa被膜36bとから形成
された構造とした。また、ドレイン電極37は、Cu電
極本体37aと、この電極本体37aの少なくとも前記
シリコン活性層37aとの接触面および画素電極との接
触面を覆うMoTa被膜37bとから形成された構造と
した。本実施例の液晶表示素子においては、画素電極が
前記ドレイン電極37と接触する面は、図8の(k)に
示すように、前記ドレイン電極37の上面となる。
【0082】(12)第2層間絶縁層用SiO2 膜をC
VD法により成膜し、その後、図示しないマスクを用い
てパターニングして、図8の(l)に示すように、第2
層間絶縁層38、およびこの第2層間絶縁層38を貫通
して前記ドレイン電極37に達するスルーホール49を
形成した。
【0083】(13)スパッタリング法によりITO膜
を成膜した。そして、図示しないマスクを用いてパター
ニングして、図8の(m)に示すように、前記ドレイン
電極37の上面と接触するように、画素電極40を形成
した。さらに、パッシベーション膜用のSiNx 膜をC
VD法により成膜し、図示しないマスクを用いてパター
ニングして、パッシベーション膜39を形成した。
【0084】(14)パッシベーション膜39まで形成
されたガラス基板25と、別に形成されたカラーフィル
ター基板26を、わずかな隙間を残して張合わせた後、
その隙間に液晶を封入した。
【0085】以上のようにして、前述した図5に示す構
造をなす、Cu電極配線にMoTa被膜を配置した、ト
ップゲート型の液晶表示素子を製造した。本実施例の液
晶表示素子においては、ゲート電極34は、Cu電極本
体34aと、この電極本体34aの少なくともゲート絶
縁層33との接触面を覆うMoTa被膜34bとから形
成されている。ソース電極36は、Cu電極本体36a
と、この電極本体36aの少なくともシリコン活性層3
2との接触面を覆うMoTa被膜36bとから形成され
ている。また、ドレイン電極37は、Cu電極本体37
aと、この電極本体37aの少なくとも前記シリコン活
性層32との接触面および画素電極40との接触面を覆
うMoTa被膜37bとから形成されている。
【0086】本実施例の液晶表示素子を製造する工程に
おいては、ガラス基板25に絶縁膜などをCVD成膜し
て基板温度が300℃以上に上昇しても、ソース電極3
6およびドレイン電極37とシリコン活性層32との間
で相互拡散は起きなかった。そして、ソース電極36お
よびドレイン電極37とシリコン活性層32との間のコ
ンタクト抵抗が低く保たれ、TFTが正常に動作した。
【0087】以上の結果、本実施例の液晶表示素子にお
いて、液晶表示素子の動作および機能を劣化させること
なく、5μmという細い電極配線幅が実現され、開孔率
が10%向上された液晶表示素子が実現できた。
【0088】(実施例4)前記電極材料をCuからAl
に換えた以外は、実施例3と同じ条件にて、前述の図5
に示す構造をなす、トップゲート型の液晶表示素子を製
造した。
【0089】本実施例の液晶表示素子においては、ゲー
ト電極34は、Al電極本体34aと、この電極本体3
4aの少なくともゲート絶縁層33との接触面を覆うM
oTa被膜34bとから形成されている。ソース電極3
6は、Al電極本体36aと、この電極本体36aの少
なくともシリコン活性層32との接触面を覆うMoTa
被膜34bとから形成されている。また、ドレイン電極
37は、Al電極本体37aと、この電極本体37aの
少なくとも前記シリコン活性層32との接触面および画
素電極40との接触面を覆うMoTa被膜37bとから
形成されている。
【0090】本実施例の液晶表示素子を製造する工程に
おいては、ガラス基板25をレジスト現像液へ浸透させ
ても、ドレイン電極25とITO膜からなる画素電極4
0が接触している部分で酸化還元反応は起きず、Alか
らAl23 酸化物が生成されることはなかった。その
結果、ドレイン電極37と画素電極40間の導通は保た
れ、TFTのON、OFF制御に合わせて画素電極40
が正常に動作した。また、画素電極40を構成するIT
O膜も還元されず、InやSnも析出されなかった。そ
の結果、画素電極40も透明度を保持した。さらに、ガ
ラス基板25に絶縁膜などをCVD成膜して基板温度が
300℃以上に上昇しても、ソース電極36およびドレ
イン電極37とシリコン活性層32との間で相互拡散は
起きなかった。その結果、ソース電極36およびドレイ
ン電極37とシリコン活性層32との間のコンタクト抵
抗が低く保たれ、TFTが正常に動作した。さらに、ガ
ラス基板25に絶縁膜などをCVD成膜して基板温度が
300℃以上に上昇しても、ゲート電極34表面にヒロ
ックは発生しなかった。その結果、ゲート電極34とシ
リコン活性層32との間の絶縁が保たれ、TFTが正常
に動作した。
【0091】以上の結果、本実施例の液晶表示素子にお
いて、液晶表示素子の動作および機能を劣化させること
なく、5μmという細い電極配線幅が実現され、開孔率
が10%向上された液晶表示素子が実現できた。
【0092】
【発明の効果】以上詳述したように、本発明によれば、
液晶表示素子の動作および機能を劣化させることなく、
低抵抗のAlまたはAl合金、もしくは、CuまたはC
u合金からなる電極配線の使用を可能にし、電極配線幅
の微細化による開口率の向上が達成された、液晶表示素
子を提供することができる。その結果、明度が高く、消
費電力が低減されて長寿命の液晶表示素子を提供できる
等の効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るボトムゲート型液晶表示素子を示
す平面図。
【図2】本発明に係るボトムゲート型液晶表示素子を示
す断面図。
【図3】本発明に係るボトムゲート型液晶表示素子の製
造工程を示す断面図。
【図4】本発明に係るボトムゲート型液晶表示素子の製
造工程を示す断面図。
【図5】本発明に係るトップゲート型液晶表示素子を示
す断面図。
【図6】本発明に係るトップゲート型液晶表示素子の製
造工程を示す断面図。
【図7】本発明に係るトップゲート型液晶表示素子の製
造工程を示す断面図。
【図8】本発明に係るトップゲート型液晶表示素子の製
造工程を示す断面図。
【符号の説明】
1、25…ガラス基板、 6、30…薄膜トランジスタ、 7、35…画素電極、 9、34…ゲート電極、 9b、15b、16b、34b、36b、37b…被
膜、 10、33…ゲート絶縁膜、 11、32…シリコン活性層、 14…高濃度シリコン活性層、 15、36…ソース電極、 16、37…ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 617U (72)発明者 加納 正明 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ガラス基板;前記ガラス基板上に形成さ
    れたゲート電極と、このゲート電極上に順次形成された
    ゲート絶縁層、シリコン活性層および高濃度シリコン活
    性層と、この高濃度シリコン活性層に互いに電気的に分
    離して設けられたソース電極、ドレイン電極とを有する
    ボトムゲート型の薄膜トランジスタ;および前記ガラス
    基板上に配置され、前記ドレイン電極と接続されたIT
    O膜からなる画素電極;を具備し、 前記ゲート電極は、AlまたはAl合金からなる電極本
    体と、この電極本体の前記ゲート絶縁層と接触する面の
    うち、少くとも前記電極本体と前記シリコン活性層のチ
    ャネル部との間に位置する接触面を覆う、TiN、Mo
    Ta、MoWから選ばれた少なくとも1種の材料からな
    る被膜とから形成され、 前記ソース電極は、AlまたはAl合金からなる電極本
    体と、この電極本体の少なくとも前記高濃度シリコン活
    性層との接触面を覆う、TiN、MoTa、MoWから
    選ばれた少なくとも1種の材料からなる被膜とから形成
    され、 前記ドレイン電極は、AlまたはAl合金からなる電極
    本体と、この電極本体の少なくとも前記高濃度シリコン
    活性層との接触面および前記画素電極との接触面を覆
    う、TiN、MoTa、MoWから選ばれた少なくとも
    1種の材料からなる被膜とから形成されていることを特
    徴とする液晶表示素子。
  2. 【請求項2】 ガラス基板;前記ガラス基板上に形成さ
    れたゲート電極と、このゲート電極上に順次形成された
    ゲート絶縁層、シリコン活性層および高濃度シリコン活
    性層と、この高濃度シリコン活性層に互いに電気的に分
    離して設けられたソース電極、ドレイン電極とを有する
    ボトムゲート型の薄膜トランジスタ;および前記ガラス
    基板上に配置され、前記ドレイン電極と接続されたIT
    O膜からなる画素電極;を具備し、 前記ゲート電極は、CuまたはCu合金からなる電極本
    体と、この電極本体の前記ゲート絶縁層と接触する面の
    うち、少くとも前記電極本体と前記シリコン活性層のチ
    ャネル部との間に位置する接触面を覆う、TiN、Mo
    Ta、MoWから選ばれた少なくとも1種の材料からな
    る被膜とから形成され、 前記ソース電極は、CuまたはCu合金からなる電極本
    体と、この電極本体の少なくとも前記高濃度シリコン活
    性層との接触面を覆う、TiN、MoTa、MoWから
    選ばれた少なくとも1種の材料からなる被膜とから形成
    され、 前記ドレイン電極は、CuまたはCu合金からなる電極
    本体と、この電極本体の少なくとも前記高濃度シリコン
    活性層との接触面および前記画素電極との接触面を覆
    う、TiN、MoTa、MoWから選ばれた少なくとも
    1種の材料からなる被膜とから形成されていることを特
    徴とする液晶表示素子。
  3. 【請求項3】 ガラス基板;前記ガラス基板上に形成さ
    れたシリコン活性層と、このシリコン活性層上に順次形
    成されたゲート絶縁層、ゲート電極、第1層間絶縁層お
    よび第2層間絶縁層と、前記第1層間絶縁層上に形成さ
    れ、前記ゲート絶縁層および第1層間絶縁層を貫通し
    て、前記シリコン活性層に互いに電気的に分離して接続
    された、ソース電極およびドレイン電極とを有するトッ
    プゲート型の薄膜トランジスタ;および前記第2層間絶
    縁層上に配置され、この第2層間絶縁層を貫通して前記
    ドレイン電極と接続されたITO膜からなる画素電極;
    を具備し、 前記ゲート電極は、AlまたはAl合金からなる電極本
    体と、この電極本体の少なくとも前記ゲート絶縁層との
    接触面を覆う、TiN、MoTa、MoWから選ばれた
    少なくとも1種の材料からなる被膜とから形成され、 前記ソース電極は、AlまたはAl合金からなる電極本
    体と、この電極本体の少なくとも前記シリコン活性層と
    の接触面を覆う、TiN、MoTa、MoWから選ばれ
    た少なくとも1種の材料からなる被膜とから形成され、 前記ドレイン電極は、AlまたはAl合金からなる電極
    本体と、この電極本体の少なくとも前記シリコン活性層
    との接触面および前記画素電極との接触面を覆う、Ti
    N、MoTa、MoWから選ばれた少なくとも1種の材
    料からなる被膜とから形成されていることを特徴とする
    液晶表示素子。
  4. 【請求項4】 ガラス基板;前記ガラス基板上に形成さ
    れたシリコン活性層と、このシリコン活性層上に順次形
    成されたゲート絶縁層、ゲート電極、第1層間絶縁層お
    よび第2層間絶縁層と、前記第1層間絶縁層上に形成さ
    れ、前記ゲート絶縁層および第1層間絶縁層を貫通し
    て、前記シリコン活性層に互いに電気的に分離して接続
    された、ソース電極およびドレイン電極とを有するトッ
    プゲート型の薄膜トランジスタ;および前記第2層間絶
    縁層上に配置され、この第2層間絶縁層を貫通して前記
    ドレイン電極と接続されたITO膜からなる画素電極;
    を具備し、 前記ゲート電極は、CuまたはCu合金からなる電極本
    体と、この電極本体の少なくとも前記ゲート絶縁層との
    接触面を覆う、TiN、MoTa、MoWから選ばれた
    少なくとも1種の材料からなる被膜とから形成され、 前記ソース電極は、CuまたはCu合金からなる電極本
    体と、この電極本体の少なくとも前記シリコン活性層と
    の接触面を覆う、TiN、MoTa、MoWから選ばれ
    た少なくとも1種の材料からなる被膜とから形成され、 前記ドレイン電極は、CuまたはCu合金からなる電極
    本体と、この電極本体の少なくとも前記シリコン活性層
    との接触面および前記画素電極との接触面を覆う、Ti
    N、MoTa、MoWから選ばれた少なくとも1種の材
    料からなる被膜とから形成されていることを特徴とする
    液晶表示素子。
JP5766897A 1997-03-12 1997-03-12 液晶表示素子 Pending JPH10253976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5766897A JPH10253976A (ja) 1997-03-12 1997-03-12 液晶表示素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5766897A JPH10253976A (ja) 1997-03-12 1997-03-12 液晶表示素子

Publications (1)

Publication Number Publication Date
JPH10253976A true JPH10253976A (ja) 1998-09-25

Family

ID=13062297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5766897A Pending JPH10253976A (ja) 1997-03-12 1997-03-12 液晶表示素子

Country Status (1)

Country Link
JP (1) JPH10253976A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212012B1 (en) * 1997-03-10 2001-04-03 Semiconductor Energy Laboratory Co., Ltd. Laser optical apparatus
JP2001250958A (ja) * 1999-12-28 2001-09-14 Nec Corp アクティブマトリックス基板およびその製造方法
WO2001082273A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique
US6529251B2 (en) 1999-02-23 2003-03-04 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing the same
JP2004133422A (ja) * 2002-09-03 2004-04-30 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
US7115904B2 (en) 2004-02-24 2006-10-03 Seiko Epson Corporation Method of manufacturing organic electroluminescent device, organic electroluminescent device, substrate for organic electroluminescent device, and electronic apparatus
JP2007311809A (ja) * 2003-12-22 2007-11-29 Samsung Sdi Co Ltd フラットパネルディスプレイ装置及びその製造方法
CN100371810C (zh) * 2002-01-02 2008-02-27 三星电子株式会社 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
US7352004B2 (en) 2004-10-26 2008-04-01 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
WO2010073824A1 (ja) * 2008-12-26 2010-07-01 シャープ株式会社 表示パネル用の基板、及びそれを備えた表示パネル
JP2012103698A (ja) * 2011-11-15 2012-05-31 Getner Foundation Llc 液晶表示装置及びその製造方法
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP2014179622A (ja) * 2008-12-05 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置、液晶表示モジュール及び電子機器
JP2017097383A (ja) * 2008-12-03 2017-06-01 株式会社半導体エネルギー研究所 液晶表示装置
JP2020167416A (ja) * 2009-10-09 2020-10-08 株式会社半導体エネルギー研究所 半導体装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212012B1 (en) * 1997-03-10 2001-04-03 Semiconductor Energy Laboratory Co., Ltd. Laser optical apparatus
US6529251B2 (en) 1999-02-23 2003-03-04 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing the same
JP2001250958A (ja) * 1999-12-28 2001-09-14 Nec Corp アクティブマトリックス基板およびその製造方法
US6825891B2 (en) 2000-04-21 2004-11-30 Seiko Epson Corporation Electro-optical device having storage capacitor laminated between data line and pixel electrode
WO2001082273A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique
US6597413B2 (en) 2000-04-21 2003-07-22 Seiko Epson Corporation Electro-optical device having two storage capacitor electrodes overlapping scanning lines
US6665024B2 (en) 2000-04-21 2003-12-16 Seiko Epson Corporation Electro-optical device having storage capacitor laminated between TFT and data line
CN100371810C (zh) * 2002-01-02 2008-02-27 三星电子株式会社 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
JP2004133422A (ja) * 2002-09-03 2004-04-30 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
US7652740B2 (en) 2002-09-03 2010-01-26 Lg Display Co., Ltd. Array substrate for LCD device having dual metal-layer gate and data lines and manufacturing method thereof
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP2007311809A (ja) * 2003-12-22 2007-11-29 Samsung Sdi Co Ltd フラットパネルディスプレイ装置及びその製造方法
US7115904B2 (en) 2004-02-24 2006-10-03 Seiko Epson Corporation Method of manufacturing organic electroluminescent device, organic electroluminescent device, substrate for organic electroluminescent device, and electronic apparatus
US7352004B2 (en) 2004-10-26 2008-04-01 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7767478B2 (en) 2004-10-26 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US11175542B2 (en) 2008-12-03 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10838264B2 (en) 2008-12-03 2020-11-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10095071B2 (en) 2008-12-03 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including transistor which includes oxide semiconductor
JP2017097383A (ja) * 2008-12-03 2017-06-01 株式会社半導体エネルギー研究所 液晶表示装置
US9201280B2 (en) 2008-12-05 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8999750B2 (en) 2008-12-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014179622A (ja) * 2008-12-05 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置、液晶表示モジュール及び電子機器
KR20180080710A (ko) * 2008-12-05 2018-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102227761A (zh) * 2008-12-26 2011-10-26 夏普株式会社 显示面板用的基板和具有它的显示面板
WO2010073824A1 (ja) * 2008-12-26 2010-07-01 シャープ株式会社 表示パネル用の基板、及びそれを備えた表示パネル
JP2020167416A (ja) * 2009-10-09 2020-10-08 株式会社半導体エネルギー研究所 半導体装置
US11367793B2 (en) 2009-10-09 2022-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11695080B2 (en) 2009-10-09 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012103698A (ja) * 2011-11-15 2012-05-31 Getner Foundation Llc 液晶表示装置及びその製造方法

Similar Documents

Publication Publication Date Title
US6927815B2 (en) Thin film transistor liquid crystal display and method for manufacturing the same
US7450200B2 (en) Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
JP4761600B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6573127B2 (en) Thin-film transistor and method of making same
KR100540947B1 (ko) 표시장치와그제조방법
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US6323521B1 (en) Thin film transistor with electrodes having compressive and tensile stress
JPH10253976A (ja) 液晶表示素子
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
JP2015133479A (ja) 薄膜トランジスタ表示板
US7285459B2 (en) Flat panel display with high capacitance and method of manufacturing the same
JPH11133455A (ja) 液晶表示装置の製造方法
KR20060133834A (ko) 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
JP4166300B2 (ja) 液晶表示装置の製造方法
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US20010002050A1 (en) Thin-film transistor array and method of fabricating the same
US6509940B2 (en) Liquid crystal display and fabricating method thereof
EP0641028B1 (en) A thin film device and a method for fabricating the same
KR20170045423A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JPH0926602A (ja) アクティブマトリクス表示装置
JPH1138439A (ja) アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置
JPH1079514A (ja) アクティブマトリクス基板の製造方法
JP4605438B2 (ja) 液晶表示装置およびその製造方法
JPH0675247A (ja) 液晶ディスプレイ駆動用tft基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109