TWI514571B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI514571B
TWI514571B TW099135075A TW99135075A TWI514571B TW I514571 B TWI514571 B TW I514571B TW 099135075 A TW099135075 A TW 099135075A TW 99135075 A TW99135075 A TW 99135075A TW I514571 B TWI514571 B TW I514571B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
oxide semiconductor
oxide
gate
Prior art date
Application number
TW099135075A
Other languages
English (en)
Other versions
TW201133850A (en
Inventor
Shunpei Yamazaki
Kunihiko Suzuki
Masahiro Takahashi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201133850A publication Critical patent/TW201133850A/zh
Application granted granted Critical
Publication of TWI514571B publication Critical patent/TWI514571B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法
本發明係相關於包括氧化物半導體之半導體裝置及半導體裝置的製造方法。
需注意的是，此說明書中的半導體裝置表示可藉由使用半導體特性來操作之所有裝置，及電子光學裝置、半導體電路、和電子裝置都包括在半導體裝置中。
近年來，藉由使用形成在具有絕緣表面之基板上的半導體薄膜來形成薄膜電晶體(TFT)之技術已引起關注。薄膜電晶體被用於以液晶電視裝置為代表之顯示裝置。已知矽基的半導體材料作為可應用到薄膜電晶體之半導體薄膜，此外，作為可應用到薄膜電晶體的另一材料，氧化物半導體已引起注意。
作為用於氧化物半導體的材料，已知氧化鋅和含氧化鋅作為其成分之材料。另外，使用具有低於1018 /cm3 之電子載子濃度的非晶氧化物(氧化物半導體)所形成之薄膜電晶體被揭示(見專利文件1至3)。
[參考] [專利文件]
[專利文件1]日本已公開專利申請案號2006-165527
[專利文件2]日本已公開專利申請案號2006-165528
[專利文件3]日本已公開專利申請案號2006-165529
然而，在薄膜形成處理中出現氧化物半導體中之化學計量的差異。例如，氧化物半導體的導電性由於氧的過量或不足而改變。另外，在形成薄膜期間進入氧化物半導體薄膜之氫或濕氣形成O-H(氧-氫)鍵且充作電子施體，其為改變導電性的因素。而且，因為O-H鍵為極性分子，所以其為改變諸如使用氧化物半導體所製造的薄膜電晶體等主動裝置的特性之因素。
鑑於此種問題，本發明的一實施例之目的係設置使用氧化物半導體之具有穩定電特性的半導體裝置。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，從氧化物半導體層和被設置與氧化物半導體層接觸的絕緣層之間的介面去除諸如氫、濕氣、氫氧根、或氫化物(亦稱作氫化合物)等雜質，其為變化的因素。
藉由使用以氟或氯為代表之鹵素元素，將諸如氫或濕氣等雜質(如、氫原子或含氫原子之化合物，諸如H2 O等)從氧化物半導體層去除，使得氧化物半導體層中的雜質濃度降低。在此說明書中，鹵素元素意指屬於週期表中的第17族之元素(諸如氟(F)、氯(Cl)、溴(Br)、或碘(I)等)；典型上，可使用氟或氯，及可使用一種鹵素元素或複數種鹵素元素。
被設置與氧化物半導體接觸之閘極絕緣層和充作保護絕緣層的絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素的氣體之大氣下，經由電漿處理，將鹵素元素附著於氧化物半導體層。
可在沉積期間將鹵素元素引進沉積氣體內(濺鍍氣體)，以包含在閘極絕緣層和絕緣層中。另一選擇是，由於先前步驟的清潔處理而餘留在處理室中的鹵素元素可包含在閘極絕緣層和絕緣層中。另一選擇是，可在沉積之後將鹵素元素添加到閘極絕緣層和絕緣層。另一選擇是，可經由電漿處理，將鹵素元素附著於閘極絕緣層和氧化物半導體層之間的介面以及絕緣層和氧化物半導體層之間的介面。在閘極絕緣層和絕緣層含有鹵素元素之例子中，閘極絕緣層和絕緣層中的鹵素元素濃度可約為5×1018 atoms/cm3 至5×1018 atoms/cm3 。
藉由上述方法的任一個，藉由使用鹵素元素，將包括在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到閘極絕緣層及/或絕緣層內，使得氧化物半導體層中的雜質濃度降低。
絕緣層含有過量的氧及包括大量以懸鍵為代表的缺陷較佳。絕緣層包括大量缺陷較佳，因為絕緣層具有主要與氫有關的結合能，使得能夠促進雜質從氧化物半導體層擴散到絕緣層，及可使絕緣層中的雜質穩定。
另外，可在藉由使用低溫泵的抽空而降低雜質濃度之沉積室中形成閘極絕緣層、氧化物半導體層、或與氧化物半導體層接觸的絕緣層。
作為閘極絕緣層、氧化物半導體層、或與氧化物半導體層接觸的絕緣層之沉積所使用的濺鍍氣體(包括含鹵素元素的氣體)，使用高純度氣體較佳，其中諸如氫、水、氫氧根、或氫化物等雜質被降到雜質濃度位準以單位“ppm”或“ppb”來表示的此種程度。
此說明書所揭示之本發明的一實施例為半導體裝置，其包括：閘極電極層；含鹵素元素之閘極絕緣層，其在閘極電極層上；氧化物半導體層，其在含鹵素元素之閘極絕緣層上；源極電極層和汲極電極層，其在氧化物半導體層上；以及絕緣層，其在氧化物半導體層、源極電極層、和汲極電極層上，及與氧化物半導體層的部分接觸。
此說明書所揭示之本發明的另一實施例為半導體裝置，其包括：閘極電極層；閘極絕緣層，其在閘極電極層上；氧化物半導體層，其在閘極絕緣層上；源極電極層和汲極電極層，其在氧化物半導體層上；以及含鹵素元素之絕緣層，其在氧化物半導體層、源極電極層、和汲極電極層上，及與氧化物半導體層的部分接觸。
此說明書所揭示之本發明的另一實施例為半導體裝置，其包括：閘極電極層；含鹵素元素之閘極絕緣層，其在閘極電極層上；氧化物半導體層，其在含鹵素元素之閘極絕緣層上；源極電極層和汲極電極層，其在氧化物半導體層上；以及含鹵素元素之絕緣層，其在氧化物半導體層、源極電極層、和汲極電極層上，及與氧化物半導體層的部分接觸。
在上述結構中，保護絕緣層可被另外設置，以覆蓋絕緣層。閘極絕緣層可具有疊層結構，其中以氮化物絕緣層和氧化物絕緣層此順序堆疊在閘極電極層上。在此例中，與氧化物半導體層接觸之至少氧化物絕緣層含有鹵素元素。
此說明書所揭示之本發明的另一實施例為製造半導體裝置之方法，包括以下步驟：將閘極電極層形成在基板上；將基板引進到第一處理室內，第一處理室係藉由使用含鹵素元素之氣體來執行清潔處理且保持在降壓狀態中，形成覆蓋閘極電極層之含鹵素元素的閘極絕緣層，及將基板引進到保持在降壓狀態中之第二處理室內；引進濺鍍氣體，濺鍍氣體係在去除第二處理室中之剩餘濕氣的狀態中去除氫和濕氣，及藉由使用位在第二處理室中之金屬氧化物目標將氧化物半導體層形成在含鹵素元素的閘極絕緣層上；以及將源極電極層和汲極電極層形成在氧化物半導體層上，將基板引進到第三處理室內，引進含氧之濺鍍氣體，含氧之濺鍍氣體係在去除第三處理室中之剩餘濕氣的狀態中去除氫和濕氣，藉由使用位在第三處理室中之含矽的目標將絕緣層形成在氧化物半導體層上，及以100℃至400℃加熱基板，以將包括在氧化物半導體層中之氫或濕氣擴散到含鹵素元素的閘極絕緣層內。
在上述結構中，只要在氧化物半導體形成在含鹵素元素的閘極絕緣層上之後，並未特別限制用以將包括在氧化物半導體層中之氫或濕氣擴散到含鹵素元素的閘極絕緣層內之熱處理的時序，及可在形成絕緣層之前執行熱處理。
此說明書所揭示之本發明的另一實施例為製造半導體裝置之方法，包括以下步驟：將閘極電極層和覆蓋閘極電極層之閘極絕緣層形成在基板上，及將基板引進到保持在降壓狀態中之第一處理室內；引進濺鍍氣體，濺鍍氣體係在去除第一處理室中之剩餘濕氣的狀態中去除氫和濕氣，及藉由使用位在第一處理室中之金屬氧化物目標將氧化物半導體層形成在閘極絕緣層上；以及將源極電極層和汲極電極層形成在氧化物半導體層上，將基板引進到第二處理室內，引進含氧和鹵素元素之濺鍍氣體，含氧和鹵素元素之濺鍍氣體係在去除第二處理室中之剩餘濕氣的狀態中去除氫和濕氣，藉由使用位在第二處理室中之含矽的目標將含鹵素元素之絕緣層形成在氧化物半導體層上，及以100℃至400℃加熱基板以將包括在氧化物半導體層中之氫或濕氣擴散到含鹵素元素的絕緣層內。
此說明書所揭示之本發明的另一實施例為製造半導體裝置之方法，包括以下步驟：將閘極電極層和覆蓋閘極電極層之閘極絕緣層形成在基板上，及將基板引進到保持在降壓狀態中之第一處理室內；引進濺鍍氣體，濺鍍氣體係在去除第一處理室中之剩餘濕氣的狀態中去除氫和濕氣，及藉由使用位在第一處理室中之金屬氧化物目標將氧化物半導體層形成在閘極絕緣層上；以及將源極電極層和汲極電極層形成在氧化物半導體層上，在含鹵素元素之氣體的大氣下在氧化物半導體層上執行電漿處理以將鹵素元素附著於氧化物半導體層的表面上，引進含氧之濺鍍氣體，含氧之濺鍍氣體係在去除第二處理室中之剩餘濕氣的狀態中去除氫和濕氣，藉由使用位在第二處理室中之含矽的目標將絕緣層形成在氧化物半導體層上，及以100℃至400℃加熱基板以將包括在氧化物半導體層中之氫或濕氣擴散到絕緣層內。
在製造半導體裝置之方法中，形成絕緣層期間的基板溫度可被設定成0℃至50℃。
在製造半導體裝置之方法中，當閘極絕緣層及/或氧化物半導體層及/或絕緣層被形成時，誘捕真空泵被用於將第一處理室及/或第二處理室及/或第三處理室排空較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。上述誘捕真空泵運作，以降低閘極絕緣層及/或氧化物半導體層及/或絕緣層中之氫、水、氫氧根、或氫化物的量。
在製造半導體裝置之方法中，含氧化鋅作為其主要成分之金屬氧化物可被使用作為用以形成氧化物半導體層的目標。另一選擇是，可使用含銦、鎵、和鋅之金屬氧化物作為目標。
在製造半導體裝置之方法中，作為用以形成氧化矽層作為絕緣層之含矽的目標，可使用矽半導體目標或合成石英目標。
利用上述結構，可達成目標的至少其中之一。
氧化物半導體層為InMO3 (ZnO) m (m >0)的薄膜。使用此薄膜作為氧化物半導體層以製造薄膜電晶體。需注意的是，M表示選自Ga(鎵)、Fe(鐵)、Ni(鎳)、Mn(錳)、及Co(鈷)的一金屬元素或複數個金屬元素。例如，M可以是Ga或除了Ca以外還可包括上述金屬元素。例如，M可以是Ga及Ni或Ga及Fe。而且，在上述氧化物半導體中，在一些例子中，除了含有作為M之金屬元素外，還含有諸如Fe或Ni等過渡金屬元素或過渡金屬的氧化物作為雜質元素。在此說明書中，關於組成分子式以InMO3 (ZnO) m (m >0)表示之氧化物半導體層，包括Ga作為M之氧化物半導體被稱作In-Ga-Zn-O基的氧化物半導體，及其薄膜被稱作In-Ga-Zn-O基的非單晶膜。
作為應用到氧化物半導體層之金屬氧化物，除了上述之外還可使用下面金屬氧化物的任一個：In-Sn-O基的金屬氧化物、In-Sn-Zn-O基的金屬氧化物、In-Al-Zn-O基的金屬氧化物、Sn-Ga-Zn-O基的金屬氧化物、Al-Ga-Zn-O基的金屬氧化物、Sn-Al-Zn-O基的金屬氧化物、In-Zn-O基的金屬氧化物、Sn-Zn-O基的金屬氧化物、Al-Zn-O基的金屬氧化物、In-O基的金屬氧化物、Sn-O基的金屬氧化物、及Zn-O基的金屬氧化物。可將氧化矽包含在使用上述金屬氧化物的任一個所形成之氧化物半導體層。
另外，可將氧化物導電層形成在氧化物半導體層和源極及汲極電極之間。可連續形成氧化物導電層和形成源極和汲極電極用的金屬層。
因為薄膜電晶體容易受到靜電等的破壞，所以用以保護像素部用的薄膜電晶體之保護電路被設置在閘極線或源極線用的同一基板上較佳。保護電路係使用包括氧化物半導體層的非線性元件來形成較佳。
需注意的是，此說明書中之諸如“第一”及“第二”等序數係為了方便而使用，不表示步驟的順序和層的堆疊順序。此外，此說明書中的序數不表示具體指定本發明的特定名稱。
可設置使用氧化物半導體之具有穩定電特性的半導體裝置。
下面將參考附圖詳細說明本發明的實施例。需注意的是，本發明並不侷限於下面說明，精於本技藝之人士應容易明白，在不違背本發明的精神和範疇之下，可以各種方式修改此處所揭示的模式和細節。因此，本發明不應被闡釋作侷限於下面實施例的說明。
[實施例1]
在此實施例中，將參考圖1A至1F說明半導體裝置和製造半導體裝置之方法的一實施例。此實施例所說明的半導體裝置為薄膜電晶體。
圖1A至1F為半導體裝置的橫剖面結構之例子圖。圖1A至1F所示之薄膜電晶體110是一種底閘極結構，及亦稱作反向交錯式薄膜電晶體。
圖1A至1F所示之薄膜電晶體110包括閘極電極層101、閘極絕緣層131、閘極絕緣層132、氧化物半導體層112、源極電極層115a、和汲極電極層115b在具有絕緣表面的基板100上。此外，覆蓋薄膜電晶體110並且與氧化物半導體層112接觸之氧化物絕緣層116被設置，及將保護絕緣層103堆疊在其上。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，從氧化物半導體層和被設置與氧化物半導體層接觸的閘極絕緣層之間的介面及/或氧化物半導體層和被設置與氧化物半導體層接觸的絕緣層之間的介面去除諸如氫、濕氣、氫氧根、或氫化物(亦稱作氫化合物)等雜質。尤其是，氧化物半導體層和被設置與氧化物半導體層接觸的絕緣層之間介面具有氫濃度5×1019 atoms/cm3 或更低，1×1019 atoms/cm3 或更低較佳。
藉由使用以氟或氯為代表之鹵素元素，從氧化物半導體層去除諸如氫或濕氣(如、氫原子或諸如H2 O等含氫原子的化合物)等雜質，使得氧化物半導體層中的雜質濃度被降低。在閘極絕緣層和絕緣層含有鹵素元素之例子中，閘極絕緣層和絕緣層中的鹵素元素濃度可約為5×1018 atoms/cm3 至1×1020 atoms/cm3 。
氫濃度和鹵素元素的濃度係從二次離子質譜儀(SIMS)的量化結果所獲得之值。
被設置與氧化物半導體層接觸之閘極絕緣層和絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素之氣體的大氣之下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在絕緣層中、及經由電漿處理使鹵素元素附著於絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
藉由上述方法的至少其中之一，藉由使用鹵素，可將包含在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到閘極絕緣層及/或絕緣層內，使得氧化物半導體層中的雜質濃度降低。
藉由計算鍵能來檢驗鹵素元素對諸如氫等雜質的效果。使用氟(F)作為鹵素元素，及使用氧化矽(SiOx )作為含鹵素元素的絕緣層。
需注意的是，使用高斯(Gaussian)基的密度函數理論(DFT)被用於計算。在DFT中，以關於電子密度所代表之一電子電位的函數估計互換相關性互動(即、另一函數的函數)，以能夠快速和高度準確地計算。此處，拼合函數的B3LYP被用於具體指定有關互換相關性能量的各參數之權重。此外，作為基函數，6-311G(使用用於各原子價軌道的三收縮函數的三重分裂原子價基組之基函數)被應用到所有原子。藉由上述基函數，例如，在氫原子時考慮1s至3s的軌道，而在氧原子時考慮1s至4s和2p至4p的軌道。而且，為了提高計算準確性，作為極化基組的p函數和d函數被分別添加到氫原子和除了氫原子以外的原子。需注意的是，高斯03被使用作為量子化學計算程式。高性能電腦(Altix 4700，由SGI日本股份有限公司製造)被用於計算。
執行計算，以檢驗在氫移動到佈滿氟的SiO2 內時，氟、氧化矽(SiO2 )中的氧、或SiO2 中的矽哪一個接合到氫。尤其是，執行計算，以檢驗在氫存在於添加氟之SiO2 中時，氟、氧、或矽的哪一個適合與氫接合。圖30為計算模型的概要圖。表格1圖示H-F鍵、H-O鍵、及H-Si鍵的鍵能。
如表格1所示，氟比氧和矽更有可能接合到H。因此，藉由使用添加氟之SiO2 ，由於熱處理所導致的氫移動接合到SiOx 中的氟能夠穩定且容易被捕獲。
因為以氟或氯為代表之鹵素元素具有高陰電性，及鹵素元素的陰電性和氫(雜質)的陰電性之間的差很大，所以鹵素元素和氫之間的離子接合之接合力高。
因此，由於閘極絕緣層及/或絕緣層所含有的鹵素元素，氧化物半導體層中之諸如氫或濕氣等雜質(如、氫原子或諸如H2 O等含氫原子的化合物)能夠被有效擴散到閘極絕緣層及/或絕緣層，使得能夠從氧化物半導體層去除雜質。
在此實施例中，利用閘極絕緣層含有鹵素元素之例子；如此，被設置與氧化物半導體層112接觸之閘極絕緣層132含有鹵素元素。
圖25為使用氧化物半導體之反向交錯式薄膜電晶體的縱剖面圖。氧化物半導體層(OS)設置在閘極電極(GE1)上，具有閘極絕緣膜(GI)在其間，及源極電極(S)和汲極電極(D)被設置在其上。
圖26A及26B為沿著圖25的線A-A’所取之橫剖面的薄膜電晶體之層的能量帶圖(概要圖)。圖26A圖示源極和汲極具有相同電位(VD =0V)的電壓之例子。圖26B圖示正電位施加到汲極(VD >0V)而正電位未施加到源極之例子。
圖27A及27B為沿著圖25的線B-B’所取之橫剖面中的薄膜電晶體之能量帶圖(概要圖)。圖27A圖示正電位(+VG )施加到閘極(G1)的狀態，即、薄膜電晶體是在載子(電子)流動在源極和汲極之間的開啟狀態的情況。圖27B圖示負電位(-VG )施加到閘極(G1)的狀態，即、薄膜電晶體在關閉狀態的情況(其中少數載子不流動)。
圖28為金屬的真空位準和功函數(Φ M )之間的關係以及氧化物半導體的真空位準和電子親合性(χ)之間的關係圖。
金屬中的電子衰退，及費米能階位在導電帶。習知氧化物半導體通常為n型，及在那例子的費米能階(EF )被定位較接近導電帶，而遠離位在能帶隙的中間之本質費米能階(Ei )。需注意的是，已知氧化物半導體中的一些氫形成施體，及可以是使氧化物半導體成為n型氧化物半導體的因素。
反之，根據本發明的氧化物半導體為藉由以去除n型雜質之氫而高度淨化，使得含有盡可能少的雜質，非氧化物半導體的主要成分，使其為本質(i型)半導體或使其盡可能接近本質半導體之氧化物半導體。換言之，根據本發明的氧化物半導體具有特徵如下：藉由盡可能去除諸如氫或水等雜質來高度淨化而非添加雜質，使其為i型(本質)氧化物半導體或盡可能接近。結果，費米能階(EF )可以大體上與本質費米能階(Ei )相同位準。
可說是在其能帶隙(Eg)為3.15 eV的例子中，氧化物半導體的電子親合性(χ)為4.3 eV。形成源極和汲極電極所使用之鈦(Ti)的功函數大體上等於氧化物半導體的電子親合性(χ)。在鈦被用於源極和汲極電極之例子中，在金屬和氧化物半導體之間的介面中未形成Schottky(肖特基)電子障壁。
換言之，在當金屬的功函數(Φ M )和氧化物的電子親合性(χ)大體上相等時金屬和氧化物半導體彼此接觸之例子中，獲得如圖26A之能量帶圖(概要圖)。
在圖26B中，黑圈(‧)表示電子。當正電位施加到汲極時，電子橫越障壁(h )以注射到氧化物半導體及朝汲極流動。在那例子中，障壁(h )的高度依據閘極電壓和汲極電壓而改變。在正汲極電壓被施加的例子中，障壁(h )的高度小於未施加電壓時的圖26A之障壁(h )的高度；即、障壁(h )的高度小於能帶隙(Eg)的一半。
在此例中，如圖27A所示，電子沿著閘極絕緣膜和高度純淨的氧化物半導體之間的介面中之能量上是穩定之氧化物半導體的最低部分移動。
在圖27B中，當負電位(逆偏壓)施加到閘極(G1)時，少數載子之電洞數目大體上為零；如此，電流值變成盡可能接近零的值。
例如，甚至當薄膜電晶體具有通道寬度W 1×104 μm及通道長度3 μm時，仍可獲得關閉狀態電流10-13 A或更低及次臨界值(S值)0.1 V/dec(閘極絕緣膜的厚度：100 nm)。
以此方式，氧化物半導體含有除了氧化物半導體的主要成分外盡可能少的雜質，以高度淨化，藉以薄膜電晶體的操作令人滿意。
使用單閘極薄膜電晶體說明薄膜電晶體110；當需要時，可形成包括複數個通道形成區之多閘極薄膜電晶體。
下面參考圖1A至1F說明在基板100上形成薄膜電晶體110之處理。
首先，導電膜形成在具有絕緣表面的基板100上，然後經由第一光致微影步驟和蝕刻步驟形成閘極電極層101(見圖1A)。所形成的閘極電極層之端部具有錐形較佳，因為可提高與堆疊在其上之閘極絕緣層的覆蓋性。需注意的是，可以噴墨法形成抗蝕遮罩。藉由噴墨法形成抗蝕遮罩不需要光遮罩；如此，可降低製造成本。
雖然並未特別限制可被使用作為具有絕緣表面的基板100之基板，但是基板必須具有足夠至少承受稍後欲執行的熱處理之耐熱性。作為具有絕緣表面的基板100，可使用由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等所形成之玻璃基板。
作為玻璃基板，在稍後欲執行的熱處理之溫度高的例子中，可使用應變點為730℃或更高之玻璃基板。作為玻璃基板的材料，使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。需注意的是，藉由含氧化鋇(BaO)的量大於硼酸，玻璃基板耐熱且更實用。因此，使用含BaO比B2 O3 多之玻璃基板較佳。
需注意的是，可使用諸如陶瓷基板、石英基板、或藍寶石基板等絕緣體所形成之基板來取代上述玻璃基板。另一選擇是，可使用結晶玻璃等。另一選擇是，可適當使用塑膠基板等。
充作基膜之絕緣膜可設置在基板100和閘極電極層101之間。基膜具有防止雜質從基板100擴散的功能，及可被形成具有氮化矽膜、氧化矽膜、氧氮化矽膜、及氮氧化矽膜的單層結構或疊層結構。
閘極電極層101可被形成具有使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料，或含這些材料的任一個作為主要成分之合金材料的單層或疊層結構。
例如，作為閘極電極層101的兩層結構，下面結構較佳：鋁層和堆疊在其上的鉬層之兩層結構，銅層和堆疊在其上的鉬層之兩層結構，銅層和堆疊在其上之氮化鈦層或氮化鉭層之兩層結構，及氮化鈦層和鉬層的兩層結構。另一選擇是，可使用鎢層或氮化鎢、鋁-矽合金層或鋁-鈦合金層、及氮化鈦層或鈦層的三層結構，或鉬層、鋁層、及鉬層的三層結構。需注意的是，閘極電極層亦可使用透光導電膜來形成。作為透光導電膜，可給定透光導電氧化物膜等。
接著，閘極絕緣層形成在閘極電極層101上。在此實施例中，閘極絕緣層含有鹵素元素。在閘極絕緣層具有疊層結構之例子中，至少與氧化物半導體層接觸的閘極絕緣層含有鹵素元素。
藉由電漿CVD法、濺鍍法等，可將閘極絕緣層形成具有使用氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、或氧化鋁層之單層或疊層結構。在藉由濺鍍法形成氧化矽層之例子中，使用矽目標或石英目標作為目標，及氧或氧和氬的混合氣體被使用作為濺鍍氣體。
此處，藉由去除雜質使其為本質氧化物半導體或大體上本質氧化物半導體之氧化物半導體(被高度淨化的氧化物半導體)對介面能態和介面電荷極為敏感；如此，氧化物半導體和閘極絕緣層之間的介面是重要的。因此，與高度純淨的氧化物半導體接觸之閘極絕緣層(GI)必須具有較高品質。
例如，使用微波(2.45 GHz)的高密度電漿CVD被使用較佳，在此例中可形成濃密、具有高耐壓、及具有高品質之絕緣層。高度純淨的氧化物半導體和高品質的閘極絕緣層彼此緊密接觸，藉以介面能態密度可被降低，以獲得令人滿意的介面特性。
無須說，只要方法能夠形成品質良好的絕緣層作為閘極絕緣層，可利用諸如濺鍍法或電漿CVD法等另一膜形成法。另外，藉由形成絕緣層之後所執行的熱處理來提高絕緣層和氧化物半導體之間的介面之特性和膜品質的絕緣層可被形成作為閘極絕緣層。在任一例子中，只要絕緣層具有能夠降低氧化物半導體和絕緣層之間的介面之介面能態密度以及形成令人滿意的介面與具有令人滿意的膜品質，可使用任何絕緣層作為閘極絕緣層。
另外，當在溫度為85℃及施加到閘極的電壓為2×106 V/cm的條件下，將含雜質的氧化物半導體經過閘極偏壓-溫度應力測試(BT測試)達12小時時，雜質和氧化物半導體的主要成分之間的接合被高電場(B ：偏壓)和高溫(T ：溫度)劈開，及所產生的懸鍵引起臨界電壓(V th )的飄移。
反之，如上述，藉由盡可能去除氧化物半導體中的雜質，尤其是，氫、水等，以獲得氧化物半導體膜和閘極絕緣層之間的介面之令人滿意的特性，此說明書所揭示的發明能夠獲得對BT測試穩定之薄膜電晶體。
在此實施例中，閘極絕緣層被形成具有閘極絕緣層131和閘極絕緣層132以此順序堆疊在閘極電極層101上之結構(見圖1B)。作為閘極絕緣層的堆疊結構，可利用氮化矽層和氧化矽層堆疊在閘極電極層101上之結構。具有厚度100 nm之閘極絕緣層具有藉由濺鍍法，具有厚度大於或等於50 nm及小於或等於200 nm之氮化矽層(SiN y (y >0))被形成作為閘極絕緣層131，及可在閘極絕緣層131上形成具有厚度大於或等於5 nm及小於或等於300 nm之氧化矽層(SiO x (x >0))作為閘極絕緣層132之結構。
可在沉積期間將鹵素元素引進沉積氣體(濺鍍氣體)內以包含在閘極絕緣層中。另一選擇是，由於先前步驟的清潔處理而留在處理室中之鹵素元素可包含在閘極絕緣層中。另一選擇是，可在沉積之後將鹵素元素添加到閘極絕緣層。
作為含有沉積期間所引進的鹵素元素之沉積氣體(濺鍍氣體)，可使用NF3 等。如上述，藉由將諸如NF3 等含鹵素元素之氣體用於在沉積用的處理室上之清潔處理，閘極絕緣層可被形成，以獲得處理室所剩餘的諸如氟等鹵素元素。如上述，藉由在沉積期間添加鹵素元素到閘極絕緣層，含鹵素元素的閘極絕緣層可被形成，卻不會增加步驟數目。
作為含鹵素元素的氣體，可適當使用含氟的氣體(氟基的氣體，諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 )等)，含氯的氣體(氯基的氣體，諸如氯(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )、或四氯化碳(CCl4 )等)等。
作為用於沉積閘極絕緣層之沉積氣體(包括含鹵素元素的氣體)，使用諸如氫、水、氫氧根、或氫化物等雜質被降至以單位“ppm”或“ppb”來表示雜質濃度位準的此種程度之高純度氣體較佳。
氫、氫氧根、和濕氣包含在閘極絕緣層131和閘極絕緣層132盡可能少較佳；因此，在濺鍍設備的預熱室中，以200℃或更高來加熱形成閘極電極層101的基板100作為沉積用的預處理較佳，使得附著於基板100的雜質可被去除。
然後，在閘極絕緣層131和閘極絕緣層132上，將氧化物半導體膜形成厚度大於或等於2 nm及小於或等於200 nm。
需注意的是，在藉由濺鍍法形成氧化物半導體膜之前，藉由引進氬氣和產生電漿之逆向濺鍍去除閘極絕緣層132的表面上之灰塵較佳。逆向濺鍍意指在不施加電壓到目標側之下，在氬大氣中將RF電源用於施加電壓到基板側，以在基板附近產生電漿來修改表面之方法。需注意的是，可使用氮大氣、氦大氣、氧大氣等取代氬大氣。
藉由濺鍍法形成氧化物半導體膜。可使用下面形成氧化物半導體膜：In-Ga-Zn-O基的非單晶膜、In-Sn-Zn-O基的氧化物半導體膜、In-Al-Zn-O基的氧化物半導體膜、Sn-Ga-Zn-O基的氧化物半導體膜、Al-Ga-Zn-O基的氧化物半導體膜、Sn-Al-Zn-O基的氧化物半導體膜、In-Zn-O基的氧化物半導體膜、Sn-Zn-O基的氧化物半導體膜、Al-Zn-O基的氧化物半導體膜、In-O基的氧化物半導體膜、Sn-O基的氧化物半導體膜、或Zn-O基的氧化物半導體膜。在此實施例中，藉由濺鍍法使用In-Ga-Zn-O基的氧化物半導體目標來形成氧化物半導體膜。可藉由濺鍍法，在包括濺鍍氣體的大氣下，使用稀有氣體(典型上為氬)、氧、或包括稀有氣體(典型上為氬)和氧來形成氧化物半導體膜。在利用濺鍍法之例子中，可使用含大於或等於2 wt%(重量百分比)及小於或等於10 wt%的SiO2 之目標來形成氧化物半導體膜。
作為用於沉積氧化物半導體膜之濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度位準以單位“ppm”或“ppb”來表示之此種程度的高純度氣體較佳。
作為藉由濺鍍法形成氧化物半導體膜之目標，可使用含氧化鋅作為主要成分之金屬氧化物目標。作為金屬氧化物目標的另一例子，可使用含In、Ga、及Zn之氧化物半導體目標(組成比：In2 O3 :Ga2 O3 :ZnO=1:1:1(莫耳比)或In:Ga:Zn=1:1:0.5(原子比))。此外，作為含In、Ga、及Zn之氧化物半導體目標，可使用具有組成比In:Ga:Zn=1:1:1(原子比)或In:Ga:Zn=1:1:2(原子比)之目標。氧化物半導體目標之填充因子大於或等於90%及小於或等於100%，大於或等於95%及小於或等於99.9%較佳。藉由使用具有高填充因子之氧化物半導體目標，形成濃密的氧化物半導體膜。
基板支托在保持在降壓狀態的處理室中，及以低於400℃加熱基板。然後，去除氫和濕氣之濺鍍氣體被引進到剩餘濕氣被去除的處理室內，及藉由使用金屬氧化物作為目標，將氧化物半導體膜沉積在基板100上。為了去除處理室剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之沉積室中，氫原子、諸如水(H2 O)等含氫原子之化合物、含碳原子之化合物等等被去除，藉以可降低沉積室所形成之氧化物半導體膜中的雜質濃度。
作為沉積條件的一例子，基板和目標之間的距離為100 nm，壓力為0.6 Pa、直流(DC)功率為0.5 kW、及大氣為氧大氣(氧流率的比例為100%)。需注意的是，脈衝式直流(DC)電源較佳，因為可降低灰塵和使膜厚度均勻。氧化物半導體膜的厚度大於或等於5 nm及小於或等於30 nm較佳。需注意的是，適當厚度將依據氧化物半導體材料而有所不同，及可依據材料適當設定厚度。
藉由如上述以濺鍍法形成氧化物半導體膜，可獲得由二次離子質譜儀(SIMS)所測量之氫濃度的量化結果被降至5×1019 atoms/cm3 或更少，1×1019 atoms/cm3 或更少較佳(5×1018 atoms/cm3 或更少更好)之氧化物半導體膜。
在沉積期間未破壞膜之濺鍍條件下形成氧化物半導體膜。此外，當沉積時之基板溫度被設定成低於400℃時，可防止高溫熱處理所產生之氧化物半導體膜的品質改變(例如，在In-Ga-Zn-O基的非單晶膜之例子中，ZnO從膜分離出來)。
濺鍍法的例子包括RF濺鍍法，其中高頻電源被用於濺鍍電源；DC濺鍍法；及脈衝式DC濺鍍法，其中以脈衝方式施加偏壓。RF濺鍍法主要用於形成絕緣膜時，及DC濺鍍法主要用於形成金屬膜時。
此外，亦具有多源濺鍍設備，其中可設定不同材料的複數個目標。利用多源濺鍍設備，不同材料的膜可被形成堆疊在同一室中，或可在同一室中同時藉由放電來形成複數種材料的膜。
此外，亦具有被設置有磁性系統在室內且被用於磁電管濺鍍法之濺鍍設備；及用於ECR濺鍍法之濺鍍設備，其中在未使用輝光放電之下使用藉由使用微波所產生的電漿。
此外，作為使用濺鍍法之膜形成法，亦具有反應性濺鍍法，其中在膜形成期間目標物質和濺鍍氣體成分彼此起化學反應，以形成其化合物的薄膜；以及偏壓濺鍍法，其中在膜形成期間亦施加電壓到基板。
然後，藉由第二光致微影步驟和蝕刻步驟，將氧化物半導體膜處理成島型氧化物半導體層121(見圖1C)。可以噴墨法形成用於形成島型氧化物半導體層121的抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩；如此可降低製造成本。
在接觸孔形成於閘極絕緣層132中之例子中，可在形成氧化物半導體層121時形成此步驟。
需注意的是，可藉由乾蝕刻、濕蝕刻、或乾蝕刻和濕蝕刻二者蝕刻氧化物半導體膜。
作為用於乾蝕刻的蝕刻氣體，使用含氯的氣體(氯基的氣體，諸如氯(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )、或四氯化碳(CCl4 )等)較佳。
另一選擇是，可使用含氟的氣體(氟基的氣體，諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 )等)；溴化氫(HBr)；氧(O2 )；添加諸如氦(He)或氬(Ar)等稀有氣體之這些氣體的任一個等等。
作為乾蝕刻方法，可使用平行板RIE(反應性離子蝕刻)法或ICP(電感式耦合電漿)蝕刻法。為了將膜蝕刻成想要的形狀，適當調整蝕刻條件(施加到線圈型電極之電力量，施加到基板側上之電極的電力量，基板側上的電極之溫度等)。
作為濕蝕刻所使用的蝕刻劑，可使用磷酸、乙酸、硝酸的混合溶液、過氧化氫氨(31 weight%的過氧化氫溶液：28 weight%的氨溶液：水=5：2：2)等等。此外，亦可使用ITO-07N(由KANTO化學股份有限公司所製造)。
藉由清潔將濕蝕刻所使用的蝕刻劑與蝕刻掉的材料一起去除。含被去除的材料之蝕刻劑的廢棄液體可被淨化，及可再使用廢棄液體所含有的材料。當在蝕刻後從廢棄液體收集諸如氧化物半導體層所含有的諸如銦等材料並且再使用時，可有效使用資源及可降低成本。
為了將膜蝕刻成想要的形狀，可依據材料適當調整蝕刻條件(如、蝕刻劑、蝕刻時間、溫度等等)。
需注意的是，在隨後步驟中形成導電膜之前，執行逆向濺鍍，使得附著於氧化物半導體層121和閘極絕緣層132的表面之抗蝕劑殘餘物被去除較佳。
然後，導電膜形成在閘極絕緣層132和氧化物半導體層121上。導電膜係可藉由濺鍍法或真空蒸發法來形成。作為導電膜的材料之例子，可給定選自Al(鋁)、Cr(鉻)、Cu(銅)、Ta(鉭)、Ti(鈦)、Mo(鉬)、或W(鎢)之元素；含這些元素的任一個作為成分之合金；含元素的任一個的組合之合金膜等等。另一選擇是，可使用選自錳、鎂、鋯、鈹、釷的一或多個材料。另外，金屬導電膜可具有單層結構或包括兩或多層之疊層結構。例如，可給定含矽的鋁膜之單層結構；鋁膜和堆疊在其上的鈦膜之兩層結構；Ti膜、堆疊在其上的鋁膜、和堆疊在其上的Ti膜之三層結構等。另一選擇是，可使用含鋁(Al)和選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的一或複數個元素之膜；含這些元素的任一個之合金膜；或含這些元素的任一個之氮化物膜。
執行第三光致微影步驟。抗蝕遮罩形成在導電膜上，及執行選擇性蝕刻，使得源極電極層115a和汲極電極層115b被形成；之後，去除抗蝕遮罩(見圖1D)。
適當調整層的材料和蝕刻條件，使得氧化物半導體層121未在蝕刻導電膜時被去除。
在此實施例中，Ti被使用作為導電膜；In-Ga-Zn-O基的氧化物被用於氧化物半導體層121；及過氧化氫氨溶液(氨、水、及過氧化氫溶液的混合溶液)被使用作為蝕刻劑。
需注意的是，在第三光致微影步驟之後的蝕刻步驟中，在一些例子中，只有氧化物半導體層121的部分被蝕刻，藉以形成具有溝槽(凹下部)的氧化物半導體層。另外，可藉由噴墨法形成用以形成源極電極層115a和汲極電極層115b之抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩；如此可降低製造成本。
為了降低光致微影處理中之光遮罩和步驟數目，可藉由使用使用多色調遮罩所形成之抗蝕遮罩來執行蝕刻，多色調遮罩為經由此透射光以具有複數個強度之曝光遮罩。因為使用多色調遮罩所形成之抗蝕遮罩具有複數個厚度且可進一步藉由執行蝕刻來改變形狀，所以可將抗蝕遮罩用在複數個蝕刻步驟以提供不同圖案。因此，可藉以一多色調遮罩來形成對應於至少兩種不同圖案之抗蝕遮罩。如此，可降低曝光遮罩的數目，亦可降低對應的光致微影步驟的數目，藉以可實現處理的簡化。
藉由利用諸如N2 O、N2 、或Ar等氣體的電漿處理，可去除吸附於氧化物半導體層的露出部位之表面的水。此外，可使用氧和氬的混合氣體來執行電漿處理。
在執行電漿處理之例子中，在未暴露至空氣之下，將氧化物絕緣層116形成作為與氧化物半導體層的部分接觸之充作保護絕緣膜的氧化物絕緣層。在此實施例中，在氧化物半導體層121未與源極電極層115a也未與汲極電極層115b重疊之區域中，氧化物半導體層121和氧化物絕緣層116彼此接觸(見圖1E)。
作為氧化物絕緣層116，以下面方式形成氧化矽層：以低於100℃加熱形成其層向上到島型氧化物半導體層121、源極電極層115a、和汲極電極層115b之基板100；引進含氫和濕氣被去除的高純度氧之濺鍍氣體；及使用矽半導體目標。需注意的是，氧化物絕緣層116被形成含缺陷的氧化矽層較佳。
作為用於沉積氧化物絕緣層116的濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至以單位“ppm”或“ppb”來表示雜質濃度位準的此種程度之高純度氣體較佳。
例如，在下面條件之下，藉由脈衝DC濺鍍法形成氧化矽層：使用具有純度6N(99.9999%(電阻率為0.01Ωcm)的摻硼矽目標；目標和基板之間的距離(T-S距離)為89 mm；壓力0.4 Pa；及直流(DC)電源為6 kW；及大氣為氧大氣(氧流率的比例為100%)。膜厚度為300 nm。需注意的是，可使用石英(合成石英較佳)取代矽目標作為用以形成氧化矽層的目標。需注意的是，使用氧或氧和氬的混合氣體作為濺鍍氣體。
在那例子中，在沉積氧化物絕緣層116時去除處理室的剩餘濕氣較佳。這是為了防止氫、氫氧根、或濕氣包含在氧化物半導體層121及氧化物絕緣層116中。
需注意的是，作為氧化物絕緣層116，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層等等來取代氧化矽層。
接著，在氧化物半導體層121和含鹵素元素的氧化物絕緣層之閘極絕緣層132彼此接觸的狀態中，以100℃至400℃執行熱處理較佳。藉由此熱處理，可將氧化物半導體層121所含有的氫或濕氣擴散到含鹵素元素的氧化物絕緣層之閘極絕緣層132內。因為閘極絕緣層132含有鹵素元素，所以經由氧化物半導體層121和閘極絕緣層132之間的介面，將包括在島型氧化物半導體層121中之諸如氫、氫氧根、或濕氣等雜質擴散到閘極絕緣層132內。尤其是，氧化物半導體層121中的氫原子、諸如H2 O等含氫原子之化合物、或含碳原子之化合物容易被擴散到閘極絕緣層132內。
氧化物絕緣層116含有過量的氧及包括大量以懸鍵為代表的缺陷較佳。包括大量缺陷之氧化物絕緣層116具有主要有關氫的較高接合能量，使得促進從氧化物半導體層到氧化物絕緣層116的雜質之擴散，及在氧化物絕緣層116中可使雜質穩定。
經由上述步驟，諸如氫或濕氣等雜質被去除，及諸如氫或濕氣等雜質的濃度盡可能被降低，藉以可抑制背通道側上(即、在氧化物半導體層的表面部中)之寄生通道的產生。
因此，可製造包括氫和氫化物的濃度被降低之氧化物半導體層112的薄膜電晶體110(見圖1F)。
當以上述方式形成氧化物半導體膜時，反應大氣中的剩餘濕氣被去除；如此，可降低氧化物半導體膜中之氫和氫化物的濃度。如此，可使氧化物半導體膜穩定。
保護絕緣層可形成在氧化物絕緣層上。在此實施例中，保護絕緣層103形成在氧化物絕緣層116上。作為保護絕緣層103，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等等。
作為保護絕緣層103，藉由將形成其層向上到氧化物半導體層116之基板100加熱到溫度100℃至400℃；引進含氫和濕氣被去除之高純度氮的濺鍍氣體；及使用矽半導體的目標，來形成氮化矽膜。同樣在此例中，以類似於氧化物絕緣層116的方式之方式，在形成保護絕緣層103時去除處理室中的剩餘氣體較佳。
在形成保護絕緣層103的例子中，在沉積保護絕緣層103時，基板100被加熱至100℃至400℃，藉以包括在氧化物半導體層中之氫或濕氣可擴散到含鹵素元素之閘極絕緣層內。在此種例子中，不需要形成氧化物絕緣層116之後的熱處理。
在氧化物絕緣層116和作為保護絕緣層103之氮化矽層堆疊的例子中，可使用共同矽目標，在相同處理室中形成氧化矽層和氮化矽層。首先，含氧的濺鍍氣體被引進，及使用置放在處理室內之矽目標形成氧化矽層，然後將濺鍍氣體改成含氮的濺鍍氣體，及使用同一矽目標來形成氮化矽。因為可在未暴露至空氣之下連續形成氧化矽層和氮化矽層，所以可防止諸如氫或濕氣等雜質被吸附於氧化矽層的表面上。在此例中，在氧化物絕緣層116和作為保護絕緣層103之氮化矽層堆疊之後，可執行用以擴散包括在氧化物半導體層中之氫或濕氣到含鹵素的閘極絕緣層之熱處理(以溫度100℃至400℃)。
在形成保護絕緣層之後，可進一步在空氣大氣中以高於或等於100℃及低於或等於200℃執行熱處理1小時到30小時。可以固定加熱溫度此熱處理；另一選擇是，下面加熱溫度變化可被重複實施複數次：加熱溫度從室溫增加到高於或等於100℃及低於或等於200℃，然後降至室溫。另外，可在降壓之下在形成氧化物絕緣膜之前執行此熱處理。在降壓之下，可縮短熱處理時間。利用此熱處理，可獲得正常關薄膜電晶體。因此，可提高半導體裝置的可靠性。
當在加熱基板的狀態中形成氮化矽層時，可將氫或濕氣從氧化物半導體層擴散到含鹵素的閘極絕緣層，同時，可設置防止濕氣從外面空氣進入之阻隔膜。
當充作通道形成區之氧化物半導體層形成在閘極絕緣層上時，反應大氣中的剩餘濕氣被去除；如此，可降低氧化物半導體層中之氫和氫化物的濃度。藉由設置與氧化物半導體層接觸之含鹵素的閘極絕緣層，可將氧化物半導體層中之氫或濕氣擴散到氧化矽膜，使得能夠降低氧化物半導體層中之氫或氫化物的濃度。
圖23圖解可被用於形成氧化物半導體膜和用於製造使用氧化物半導體膜之半導體裝置的沉積設備1000之例子。
沉積設備1000包括負載室1110和卸載室1120。負載室1110和卸載室1120被分別設置有在處理之前儲存基板的匣1111和在處理之後儲存基板的匣1121。第一轉移室1100係設置在負載室1110和卸載室1120之間，及被設置有轉移基板之轉移單元1101。
沉積設備1000被設置有第二轉移室1200。第二轉移室1200被設置有轉移單元1201。四個處理室(第一處理室1210、第二處理室1220、第三處理室1230、及第四處理室1240)經由閘閥連接到第二轉移室1200，及被配置在第二轉移室1200四周。需注意的是，第一處理室1210的一側經由閘閥連接到第一轉移室1100，及第一處理室1210的另一側經由閘閥連接到第二轉移室1200。
第二轉移室1200、第一處理室1210、第二處理室1220、第三處理室1230、及第四處理室1240被各別設置有排空單元1205、排空單元1215、排空單元1225、排空單元1235、及排空單元1245。雖然可根據各處理室的使用應用來選擇排空單元，但是諸如低溫泵等排空單元尤其佳。另一選擇是，作為排空單元，可使用設置有冷凝阱之渦輪分子泵。
在形成氧化物半導體膜之例子中，使用諸如低溫泵等排空單元較佳，以在形成與氧化物半導體膜接觸之膜前後的步驟以及形成氧化物半導體膜前後的步驟中，防止在處理室(無須說，包括用以形成氧化物半導體膜之處理室)中作為雜質之濕氣結合。
基板加熱單元1211設置在第一處理室1210中。第一處理室1210充作運送室，用以從大氣壓力狀態的第一轉移室1100轉移基板到降壓狀態的第二轉移室1200內。藉由設置運送室，可防止第二轉移室1200被空氣污染。
第二處理室1220、第三處理室1230、及第四處理室1240被分別設置有藉由濺鍍法形成氮化矽膜之結構，藉由濺鍍法形成氧化矽膜之結構，及藉由濺鍍法形成氧化物半導體膜之結構。即、在處理室的每一個中設置目標和基板加熱單元，及處理室各被設置有引進濺鍍氣體用的供氣單元與輝光放電產生單元。
接著，說明沉積設備1000的操作之例子。此處，說明連續形成閘極絕緣層和氧化物半導體層在形成閘極電極層101的基板上之方法。
轉移單元1101從匣1111轉移形成閘極電極層101的基板100到第一處理室1210。接著，在閘閥關閉下，在第一處理室1210中預熱基板100，藉以去除和排空附著於基板的雜質。雜質例如包括氫原子、諸如H2 O等含氫原子之化合物、含碳原子之化合物等等。
接著，基板100被轉移到第二處理室1220，及形成氮化矽層。然後，基板100被轉移到第三處理室1230，及形成含鹵素元素之氧化矽層。以此方式，形成閘極絕緣層131及132。第二處理室1220和第三處理室1230係藉由低溫泵來排空，使得處理室中的雜質濃度能夠被降低較佳。在雜質濃度被降低的處理室中所堆疊之氮化矽膜和氧化矽膜被使用作為氫、氫氧根、濕氣等被降低之閘極絕緣層131及132。
在沉積期間，含鹵素元素的氣體被引進第三處理室1230內，藉以閘極絕緣層132可含有鹵素元素。另一選擇是，閘極絕緣層132能夠以下面方式含有鹵素元素：用以形成閘極絕緣層132的第三處理室1230經過藉由使用含鹵素元素之氣體的清潔處理；基板100被轉移到鹵素元素留存的第三處理室1230；及閘極絕緣層132被形成含有剩餘的鹵素元素。
之後，基板100被轉移到第四處理室1240。在第四處理室1240中提供用於氧化物半導體的目標，及第四處理室1240被設置有低溫泵作為排空單元。在第四處理室1240中，形成氧化物半導體層。
將參考圖22說明在第四處理室1240中形成氧化物半導體膜之方法。如圖22所示，藉由使用主閥，第四處理室1240經由排空室5002連接到排空單元1245。第四處理室1240包括供電5003、乾燥泵5001、陰極5005、臺升降機5006、基板臺5007、閘閥5008、冷卻水5009、流率控制器5010、及氣槽5011。基板100被支托在基板臺5007上，及用於氧化物半導體之目標5004被置放在陰極5005側上。
首先，經由排空室5002，使用乾燥泵5001執行第四處理室1240的排空，使得第四處理室1240內的壓力被降低。然後，利用排空單元1245(低溫泵)執行進一步的排空，使得第四處理室1240內諸如氫、濕氣、氫化物、或氫化合物等雜質被去除。可使用渦輪分子泵取代低溫泵；在那例子中，可將吸附濕氣的冷凝阱設置在渦輪分子泵的入口上方。
經由閘閥5008，將形成層向上到閘極絕緣層132之基板100轉移到第四處理室1240，及支托在基板臺5007上。利用由流率控制器5010所控制的流率，從氣槽5011引進濺鍍氣體到第四處理室1240，藉由供電5003施加電壓到陰極，使得電漿被產生，及使用目標5004；如此，氧化物半導體膜形成在基板100上。
雖然已參考圖22說明第四處理室作為例子，但是圖22的方法可適當應用到此說明書中之膜形成設備的任一處理室。
在第四處理室1240中，藉由低溫泵去除剩餘濕氣，使得氧化物半導體膜中的氫濃度可被降低。在加熱基板的狀態中形成氧化物半導體膜。在藉由低溫泵去除處理室中的剩餘濕氣之狀態中執行濺鍍法的沉積，藉以在形成氧化物半導體膜時之基板溫度可以是400℃或更低。
以上述方式，可藉由沉積設備1000連續形成閘極絕緣層132和氧化物半導體膜。圖23利用經由轉移室連接三或更多的處理室之結構；然而，可利用另一結構。例如，可利用設置基板用的入口和出口以及將處理室彼此連接之所謂的線內結構。
圖24圖示用以在如圖1E及1F所示之島型氧化物半導體層121上形成氧化物絕緣層116和保護絕緣層103的沉積設備3000之例子。
沉積設備3000包括負載室3110和卸載室3120。負載室3110和卸載室3120被分別設置有在處理之前儲存基板的匣3111和在處理之後儲存基板的匣3121。
沉積設備3000包括第一轉移室3100。第一轉移室3100被設置有第一轉移單元3101。五個處理室(第一處理室3210、第二處理室3220、第三處理室3230、第四處理室3240、及第五處理室3250)經由閘閥連接到第一轉移室3100，及被配置在第一轉移室3100四周。
負載室3110、卸載室3120、第一轉移室3100、第一處理室3210、第二處理室3220、第三處理室3230、第四處理室3240、及第五處理室3250被分別設置有排空單元3115、排空單元3125、排空單元3105、排空單元3215、排空單元3225、排空單元3235、排空單元3245、及排空單元3255，使得降壓能夠被實現。雖然可根據各處理室的使用應用來選擇排空單元，但是諸如低溫泵等排空單元尤其佳。另一選擇是，作為排空單元，可使用設置有冷凝阱之渦輪分子泵。
負載室3110和卸載室3120各充作用以轉移基板到第一轉移室3100之運送室。藉由設置運送室，可防止第一轉移室3100被空氣污染。
第一處理室3210和第四處理室3240被分別設置有基板加熱單元3211和基板加熱單元3241。第二處理室3220和第三處理室3230被分別設置有藉由濺鍍法形成氧化矽膜之結構和藉由濺鍍法形成氮化矽膜之結構。即、在處理室的每一個中設置目標和基板加熱單元，及處理室各被設置有引進濺鍍氣體用的供氣單元與輝光放電產生單元。此外，冷卻單元3251被設置在第五處理室3250中。
接著，說明沉積設備3000的操作之例子。此處，說明將氧化物絕緣層116和保護絕緣層103形成在島型氧化物半導體層121上之方法。
首先，負載室3110被排空，以使負載室3110能夠具有與第一轉移室3100大體上相同的壓力，然後，在閘閥打開下，經由第一轉移室3100，將基板100從負載室3110轉移到第一處理室3210。
藉由第一處理室3210中的基板加熱單元3211預熱基板100，使得附著於基板的雜質能夠被去除和排空較佳。雜質例如包括氫原子、諸如H2 O等含氫原子之化合物、含碳原子之化合物等等。需注意的是，預熱的溫度高於或等於100℃及低於或等於400℃，高於或等於150℃及低於或等於300℃較佳。作為設置給第一處理室3210的排空單元，使用低溫泵較佳。因為藉由預熱去除附著於基板100的雜質並且擴散到第一處理室3210內，應藉由使用低溫泵將雜質從第一處理室3210排空。需注意的是，可省略此預熱處理。
接著，將基板100轉移到第二處理室3220，及形成氧化物絕緣層116。例如，氧化矽膜被形成作為氧化物絕緣層116。藉由低溫泵等排空第二處理室3220，使得處理室中的雜質濃度被降低。在雜質被降低的處理室中所形成之氧化物絕緣膜具有抑制的雜質濃度。尤其是，可降低氧化物絕緣膜所含有的氫濃度。雖然在加熱基板100的狀態中形成氧化物絕緣層116，但是以0℃至約50℃，室溫較佳來形成氧化物絕緣層116，使得氧化物絕緣層116包括缺陷。
在藉由濺鍍法形成氧化矽膜作為氧化物絕緣層116之例子中，可使用石英目標或矽目標作為目標。藉由使用矽目標，在包括氧和稀有氣體的大氣之下，以濺鍍法所形成之氧化矽膜可包括矽原子或氧原子的懸鍵。
在氧化物絕緣層含有鹵素元素之例子中，在沉積期間將含鹵素元素的氣體引進第二處理室3220內，藉以氧化物絕緣層可含有鹵素元素。另一選擇是，氧化物絕緣層能夠以下面方式含有鹵素元素：用以形成氧化物絕緣層的第二處理室3220經過藉由使用含鹵素元素之氣體的清潔處理；基板100被轉移到鹵素元素留存的狀態中之第二處理室3220；及氧化物絕緣層被形成含有剩餘的鹵素元素。
接著，將基板100轉移到第三處理室3230，及保護絕緣層103形成在氧化物絕緣層116上。作為保護絕緣層103，使用具有防止雜質元素擴散的功能之膜；例如，可使用氮化矽膜、氧氮化矽膜等。藉由低溫泵等排空第三處理室3230較佳，使得處理室中的雜質濃度能夠降低。
保護絕緣層103防止雜質從薄膜電晶體110的外面大氣擴散和進入。雜質例如包括氫原子、諸如H2 O等含氫原子之化合物、含碳原子之化合物等等。
在藉由濺鍍法形成氮化矽膜作為保護絕緣層103之例子中，例如，以下面方式形成保護絕緣層103：使用矽目標；氮和氬的混合氣體被引進第三處理室3230內；及執行反應性濺鍍。基板溫度被設定高於或等於100℃及低於或等於400℃，例如，高於或等於200℃及低於或等於350℃。當在執行加熱的狀態中執行膜形成時，包括諸如氫、氫氧根等氫原子，或濕氣的雜質可被擴散到含鹵素元素的閘極絕緣層132內，使得島型氧化物半導體層121中的雜質濃度可降低。尤其是，基板溫度高於或等於200℃及低於或等於350℃，使得可促進氫原子的擴散。
在氧化物絕緣層116和作為保護絕緣層103的氮化矽層堆疊之例子中，可使用共同矽目標，在相同處理室中形成氧化矽層和氮化矽層。首先，含氧的濺鍍氣體被引進，及使用置放在處理室內之矽目標形成氧化矽層，然後將濺鍍氣體改成含氮的濺鍍氣體，及使用同一矽目標來形成氮化矽。因為可在未暴露至空氣之下連續形成氧化矽層和氮化矽層，所以可防止諸如氫或濕氣等雜質被吸附於氧化矽層的表面上。在此例中，在氧化物絕緣層116和作為保護絕緣層103之氮化矽層堆疊之後，可執行用以擴散包括在氧化物半導體層中之氫或濕氣到含鹵素的閘極絕緣層132之熱處理(以溫度100℃至400℃)。
需注意的是，可在形成保護絕緣層103之後執行熱處理，以將包括諸如氫、氫氧根等氫原子或濕氣的雜質擴散到含鹵素元素的閘極絕緣層132內，及降低島型氧化物半導體層121中的雜質濃度。
例如，如圖24所示，基板100被轉移到第四處理室3240，及執行沉積之後的熱處理。沉積之後的熱處理之基板溫度高於或等於100℃及低於或等於400℃。經由熱處理，包括在氧化物半導體層中之雜質能夠容易經由島型氧化物半導體層121和含鹵素元素的閘極絕緣層132之間的介面擴散到含鹵素元素的閘極絕緣層132內。尤其是，島型氧化物半導體層121中之氫原子或諸如H2 O等含氫原子的化合物容易擴散到含鹵素元素之閘極絕緣層132內。結果，氧化物半導體層中的雜質濃度降低。
另一選擇是，可在形成氧化物絕緣層116之前執行將包括在氧化物半導體層中之氫或濕氣擴散到含鹵素元素的閘極絕緣層132內之熱處理。
在熱處理之後，基板100被轉移到第五處理室3250。基板100從沉積之後的熱處理之基板溫度T冷卻至諸如水等雜質被抑制再結合的此種低溫。尤其是，慢速冷卻被執行，使得溫度變成100℃或低於熱處理的基板溫度T 。可利用引進到第五處理室3250內之氦、氖、氬等來執行冷卻。需注意的是，水、氫等未包括在用於冷卻的氮或諸如氦、氖、或氬等稀有氣體中較佳。氮或諸如氦、氖、或氬等稀有氣體的純度為6N(99.9999%)或更多較佳，7N(99.99999%)或更多更好(即、雜質濃度為1 ppm或更低，0.1 ppm或更低較佳)。
藉由使用應用諸如低溫泵等排空單元之沉積設備3000，可降低處理室中的雜質。附著於處理室的內壁之雜質被排除，及可降低沉積期間雜質結合到基板和膜內。此外，在預熱期間從大氣去除的雜質被排空，藉以可防止雜質再次附著於基板。
可降低上述方式所形成之氧化物半導體層中的雜質濃度。如此，例如，在充作通道形成區之氧化物半導體層與使用此實施例所說明的沉積設備所形成之閘極絕緣層和氧化物絕緣層接觸的薄膜電晶體中，在電壓未施加到閘極電極的狀態中，通道形成區中的載子濃度被降低，即、在關閉狀態中；因此，薄膜電晶體具有低的關閉電流及具有令人滿意的特性。
圖24利用經由轉移室連接三或更多的處理室之結構，然而，可利用另一結構。例如，可利用設置基板用的入口和出口以及將處理室彼此連接之所謂的線內結構。
此實施例所說明的步驟可用於液晶顯示面板、電致發光顯示面板、及使用電子墨水的顯式裝置之背面(形成薄膜電晶體的基板)的製造。此實施例所說明的步驟以400℃或更低來執行；因此，上述步驟可應用到使用具有厚度1 mm或更小及具有側邊長於1 m之玻璃基板的製造處理。所有上述步驟可以400℃或更低來執行；如此，製造顯示面板不需要大量能源。
以上述方式，可設置包括使用氧化物半導體層之薄膜電晶體的具有穩定電特性之高度可靠的半導體裝置。
[實施例2]
在此實施例中，將說明可應用到此說明書所揭示的半導體裝置之薄膜電晶體的另一例子。可以類似於實施例1所說明者之方式來形成與上述實施例1所說明者相同部位或具有類似的功能之部位，並且可以類似於實施例1所說明者之方式來執行類似於實施例1的步驟之步驟；因此，省略重複說明。省略相同部位的詳細說明。
圖2A至2F圖解半導體裝置的橫剖面結構之例子。圖2A及2F所示之薄膜電晶體130為一種底閘極結構，並且亦被稱作反向交錯式薄膜電晶體。
圖2A及2F所示之薄膜電晶體130包括閘極電極層101、閘極絕緣層131、閘極絕緣層102、氧化物半導體層112、源極電極層115a、和汲極電極層115b在具有絕緣表面的基板100上。此外，覆蓋薄膜電晶體130並且與氧化物半導體層112接觸之氧化物絕緣層136被設置，及將保護絕緣層103堆疊在其上。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，從氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層(氧化矽層)之間的介面去除諸如氫、濕氣、氫氧根、或氫化物(亦稱作氫化合物)等雜質。尤其是，氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層之間的介面具有氫濃度5×1019 atoms/cm3 或更低，1×1019 atoms/cm3 或更低較佳。
藉由使用以氟或氯為代表之鹵素元素，從氧化物半導體層去除諸如氫或濕氣(如、氫原子或諸如H2 O等含氫原子的化合物)等雜質，使得氧化物半導體層中的雜質濃度被降低。在閘極絕緣層和氧化物絕緣層含有鹵素元素之例子中，閘極絕緣層和氧化物絕緣層中的鹵素元素濃度可約為5×1018 atoms/cm3 至1×1020 atoms/cm3 。
因為以氟或氯為代表之鹵素元素具有高陰電性，及鹵素元素的陰電性和氫(雜質)的陰電性之間的差很大，所以鹵素元素和氫之間的離子接合之接合力高。因此，由於閘極絕緣層及/或氧化物絕緣層所含有的鹵素元素，氧化物半導體層中之諸如氫或濕氣等雜質(如、氫原子或諸如H2 O等含氫原子的化合物)能夠被有效擴散到閘極絕緣層及/或氧化物絕緣層，使得能夠從氧化物半導體層去除雜質。
被設置與氧化物半導體層接觸之閘極絕緣層和氧化物絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素之氣體的大氣之下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在氧化物絕緣層中、及經由電漿處理使鹵素元素附著於氧化物絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
藉由上述方法的至少其中之一，藉由使用鹵素，可將包含在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到閘極絕緣層及/或氧化物絕緣層內，使得氧化物半導體層中的雜質濃度降低。
在此實施例中，利用充作保護絕緣層的氧化物絕緣層136含有鹵素元素之例子；如此，被設置與氧化物半導體層112接觸之氧化物絕緣層136含有鹵素元素。
使用單閘極薄膜電晶體說明薄膜電晶體130；當需要時，可形成包括複數個通道形成區之多閘極薄膜電晶體。
下面參考圖2A至2F說明在基板100上形成薄膜電晶體130之處理。
首先，導電膜形成在具有絕緣表面的基板100上，然後經由第一光致微影步驟和蝕刻步驟形成閘極電極層101(見圖2A)。
接著，將閘極絕緣層131和閘極絕緣層102形成在閘極電極層101上。
藉由電漿CVD法、濺鍍法等，可將閘極絕緣層形成具有使用氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、氮氧化鋁層、或氧氮化鋁層之單層或疊層結構。使用微波(2.45 GHz)的高密度電漿CVD被使用較佳，在此例中可形成濃密、具有高耐壓、及具有高品質之絕緣層。
在此實施例中，閘極絕緣層被形成具有閘極絕緣層131和閘極絕緣層102以此順序堆疊在閘極電極層101上之結構(見圖2B)。作為閘極絕緣層的堆疊結構，可利用氧化矽層和氮化矽層堆疊在閘極電極層101上之結構。具有厚度100 nm之閘極絕緣層具有藉由濺鍍法，將具有厚度大於或等於50 nm及小於或等於200 nm之氮化矽層(SiN y (y >0))形成作為閘極絕緣層131，及在閘極絕緣層131上形成具有厚度大於或等於5 nm及小於或等於300 nm之氧化矽層(SiO x (x >0))作為閘極絕緣層102之結構。
作為用於沉積閘極絕緣層131及102之沉積氣體(包括含鹵素元素的氣體)，使用諸如氫、水、氫氧根、或氫化物等雜質被降至以單位“ppm”或“ppb”來表示雜質濃度位準的此種程度之高純度氣體較佳。
接著，氧化物半導體膜形成在閘極絕緣層131和閘極絕緣層102上，及以第二光致微影步驟和蝕刻步驟處理成島型氧化物半導體層121(見圖2C)。在此實施例中，藉由濺鍍法，使用In-Ga-Zn-O基的氧化物半導體目標來形成氧化物半導體膜。
接著，導電膜形成在閘極絕緣層102和氧化物半導體層121上。執行第三光致微影步驟。抗蝕遮罩形成在導電膜上，及執行選擇性蝕刻，使得源極電極層115a和汲極電極層115b被形成；之後，去除抗蝕遮罩(見圖2D)。
然後，氧化物絕緣層136形成在閘極絕緣層102、氧化物半導體層121、源極電極層115a、和汲極電極層115b上(見圖2E)。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，在此實施例中，形成含鹵素元素的氧化物絕緣層(含氟的氧化矽層)作為氧化物絕緣層136。
在此實施例中，作為氧化物絕緣層136，以下面方式形成含鹵素元素的氧化矽層：以低100℃加熱形成其層向上到源極電極層115a和汲極電極層115b之基板100；引進含氫和濕氣被去除的高純度氧和鹵素元素之濺鍍氣體；及使用矽半導體目標。
可在沉積期間將鹵素元素引進沉積氣體內(濺鍍氣體)以包含在氧化物絕緣層136中。另一選擇是，由於先前步驟的清潔處理而餘留在處理室中的鹵素元素可包含在氧化物絕緣層136中。另一選擇是，可在沉積之後將鹵素元素添加到閘極絕緣層和氧化物絕緣層。
作為含有沉積期間所引進的鹵素元素之沉積氣體(濺鍍氣體)，可使用NF3 等。如上述，藉由將諸如NF3 等含鹵素元素之氣體用於在沉積用的處理室上之清潔處理，氧化物絕緣層136可被形成，以含有處理室所剩餘的諸如氟等鹵素元素。
作為含鹵素元素的氣體，可適當使用含氟的氣體(氟基的氣體，諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 )等)，含氯的氣體(氯基的氣體，諸如氯(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )、或四氯化碳(CCl4 )等)等。
作為用於沉積氧化物絕緣層136之沉積氣體(包括含鹵素元素的氣體)，使用諸如氫、水、氫氧根、或氫化物等雜質被降至以單位“ppm”或“ppb”來表示雜質濃度位準的此種程度之高純度氣體較佳。
在那例子中，在沉積氧化物絕緣層136時去除處理室中的剩餘濕氣較佳。這是為了防止氫、氫氧根、或濕氣被包含在氧化物半導體層121和氧化物絕緣層136中。
需注意的是，作為氧化物絕緣層136，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層等取代氧化矽層。
接著，在含鹵素元素的氧化物半導體層136與氧化物半導體層121彼此接觸的狀態中，以100℃至400℃執行熱處理。藉由此熱處理，可將包括在氧化物半導體層121的氫或濕氣擴散到含鹵素元素的氧化物絕緣層136內。因為氧化物絕緣層136含有鹵素元素，所以經由氧化物半導體層121和氧化物絕緣層136之間的介面，將包括在島型氧化物半導體層121中之諸如氫、氫氧根、或濕氣等雜質擴散到氧化物絕緣層136內。尤其是，氧化物半導體層121中的氫原子、諸如H2 O等含氫原子之化合物、或含碳原子之化合物容易被擴散到氧化物絕緣層136內。
氧化物絕緣層136含有過量的氧及包括大量以懸鍵為代表的缺陷較佳。氧化物絕緣層136包括大量缺陷較佳，因為氧化物絕緣層136具有主要與氫有關的結合能，使得能夠促進雜質從氧化物半導體層擴散到氧化物絕緣層136，及可使氧化物絕緣層136中的雜質穩定。
接著，保護絕緣層103形成在氧化物絕緣層136上。作為保護絕緣層103，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等。作為保護絕緣層103，藉由將形成層向上到氧化物絕緣層136之基板100加熱到溫度100℃至400℃，引進含去除氫和濕氣的高純度氮之濺鍍氣體，及使用矽半導體的目標來形成氮化矽膜。
經由上述步驟，去除諸如氫或濕氣等雜質，及盡可能降低諸如氫或濕氣等雜質的濃度，藉以可抑制背通道側上(即、在氧化物半導體層的表面部中)之寄生通道的產生。
因此，可製造包括氫和氫化物的濃度被降低之氧化物半導體層112的薄膜電晶體130(見圖2F)。
藉由設置與氧化物半導體層112接觸之含鹵素元素的氧化物絕緣層136，可將氧化物半導體層112所含有諸如氫、氫氧根等氫原子、或濕氣之雜質擴散到含鹵素元素的氧化物絕緣層136內，使得為改變電特性之因素的氧化物半導體層112中之雜質可被降低。
以上述方式，可設置包括使用氧化物半導體層之薄膜電晶體的具有穩定電特性之高度可靠的半導體裝置。
[實施例3]
在此實施例中，將說明可應用到此說明書所揭示的半導體裝置之薄膜電晶體的另一例子。可以類似於上述實施例所說明者之方式來形成與上述實施例所說明者相同部位或具有類似的功能之部位，並且可以類似於上述實施例所說明者之方式來執行類似於上述實施例的步驟之步驟；因此，省略重複說明。省略相同部位的詳細說明。
圖3A至3F圖解半導體裝置的橫剖面結構之例子。圖3A及3F所示之薄膜電晶體135為一種底閘極結構，並且亦被稱作反向交錯式薄膜電晶體。
圖3A及3F所示之薄膜電晶體135包括閘極電極層101、閘極絕緣層131、閘極絕緣層132、氧化物半導體層112、源極電極層115a、和汲極電極層115b在具有絕緣表面的基板100上。此外，覆蓋薄膜電晶體135並且與氧化物半導體層112接觸之氧化物絕緣層136被設置，及將保護絕緣層103堆疊在其上。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，從氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層(氧化矽層)之間的介面去除諸如氫、濕氣、氫氧根、或氫化物(亦稱作氫化合物)等雜質。尤其是，氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層之間的介面具有氫濃度5×1019 atoms/cm3 或更低，1×1019 atoms/cm3 或更低較佳。
藉由使用以氟或氯為代表之鹵素元素，從氧化物半導體層去除諸如氫或濕氣(如、氫原子或諸如H2 O等含氫原子的化合物)等雜質，使得氧化物半導體層中的雜質濃度被降低。在閘極絕緣層和氧化物絕緣層含有鹵素元素之例子中，閘極絕緣層和氧化物絕緣層中的鹵素元素濃度可約為5×1018 atoms/cm3 至1×1020 atoms/cm3 。
因為以氟或氯為代表之鹵素元素具有高陰電性，及鹵素元素的陰電性和氫(雜質)的陰電性之間的差很大，所以鹵素元素和氫之間的離子接合之接合力高。因此，由於閘極絕緣層及/或氧化物絕緣層所含有的鹵素元素，氧化物半導體層中之諸如氫或濕氣等雜質(如、氫原子或諸如H2 O等含氫原子的化合物)能夠被有效擴散到閘極絕緣層及/或氧化物絕緣層，使得能夠從氧化物半導體層去除雜質。
被設置與氧化物半導體層接觸之閘極絕緣層和氧化物絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素之氣體的大氣之下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在氧化物絕緣層中、及經由電漿處理使鹵素元素附著於氧化物絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
藉由上述方法的至少其中之一，藉由使用鹵素，可將包含在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到閘極絕緣層及/或氧化物絕緣層內，使得氧化物半導體層中的雜質濃度降低。
在此實施例中，利用閘極絕緣層132和充作保護絕緣層的氧化物絕緣層136含有鹵素元素之例子；如此，被設置與氧化物半導體層112接觸之閘極絕緣層132和氧化物絕緣層136含有鹵素元素。
使用單閘極薄膜電晶體說明薄膜電晶體135；當需要時，可形成包括複數個通道形成區之多閘極薄膜電晶體。
下面參考圖3A至3F說明在基板100上形成薄膜電晶體135之處理。
首先，導電膜形成在具有絕緣表面的基板100上，然後經由第一光致微影步驟和蝕刻步驟形成閘極電極層101(見圖3A)。
接著，將閘極絕緣層131和閘極絕緣層132形成在閘極電極層101上。在此實施例中，閘極絕緣層含有鹵素元素。在閘極絕緣層具有疊層結構之例子中，至少與氧化物半導體層接觸之閘極絕緣層含有鹵素元素。
藉由電漿CVD法、濺鍍法等，可將閘極絕緣層形成具有使用氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、氮氧化鋁層、或氧氮化鋁層之單層或疊層結構。使用微波(2.45 GHz)的高密度電漿CVD被使用較佳，在此例中可形成濃密、具有高耐壓、及具有高品質之絕緣層。
在此實施例中，閘極絕緣層被形成具有閘極絕緣層131和閘極絕緣層132以此順序堆疊在閘極電極層101上之結構(見圖3B)。作為閘極絕緣層的堆疊結構，可利用氧化矽層和氮化矽層堆疊在閘極電極層101上之結構。具有厚度100 nm之閘極絕緣層具有藉由濺鍍法，將具有厚度大於或等於50 nm及小於或等於200 nm之氮化矽層(SiN y (y >0))形成作為閘極絕緣層131，及在閘極絕緣層131上形成具有厚度大於或等於5 nm及小於或等於300 nm之氧化矽層(SiO x (x >0))作為閘極絕緣層132之結構。
作為含有沉積期間所引進的鹵素元素之沉積氣體(濺鍍氣體)，可使用NF3 等。如上述，藉由將諸如NF3 等含鹵素元素之氣體用於在沉積用的處理室上之清潔處理，可將閘極絕緣層形成含有處理室所剩餘之諸如氟等鹵素元素。藉由如上述在沉積期間添加鹵素元素到閘極絕緣層，可形成含鹵素元素的閘極絕緣層卻不增加步驟數目。
作為含鹵素元素的氣體，可適當使用含氟的氣體(氟基的氣體，諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 )等)，含氯的氣體(氯基的氣體，諸如氯(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )、或四氯化碳(CCl4 )等)等。
作為用於沉積閘極絕緣層131及132之沉積氣體(包括含鹵素元素的氣體)，使用諸如氫、水、氫氧根、或氫化物等雜質被降至以單位“ppm”或“ppb”來表示雜質濃度位準的此種程度之高純度氣體較佳。
接著，氧化物半導體膜形成在閘極絕緣層131和閘極絕緣層132上，及以第二光致微影步驟和蝕刻步驟處理成島型氧化物半導體層121(見圖3C)。在此實施例中，藉由濺鍍法，使用In-Ga-Zn-O基的氧化物半導體目標來形成氧化物半導體膜。
然後，導電膜形成在閘極絕緣層132和氧化物半導體層121上。執行第三光致微影步驟。抗蝕遮罩形成在導電膜上，及執行選擇性蝕刻，使得源極電極層115a和汲極電極層115b被形成；之後，去除抗蝕遮罩(見圖3D)。
然後，氧化物絕緣層136形成在閘極絕緣層132、氧化物半導體層121、源極電極層115a、和汲極電極層115b上(見圖3E)。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，在此實施例中，形成含鹵素元素的氧化物絕緣層(含氟的氧化矽層)作為氧化物絕緣層136。
在此實施例中，作為氧化物絕緣層136，以下面方式形成含鹵素元素的氧化矽層：以低100℃加熱形成其層向上到源極電極層115a和汲極電極層115b之基板100；引進含氫和濕氣被去除的高純度氧和鹵素元素之濺鍍氣體；及使用矽半導體目標。
可在沉積期間將鹵素元素引進沉積氣體內(濺鍍氣體)以包含在氧化物絕緣層136中。另一選擇是，由於先前步驟的清潔處理而餘留在處理室中的鹵素元素可包含在氧化物絕緣層136中。另一選擇是，可在沉積之後將鹵素元素添加到閘極絕緣層和氧化物絕緣層。
作為含有沉積期間所引進的鹵素元素之沉積氣體(濺鍍氣體)，可使用NF3 等。如上述，藉由將諸如NF3 等含鹵素元素之氣體用於在沉積用的處理室上之清潔處理，氧化物絕緣層136可被形成，以含有處理室所剩餘的諸如氟等鹵素元素。
作為含鹵素元素的氣體，可適當使用含氟的氣體(氟基的氣體，諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 )等)，含氯的氣體(氯基的氣體，諸如氯(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )、或四氯化碳(CCl4 )等)等。
作為用於沉積氧化物絕緣層136之沉積氣體(包括含鹵素元素的氣體)，使用諸如氫、水、氫氧根、或氫化物等雜質被降至以單位“ppm”或“ppb”來表示雜質濃度位準的此種程度之高純度氣體較佳。
在那例子中，在沉積氧化物絕緣層136時去除處理室中的剩餘濕氣較佳。這是為了防止氫、氫氧根、或濕氣被包含在氧化物半導體層121和氧化物絕緣層136中。
需注意的是，作為氧化物絕緣層136，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層等取代氧化矽層。
接著，在含鹵素元素的閘極絕緣層132和含鹵素元素的氧化物絕緣層136與氧化物半導體層121彼此接觸的狀態中，以100℃至400℃執行熱處理。藉由此熱處理，可將包括在氧化物半導體層121的氫或濕氣擴散到含鹵素元素的閘極絕緣層132和含鹵素元素的氧化物絕緣層136內。因為閘極絕緣層132和氧化物絕緣層136各含有鹵素元素，所以經由氧化物半導體層121和閘極絕緣層132之間的介面或氧化物半導體層121和氧化物絕緣層136之間的介面，將包括在島型氧化物半導體層121中之諸如氫、氫氧根、或濕氣等雜質擴散到閘極絕緣層132或氧化物絕緣層136內。尤其是，氧化物半導體層121中的氫原子、諸如H2 O等含氫原子之化合物、或含碳原子之化合物容易被擴散到閘極絕緣層132和氧化物絕緣層136內。
氧化物絕緣層136含有過量的氧及包括大量以懸鍵為代表的缺陷較佳。氧化物絕緣層136包括大量缺陷較佳，因為氧化物絕緣層136具有主要與氫有關的結合能，使得能夠促進雜質從氧化物半導體層擴散到氧化物絕緣層136，及可使氧化物絕緣層136中的雜質穩定。
接著，保護絕緣層103形成在氧化物絕緣層136上。作為保護絕緣層103，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等。作為保護絕緣層103，藉由將形成層向上到氧化物絕緣層136之基板100加熱到溫度100℃至400℃，引進含去除氫和濕氣的高純度氮之濺鍍氣體，及使用矽半導體的目標來形成氮化矽膜。
經由上述步驟，去除諸如氫或濕氣等雜質，及盡可能降低諸如氫或濕氣等雜質的濃度，藉以可抑制背通道側上(即、在氧化物半導體層的表面部中)之寄生通道的產生。
因此，可製造包括氫和氫化物的濃度被降低之氧化物半導體層112的薄膜電晶體135(見圖3F)。
藉由設置與氧化物半導體層112接觸之含鹵素元素的閘極絕緣層132和含鹵素元素的氧化物絕緣層136，可將氧化物半導體層112所含有諸如氫、氫氧根等氫原子、或濕氣之雜質擴散到含鹵素元素的閘極絕緣層132和含鹵素元素的氧化物絕緣層136內，使得為改變電特性之因素的氧化物半導體層112中之雜質可被降低。
以上述方式，可設置包括使用氧化物半導體層之薄膜電晶體的具有穩定電特性之高度可靠的半導體裝置。
[實施例4]
在此實施例中，將說明可應用到此說明書所揭示的半導體裝置之薄膜電晶體的另一例子。可以類似於上述實施例所說明者之方式來形成與上述實施例所說明者相同部位或具有類似的功能之部位，並且可以類似於上述實施例所說明者之方式來執行類似於上述實施例的步驟之步驟；因此，省略重複說明。省略相同部位的詳細說明。
圖4A至4D圖解半導體裝置的橫剖面結構之例子。圖4A及4D所示之薄膜電晶體180為一種底閘極結構，並且亦被稱作反向交錯式薄膜電晶體。
圖4A及4D所示之薄膜電晶體180包括閘極電極層101、閘極絕緣層131、閘極絕緣層102、氧化物半導體層112、源極電極層115a、和汲極電極層115b在具有絕緣表面的基板100上。此外，覆蓋薄膜電晶體180並且與氧化物半導體層112接觸之氧化物絕緣層116被設置，及將保護絕緣層103堆疊在其上。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，從氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層(氧化矽層)之間的介面去除諸如氫、濕氣、氫氧根、或氫化物(亦稱作氫化合物)等雜質。尤其是，氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層之間的介面具有氫濃度5×1019 atoms/cm3 或更低，1×1019 atoms/cm3 或更低較佳。
藉由使用以氟或氯為代表之鹵素元素，從氧化物半導體層去除諸如氫或濕氣(如、氫原子或諸如H2 O等含氫原子的化合物)等雜質，使得氧化物半導體層中的雜質濃度被降低。
因為以氟或氯為代表之鹵素元素具有高陰電性，及鹵素元素的陰電性和氫(雜質)的陰電性之間的差很大，所以鹵素元素和氫之間的離子接合之接合力高。因此，由於閘極絕緣層及/或氧化物絕緣層所含有的鹵素元素，氧化物半導體層中之諸如氫或濕氣等雜質(如、氫原子或諸如H2 O等含氫原子的化合物)能夠被有效擴散到閘極絕緣層及/或氧化物絕緣層，使得能夠從氧化物半導體層去除雜質。
被設置與氧化物半導體層接觸之閘極絕緣層和氧化物絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素之氣體的大氣之下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在氧化物絕緣層中、及經由電漿處理使鹵素元素附著於氧化物絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
藉由上述方法的至少其中之一，藉由使用鹵素，可將包含在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到閘極絕緣層及/或氧化物絕緣層內，使得氧化物半導體層中的雜質濃度降低。
在此實施例中，在含有鹵素元素的氣體之大氣下，經由電漿處理，將鹵素元素133附著於氧化物半導體層112。
使用單閘極薄膜電晶體說明薄膜電晶體180；當需要時，可形成包括複數個通道形成區之多閘極薄膜電晶體。
下面參考圖4A至4D說明在基板100上形成薄膜電晶體180之處理。
首先，導電膜形成在具有絕緣表面的基板100上，然後經由第一光致微影步驟和蝕刻步驟形成閘極電極層101。
在閘極電極層101上，將閘極絕緣層形成具有閘極絕緣層131和閘極絕緣層102的疊層結構。作為閘極絕緣層的堆疊結構，可利用氮化矽層和氧化矽層堆疊在閘極電極層101上之結構。
接著，氧化物半導體膜形成在閘極絕緣層131和閘極絕緣層102上，及以第二光致微影步驟和蝕刻步驟處理成島型氧化物半導體層121。在此實施例中，藉由濺鍍法，使用In-Ga-Zn-O基的氧化物半導體目標來形成氧化物半導體膜。
接著，導電膜形成在閘極絕緣層102和氧化物半導體層121上。執行第三光致微影步驟。抗蝕遮罩形成在導電膜上，及執行選擇性蝕刻，使得源極電極層115a和汲極電極層115b被形成；之後，去除抗蝕遮罩(見圖4A)。
接著，可在含鹵素元素的氣體之大氣下，將氧化物半導體層121經過電漿處理，使得鹵素元素133附著於氧化物半導體層121。
可在去除形成源極電極層115a和汲極電極層115b用的抗蝕遮罩之前，執行附著鹵素元素用的電漿處理。
作為含鹵素元素的氣體，可適當使用含氟的氣體(氟基的氣體，諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 )等)，含氯的氣體(氯基的氣體，諸如氯(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )、或四氯化碳(CCl4 )等)等。
然後，氧化物絕緣層116形成在閘極絕緣層102、氧化物半導體層121、源極電極層115a、和汲極電極層115b上(見圖4C)。
在此實施例中，作為氧化物絕緣層116，以下面方式形成含鹵素元素的氧化矽層：以低於100℃加熱形成其層向上到源極電極層115a和汲極電極層115b之基板100；引進含氫和濕氣被去除的高純度氧和鹵素元素之濺鍍氣體；及使用矽半導體目標。
接著，在氧化物絕緣層116和氧化物半導體層121彼此接觸以及其間的介面具有鹵素元素133之狀態中，以100℃至400℃執行熱處理。藉由此熱處理，藉由使用鹵素元素，可將包括在氧化物半導體層121的氫或濕氣擴散到氧化物絕緣層116內。由於存在於介面中之鹵素元素，包括在島型氧化物半導體層121中之諸如氫、氫氧根、或濕氣等經由氧化物半導體層121和氧化物絕緣層.116之間的介面擴散到氧化物絕緣層116。尤其是，氧化物半導體層121中的氫原子、諸如H2 O等含氫原子之化合物、或含碳原子之化合物容易擴散到氧化物絕緣層116內。
接著，保護絕緣層103形成在氧化物絕緣層116上。作為保護絕緣層103，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等。作為保護絕緣層103，藉由將形成層向上到氧化物絕緣層116之基板100加熱到溫度100℃至400℃，引進含去除氫和濕氣的高純度氮之濺鍍氣體，及使用矽半導體的目標來形成氮化矽膜。
經由上述步驟，去除諸如氫或濕氣等雜質，及盡可能降低諸如氫或濕氣等雜質的濃度，藉以可抑制背通道側上(即、在氧化物半導體層的表面部中)之寄生通道的產生。
因此，可製造包括氫和氫化物的濃度被降低之氧化物半導體層112的薄膜電晶體180(見圖4D)。
藉由提供氧化物絕緣層116和氧化物半導體層112之間的介面中的鹵素元素，可將氧化物半導體層112所含有諸如氫、氫氧根等氫原子、或濕氣之雜質擴散到氧化物絕緣層116內，使得為改變電特性之因素的氧化物半導體層112中之雜質可被降低。
以上述方式，可設置包括使用氧化物半導體層之薄膜電晶體的具有穩定電特性之高度可靠的半導體裝置。
此實施例可與其他實施例的任一個適當組合實施。
[實施例5]
此實施例中，將說明可應用到此說明書所揭示的半導體裝置之薄膜電晶體的另一例子。
在此實施例中，將參考圖5A至5E說明半導體裝置和製造半導體裝置的方法之一實施例。
圖5A至5E圖解半導體裝置的橫剖面結構之例子。圖5A至5E所示之薄膜電晶體160為被稱作通道保護型(通道停止型)的一種底閘極結構，並且亦被稱作反向交錯式薄膜電晶體。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，從氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層(氧化矽層)之間的介面去除諸如氫、濕氣、氫氧根、或氫化物(亦稱作氫化合物)等雜質。尤其是，氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層之間的介面具有氫濃度5×1019 atoms/cm3 或更低，1×1019 atoms/cm3 或更低較佳。
藉由使用以氟或氯為代表之鹵素元素，從氧化物半導體層去除諸如氫或濕氣(如、氫原子或諸如H2 O等含氫原子的化合物)等雜質，使得氧化物半導體層中的雜質濃度被降低。
被設置與氧化物半導體層接觸之閘極絕緣層和氧化物絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素之氣體的大氣之下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在氧化物絕緣層中、及經由電漿處理使鹵素元素附著於氧化物絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
在閘極絕緣層和氧化物絕緣層含有鹵素元素之例子中，閘極絕緣層和氧化物絕緣層中之鹵素元素的濃度可約為5×1018 atoms/cm3 至1×1020 atoms/cm3 。
藉由上述方法的至少其中之一，藉由使用鹵素，可將包含在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到閘極絕緣層及/或氧化物絕緣層內，使得氧化物半導體層中的雜質濃度降低。
使用單閘極薄膜電晶體說明薄膜電晶體160；當需要時，可形成包括複數個通道形成區之多閘極薄膜電晶體。
下面參考圖5A至5E說明在基板150上形成薄膜電晶體160之處理。
首先，導電膜形成在具有絕緣表面的基板150上，然後經由第一光致微影步驟和蝕刻步驟形成閘極電極層151。需注意的是，可藉由噴墨法形成抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩；如此，可降低製造成本。
閘極電極層151可被形成具有使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料，或含這些材料的任一個作為主要成分之合金材料的單層或疊層結構。
接著，閘極絕緣層154和閘極絕緣層152形成在閘極電極層151上。作為閘極絕緣層152，可形成含鹵素元素的氧化物絕緣層。
可在沉積期間將鹵素元素引進沉積氣體(濺鍍氣體)內以包含在閘極絕緣層中。另一選擇是，由於先前步驟的清潔處理而留在處理室中之鹵素元素可包含在閘極絕緣層中。另一選擇是，可在沉積之後將鹵素元素添加到閘極絕緣層和氧化物絕緣層。
作為含有沉積期間所引進的鹵素元素之沉積氣體(濺鍍氣體)，可使用NF3 等。如上述，藉由將諸如NF3 等含鹵素元素之氣體用於在沉積用的處理室上之清潔處理，閘極絕緣層可被形成，以含有處理室所剩餘的諸如氟等鹵素元素。
在此實施例中，藉由濺鍍法形成氮化矽層作為閘極絕緣層154，及藉由濺鍍法形成氧化矽層作為閘極絕緣層152。
接著，氧化物半導體膜形成在閘極絕緣層152上，及以第二光致微影步驟和蝕刻步驟處理成島型氧化物半導體層171。在此實施例中，藉由濺鍍法，使用In-Ga-Zn-O基的氧化物半導體目標來形成氧化物半導體膜。
基板支托在保持在降壓狀態的處理室中，及以低於400℃加熱基板。然後，去除氫和濕氣之濺鍍氣體被引進到剩餘濕氣被去除的處理室內，及藉由使用金屬氧化物作為目標，將氧化物半導體膜沉積在基板150上。為了去除處理室剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之沉積室中，氫原子、諸如水(H2 O)等含氫原子之化合物、含碳原子之化合物等等被去除，藉以可降低沉積室所形成之氧化物半導體膜中的雜質濃度。
作為沉積條件的一例子，基板和目標之間的距離為100 nm，壓力為0.6 Pa、直流(DC)功率為0.5 kW、及大氣為氧大氣(氧流率的比例為100%)。需注意的是，脈衝式直流(DC)電源較佳，因為可降低灰塵和使膜厚度均勻。氧化物半導體膜的厚度大於或等於5 nm及小於或等於30 nm較佳。需注意的是，適當厚度將依據氧化物半導體材料而有所不同，及可依據材料適當設定厚度。
可在含鹵素元素的氣體之大氣下，將氧化物半導體層171經過電漿處理，使得諸如氟或氯等鹵素元素附著於氧化物半導體層171。
接著，氧化物絕緣層173形成在閘極絕緣層152和氧化物半導體層171(見圖5B)。
作為氧化物絕緣層173，以下面方式形成氧化矽層：以低於100℃加熱形成其層向上到島型氧化物半導體層171之基板150；引進含氫和濕氣被去除的高純度氧之濺鍍氣體；及使用矽半導體目標。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，在此實施例中，形成含鹵素元素的氧化物絕緣層作為氧化物絕緣層173。
可在沉積期間將鹵素元素引進沉積氣體內(濺鍍氣體)以包含在氧化物絕緣層173中。另一選擇是，由於先前步驟的清潔處理而餘留在處理室中的鹵素元素可包含在氧化物絕緣層173中。另一選擇是，可在沉積之後將鹵素元素添加到閘極絕緣層和氧化物絕緣層。
作為含有沉積期間所引進的鹵素元素之沉積氣體(濺鍍氣體)，可使用NF3 等。如上述，藉由將諸如NF3 等含鹵素元素之氣體用於在沉積用的處理室上之清潔處理，氧化物絕緣層173可被形成，以含有處理室所剩餘的諸如氟等鹵素元素。
氧化物絕緣層173包括許多氧懸鍵作為缺陷較佳，因為氫或含氫的雜質更可能從氧化物半導體層171擴散到氧化物絕緣層173內。
例如，在下面條件之下，藉由脈衝DC濺鍍法形成氧化物絕緣層173：使用具有純度6N(99.9999%(電阻率為0.01Ωcm)的摻硼矽目標；目標和基板之間的距離(T-S距離)為89 mm；壓力0.4 Pa；及直流(DC)電源為6 kW；及大氣為氧大氣(氧流率的比例為100%)。膜厚度為300 nm。需注意的是，可使用石英(合成石英較佳)取代矽目標作為用以形成氧化物絕緣層173的目標。雖然可在加熱基板150的狀態中形成氧化物絕緣層173，但是以0℃至約50℃，室溫較佳來形成氧化物絕緣層173，使得氧化物絕緣層173包括缺陷。
在那例子中，在沉積氧化物絕緣層173時去除處理室中的剩餘濕氣較佳。這是為了防止氫、氫氧根、或濕氣包含在氧化物半導體層171和氧化物絕緣層173中。
需注意的是，作為氧化物絕緣層173，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層等來取代氧化矽層。
接著，在氧化物半導體層171和含鹵素元素的氧化物絕緣層173彼此接觸的狀態中，以100℃至400℃執行熱處理。藉由此熱處理，可將包括在氧化物半導體層171的氫或濕氣擴散到含鹵素元素的氧化物絕緣層173內。因為氧化物絕緣層173含有鹵素元素，所以經由氧化物半導體層171和氧化物絕緣層173之間的介面，將包括在島型氧化物半導體層171中之諸如氫、氫氧根、或濕氣等雜質擴散到氧化物絕緣層173內。尤其是，氧化物半導體層171中的氫原子、諸如H2 O等含氫原子之化合物、或含碳原子之化合物容易被擴散到氧化物絕緣層173內。
可形成氫和氫氧根的濃度被降低之氧化物半導體層162。尤其是，氧化物半導體層162和氧化物絕緣層173之間的介面具有氫濃度5×1019 atoms/cm3 或更低，1×1019 atoms/cm3 或更低較佳。
執行第三光致微影步驟。抗蝕遮罩形成在氧化物絕緣層173上，及執行選擇性蝕刻以形成氧化物絕緣層166；之後，去除抗蝕遮罩(見圖5C)。
接著，導電膜形成在閘極絕緣層154、閘極絕緣層152、氧化物半導體層162、和氧化物絕緣層166上。之後，在第四光致微影步驟中，形成抗蝕遮罩，及執行選擇性蝕刻以形成源極電極層165a和汲極電極層165b。然後，去除抗蝕遮罩(見圖5D)。
作為源極電極層165a和汲極電極層165b的材料，可給定選自Al(鋁)、Cr(鉻)、Cu(銅)、Ta(鉭)、Ti(鈦)、Mo(鉬)、或W(鎢)之元素；含這些元素的任一個作為成分之合金；含元素的任一個的組合之合金膜等等。另外，金屬導電膜可具有單層結構或兩或更多層之疊層結構。
經由上述步驟，可設置包括氫和氫化物的濃度被降低之氧化物半導體層162的薄膜電晶體160(見圖5D)。
當以上述方式形成氧化物半導體膜時，反應大氣中的剩餘濕氣被去除；如此，可降低氧化物半導體膜中之氫和氫化物的濃度。如此，可使氧化物半導體膜穩定。
保護絕緣層可形成在氧化物絕緣層上。在此實施例中，保護絕緣層153形成在氧化物絕緣層166、源極電極層165a、和汲極電極層165b上。作為保護絕緣層153，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等等。在此實施例中，使用氮化矽膜形成保護絕緣層153(見圖5E)。
氧化物絕緣層可進一步形成在源極電極層165a、汲極電極層165b、和氧化物絕緣層166上，及可將保護絕緣層153堆疊在氧化物絕緣層上。另外，可將平面化絕緣層形成在保護絕緣層153上。
當在加熱基板的狀態中將氮化矽層形成在矽絕緣層上時，氫或濕氣可進一步從氧化物半導體層擴散到氧化物絕緣層，同時，可設置防止濕氣從外面大氣進入之阻隔膜。
當充作通道形成區之氧化物半導體層形成在閘極絕緣層上時，反應大氣中的剩餘濕氣被去除；如此，可降低氧化物半導體層中之氫和氫化物的濃度。藉由設置與氧化物半導體層接觸之含鹵素的閘極絕緣層，可將氧化物半導體層中之氫或濕氣擴散到含鹵素元素的絕緣層內，使得能夠降低氧化物半導體層中之氫或氫化物的濃度。
此實施例可與其他實施例的任一個適當組合實施。
以上述方式，可設置包括使用氧化物半導體層之薄膜電晶體的具有穩定電特性之高度可靠的半導體裝置。
[實施例6]
在此實施例中，將說明可應用到此說明書所揭示的半導體裝置之薄膜電晶體的另一例子。
在此實施例中，將參考圖6A至6C說明半導體裝置及製造半導體裝置之方法。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，從氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層(氧化矽層)之間的介面去除諸如氫、濕氣、氫氧根、或氫化物(亦稱作氫化合物)等雜質。尤其是，氧化物半導體層和被設置與氧化物半導體層接觸的氧化物絕緣層之間的介面具有氫濃度5×1019 atoms/cm3 或更低，1×1019 atoms/cm3 或更低較佳。
藉由使用以氟或氯為代表之鹵素元素，從氧化物半導體層去除諸如氫或濕氣(如、氫原子或諸如H2 O等含氫原子的化合物)等雜質，使得氧化物半導體層中的雜質濃度被降低。
被設置與氧化物半導體層接觸之閘極絕緣層和氧化物絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素之氣體的大氣之下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在氧化物絕緣層中、及經由電漿處理使鹵素元素附著於氧化物絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
在閘極絕緣層和氧化物絕緣層含有鹵素元素之例子中，閘極絕緣層和氧化物絕緣層中之鹵素元素的濃度可約為5×1018 atoms/cm3 至1×1020 atoms/cm3 。
藉由上述方法的至少其中之一，藉由使用鹵素，可將包含在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到閘極絕緣層及/或氧化物絕緣層內，使得氧化物半導體層中的雜質濃度降低。
使用單閘極薄膜電晶體說明薄膜電晶體190；當需要時，可形成包括複數個通道形成區之多閘極薄膜電晶體。
下面參考圖6A至6C說明在基板140上形成薄膜電晶體190之處理。
首先，導電膜形成在具有絕緣表面的基板140上，然後經由第一光致微影步驟和蝕刻步驟形成閘極電極層181。在此實施例中，使用濺鍍法形成具有厚度150 nm之鎢膜作為閘極電極層181。
接著，閘極絕緣層143和閘極絕緣層142形成在閘極電極層181上。作為閘極絕緣層142，可形成含鹵素元素的氧化物絕緣層。
可在沉積期間將鹵素元素引進沉積氣體(濺鍍氣體)內以包含在閘極絕緣層中。另一選擇是，由於先前步驟的清潔處理而留在處理室中之鹵素元素可包含在閘極絕緣層中。另一選擇是，可在沉積之後將鹵素元素添加到閘極絕緣層和氧化物絕緣層。
作為含有沉積期間所引進的鹵素元素之沉積氣體(濺鍍氣體)，可使用NF3 等。如上述，藉由將諸如NF3 等含鹵素元素之氣體用於在沉積用的處理室上之清潔處理，閘極絕緣層可被形成，以含有處理室所剩餘的諸如氟等鹵素元素。
在此實施例中，藉由電漿CVD法，將氮化矽層形成作為閘極絕緣層143，將氧化矽層形成作為閘極絕緣層142。
接著，導電膜形成在閘極絕緣層142上。之後，在第二光致微影步驟中，抗蝕遮罩形成在導電膜上，及執行選擇性蝕刻以形成源極電極層195a和汲極電極層195b。然後，去除抗蝕遮罩。
接著，形成氧化物半導體膜，及以第三光致微影步驟和蝕刻步驟處理成島型氧化物半導體層141(見圖6A)。在此實施例中，藉由濺鍍法，使用In-Ga-Zn-O基的氧化物半導體目標來形成氧化物半導體膜。
基板支托在保持在降壓狀態的處理室中，及以低於400℃加熱基板。然後，去除氫和濕氣之濺鍍氣體被引進到剩餘濕氣被去除的處理室內，及藉由使用金屬氧化物作為目標，將氧化物半導體膜沉積在基板140上。為了去除處理室剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之沉積室中，氫原子、諸如水(H2 O)等含氫原子之化合物、含碳原子之化合物等等被去除，藉以可降低沉積室所形成之氧化物半導體膜中的雜質濃度。
作為沉積條件的一例子，基板和目標之間的距離為100 nm，壓力為0.6 Pa、直流(DC)功率為0.5 kW、及大氣為氧大氣(氧流率的比例為100%)。需注意的是，脈衝式直流(DC)電源較佳，因為可降低灰塵和使膜厚度均勻。氧化物半導體膜的厚度大於或等於5 nm及小於或等於30 nm較佳。需注意的是，適當厚度將依據氧化物半導體材料而有所不同，及可依據材料適當設定厚度。
可在含鹵素元素的氣體之大氣下，將氧化物半導體層141經過電漿處理，使得諸如氟或氯等鹵素元素附著於氧化物半導體層141。
然後，氧化物絕緣層196形成在閘極絕緣層142、氧化物半導體層141、源極電極層195a、和汲極電極層195b上。
作為氧化物絕緣層196，以下面方式形成氧化矽層：以低於100℃加熱形成其層向上到島型氧化物半導體層192之基板140；引進含氫和濕氣被去除的高純度氧之濺鍍氣體；及使用矽半導體目標。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，在此實施例中，形成含鹵素元素的氧化物絕緣層作為氧化物絕緣層196。
可在沉積期間將鹵素元素引進沉積氣體內(濺鍍氣體)以包含在氧化物絕緣層196中。另一選擇是，由於先前步驟的清潔處理而餘留在處理室中的鹵素元素可包含在氧化物絕緣層196中。另一選擇是，可在沉積之後將鹵素元素添加到閘極絕緣層和氧化物絕緣層。
作為含有沉積期間所引進的鹵素元素之沉積氣體(濺鍍氣體)，可使用NF3 等。如上述，藉由將諸如NF3 等含鹵素元素之氣體用於在沉積用的處理室上之清潔處理，氧化物絕緣層196可被形成，以含有處理室所剩餘的諸如氟等鹵素元素。
氧化物絕緣層196包括許多氧懸鍵作為缺陷較佳，因為氫或含氫的雜質更可能從氧化物半導體層141擴散到氧化物絕緣層196內。
例如，在下面條件之下，藉由脈衝DC濺鍍法形成氧化物絕緣層196：使用具有純度6N(99.9999%(電阻率為0.01Ωcm)的摻硼矽目標；目標和基板之間的距離(T-S距離)為89 mm；壓力0.4 Pa；及直流(DC)電源為6 kW；及大氣為氧大氣(氧流率的比例為100%)。膜厚度為300 nm。需注意的是，可使用石英(合成石英較佳)取代矽目標作為用以形成氧化物絕緣層196的目標。雖然可在加熱基板140的狀態中形成氧化物絕緣層196，但是以0℃至約50℃，室溫較佳來形成氧化物絕緣層196，使得氧化物絕緣層196包括缺陷。
在那例子中，在沉積氧化物絕緣層196時去除處理室的剩餘濕氣較佳。這是為了防止氫、氫氧根、或濕氣包含在氧化物半導體層141及氧化物絕緣層196中。
需注意的是，作為氧化物絕緣層196，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層等等來取代氧化矽層。
接著，保護絕緣層183形成在氧化物絕緣層196上。作為保護絕緣層183，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等。作為保護絕緣層183，藉由將形成層向上到氧化物絕緣層196之基板140加熱到溫度100℃至400℃，引進含去除氫和濕氣的高純度氮之濺鍍氣體，及使用矽半導體的目標來形成氮化矽膜。
在沉積保護絕緣層183時將基板140加熱至溫度100℃至400℃，藉以可將包括在氧化物半導體層中之氫或濕氣擴散到含鹵素元素的氧化物絕緣層196內。因為氧化物絕緣層196含有鹵素元素，所以經由氧化物半導體層141和氧化物絕緣層196之間的介面，將包括在島型氧化物半導體層141中之諸如氫、氫氧根、或濕氣等雜質擴散到氧化物絕緣層196內。尤其是，氧化物半導體層141中的氫原子、諸如H2 O等含氫原子之化合物、或含碳原子之化合物容易被擴散到氧化物絕緣層196內。
經由上述步驟，可製造包括氫和氫化物的濃度被降低之氧化物半導體層192的薄膜電晶體190(見圖6C)。尤其是，氧化物半導體層141和氧化物絕緣層196之間的介面具有氫濃度5×1019 atoms/cm3 或更低，1×1019 atoms/cm3 或更低較佳。
此實施例可與其他實施例的任一個適當組合實施。
以上述方式，可設置包括使用氧化物半導體層的薄膜電晶體之具有穩定電特性的高度可靠半導體裝置。
[實施例7]
在此實施例中，將說明可應用到此說明書所揭示的半導體裝置之薄膜電晶體的例子。
在此實施例中，將說明將具有透光特性的導電材料用於閘極電極層、源極電極層、和汲極電極層之例子。因此，可以類似於上述實施例的方式之方式來執行此實施例的部分，及將省略與上述實施例相同部位或具有類似功能的部位之重複說明。此外，不重複相同部位的詳細說明。
例如，閘極電極層、源極電極層、和汲極電極層的材料可以是透射可見光之導電材料，及例如可應用下面金屬氧化物的任一個：In-Sn-O基的金屬氧化物；In-Sn-Zn-O基的金屬氧化物；In-Al-Zn-O基的金屬氧化物；Sn-Ga-Zn-O基的金屬氧化物；Al-Ga-Zn-O基的金屬氧化物；Sn-Al-Zn-O基的金屬氧化物；In-Zn-O基的金屬氧化物；Sn-Zn-O基的金屬氧化物；Al-Zn-O基的金屬氧化物；In-O基的金屬氧化物；Sn-O基的金屬氧化物；及Zn-O基的金屬氧化物。其厚度可被適當設定在大於或等於50 nm及小於或等於300 nm的範圍中。作為用於閘極電極層、源極電極層、和汲極電極層之金屬氧化物的沉積方法，使用濺鍍法、真空蒸發法(電子束蒸發法等)、電弧放電離子電鍍法、或噴灑法。當利用濺鍍法時，含大於或等於2 wt%及小於或等於10 wt%的SiO2 之目標來執行沉積，使得抑制結晶的SiOx (x>0)包含在透光導電膜中；以此方式，可防止氧化物半導體在稍後執行的熱處理中被結晶。
需注意的是，透光導電膜中之成分的比例之單位為原子百分比，及藉由使用電子探針X射線微分析器(EPMA)的分析來評估成分的比例。
在設置有薄膜電晶體的像素中，當像素電極層、另一電極層(諸如電容器電極層等)、或佈線層(諸如電容器佈線層等)係使用透射可見光之導電膜所形成時，可實現具有高孔徑比的顯示裝置。無須說，像素中之閘極絕緣層、氧化物絕緣層、保護絕緣層、及平面化絕緣層亦各使用透射光的膜來形成較佳。
在此說明書中，透射可見光之膜意指具有有著75%至100%的可見光之透射比的此種厚度之膜。在膜具有導電性之例子中，膜亦被稱作透明導電膜。另外，半透射可見光之導電膜可被用於應用到閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層、或另一佈線層的金屬氧化物。半透射可見光之導電膜表示具有50%至75%的可見光之透射比的膜。
當薄膜電晶體具有透光特性時，可增加孔徑比。尤其是關於10英吋或更小的小液晶顯示面板，甚至當為了藉由例如增加閘極佈線數目來實現較高的顯示影像解析度而減少像素尺寸時，仍可達成高孔徑比。另外，藉由將具有透光特性的膜用於薄膜電晶體的組件，甚至當一像素被分成複數個子像素以實現寬廣視角時，仍可達成高孔徑比。也就是說，甚至當設置一群高密度薄膜電晶體時，仍可維持高孔徑比，使得可確保足夠的顯示區面積。例如，在一像素包括兩或四個子像素之例子中，可提高孔徑比，因為薄膜電晶體具有透光特性。另外，可藉由與薄膜電晶體的組件相同步驟，使用相同材料來形成儲存電容器，使得儲存電容器可具有透光特性，藉以可進一步提高孔徑比。
此實施例可與其他實施例的任一個適當組合實施。
[實施例8]
在此實施例中，將說明可應用到此說明書所揭示的半導體裝置之薄膜電晶體的例子。
在此實施例中，將參考圖7說明當以橫剖面看時氧化物半導體層被氮化物絕緣層包圍之例子。除了氧化物絕緣層的頂表面形狀、氧化物絕緣層的端部之位置、及閘極絕緣層的結構之外，圖7與圖23相同。如此，將以相同參考號碼表示相同部位，及將省略相同部位的詳細說明。
圖7所示之薄膜電晶體139為底閘極薄膜電晶體，及包括閘極電極層101、使用氮化物絕緣層所形成之閘極絕緣層131、使用含鹵素元素的氧化物絕緣層所形成之閘極絕緣層137、氧化物半導體層112、源極電極層115a、和汲極電極層115b在具有絕緣表面的基板100上。另外，設置覆蓋薄膜電晶體139並且與氧化物半導體層112的通道形成區接觸之含鹵素元素的氧化物絕緣層138。使用氮化物絕緣層所形成的保護絕緣層103另外設置在氧化物絕緣層138上。保護絕緣層103與使用氮化物絕緣層所形成的閘極絕緣層131接觸。
在此實施例的薄膜電晶體139中，閘極絕緣層具有疊層結構，其中氮化物絕緣層和氧化物絕緣層堆疊在閘極電極層上。另外，在形成使用氮化物絕緣層所形成的保護絕緣層103之前，含有鹵素元素的使用氧化物絕緣層所形成之氧化物絕緣層138和閘極絕緣層137被選擇性去除，以露出使用氮化物絕緣層所形成的閘極絕緣層131。
至少氧化物絕緣層138之頂表面的面積和閘極絕緣層137之頂表面的面積大於氧化物半導體層112之頂表面的面積，及氧化物絕緣層138之頂表面和閘極絕緣層137之頂表面覆蓋薄膜電晶體139較佳。
另外，使用氮化物絕緣層所形成的保護絕緣層103覆蓋氧化物絕緣層138的頂表面以及氧化物絕緣層138和閘極絕緣層137的側表面，並且與使用氮化物絕緣層所形成的閘極絕緣層131接觸。
關於各使用氮化物絕緣層所形成之保護絕緣層103和閘極絕緣層131，可使用不包含諸如濕氣、氫離子、及OH- 等雜質且阻隔這些雜質從外面進入之無機絕緣膜：例如，使用藉由濺鍍法或電漿CVD法所獲得的氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜。
在此實施例中，作為使用氮化物絕緣層所形成的保護絕緣層103，藉由RF濺鍍法形成具有厚度100 nm的氮化矽層，以覆蓋氧化物半導體層112的底表面、頂表面、和側表面。
利用圖7所示之結構，因為由各使用氮化物絕緣層所形成之閘極絕緣層131和保護絕緣層103包圍氧化物半導體層，所以氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質由於被設置成包圍和與氧化物半導體層接觸之含鹵素元素的閘極絕緣層137和含鹵素元素的氧化物絕緣層138而降低，以及防止形成保護絕緣層103之後的製造處理中濕氣從外面進入。而且，甚至在完成裝置作為半導體裝置，例如作為顯示裝置之後，仍可長期防止濕氣從外面進入；如此，可提高裝置的長期可靠性。
在此實施例中，說明一薄膜電晶體被覆蓋有氮化物絕緣層之結構；然而，本發明的一實施例並未侷限於此結構。複數個薄膜電晶體可被覆蓋有氮化物絕緣層，或者像素部中之複數個薄膜電晶體可共同被覆蓋有氮化物絕緣層。可形成保護絕緣層103和閘極絕緣層131彼此接觸之區域，使得至少主動矩陣式基板的像素部被包圍。
此實施例可與其他實施例的任一個適當組合實施。
[實施例9]
在此實施例中，說明使用實施例1至8所說明的半導體裝置中之薄膜電晶體以及利用電致發光的發光元件製造主動矩陣式發光顯式裝置之例子。
根據發光材料是有機化合物還是無機化合物來分類利用電致發光之發光元件。通常，前者被稱作有機EL元件，而後者被稱作無機EL元件。
在有機EL元件中，藉由施加電壓到發光元件，從一對電極分開注射電子和電洞到含發光有機化合物的層內，及電流流動。然後，載子(電子和電洞)重組，使得發光有機化合物被激發。發光有機化合物從激發狀態回到接地狀態，藉以發光。由於此種機制，此發光元件被稱作電流激發發光元件。
無機EL元件根據其元件結構分類成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有發光材料的粒子分散在結合劑中之發光層，及其光發射機制為利用施體位準和受體位準之施體-受體重組型光發射。薄膜無機EL具有發光層夾置在介電層之間，而介電層進一步夾置在電極之間的結構，及其光發射機制為利用金屬離子的內殼電子過渡之局部化型光發射。需注意的是，此實施例使用有機EL元件作為發光元件來進行說明。
圖8圖解可應用數位時間灰階驅動的像素組態之例子作為半導體裝置的例子。
將說明可應用數位時間灰階驅動之像素的組態和操作。此實施例說明一像素包括使用氧化物半導體層在通道形成區中之兩n通道電晶體的例子。
像素6400包括交換電晶體6401、驅動電晶體6402、和發光元件6404、電容器6403。在交換電晶體6401中，其閘極連接到掃描線6406，其第一電極(源極和汲極電極的其中之一)連接到信號線6405，及其第二電極(源極和汲極電極的其中另一個)連接到驅動器電晶體6402的閘極。在驅動電晶體6402中，其閘極經由電容器6403連接到供電線6407，其第一電極連接到供電線6407，及其第二電極連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電連接到設置在同一基板上之共同電位線。
需注意的是，發光元件6404的第二電極(共同電極6408)被設定成低供電電位。需注意的是，低供電電位為滿足低供電電位之電位<關於被設定在供電線6407上之高供電電位的高供電電位>。作為低供電電位，例如，可利用GND、0 V等。高供電電位和低供電電位之間的差被應用到發光元件6404，使得電流流經發光元件6404，藉以發光元件6404發光。如此，各電位被設定，使得高供電電位和低供電電位之間的差大於或等於發光元件6404的正向臨界電壓。
當驅動電晶體6402的閘極電容被使用作為電容器6403的替代物時，可省略電容器6403。驅動電晶體6402的閘極電容可被形成在通道區和閘極電極之間。
在使用電壓-輸入電壓驅動法之例子中，視頻信號被輸入到驅動電晶體6402的閘極，使得驅動電晶體6402在完全打開或關掉兩狀態的其中任一個。也就是說，驅動電晶體6402在直線區操作，如此高於供電線6407的電壓之電壓施加到驅動電晶體6402的閘極。需注意的是，高於或等於下面的電壓被施加到信號線6405：供電線電壓和驅動電晶體6402的V th 。
在執行類比灰階驅動取代數位時間灰階驅動之例子中，可藉由以不同方式輸入信號來利用與圖8相同的像素組態。
在執行類比灰階驅動的例子中，高於或等於下面的電壓被施加到驅動電晶體6402的閘極：發光元件6404的正向電壓+驅動電晶體6402的V th 。發光元件6404的正向電壓意指獲得想要亮度的電壓，及包括至少正向臨界電壓。藉由輸入使驅動電晶體6402能夠在飽和區操作之視頻信號，能夠饋送電流到發光元件6404。為了驅動電晶體6402能夠在飽和區操作，供電線6407的電位被設定高於驅動電晶體6402的電位。當使用類比視頻信號時，能夠根據視頻信號饋送電流到發光元件6404及執行類比灰階驅動。
需注意的是，像素組態並不侷限於圖8所示者。例如，圖8的像素可另外包括開關、電阻器、電容器、電晶體、邏輯電路等。
接著，將參考圖9A至9C說明發光元件的結構。此處，將藉由採用n通道驅動TFT作為例子來說明像素的橫剖面結構。可以類似於實施例1至8的任一個所說明之薄膜電晶體的方式之方式來製造分別用於圖9A、9B、及9C的半導體裝置之驅動TFT 7001、7011、及7021。在此實施例中，使用實施例2或7所說明的薄膜電晶體，及說明以類似於實施例2或7的方式之方式所製造的包括氧化物半導體層之透光薄膜電晶體作為例子。
在驅動TFT 7001、7011、及7021中，含鹵素元素之絕緣層7031、7041、及7051分別被堆疊如實施例2一般，及經由熱處理將氧化物半導體層中的氫或水擴散到絕緣層7031、7041、及7051，使得氧化物半導體層中的氫或水被降低。因此，驅動TFT 7001、7011、及7021為具有穩定電特性之高度可靠的薄膜電晶體。
被設置與氧化物半導體層接觸之閘極絕緣層和絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素的氣體之大氣下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在氧化物絕緣層中、及經由電漿處理使鹵素元素附著於氧化物絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
為了從發光元件析取光，陽極和陰極的至少其中之一需要透射光。薄膜電晶體和發光元件形成在基板上。發光元件可具有頂發射結構，其中經由與基板相對的表面析取光；底發射結構，其中經由基板側上的表面析取光；或雙發射結構，其中經由與基板相對的表面和基板側上的表面析取光。像素組態可被應用到具有這些發射結構的任一個之發光元件。
將參考圖9A說明具有底發射結構的發光元件。
圖9A為在驅動TFT 7011為n型且從發光元件7012發出光到第一電極7013側時之像素的橫剖面圖。在圖9A中，發光元件7012的第一電極7013形成在電連接到驅動TFT 7011的汲極電極層之透光導電膜7017上，及EL層7014和第二電極7015以那順序堆疊在第一電極7013上。
作為透光導電膜7017，可使用諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或添加養化矽之氧化銦錫的膜等之透光導電膜。
發光元件的第一電極7013係可使用各種材料來形成。例如，在第一電極7013被使用作為陰極之例子中，使用具有低功函數之材料較佳，例如，諸如Li(鋰)或Cs(銫)等鹼性金屬，諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬，含這些的任一個之合金(Mg:Ag或Al:Li等)，諸如Yb(鐿)或Er(鉺)等稀土金屬。在圖9A中，第一電極7013的厚度約為透射光的厚度(約5 nm至30 nm較佳)。例如，具有厚度20 nm之鋁膜被用於第一電極7013。
需注意的是，透光導電膜和鋁膜可被堆疊和選擇性蝕刻，以形成透光導電膜7017及第一電極7013；在此例中，可藉由使用同一遮罩來蝕刻透光導電膜7017及第一電極7013，如此較佳。
第一電極7013的周邊部被覆蓋有隔牆7019。隔牆7019係使用例如聚醯亞胺、丙烯酸、聚醯胺、或環氧的有機樹脂膜；無機絕緣膜；或有機聚矽氧烷所形成。隔牆7019係使用光敏材料來形成，以具有開口在第一電極層7013上，使得開口的側壁被形成做具有連續曲率的傾斜表面尤其佳。在光敏樹脂材料被用於隔牆7019之例子中，可省略形成抗蝕遮罩之步驟。
只要其包括至少發光層，形成在第一電極7013和隔牆7019上之EL層7014係可使用單層或堆疊的複數個層來形成。當EL層7014使用複數個層來形成時，藉由將電子注射層、電子運送層、發光層、電洞運送層、和電洞注射層以那順序堆疊在充作陰極的第一電極7013上來形成EL層7014。需注意的是，並非所有這些層都必須設置。
堆疊順序並不侷限於上述堆疊順序。第一電極7013可充作陽極，及可藉由將電洞注射層、電洞運送層、發光層、電子運送層、和電子注射層以那順序堆疊在第一電極7013上。然而，當比較電力消耗時，第一電極7013充作陰極，及將電子注射層、電子運送層、發光層、電洞運送層、和電洞注射層以那順序堆疊在第一電極7013上較佳，因為可抑制驅動器電路部的電壓增加，及可降低電力消耗。
作為形成在EL層7014上之第二電極7015，可利用各種材料。例如，在使用第二電極7015作為陽極之例子中，使用具有諸如ZrN、Ti、W、Ni、Pt、Cr等高功函數之材料；或諸如ITO、IZO、及ZnO等透光導電材料較佳。作為第二電極7015上之阻光膜7016，使用阻隔光之金屬、反射光之金屬等。在此實施例中，ITO膜被用於第二電極7015，而Ti膜被用於阻光膜7016。
發光元件7012對應於包括透光層之EL層7014夾置在第一電極7013和第二電極7015之間的區域。在圖9A所示之元件結構的例子中，從發光元件7012發出光到第一電極7013側，如箭頭所示。
需注意的是，圖9A圖解使用透光導電膜作為閘極電極層和使用透光薄膜作為源極和汲極電極層之例子。從發光元件7012所發出的光通過濾色器層7033，及可經由基板發出。
藉由諸如噴墨法等微滴排放法、印刷法、光致微影法、蝕刻等來形成濾色器層7033。
濾色器層7033被覆蓋有塗覆層7034，亦被覆蓋有保護絕緣層7035。應注意的是，圖9A圖解具有小厚度的塗覆層7034；然而，塗覆層7034具有將由於濾色器層7033所導致的不平均表面平面化之功能。
形成在保護絕緣層7035、絕緣層7032、和絕緣層7031中並且到達汲極電極層之接觸孔設置在與隔牆7019重疊之部位中。
接著，將參考圖9B說明具有雙發射結構之發光元件。
在圖9B中，發光元件7022的第一電極7023形成在電連接到驅動TFT 7021的汲極電極層之透光導電膜7027上，及EL層7024和第二電極7025以此順序堆疊在第一電極7023上。
關於透光導電膜7027，可使用諸如含有氧化鎢之氧化銦、含有氧化鎢之氧化銦鋅、含有氧化鈦之氧化銦、含有氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫的膜之透光導電膜。
第一電極7023係可使用各種材料來形成。例如，在使用第一電極7023作為陰極之例子中，使用具有低功函數之材料較佳，尤其是，諸如Li(鋰)或Cs(銫)等鹼性金屬，諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬，含這些的任一個之合金(Mg：Ag或Al：Li等)，諸如Yb(鐿)或Er(鉺)等稀土金屬。在此實施例中，第一電極7023被使用作為陰極，及第一電極7023的厚度被形成可透射光之厚度(約5 nm至30 nm較佳)。例如，20 nm厚的鋁膜被使用作為陰極。
需注意的是，透光導電膜和鋁膜可被堆疊和選擇性蝕刻，藉以可形成透光導電膜7027及第一電極7023。在此例中，可藉由使用同一遮罩來蝕刻，如此較佳。
第一電極7023的周邊部被覆蓋有隔牆7029。隔牆7029係使用例如聚醯亞胺、丙烯酸、聚醯胺、或環氧的有機樹脂膜；無機絕緣膜；或有機聚矽氧烷所形成。隔牆7029係使用光敏材料來形成，以具有開口在第一電極層7023上，使得開口的側壁被形成做具有連續曲率的傾斜表面尤其佳。在光敏樹脂材料被用於隔牆7029之例子中，可省略形成抗蝕遮罩之步驟。
只要其包括至少發光層，形成在第一電極7023和隔牆7029上之EL層7024係可使用單層或堆疊的複數個層來形成。當EL層7024使用複數個層來形成時，藉由將電子注射層、電子運送層、發光層、電洞運送層、和電洞注射層以那順序堆疊在充作陰極的第一電極7023上來形成EL層7024。需注意的是，並非所有這些層都必須設置。
堆疊順序並不侷限於上述堆疊順序。第一電極7023可充作陽極，及可藉由將電洞注射層、電洞運送層、發光層、電子運送層、和電子注射層以那順序堆疊在陽極上。然而，當比較電力消耗時，就較低的電力消耗而言，第一電極7023充作陰極，及將電子注射層、電子運送層、發光層、電洞運送層、和電洞注射層以那順序堆疊在陰極上較佳。
作為形成在EL層7024上之第二電極7025，可利用各種材料。例如，在使用第二電極7025作為陽極之例子中，可使用具有高功函數的材料較佳，例如，ITO、IZO、及ZnO的透光導電材料。在此實施例中，第二電極7025被使用作為陽極，而含有氧化矽之ITO膜被形成作為第二電極7025。
發光元件7022對應於包括透光層之EL層7024夾置在第一電極7023和第二電極7025之間的區域。在圖9B所示之元件結構的例子中，從發光元件7022發出光到第二電極7025側和第一電極7023側二者，如箭頭所示。
需注意的是，圖9B圖解使用透光導電膜作為閘極電極層和使用透光薄膜作為源極和汲極電極層之例子。從發光元件7022所發出到第一電極7023側的光通過濾色器層7043，及可經由基板來析取。
藉由諸如噴墨法等微滴排放法、印刷法、光致微影法、蝕刻等來形成濾色器層7043。
濾色器層7043被覆蓋有塗覆層7044，亦被覆蓋有保護絕緣層7045。
形成在保護絕緣層7045、絕緣層7042、和絕緣層7041中並且到達汲極電極層之接觸孔設置在與隔牆7029重疊之部位中。
需注意的是，當使用具有雙發射結構的發光元件，及在兩顯示表面上執行全彩顯示時，來自第二電極7025側的光未通過濾色器層7043；因此，在第二電極7025上設置被設置有另一濾色器層的密封基板較佳。
接著，參考圖9C說明具有頂發射結構之發光元件。圖9C為驅動TFT 7001為n型並且從發光元件7002發出光到第二電極7005側的例子之像素的橫剖面圖。在圖9C中，驅動TFT 7001的汲極電極層和第一電極7003彼此接觸，及驅動TFT 7001和發光元件7002的第一電極7003彼此電連接。EL層7004和第二電極7005以那順序堆疊在第一電極7003上。第一電極7003係可使用各種材料來形成。例如，在第一電極7003被使用作為陰極之例子中，使用具有低功函數之材料較佳，尤其是，諸如Li(鋰)或Cs(銫)等鹼性金屬，諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬，含這些的任一個之合金(Mg:Ag或Al:Li等)，諸如Yb(鐿)或Er(鉺)等稀土金屬。
第一電極7003的周邊部被覆蓋有隔牆7009。隔牆7009係使用例如聚醯亞胺、丙烯酸、聚醯胺、或環氧的有機樹脂膜；無機絕緣膜；或有機聚矽氧烷所形成。隔牆7009係使用光敏材料來形成，以具有開口在第一電極層7003上，使得開口的側壁被形成做具有連續曲率的傾斜表面尤其佳。在光敏樹脂材料被用於隔牆7009之例子中，可省略形成抗蝕遮罩之步驟。
只要其包括至少發光層，形成在第一電極7003和隔牆7009上之EL層7004係可使用單層或堆疊的複數個層來形成。當EL層7004使用複數個層來形成時，藉由將電子注射層、電子運送層、發光層、電洞運送層、和電洞注射層以那順序堆疊在被使用作為陰極的第一電極7003上來形成EL層7004。需注意的是，並非所有這些層都必須設置。堆疊順序並不侷限於上述堆疊順序，及可藉由將電洞注射層、電洞運送層、發光層、電子運送層、和電子注射層以那順序堆疊在被使用作為陽極之第一電極7003上。在圖9C中，電洞注射層、電洞運送層、發光層、電子運送層、及電子注射層以那順序堆疊在以Ti膜、鋁膜、及Ti膜的那順序堆疊之堆疊膜上，及在其上，形成Mg:Ag合金薄膜和ITO的疊層。
然而，在驅動TFT 7001為n型之例子中，以電子注射層、電子運送層、發光層，電洞運送層、及電洞注射層的那順序堆疊在第一電極7003上較佳，因為可抑制驅動器電路中的電壓增加，及可降低電力消耗。第二電極7005係使用光可通過之透光導電材料所形成，及例如，可使用諸如含有氧化鎢之氧化銦、含有氧化鎢之氧化銦鋅、含有氧化鈦之氧化銦、含有氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫的膜等之透光導電膜。發光元件7002對應於包括透光層之EL層7004夾置在第一電極7003和第二電極7005之間的區域。在圖9C所示之元件結構的例子中，從發光元件7002發出光到第二電極7005側，如箭頭所示。
在圖9C中，經由設置在絕緣層7051、保護絕緣層7052、平面化絕緣層7056、平面化絕緣層7053、及絕緣層7055中之接觸孔，驅動TFT 7001的汲極電極層電連接到第一電極7003。平面化絕緣層7036、7046、7053、及7056係使用諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧等樹脂材料來形成。除了此種樹脂材料之外，亦能夠使用低介電常數材料(低k材料)、矽氧烷基的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等。需注意的是，平面化絕緣層7036、7046、7053、及7056係可藉由堆疊使用這些材料所形成之複數個絕緣膜來形成。並未特別限制用以形成平面化絕緣層7036、7046、7053、及7056之方法，及依據材料，藉由濺鍍法、旋轉塗佈法、浸泡法、噴灑塗佈法、或微滴排放法(如、噴墨法、絲網印刷、或膠版印刷)、滾輪塗佈法、簾幕式塗佈法、或刀式塗佈法等可形成平面化絕緣層7036、7046、7053、及7056。隔牆7009被設置以絕緣第一電極7003和鄰接像素的第一電極。隔牆7009係使用聚醯亞胺、丙烯酸、聚醯胺、環氧等有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成。隔牆7009係使用光敏樹脂材料來形成，以具有開口在第一電極7003上，使得開口的側壁被形成作為具有連續曲率之傾斜表面尤其佳。當使用光敏樹脂材料形成隔牆7009時，可省略形成抗蝕遮罩之步驟。
在圖9C中，當執行全彩顯示時，例如，使用發光元件7002作為綠色發光元件，使用鄰接發光元件的其中之一作為紅色發光元件，及使用另一個作為藍色發光元件。另一選擇是，能夠全彩顯示之發光顯示裝置係可使用四種發光元件來製造，其不但包括白色發光元件還包括三種發光元件。
在圖9C的結構中，可以所排列之所有複數個發光元件都是白色發光元件並且具有濾色器等的密封基板排列在發光元件7002上之此種方式來製造能夠全彩顯示之發光顯示裝置。展現諸如白色等單一顏色之材料可被形成，及與濾色器或顏色轉換層組合，藉以能夠執行全彩顯示。無須說，亦可執行單色光發射之顯示。例如，可藉由使用白光發射來形成照明系統，或者可藉由使用單一顏色光發射來形成區域顏色發光裝置。若需要的話，可設置諸如包括圓形極化板之極化膜等光學膜。
雖然此處說明有機EL元件作為發光元件，但是亦可設置無機EL元件作為發光元件。需注意的是，說明控制發光元件的驅動之薄膜電晶體(驅動TFT)電連接到發光元件的例子；然而，可利用用於電流控制之TFT連接在驅動TFT和發光元件之間的結構。此實施例可與其他實施例的任一個適當組合實施。
[實施例10]
在此實施例中，將參考圖10A及10B說明發光顯示面板(亦稱作發光面板)的外觀和橫剖面。圖10A為以密封劑將薄膜電晶體和發光元件密封在第一基板和第二基板之間的面板之平面圖。圖10B為沿著圖10A的線H-I所取之橫剖面圖。
密封劑4505被設置成圍繞設置在第一基板4501上之像素部4502、信號線驅動器電路4503a、信號線驅動器電路4503b、掃描線驅動器電路4504a、及掃描線驅動器電路4504b。此外，第二基板4506係設置在像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b上。因此，藉由第一基板4501、密封劑4505、和第二基板4506，以填料4507將像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b密封在一起。以保護膜(諸如疊層膜或紫外線可熟化樹脂膜等)或者具有高氣密性和低除氣性的覆蓋材料來如此封裝(密封)顯示裝置，使得面板不暴露至外面空氣較佳。形成在第一基板4501上之像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b各包括複數個薄膜電晶體，及包括在像素部4502中之薄膜電晶體4510和包括在信號線驅動器電路4503a中之薄膜電晶體4509被圖解作為圖10B的例子。
可適當使用實施例1至8之薄膜電晶體的任一個作為薄膜電晶體4509及4510，及它們係可使用類似於用於實施例1至8的薄膜電晶體之步驟和材料的步驟和材料來形成。在薄膜電晶體4509及4510的每一個中，含鹵素元素的氧化物絕緣層及/或含鹵素元素的閘極絕緣層被設置與氧化物半導體層接觸，及經由熱處理將包括在氧化物半導體層中之氫或水擴散到氧化物絕緣層及/或閘極絕緣層，使得氧化物半導體層中的氫或水被降低。因此，薄膜電晶體4509及4510為具有穩定電特性之高度可靠的薄膜電晶體。
被設置與氧化物半導體層接觸之閘極絕緣層和絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素的氣體之大氣下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在氧化物絕緣層中、及經由電漿處理使鹵素元素附著於氧化物絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。需注意的是，用於驅動器電路的薄膜電晶體4509具有導電層在與薄膜電晶體中的氧化物半導體層之通道形成區重疊的位置中。在此實施例中，薄膜電晶體4509及4510為n通道薄膜電晶體。
導電層4540設置在氧化物絕緣層4542上，以與驅動器電路中的薄膜電晶體4509之氧化物半導體層的通道區重疊。導電層4540被設置，以與氧化物半導體層的通道形成區重疊，藉以可降低BT測試前後之薄膜電晶體4509的臨界電壓之變化量。導電層4540的電位可與薄膜電晶體4509的閘極電極層之電位相同或不同。導電層4540可充作第二閘極電極層。另一選擇是，導電層4540的電位可以是GND、0 V，或者導電層4540可在浮動狀態中。
此外，導電膜4540起作用，用以阻隔外來電場(尤其是，阻隔靜電)，即、用以防止外來電場影響內部(包括薄膜電晶體的電路部)。導電層4540的阻隔功能可防止由於諸如靜電等外來電場的作用導致薄膜電晶體之電特性變化。
另外，氧化物絕緣層4542被形成，以覆蓋薄膜電晶體4510的氧化物半導體層。在形成於形成在薄膜電晶體上之氧化物絕緣層4542和絕緣層4551的開口中，薄膜電晶體4510的源極或汲極電極層電連接到佈線層4550。佈線層4550被形成與第一電極4517接觸，及薄膜電晶體4510和第一電極4517經由佈線層4550彼此電連接。在氧化物絕緣層4542含有鹵素元素的例子中，可使用類似於實施例2所說明之氧化物絕緣層136的材料和方法之材料和方法來形成氧化物絕緣層4542。濾色器層4545形成在絕緣層4551上，以與發光元件4511的發光區重疊。
另外，為了降低濾色器層4545的表面粗糙，濾色器層4545被覆蓋有充作平面化絕緣膜之塗覆層4543。另外，絕緣層4544形成在塗覆層4543上。可以類似於實施例1所說明之保護絕緣層103的方式之方式來形成絕緣層4544，及例如，可藉由濺鍍法來形成氮化矽膜。
參考號碼4511表示發光元件，及包括在發光元件4511中的像素電極之第一電極4517經由佈線層4550電連接到薄膜電晶體4510的源極或汲極電極層。需注意的是，發光元件4511的結構並不侷限於包括第一電極4517、電致發光層4512、和第二電極4513之所示的結構。可依據從發光元件4511析取光之方向等而適當改變發光元件4511的結構。隔牆4520係使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷所形成。隔牆4520由光敏材料形成，以具有開口在第一電極4517上，使得開口的側壁被形成做具有連續曲率的傾斜表面較佳。
電致發光層4512係可使用單層或堆疊的複數個層來形成。
保護膜可形成在第二電極4513和隔牆4520上，以防止氧、氫、濕氣、二氧化碳等進入發光元件4511。作為保護膜，可使用氮化矽膜、氧氮化矽膜、DLC膜等。此外，經由FPC 4518a及4518b，將各種信號和電位供應到分開形成之信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、或像素部4502。連接終端電極4515係使用與包括在發光元件4511中之第一電極4517相同之導電膜所形成，及終端電極4516係使用與包括在薄膜電晶體4509中之源極和汲極電極層相同的導電膜所形成。
經由各向異性導電膜4519，將連接終端電極4515電連接到包括在PFC 4518a中的的終端。位在從發光元件4511析取光之方向上的第二基板必須具有透光特性。在那例子中，使用諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜等透光材料。作為填料4507，除了諸如氮或氬等鈍氣之外，還可使用紫外線可熟化樹脂或熱固性樹脂。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽氧樹脂、PVB(聚乙烯縮丁醛)、或EVA(乙烯醋酸乙烯酯)。例如，氮被用於填料。
此外，若需要的話，可在發光元件的發光表面上適當設置諸如極化板、圓形極化板(包括橢圓形極化板)、減速板(四分之一波長板或半波長板)等光學膜。另外，極化板或圓形極化板可被設置有防反射膜。例如，可執行防炫光處理，其中可由表面上的凸出和凹下擴散反射光，以降低炫光。
可使用絲網印刷法、噴墨設備、或分配設備來沉積密封劑。作為密封劑，典型上，可使用含可見光可熟化樹脂、紫外線可熟化樹脂、或熱固性樹脂等材料。另外，可含有填料。
可安裝信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b作為在分開備製的基板上使用單晶半導體膜或複晶半導體膜所形成的驅動器電路。另一選擇是，可只分開形成和安裝信號線驅動器電路或其部分，或者掃描線驅動器電路或其部分。此實施例並不侷限於圖10A及10B所示之結構。經由上述處理，可製造高度可靠的發光顯示裝置(顯示面板)作為半導體裝置。此實施例所示之結構可與其他實施例的任一個適當組合實施。
[實施例11]
將參考圖16A至16C說明半導體裝置的一實施例之液晶顯示面板的外觀和橫剖面。圖16A及16C為利用密封劑4005將薄膜電晶體4010及4011和液晶元件4013密封在第一基板4001和第二基板4006之間的面板之平面圖。圖16B為沿著圖16A及16C的線M-N所取之橫剖面圖。密封劑4005被設置成圍繞設置在第一基板4001上之像素部4002和掃描線驅動器電路4004。第二基板4006被設置在像素部4002和掃描線驅動器電路4004上。因此，藉由第一基板4001、密封劑4005、及第二基板4006，將像素部4002和掃描線驅動器電路4004與液晶層4008密封在一起。使用分開備製的基板上之單晶半導體膜或複晶半導體膜所形成的信號線區驅動器電路4003被安裝在不同於由第一基板4001上之密封劑4005所包圍的區域之區域中。需注意的是，並不特別限制分開形成之驅動器電路的連接方法，及可使用COG法、佈線接合法、TAB法等。圖16A圖解藉由COG法安裝信號線驅動器電路4003之例子，及圖16C圖解藉由TAB法安裝信號線驅動器電路4003之例子。
設置在第一基板4001上之像素部4002和掃描線驅動器電路4004各包括複數個薄膜電晶體，及包括在像素部4002中之薄膜電晶體4010以及包括在掃描線驅動器電路4004中之薄膜電晶體4011在圖16B中被圖解作為例子。保護絕緣層4041、4042、及4021被設置在薄膜電晶體4010及4011上。
可適當使用實施例1至8之薄膜電晶體的任一個作為薄膜電晶體4010及4011，及可以類似於實施例1至8之薄膜電晶體的步驟和材料之步驟和材料來形成它們。在薄膜電晶體4010及4011的每一個中，含鹵素元素的絕緣層4041及/或含鹵素元素的閘極絕緣層4020被設置與氧化物半導體層接觸，及包括在氧化物半導體層中之氫或水經由熱處理擴散到氧化物絕緣層及/或閘極絕緣層內，使得氧化物半導體層中之氫或水被降低。因此，薄膜電晶體4010及4011為具有穩定電特性之高度可靠的薄膜電晶體。
被設置與氧化物半導體層接觸之閘極絕緣層和絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素的氣體之大氣下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在氧化物絕緣層中、及經由電漿處理使鹵素元素附著於氧化物絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
導電層4040設置在絕緣層4021上，以與用於驅動器電路中的薄膜電晶體4011之氧化物半導體層的通道形成區重疊。導電層4040被設置成與氧化物半導體層的通道形成區重疊，藉以可降低在BT測試之前和之後的薄膜電晶體4011之臨界電壓的變化量。另外，導電層4040的電位可與薄膜電晶體4011的閘極電極層之電位相同或不同。導電層4040亦可充作第二閘極電極層。另一選擇是，導電層4040的電位可以是GND，0 V，或者導電層4040可在浮動狀態中。此外，液晶元件4013的像素電極層4030電連接到薄膜電晶體4010的源極電極層或汲極電極層。液晶元件4013的相對電極層4031形成在第二基板4006上。像素電極層4030、相對電極層4031、及液晶層4008彼此重疊的部位對應於液晶元件4013。需注意的是，像素電極層4030和相對電極層4031被設置有充作對準膜之絕緣層4032和絕緣層4033，及液晶層4008被夾置在像素電極層4030和相對電極層4031之間，具有絕緣層4032及4033在其間。需注意的是，可使用透光基板作為第一基板4001和第二基板4006；可使用玻璃、陶瓷、或塑膠。作為塑膠，可使用玻璃纖維強化塑膠(FRP)板、聚(乙烯氟)(PVF)膜、聚酯膜、或丙烯酸樹脂膜。
參考號碼4035表示圓柱間隔物，其係藉由選擇性蝕刻絕緣膜所獲得且被設置成控制像素電極層4030和相對電極層4031之間的距離(單元間隙)。另一選擇是，亦可使用球狀間隔物。此外，相對電極層4031電連接到形成在與薄膜電晶體4010相同的基板上之共同電位線。藉由使用共同連接線，相對電極層4031和共同電位線可經由排列在一對基板之間的導電粒子而彼此電連接。需注意的是，導電粒子包括在密封劑4005中。
另一選擇是，可使用不需要對準膜之展現藍相的液晶。藍相為液晶相位的一種，其僅產生在於提高膽固醇液晶相的溫度同時膽固醇相變成各向同性相之前。因為藍相產生在相當窄的溫度範圍內，所以含有5 wt%或更多之對掌性作用物的液晶組成被用於液晶層4008，以提高溫度範圍。包括展現藍相之液晶和對掌性作用物的液晶組成具有1 mesc或更短的短反應時間以及具有光學各向同性。如此，不需要對準處理，及視角相依性小。此外，因為不一定要設置對準膜，所以摩擦處理變得不必要。如此，可防止由於摩擦處理所導致的靜電放電破壞，及在製造處理中可降低液晶顯示裝置的缺陷和破壞。如此，可增加液晶顯示裝置的生產力。使用氧化物半導體層之薄膜電晶體特別具有薄膜電晶體的電特性明顯受到靜電的影響而波動以及偏離設計範圍之可能性。因此，將展現藍相之液晶材料用於包括使用氧化物半導體層的薄膜電晶體之液晶顯示裝置是較有效的。
需注意的是，除了透射式液晶顯示裝置之外，此實施例亦可應用到半穿透式液晶顯示裝置。
說明液晶顯示裝置的例子，其中極化板設置在基板的外表面上(在觀看者側上)，而用於顯示元件之著色層和電極層係設置在基板的內表面上；然而，極化板可設置在基板的內表面上。極化板和著色層的堆疊結構並不侷限於此實施例，而可依據極化板和著色層的材料或者製造處理的條件來適當設定。另外，充作黑色矩陣之阻光膜可設置在除了顯示部以外的部位中。
在薄膜電晶體4011及4010上，絕緣層4041被形成與氧化物半導體層接觸。在絕緣層含有鹵素元素之例子中，絕緣層4041可使用類似於實施例2所說明的氧化物絕緣層136之材料和方法的材料和方法來形成。在此實施例中，參考實施例2，藉由濺鍍法，將含鹵素元素之氧化矽層形成作為絕緣層4041。另外，保護絕緣層4042形成在絕緣層4041上並且與之接觸。保護絕緣層4042可以與實施例1所說明的保護絕緣層103相同之方法來形成；例如，可使用氮化矽層。此外，為了降低由於薄膜電晶體所導致的表面粗糙，保護絕緣層4042被覆蓋有充作平面化絕緣膜之絕緣層4021。
絕緣層4021被形成作為平面化絕緣膜。作為絕緣層4021，可使用諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧等具有耐熱性的有機材料。除了此種有機材料之外，亦能夠使用低介電常數材料(低k材料)、矽氧烷基的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等。需注意的是，絕緣層4021係可藉由堆疊使用這些材料所形成之複數個絕緣膜來形成。
並未特別限制用以形成絕緣層4021之方法，及依據其材料，藉由濺鍍法、旋轉塗佈法、浸泡法、噴灑塗佈法、或微滴排放法(如、噴墨法、絲網印刷、或膠版印刷)、滾輪塗佈法、簾幕式塗佈法、或刀式塗佈法等可形成絕緣層4021。絕緣層4021的烘烤步驟亦充作半導體層的退火，藉以可有效製造半導體裝置。
像素電極層4030和相對電極層4031係可使用透光導電材料來形成，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(下面稱作ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等。
可將包括導電高分子的導電組成(亦稱作導電聚合物)用於像素電極層4030及相對電極層4031。使用導電組成所形成之像素電極具有低於或等於10,000Ω/平方的薄片電阻，以及在波長550 nm下大於或等於70%之透射比較佳。另外，包括在導電組成中之導電高分子的電阻率低於或等於0.1Ω‧cm較佳。
作為導電高分子，可使用所謂的π電子共軛導電高分子。例如，可給定聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、它們的兩或多種的共聚合物等。
另外，經由FPC 4018，將各種信號和電位供應到分開形成之信號線驅動器電路4003、掃描線驅動器電路4004、或像素部4002。
連接終端電極4015係使用與包括在液晶元件4013中的像素電極層4030相同之導電膜所形成，及終端電極4016係使用與薄膜電晶體4010及4011的源極和汲極電極層相同之導電膜所形成。
經由各向異性導電膜4019，將連接終端電極4015電連接到包括在PFC 4018中的的終端。
需注意的是，圖16A至16C圖解信號線驅動器電路4003被分開形成及安裝在第一基板4001上之例子；然而，結構並不侷限於此。掃描線驅動器電路可被分開形成及然後安裝，或者只有信號線驅動器電路的一部分或掃描線驅動器電路的一部分被分開形成及然後安裝。
黑色矩陣(阻光層)、諸如極化構件等光學構件(光學基板)、減速構件、或防反射構件等被適當設置。例如，可藉由使用極化基板和減速基板來利用圓形極化。此外，可使用背光、側光等作為光源。
在主動矩陣式液晶顯示裝置中，排列成矩陣形式之像素電極被驅動以在螢幕上形成顯示圖案。尤其是，電壓施加在選定像素電極和對應於像素電極的相對電極之間，使得設置在像素電極和相對電極之間的液晶層以光學式調整，及此光學調整被觀看者辨識作顯示圖案。
在顯示移動影像時，液晶顯示裝置具有液晶分子本身的長回應時間導致殘像或移動影像的模糊之問題。為了改良液晶顯示裝置的移動影像特性，利用被稱作黑色插入的驅動方法，其中每隔一圖框週期將黑色顯示在整個螢幕上。
而且，可利用所謂雙圖框率驅動之驅動法，其中垂直同步化頻率為平常垂直同步化頻率的1.5倍或更多，2倍或更多較佳，藉以改良移動影像特性。
另外其他選擇是，為了改良液晶顯示裝置的移動影像特性，可利用驅動方法，其中複數個LED(發光二極體)或複數個EL光源被用於形成表面光源作為背光，及在一圖框週期中，以脈衝方式獨立驅動表面光源的各個光源。作為表面光源，可使用三或更多種LED，亦可使用發出白光之LED。因為可獨立控制複數個LED，所以可與光學調整液晶層的時序同步化LED的光發射時序。根據此驅動方法，可部分關掉LED；因此，特別在顯具有大部分顯示黑色之影像的例子中，可獲得降低電力消耗的效果。
藉由組合這些驅動方法，與習知液晶顯示裝置的顯示特性比較，可改良諸如移動影像特性等液晶顯示裝置的顯示特性。
因為薄膜電晶體容易受到靜電等破壞，所以額外設置保護電路在與像素部或驅動器電路相同的基板上較佳。保護電路係使用包括氧化物半導體層的非線性元件來形成較佳。例如，保護電路設置在像素部和掃描線輸入終端之間以及在像素部和信號線輸入終端之間。在此實施例中，複數個保護電路被設置，以當由於靜電等的湧浪電壓施加到掃描線、信號線、及電容器匯流排線時，防止像素電晶體等的破壞。因此，保護電路被形成，以當湧浪電壓施加到保護電路時釋放電荷到共同佈線。另外，保護電路包括排列成與其間的掃描線彼此平行之非線性元件。非線性元件包括諸如二極體等兩終端元件或諸如電晶體等三終端元件。例如，可經由與設置在像素部中的薄膜電晶體相同步驟來形成非線性元件，及可藉由連接閘極終端到非線性元件的汲極終端使其具有與二極體相同的特性。
關於液晶顯示模組，可使用扭轉向列(TN)模式、平面轉換(IPS)模式、邊界電場轉換(FFS)模式、軸向對稱對準微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等。
如此，並未特別限制此說明書所揭示的半導體裝置，及可使用包括TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散型液晶、圓盤狀液晶等液晶。尤其是，諸如利用垂直對準(VA)模式的透射式液晶顯示裝置等正常黑液晶面板較佳。給定一些例子作為垂直對準模式。例如，可使用多域垂直對準(MVA)模式、圖案化垂直對準(PVA)模式、ASV模式等。
下面說明VA液晶顯示裝置的例子。
VA液晶顯示裝置具有一種控制液晶顯示面板的液晶分子之對準的形式。在VA液晶顯示裝置中，當未施加電壓時，液晶分子對準在有關面板表面的垂直方向上。在此實施例中，尤其是，像素被分成一些區域(子像素)，及分子被對準在其各自區域的不同方向上。這被稱作多域或多域設計。下面說明多域設計的液晶顯示裝置。
圖12及圖13圖解VA液晶顯示面板的像素結構。圖13為基板600的平面圖。圖12圖解沿著圖13的線Y-Z所取之橫剖面結構。下面將參考兩圖示進行說明。
在此像素結構中，複數個像素電極層提供給一像素，及各像素電極層連接到TFT。各TFT係由不同的閘極信號所驅動。換言之，在多域設計的像素中，施加到各自像素電極層之信號被個別控制。
經由穿過氧化物絕緣層620和絕緣膜622二者的接觸孔623中之佈線618，將像素電極層624連接到TFT 628。經由穿過氧化物絕緣層620和絕緣膜622二者的接觸孔627中之佈線619，將像素電極層626連接到TFT 629。TFT 628的閘極佈線602與TFT 629的閘極佈線603分開，使得可供應不同的閘極信號。另一方面，由TFT 628及TFT 629共享充作資料線之源極或汲極電極層616。需注意的是，閘極絕緣層606a和閘極絕緣層606b形成在閘極佈線602及603上。
作為TFT 628及629的每一個，可適當使用實施例1至8所說明之薄膜電晶體的任一個。此實施例的TFT 628及629為鹵素元素包含在與氧化物半導體層接觸的閘極絕緣層606b和氧化物絕緣層620中之例子，諸如實施例3所說明的薄膜電晶體等。含有鹵素元素之閘極絕緣層和氧化物絕緣層被形成與氧化物半導體層接觸並且執行熱處理。如此，包括在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質被降低。因此，TFT 628及629具有穩定的電特性和高可靠性。
被設置與氧化物半導體層接觸之閘極絕緣層和絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素之氣體的大氣之下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在絕緣層中、及經由電漿處理使鹵素元素附著於絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
另外，使用電容器佈線690、閘極絕緣層606a及606b的疊層作為介電、及像素電極層或電連接到像素電極層之電容器電極來形成儲存電容器690。
像素電極層624的形狀不同於像素電極層626的形狀，及像素電極層被縫隙625分開。像素電極層626被形成，以圍繞延伸成V形之像素電極層624的外側。使施加電壓到像素電極層624及626之時序在TFT 628及629中是不同的，藉以控制液晶的對準。圖15圖示此像素結構的等效電路。TFT 628及629兩者都連接到源極或汲極層616。當不同的閘極信號供應到閘極佈線602及603時，液晶元件651及652的操作可以是不同的。換言之，當TFT 628及629的操作被個別控制時，可精確控制液晶的對準；因此，可增加視角。
相對基板601被設置有阻光膜632、第二著色膜636、及相對電極層640。亦被稱作塗覆膜之平面化膜637形成在第二著色膜636和相對電極層640之間，以防止液晶的對準失序。圖14圖示相對基板側的結構。相對電極層640為由不同相素所共享的電極，及形成縫隙641。縫隙641和像素電極層624及626側上之縫隙以嚙合方式交替排列；如此，有效產生斜電場，及可控制液晶的對準。因此，可在不同位置改變液晶的取向，使得視角加寬。
相對電極層640為設置在像素部中之第一電極層，及具有與具有開口圖案且設置在驅動器電路部中之第二相對電極層相同的電位。當具有開口圖案之第相對二電極層設置在驅動器電路部中時，可製造具有低電力消耗之高度可靠的半導體裝置。
像素電極層624、液晶層650、及相對電極層640彼此重疊，以形成第一液晶元件。另外，像素電極層626、液晶層650、及相對電極層640彼此重疊，以形成第二液晶元件。而且，利用第一液晶元件和第二液晶元件被設置給一像素之多域結構。
此實施例可與其他實施例的任一個適當組合實施。
[實施例12]
在此實施例中，將說明電子紙的例子作為本發明的一實施例之半導體裝置。
圖11圖解主動矩陣式電子紙作為應用本發明的一實施例之半導體裝置的例子。作為用於半導體裝置的薄膜電晶體581，可適當使用實施例1至8所說明之薄膜電晶體的任一個，及可使用類似於實施例1至8所說明的薄膜電晶體之任一個的步驟和材料之步驟和材料。
此實施例的薄膜電晶體581為鹵素元素包含在與氧化物半導體層接觸的閘極電極層582之例子，諸如實施例1所說明的薄膜電晶體等。含鹵素元素之閘極絕緣層被形成與氧化物半導體層接觸，及執行熱處理。如此，包括在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質被降低。因此，薄膜電晶體581具有穩定的電特性和高度可靠性。
被設置與氧化物半導體層接觸之閘極絕緣層和絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素的氣體之大氣下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在氧化物絕緣層中、及經由電漿處理使鹵素元素附著於氧化物絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
圖11之電子紙為使用扭轉球顯示系統之顯示裝置。扭轉球顯示系統意指各個以黑和白著色之球狀粒子被用於顯示元件及排列電極層之第一電極層和第二電極層之間，及在第一電極層和第二電極層之間產生電位差，以控制球狀粒子的取向，以執行顯示之方法。
設置在基板580上之薄膜電晶體581具有底閘極結構，其中在形成於氧化物絕緣層583、保護絕緣層584、及絕緣層585中之開口中，源極或汲極電極層與第一電極層587接觸並且電連接到第一電極層587。
在第一電極層587和第二電極層588之間，設置球狀粒子。各球狀粒子包括黑色區590a、白色區590b、及充填有液晶在白色區590b和黑色區590a四周的空腔594。以諸如樹脂等填料595充填球狀粒子的周圍(見圖11)。在此實施例中，第一電極層587對應於像素電極，而設置在相對基板596上之第二電極層588對應於共同電極。
另外，亦可使用電泳元件取代扭轉球。使用具有直徑約10μm至200μm(含)的微型膠囊，其中透明液體、帶正電的白色微粒以及帶負電的黑色微粒被封裝。在設置於第一電極層和第二電極層之間的微型膠囊中，當在第一電極層和第二電極層施加電場時，白色微粒和黑色微粒彼此移動到相反側，使得白色或黑色能夠被顯示。使用此原理的顯示元件為電泳顯示元件，及通常被稱作電子紙。電泳顯示元件具有比液晶顯示元件高的反射比，及如此，不需要輔助光，電力消耗低，及甚至在暗淡處仍可辨識顯示部。此外，甚至當未供應電力到顯示部時，仍可維持曾經顯示的影像。因此，即使具有顯示功能之半導體裝置(可被簡稱作顯示裝置或設置有顯示裝置的半導體裝置)遠離電波源時，仍可儲存顯示的影像。
經由上述處理，可製造高度可靠的電子紙作為半導體裝置。
此實施例可與其他實施例的任一個適當組合實施。
[實施例13]
此說明書所揭示的半導體裝置可應用到各種電子裝置(包括遊戲機)。電子裝置的例子為電視機(亦稱作電視或電視接收器)、電腦等的監視器、諸如數位相機或數位視頻相機等相機、數位相框、行動電話聽筒(亦稱作行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲頻再生裝置、諸如柏青哥遊戲機等大型遊戲機等等。
圖17A圖解行動電話的例子之行動電話1600。行動電話1600被設置有結合在外殼1601中之顯示部1602、操作按鈕1603a及1603b、外部連接埠1604、揚聲器1605、麥克風1606等。
當以手指等觸碰顯示部1602時，可將資料輸入到圖17A所示之行動電話1600。此外，當以手指等觸碰顯示部1602時可執行諸如打電話或寫郵件等操作。
主要具有三個顯示部1602的螢幕模式。第一模式為主要用以顯示影像之顯示模式。第二模式為用以輸入諸如正文等資料之輸入模式。第三模式為組合顯示模式和輸入模式兩模式之顯示和輸入模式。
例如，在打電話或寫郵件時，選擇主要用以輸入正文之正文輸入模式給顯示部1602，使得可輸入顯示在螢幕上之正文。在此例中，幾乎在顯示部1602的螢幕所有區域上顯示鍵盤或數字按鈕較佳。
當包括諸如迴轉儀或加速度感測器等用以感測傾斜的感測器之偵測裝置設置在行動電話1600內時，顯示部1602的螢幕上之顯示可藉由決定行動電話1600的方向來自動切換(行動電話1600是用於風景模式或肖像模式的水平或是垂直置放)。
可藉由觸碰顯示部1602或操作外殼1601的操作按鈕1603a及1603b來切換螢幕模式。另一選擇是，螢幕模式係可依據顯示在顯示部1602上之影像種類來切換。例如，當顯示在顯示部上的影像之信號為移動影像資料的信號時，螢幕模式被切換到顯示模式。當信號為正文資料的信號時，螢幕模式被切換到輸入模式。
另外，在輸入模式中，當某一段週期未執行藉由觸碰顯示部1602來輸入時，而同時在由顯示部1602中的光學感測器所偵測到的信號被偵測到，螢幕模式可被控制，以從輸入模式切換到顯示模式。
顯示部1602可充作影像感測器。例如，當以手掌或手指觸碰顯示部1602時取得掌印、指印的影像，藉以可執行個人識別。另外，藉由在顯示部中設置發出近紅外線光之背光或感測光源，可取得手指靜脈、手掌靜脈等的影像。
上述實施例所說明之半導體裝置的任一個可應用到顯示部1602。例如，上述實施例所說明的複數個薄膜電晶體可被配置作為像素的交換元件。
圖17B亦圖解行動電話的例子。圖17B圖解其例子之可攜式資訊終端可具有複數個功能。例如，除了電話功能之外，此種可攜式資訊終端還可具有藉由結合電腦來處理各種資料段之功能。
圖17B所示之可攜式資訊終端係由外殼1800及外殼1801所形成。外殼1800包括顯示面板1802、揚聲器1803、麥克風1804、定位裝置1806、相機透鏡1807、外部連接終端1808等。外殼1801包括鍵盤1810、外部記憶體插槽1811等。此外，天線被結合在外殼1801中。
另外，顯示面板1802被設置有觸碰面板。在圖17B中由虛線圖解被顯示作為影像之複數個操作鍵1805。
另外，除了上述結構之外，還可結合無接觸IC晶片、小型記憶體裝置等。
上述實施例所說明的半導體裝置可被用於顯示面板1802，及可依據應用模式適當改變顯示的方向。另外，半導體裝置被設置有相機透鏡1807在與顯示面板1802相同的表面上，如此其可被使用作為視頻相機。揚聲器1803和麥克風1804不但可被用於視頻電話打電話、記錄、和播放聲音等，並且可用於語音電話。而且，如圖17B所示一般發展之外殼1800及1801可位移，使得藉由滑動可一個重疊在另一個上；因此，可降低可攜式資訊終端的尺寸，如此使可攜式資訊終端適於攜帶。
外部連接終端1808可被連接到AC配接器和諸如UBS纜線等各種型式的纜線，及能夠充電和與個人電腦資料通訊。而且，儲存媒體可插入到外部記憶體插槽1811，使得可儲存和可移動大量資料。
另外，除了上述功能之外，還可設置紅外線通訊功能、電視接收功能等。
圖18A圖解電視機的例子之電視機9600。在電視機9600中，顯示部9603結合在外殼9601中。顯示部9603可顯示影像。此處，外殼9601可由座9605來支撐。
可利用外殼9601的操作開關或分開的遙控器9610來操作電視機9600。可利用遙控器9610的操作鍵9609來切換頻道和控制音量，使得可控制顯示在顯示部9603上的影像。而且，遙控器9610可包括用以顯示從遙控器9610輸出的資料之顯示部9607。
需注意的是，電視機9600被設置有接收器、數據機等等。藉由使用接收器，可接收一般電視廣播。而且，當透過數據機以線路或不以線路將顯示裝置連接到通訊網路時，可執行單向(從發射器到接收器)或雙向(發射器和接收器之間或接收器之間等)資訊通訊。
上述實施例所說明之半導體裝置的任一個可應用到顯示部9603。例如，上述實施例所說明的複數個薄膜電晶體可被配置作為像素的交換元件。
圖18B圖解數位相框的例子之數位相框9700。例如，在數位相框9700中，顯示部9703結合在外殼9701中。顯示部9703可顯示各種影像。例如，顯示部9703可顯示利用數位相機等所拍攝之影像的資料及充作一般相框。
上述實施例所說明之半導體裝置的任一個可應用到顯示部9703。例如，上述實施例所說明的複數個薄膜電晶體可被配置作為像素的交換元件。
需注意的是，數位相框9700被設置有操作部、外部連接終端(USB終端，可連接到諸如USB纜線等各種纜線之終端)、記錄媒體插入部等等。雖然這些組件可設置在設置顯示部的表面上，但是為了數位相框9700的設計，將它們設置在側表面或背表面較佳。例如，儲存利用數位相機所拍攝之影像的資料之記憶體被插入在數位相框9700的記錄媒體插入部中，藉以可將影像顯示在顯示部9703上。
數位相框9700可被組配成無線傳輸和接收資料。可利用無線傳送想要的影像資料來顯示之結構。
圖19圖解包括兩外殼(外殼9881及外殼9891)之可攜式遊戲機。外殼9881及9891以連接部9893來接合，使得可攜式遊戲機可折疊。顯示部9882及顯示部9883被分別結合在外殼9881及外殼9891中。
上述實施例所說明之半導體裝置的任一個可應用到顯示部9883。例如，上述實施例所說明的複數個薄膜電晶體可被配置作為像素的交換元件。
此外，圖19所示之可攜式遊戲機包括揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接終端9887、感測器9888(具有測量力、位移位置、速度、加速度、角速度、旋轉數目、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流率、濕度、梯度、振動、氣味、或紅外線之功能)、及麥克風9889)等。無須說，可攜式遊戲機的結構並不侷限於上述，而可利用被設置有此說明書所揭示的薄膜電晶體之其他結構。可攜式遊戲機可適當設置有其他配件。圖19所示之可攜式遊戲機具有閱讀儲存在記憶媒體中的程式或資料以將其顯示在顯示部上之功能，及經由無線通訊與另一可攜式遊戲機分享資訊之功能。需注意的是，圖19所示之可攜式遊戲機可具有各種功能，並不侷限於上述。
圖21圖解使用上述實施例的任一個所形成之半導體裝置的例子之發光裝置被使用作為室內照明裝置3001的例子。因為此說明書的發光裝置可放大，所以照明裝置可被使用作為大面積照明裝置。另外，上述實施例所說明之發光裝置可被使用作為桌燈3002。需注意的是，除了頂燈和桌燈之外，照明裝置還包括壁燈、車內用燈、疏散燈等在其種類中。
以上述方式，實施例1至12的任一個所說明之半導體裝置可應用到諸如上述者等各種電子裝置的顯示面板，藉以可設置高度可靠的電子裝置。
[實施例14]
此說明書所揭示之半導體裝置可應用到電子紙。只要它們顯示資料，電子紙可用於各種領域的電子裝置。例如，電子紙可應用到電子書閱讀器(電子書)、佈告欄、諸如火車等車體廣告、或諸如信用卡等各種卡片的顯示。圖20圖解電子裝置的例子。
圖20圖解電子書閱讀器的例子之電子書閱讀器2700。例如，電子書閱讀器2700包括外殼2701和外殼2703兩外殼。外殼2701和外殼2703以鉸鏈2711加以組合，使得電子書閱讀器2700能夠以鉸鏈2711作為軸心來開闔。利用此種結構，電子書閱讀器2700能夠像紙張書本一樣操作。
顯示部2705和顯示部2707分別結合在外殼2701和外殼2703中。顯示部2705和顯示部2707可顯示同一影像或不同影像。在顯示部2705和顯示部2707顯示不同影像之結構中，例如，右側上的顯示部(圖20中的顯示部2705)可顯示正文，而左側上的顯示部(圖20中的顯示部2707)可顯示影像。
圖20圖解外殼2701被設置有操作部等之例子。例如，外殼2701被設置有電力開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723，可翻動頁面。需注意的是，鍵盤、定位裝置等亦可設置在設置顯示部的外殼之表面上。而且，外部連接終端(如、耳機終端、USB終端、或可連接到諸如電力纜線等任何纜線或任何其他信號纜線等之終端)、記錄媒體插入部等可設置在外殼的背表面或側表面上。而且，電子書閱讀器2700可具有電子字典的功能。
電子書閱讀器2700可無線傳送和接收資料。經由無線通訊，可從電子書伺服器購買或下載想要的書籍資料等。
此實施例可與其他實施例的任一個適當組合實施。
[實施例15]
在此實施例中，將說明可應用到此說明書所揭示的半導體裝置之薄膜電晶體的例子。
在此實施例中，參考圖29說明與氧化物半導體層接觸之閘極絕緣層及/或絕緣層係使用氮化物絕緣層所形成的結構。如此，除了那結構之外，此實施例的薄膜電晶體與上述實施例所說明的薄膜電晶體之任一個相同；因此，以相同參考號碼表示相同部位，及不重複相同部位的詳細說明。
圖29所示之薄膜電晶體175為底閘極薄膜電晶體，及包括閘極電極層101、閘極絕緣層176、氧化物半導體層112、源極電極層115a、和汲極電極層115b在具有絕緣表面的基板100上。另外，覆蓋薄膜電晶體175和與氧化物半導體層112的通道形成區接觸之絕緣層178被設置作為保護絕緣層。
為了抑制使用氧化物半導體層之薄膜電晶體的電特性變化，從氧化物半導體層和被設置與氧化物半導體層接觸的閘極絕緣層之間的介面及/或氧化物半導體層和被設置與氧化物半導體層接觸的絕緣層之間的介面去除諸如氫、濕氣、氫氧根、或氫化物(亦稱作氫化合物)等雜質。尤其是，氧化物半導體層和被設置與氧化物半導體層接觸的絕緣層之間介面具有氫濃度5×1019 atoms/cm3 或更低，1×1019 atoms/cm3 或更低較佳。
藉由使用以氟或氯為代表之鹵素元素，從氧化物半導體層去除諸如氫或濕氣(如、氫原子或諸如H2 O等含氫原子的化合物)等雜質，使得氧化物半導體層中的雜質濃度被降低。在閘極絕緣層和絕緣層含有鹵素元素之例子中，閘極絕緣層和絕緣層中的鹵素元素濃度可約為5×1018 atoms/cm3 至1×1020 atoms/cm3 。
被設置與氧化物半導體層接觸之閘極絕緣層和絕緣層可被形成含有鹵素元素。此外，可在含鹵素元素之氣體的大氣之下，經由電漿處理，將鹵素元素附著於氧化物半導體層。可使用使鹵素元素包含在半導體裝置中之上述方法的至少其中之一(在沉積期間使鹵素元素包含在閘極絕緣層中、在沉積期間使鹵素元素包含在絕緣層中、及經由電漿處理使鹵素元素附著於絕緣層和氧化物半導體層之間的介面)，無須說，可使用複數個上述方法。
藉由上述方法的至少其中之一，藉由使用鹵素，可將包含在氧化物半導體層中之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到閘極絕緣層及/或絕緣層內，使得氧化物半導體層中的雜質濃度降低。
在此實施例中，利用閘極絕緣層176和絕緣層178含有鹵素元素之例子；如此，被設置與氧化物半導體層112接觸之閘極絕緣層176和絕緣層178含有鹵素元素。
在此實施例中，與氧化物半導體層接觸之閘極絕緣層176及/或絕緣層178係使用氮化物絕緣層所形成。閘極絕緣層176和絕緣層178二者都可使用氮化物絕緣層來形成。另一選擇是，它們的其中之一係使用氮化物絕緣層來形成，而它們的其中另一個係使用氧化物絕緣層來形成。可利用使用氮化物絕緣層形成閘極絕緣層176和使用氧化物絕緣層形成絕緣層178(例如，使用氮化矽層形成閘極絕緣層176和使用氧化矽層形成絕緣層178)之結構；使用氧化物絕緣層形成閘極絕緣層176和使用氮化物絕緣層形成絕緣層178(例如，使用氧化矽層形成閘極絕緣層176和使用氮化矽層形成絕緣層178)之結構等等。
藉由使用氮化物絕緣層，可防止濕氣從外面進入，使得裝置的長期可靠性可提高。
可藉由電漿CVD法、濺鍍法等形成閘極絕緣層176和絕緣層178。使用微波(2.45 GHz)的高密度電漿CVD被使用較佳，在此例中可形成濃密、具有高耐壓、及具有高品質之絕緣層。
作為可用於閘極絕緣層176和絕緣層178之氮化物絕緣層，可使用氮化矽層、氧氮化矽層、氮化鋁層、氧氮化鋁層等的單層結構或疊層結構。
作為可用於閘極絕緣層176和絕緣層178之氧化物絕緣層，可使用氧化矽層、氮氧化矽層、氧化鋁層、氮氧化鋁層等的單層結構或疊層結構。
在此實施例中，藉由使用微波(2.45 GHz)的高密度電漿CVD，使用含鹵素元素的氮化矽層來形成閘極絕緣層176，而藉由濺鍍法，使用含鹵素元素的氮化矽層來形成絕緣層178。
藉由設置與氧化物半導體層112接觸之含鹵素元素的閘極絕緣層176和含鹵素元素的絕緣層178，氧化物半導體層112中之含諸如氫、氫氧根等氫原子、或濕氣的雜質可被擴散到含鹵素元素的閘極絕緣層176和含鹵素元素的絕緣層178，使得改變特性的因素之氧化物半導體層112中的雜質濃度可被降低。
以上述方式，可設置包括使用氧化物半導體層之薄膜電晶體的具有穩定電特性之高度可靠的半導體裝置。
此實施例可與其他實施例的任一個適當組合實施。
本申請案係依據日本專利局於2009、10、21所發表之日本專利申請案序號2009-242777，藉以倂入其全文做為參考。
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．保護絕緣層
110．．．薄膜電晶體
112．．．氧化物半導體層
115a．．．源極電極層
115b．．．汲極電極層
116．．．氧化物絕緣層
121．．．氧化物半導體層
130．．．薄膜電晶體
131．．．閘極絕緣層
132．．．閘極絕緣層
133．．．鹵素元素
135．．．薄膜電晶體
136．．．氧化物絕緣層
137．．．閘極絕緣層
138．．．氧化物絕緣層
139．．．薄膜電晶體
140．．．基板
141．．．氧化物半導體層
142．．．閘極絕緣層
143．．．閘極絕緣層
150．．．基板
151．．．閘極電極層
152．．．閘極絕緣層
153．．．保護絕緣層
154．．．閘極絕緣層
160．．．薄膜電晶體
162．．．氧化物半導體層
165a．．．源極電極層
165b．．．汲極電極層
166．．．氧化物絕緣層
171．．．氧化物半導體層
173．．．氧化物絕緣層
175．．．薄膜電晶體
176．．．閘極絕緣層
178．．．絕緣層
180．．．薄膜電晶體
181．．．閘極電極層
183．．．保護絕緣層
190．．．薄膜電晶體
192．．．氧化物半導體層
195a．．．源極電極層
195b．．．汲極電極層
196．．．氧化物絕緣層
580．．．基板
581．．．薄膜電晶體
582．．．閘極絕緣層
583．．．氧化物絕緣層
584．．．保護絕緣層
585．．．絕緣層
587．．．第一電極層
588．．．第二電極層
590a．．．黑色區
590b．．．白色區
594．．．空腔
595．．．填料
596．．．相對基板
600．．．基板
601．．．相對基板
602．．．閘極佈線
603．．．閘極佈線
606a．．．閘極絕緣層
606b．．．閘極絕緣層
616．．．源極或汲極電極層
618．．．佈線
619．．．佈線
620．．．氧化物絕緣層
622．．．絕緣膜
623．．．接觸孔
624．．．像素電極層
625．．．縫隙
626．．．像素電極層
627．．．接觸孔
628．．．薄膜電晶體
629．．．薄膜電晶體
632．．．阻光膜
636．．．著色膜
637．．．平面化膜
640．．．相對電極層
641．．．縫隙
650．．．液晶層
651．．．液晶元件
652．．．液晶元件
690．．．電容器佈線
1000．．．沉積設備
1100．．．第一轉移室
1101．．．轉移單元
1110．．．負載室
1111．．．匣
1120．．．卸載室
1121．．．匣
1200．．．第二轉移室
1201．．．轉移單元
1205．．．排空單元
1210．．．第一處理室
1211．．．基板加熱單元
1215．．．排空單元
1220．．．第二處理室
1225．．．排空單元
1230．．．第三處理室
1235．．．排空單元
1240．．．第四處理室
1245．．．排空單元
1600．．．行動電話
1601．．．外殼
1602．．．顯示部
1603a．．．操作按鈕
1603b．．．操作按鈕
1604．．．外部連接埠
1605．．．揚聲器
1606．．．麥克風
1800．．．外殼
1801．．．外殼
1802．．．顯示面板
1803．．．揚聲器
1804．．．麥克風
1805．．．操作鍵
1806．．．定位裝置
1807．．．相機透鏡
1808．．．外部連接終端
1810．．．鍵盤
1811．．．外部記憶體插槽
2700．．．電子書閱讀器
2701．．．外殼
2703．．．外殼
2705．． 顯示部
2707．．．顯示部
2711．．．鉸鏈
2721．．．電力開關
2723．．．操作鍵
2725．．．揚聲器
3000．．．沉積設備
3001．．．照明裝置
3002．．．桌燈
3100．．．第一轉移室
3101．．．第一轉移單元
3105．．．排空單元
3110．．．負載室
3111．．．匣
3115．．．排空單元
3120．．．卸載室
3121．．．匣
3125．．．排空單元
3210．．．第一處理室
3211．．．基板加熱單元
3215．．．排空單元
3220．．．第二處理室
3225．．．排空單元
3230．．．第三處理室
3235．．．排空單元
3240．．．第四處理室
3241．．．基板加熱單元
3245．．．排空單元
3250．．．第五處理室
3251．．．冷卻單元
3255．．．排空單元
4001．．．第一基板
4002．．．像素部
4003．．．信號線驅動器電路
4004．．．掃描線驅動器電路
4005．．．密封劑
4006．．．第二基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接終端電極
4016．．．終端電極
4018．．．撓性印刷電路
4019．．．各向異性導電膜
4020．．．閘極絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．相對電極層
4032．．．絕緣層
4040．．．導電層
4041．．．絕緣層
4042．．．保護絕緣層
4501．．．第一基板
4502．．．像素部
4503a．．．信號線驅動器電路
4503b．．．信號線驅動器電路
4504a．．．掃描線驅動器電路
4504b．．．掃描線驅動器電路
4505．．．密封劑
4506．．．第二基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．第二電極
4515．．．連接終端電極
4516．．．終端電極
4517．．．第一電極
4518a．．．撓性印刷電路
4518b．．．撓性印刷電路
4519．．．各向異性導電膜
4520．．．隔牆
4540．．．導電層
4542．．．氧化物絕緣層
4543．．．塗覆層
4544．．．絕緣層
4545．．．濾色器層
4550．．．佈線層
4551．．．絕緣層
5001．．．乾燥泵
5002．．．排空室
5003．．．供電
5004．．．目標
5005．．．陰極
5006．．．臺升降機
5007．．．基板臺
5008．．．閘閥
5009．．．冷卻水
5010．．．流率控制器
5011．．．氣槽
6400．．．像素
6401．．．交換電晶體
6402．．．驅動電晶體
6403．．．電容器
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．供電線
6408．．．共同電極
7001．．．驅動薄膜電晶體
7002．．．發光元件
7003．．．第一電極
7004．．．發光層
7005．．．第二電極
7009．．．隔牆
7011．．．驅動薄膜電晶體
7012．．．發光元件
7013．．．第一電極
7014．．．EL層
7015．．．第二電極
7016．．．阻光膜
7017．．．導電膜
7019．．．隔牆
7021．．．驅動薄膜電晶體
7022．．．發光元件
7023．．．第一電極
7024．．．EL層
7025．．．第二電極
7027．．．導電膜
7029．．．隔牆
7031．．．絕緣層
7032．．．絕緣層
7033．．．濾色器層
7034．．．塗覆層
7035．．．保護絕緣層
7036．．．平面化絕緣層
7042．．．絕緣層
7043．．．濾色器層
7044．．．塗覆層
7045．．．保護絕緣層
7051．．．絕緣層
7052．．．保護絕緣層
7053．．．平面化絕緣層
7055．．．絕緣層
7056．．．平面化絕緣層
9600．．．電視機
9601．．．外殼
9603．．．顯示部
9605．．．座
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．外殼
9703．．．顯示部
9881．．．外殼
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．記錄媒體插入部
9887．．．連接終端
9888．．．感測器
9889．．．麥克風
9890．．．發光二極體燈
9891．．．外殼
9893．．．連接部
圖1A至1F為半導體裝置和製造半導體裝置之方法。
圖2A至2F為半導體裝置和製造半導體裝置之方法。
圖3A至3F為半導體裝置和製造半導體裝置之方法。
圖4A至4D為半導體裝置和製造半導體裝置之方法。
圖5A至5E為半導體裝置和製造半導體裝置之方法。
圖6A至6C為半導體裝置和製造半導體裝置之方法。
圖7為半導體裝置。
圖8為半導體裝置的像素等效電路。
圖9A至9C為半導體裝置。
圖10A及10B為半導體裝置。
圖11為半導體裝置。
圖12為半導體裝置。
圖13為半導體裝置。
圖14為半導體裝置。
圖15為半導體裝置的像素等效電路。
圖16A至16C為半導體裝置。
圖17A及17B為電子裝置。
圖18A及18B為電子裝置。
圖19為電子裝置。
圖20為電子裝置。
圖21為電子裝置。
圖22為沉積設備的例子。
圖23為沉積設備的例子。
圖24為沉積設備的例子。
圖25為使用氧化物半導體之反向交錯式薄膜電晶體的縱剖面圖。
圖26A及26B為沿著圖25的線A-A’所取之橫剖面的能量帶(概要圖)。
圖27A為正電位(+VG )施加到閘極(G1)之狀態，而圖27B為負電位(-VG )施加到閘極(G1)之狀態。
圖28為金屬的真空位準和功函數(Φ M )之間的關係以及氧化物半導體的真空位準和電子親合性(χ)之間的關係。
圖29為半導體裝置。
圖30為計算模型的概要圖。
103．．．保護絕緣層
110．．．薄膜電晶體
112．．．氧化物半導體層

Claims (16)

  1. 一種半導體裝置，包含：閘極電極層；閘極絕緣層，其在該閘極電極層上；氧化物半導體層，其在該閘極絕緣層上；源極電極層和汲極電極層，其在該氧化物半導體層上；以及絕緣層，其在該氧化物半導體層、該源極電極層、和該汲極電極層上，及與該氧化物半導體層的部分接觸，其中該閘極絕緣層和該絕緣層的至少其中之一含有鹵素元素。
  2. 一種製造半導體裝置之方法，包含以下步驟：將閘極電極層形成在基板上；將該基板引進到第一處理室內，其中藉由使用含有鹵素元素之氣體，將該鹵素元素包含在該第一處理室中；將閘極絕緣層形成在該閘極電極層上，該閘極絕緣層含有該鹵素元素；將該基板引進到第二處理室內；將濺鍍氣體引進到該第二處理室內；將氧化物半導體層形成在該閘極絕緣層上；將源極電極層和汲極電極層形成在該氧化物半導體層上；將該基板引進到第三處理室內；將含氧之濺鍍氣體引進到該第三處理室內； 將絕緣層形成在該氧化物半導體層上；以及加熱該基板，以將包括在該氧化物半導體層中之氫或濕氣擴散到該閘極絕緣層內。
  3. 根據申請專利範圍第2項之製造半導體裝置之方法，其中藉由使用低溫泵，將剩餘濕氣從該第一處理室、該第二處理室、和該第三處理室排出。
  4. 一種製造半導體裝置之方法，包含以下步驟：將閘極電極層形成在基板上；將閘極絕緣層形成在該閘極電極層上；將該基板引進到第一處理室內；將濺鍍氣體引進到該第一處理室內；將氧化物半導體層形成在該閘極絕緣層上；將源極電極層和汲極電極層形成在該氧化物半導體層上；將該基板引進到第二處理室內；將含氧和鹵素元素之濺鍍氣體引進到該第二處理室內；將絕緣層形成在該氧化物半導體層上，該絕緣層含有該鹵素元素；以及加熱該基板，以將包括在該氧化物半導體層中之氫或濕氣擴散到該絕緣層內。
  5. 一種製造半導體裝置之方法，包含以下步驟：將閘極電極層形成在基板上；將閘極絕緣層形成在該閘極電極層上； 將該基板引進到第一處理室內；將濺鍍氣體引進到該第一處理室內；將氧化物半導體層形成在該閘極絕緣層上；將源極電極層和汲極電極層形成在該氧化物半導體層上；在含有鹵素元素的氣體之大氣下，於該氧化物半導體層上執行電漿處理；將該基板引進到第二處理室內；將含氧之濺鍍氣體引進到該第二處理室內；將絕緣層形成在該氧化物半導體層上；以及加熱該基板，以將包括在該氧化物半導體層中之氫或濕氣擴散到該絕緣層內。
  6. 根據申請專利範圍第4或5項之製造半導體裝置之方法，其中藉由使用低溫泵，將剩餘濕氣從該第一處理室和該第二處理室排出。
  7. 根據申請專利範圍第2、4及5項中任一項之製造半導體裝置之方法，其中氟或氯被使用作為該鹵素元素。
  8. 一種半導體裝置，包含：閘極電極層；閘極絕緣層，其在該閘極電極層上；氧化物半導體層，其在該閘極絕緣層上；源極電極層和汲極電極層，其在該氧化物半導體層上；以及絕緣層，其在該氧化物半導體層、該源極電極層、和 該汲極電極層上，並與該氧化物半導體層的部分接觸，其中該絕緣層含有鹵素元素。
  9. 一種半導體裝置，包含：閘極電極層；閘極絕緣層，其在該閘極電極層上；氧化物半導體層，其在該閘極絕緣層上；絕緣層，其在該氧化物半導體層上，並與該氧化物半導體層接觸，源極電極層和汲極電極層，其在該絕緣層上，該源極電極層和該汲極電極層電連接至該氧化物半導體層，其中該絕緣層含有鹵素元素。
  10. 一種半導體裝置，包含：氧化物半導體層；以及絕緣層，包含與該氧化物半導體層接觸的區域，其中該絕緣層含有鹵素元素，並且其中該鹵素元素的濃度是5×1018 atoms/cm3 至1×1020 atoms/cm3 。
  11. 一種半導體裝置，包含：閘極電極層；閘極絕緣層，包含在該閘極電極層上的氧化矽；氧化物半導體層，其在該閘極絕緣層上；第一絕緣層，包含在該氧化物半導體層上並與該氧化物半導體層接觸的氧化矽；源極電極層和汲極電極層，其在該第一絕緣層上，該 源極電極層和該汲極電極層電連接至該氧化物半導體層；以及第二絕緣層，包含在該源極電極層和該汲極電極層上的氮化矽，該第二絕緣層與該第一絕緣層接觸，其中該第一絕緣層含有氟。
  12. 根據申請專利範圍第1、8及9項中任一項之半導體裝置，其中該閘極絕緣層和該絕緣層二者含有該鹵素元素。
  13. 根據申請專利範圍第1、8、9及10項中任一項之半導體裝置，其中該鹵素元素為氟或氯。
  14. 根據申請專利範圍第1、8、9及10項中任一項之半導體裝置，其中該絕緣層包括懸空鍵。
  15. 根據申請專利範圍第1、8、9及10項中任一項之半導體裝置，另外包含在該絕緣層上的保護絕緣層。
  16. 根據申請專利範圍第1、8、9、10及11項中任一項之半導體裝置，其中該氧化物半導體層含有銦、鎵、或鋅。
TW099135075A 2009-10-21 2010-10-14 半導體裝置及其製造方法 TWI514571B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009242777 2009-10-21

Publications (2)

Publication Number Publication Date
TW201133850A TW201133850A (en) 2011-10-01
TWI514571B true TWI514571B (zh) 2015-12-21

Family

ID=43878611

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099135075A TWI514571B (zh) 2009-10-21 2010-10-14 半導體裝置及其製造方法
TW104124539A TWI562245B (en) 2009-10-21 2010-10-14 Semiconductor device and method for manufacturing the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104124539A TWI562245B (en) 2009-10-21 2010-10-14 Semiconductor device and method for manufacturing the same

Country Status (5)

Country Link
US (3) US8642412B2 (zh)
JP (11) JP5460552B2 (zh)
KR (3) KR101847656B1 (zh)
TW (2) TWI514571B (zh)
WO (1) WO2011048959A1 (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN104867982B (zh) * 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR102341927B1 (ko) 2010-03-05 2021-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011118510A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101854421B1 (ko) 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5778960B2 (ja) * 2011-03-29 2015-09-16 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP5766491B2 (ja) * 2011-04-11 2015-08-19 株式会社Ｊｏｌｅｄ 発光パネル、表示装置および電子機器
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2013111756A1 (en) * 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013201428A (ja) * 2012-02-23 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104380444A (zh) * 2012-06-29 2015-02-25 株式会社半导体能源研究所 半导体装置
TWI495943B (zh) * 2012-07-10 2015-08-11 Innocom Tech Shenzhen Co Ltd 液晶顯示面板、其驅動方法及包含其之液晶顯示器
KR102008956B1 (ko) * 2012-07-18 2019-08-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2014013959A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103022149B (zh) * 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
WO2014150237A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Buffer layers for metal oxide semiconductors for tft
JP6108898B2 (ja) * 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
TWI639235B (zh) 2013-05-16 2018-10-21 半導體能源研究所股份有限公司 半導體裝置
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
US20150079727A1 (en) * 2013-09-17 2015-03-19 Intermolecular, Inc. Amorphous IGZO Devices and Methods for Forming the Same
CN103500711B (zh) * 2013-10-15 2017-06-06 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
KR20150060448A (ko) * 2013-11-26 2015-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
JP6556998B2 (ja) * 2013-11-28 2019-08-07 株式会社半導体エネルギー研究所 表示装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
CN104752516A (zh) * 2013-12-27 2015-07-01 昆山工研院新型平板显示技术中心有限公司 氧化物半导体薄膜晶体管及其制造方法
CN103730373B (zh) 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
KR101536174B1 (ko) * 2014-02-11 2015-07-14 연세대학교 산학협력단 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
JP6375654B2 (ja) * 2014-03-17 2018-08-22 株式会社デンソー 有機トランジスタ
JP6263721B2 (ja) * 2014-06-20 2018-01-24 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
WO2016063159A1 (en) 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
WO2016067161A1 (ja) * 2014-10-28 2016-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180010207A (ko) * 2015-06-30 2018-01-30 실리콘 디스플레이 (주) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
US20180219097A1 (en) * 2015-07-27 2018-08-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN105137660A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 一种光配向膜杂质去除装置和方法
US20170104090A1 (en) * 2015-10-12 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10121759B2 (en) * 2015-11-04 2018-11-06 Kulicke And Soffa Industries, Inc. On-bonder automatic overhang die optimization tool for wire bonding and related methods
KR20180116291A (ko) 2016-02-18 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제작 방법, 표시 장치, 및 전자 기기
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
JP6179912B2 (ja) * 2016-06-10 2017-08-16 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス及びその製造方法
KR102627305B1 (ko) * 2016-12-30 2024-01-18 한양대학교 산학협력단 박막 트랜지스터 기판 및 표시 장치
KR102393552B1 (ko) 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
TWI692816B (zh) * 2019-05-22 2020-05-01 友達光電股份有限公司 顯示裝置及其製作方法
JP7182577B2 (ja) * 2020-03-24 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7418703B2 (ja) * 2020-07-01 2024-01-22 日新電機株式会社 薄膜トランジスタ
JP2022038209A (ja) 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200701464A (en) * 2005-06-20 2007-01-01 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
TW200735374A (en) * 2006-03-08 2007-09-16 Mitsubishi Electric Corp Thin film transistor device and method of manufacturing the same
JP2007299913A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
KR20080095538A (ko) * 2007-04-25 2008-10-29 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
WO2009072532A1 (en) * 2007-12-04 2009-06-11 Canon Kabushiki Kaisha Oxide semiconductor device including insulating layer and display apparatus using the same
TW200943552A (en) * 2007-12-25 2009-10-16 Idemitsu Kosan Co Oxide semiconductor field effect transistor and method for manufacturing the same

Family Cites Families (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
TW237562B (zh) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH0567782A (ja) * 1991-09-09 1993-03-19 Hitachi Ltd 薄膜トランジスタとその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US7465679B1 (en) 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3564505B2 (ja) * 1993-02-19 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2796049B2 (ja) * 1993-11-26 1998-09-10 菱電セミコンダクタシステムエンジニアリング株式会社 薄膜トランジスタおよびその製造方法
JP3117872B2 (ja) * 1994-06-02 2000-12-18 株式会社半導体エネルギー研究所 薄膜半導体集積回路の作製方法
JP3468848B2 (ja) * 1994-06-09 2003-11-17 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法、並びに液晶表示装置およびその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH10303128A (ja) 1997-04-30 1998-11-13 Fujitsu Ltd 成膜方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3241708B2 (ja) * 2000-08-07 2001-12-25 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368009A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび液晶表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004311702A (ja) * 2003-04-07 2004-11-04 Sumitomo Heavy Ind Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
JP4877867B2 (ja) * 2003-11-14 2012-02-15 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2005048222A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device, method for manufacturing the same, and tv set
JP2005167019A (ja) * 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4854994B2 (ja) * 2004-06-28 2012-01-18 株式会社半導体エネルギー研究所 配線基板の作製方法及び薄膜トランジスタの作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP3970891B2 (ja) * 2005-06-06 2007-09-05 株式会社半導体エネルギー研究所 半導体装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
KR101576813B1 (ko) 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
TWI577027B (zh) * 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI495108B (zh) * 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011027715A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011043195A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5731244B2 (ja) * 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200701464A (en) * 2005-06-20 2007-01-01 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
TW200735374A (en) * 2006-03-08 2007-09-16 Mitsubishi Electric Corp Thin film transistor device and method of manufacturing the same
JP2007299913A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
KR20080095538A (ko) * 2007-04-25 2008-10-29 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
WO2009072532A1 (en) * 2007-12-04 2009-06-11 Canon Kabushiki Kaisha Oxide semiconductor device including insulating layer and display apparatus using the same
TW200943552A (en) * 2007-12-25 2009-10-16 Idemitsu Kosan Co Oxide semiconductor field effect transistor and method for manufacturing the same

Also Published As

Publication number Publication date
JP2020057798A (ja) 2020-04-09
JP6334033B2 (ja) 2018-05-30
KR101847656B1 (ko) 2018-05-24
TWI562245B (en) 2016-12-11
JP6154049B2 (ja) 2017-06-28
US20140138683A1 (en) 2014-05-22
JP2022087237A (ja) 2022-06-09
JP2011109078A (ja) 2011-06-02
KR101291488B1 (ko) 2013-07-31
JP2018113491A (ja) 2018-07-19
JP2016181719A (ja) 2016-10-13
WO2011048959A1 (en) 2011-04-28
JP2015073113A (ja) 2015-04-16
US8642412B2 (en) 2014-02-04
JP5566546B2 (ja) 2014-08-06
JP2014123748A (ja) 2014-07-03
KR20170024130A (ko) 2017-03-06
JP2014195121A (ja) 2014-10-09
US20150079731A1 (en) 2015-03-19
US20110089416A1 (en) 2011-04-21
TW201541527A (zh) 2015-11-01
JP5959604B2 (ja) 2016-08-02
JP2015084426A (ja) 2015-04-30
JP7394909B2 (ja) 2023-12-08
KR20120099379A (ko) 2012-09-10
JP5220944B2 (ja) 2013-06-26
TW201133850A (en) 2011-10-01
US9679768B2 (en) 2017-06-13
JP2013038428A (ja) 2013-02-21
JP5460552B2 (ja) 2014-04-02
JP5870159B2 (ja) 2016-02-24
KR20130052033A (ko) 2013-05-21
JP2017168863A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
TWI514571B (zh) 半導體裝置及其製造方法
JP6875574B2 (ja) 発光表示パネル
JP6953570B2 (ja) 半導体装置の作製方法
JP6612941B2 (ja) 半導体装置の作製方法