JP6263721B2 - 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置 Download PDF

Info

Publication number
JP6263721B2
JP6263721B2 JP2016529054A JP2016529054A JP6263721B2 JP 6263721 B2 JP6263721 B2 JP 6263721B2 JP 2016529054 A JP2016529054 A JP 2016529054A JP 2016529054 A JP2016529054 A JP 2016529054A JP 6263721 B2 JP6263721 B2 JP 6263721B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
fluorine
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016529054A
Other languages
English (en)
Other versions
JPWO2015194176A1 (ja
Inventor
光正 松本
光正 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2015194176A1 publication Critical patent/JPWO2015194176A1/ja
Application granted granted Critical
Publication of JP6263721B2 publication Critical patent/JP6263721B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Description

本発明は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、薄膜トランジスタの製造方法及び有機ＥＬ表示装置に関し、より詳しくは、酸化物半導体層を活性層に有する酸化物半導体薄膜トランジスタ及びその製造方法、並びに、酸化物半導体薄膜トランジスタを備える有機ＥＬ表示装置に関する。
ＴＦＴは、液晶表示装置又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｓｅ）表示装置等のアクティブマトリクス方式の表示装置において、スイッチング素子又は駆動素子として用いられている。
近年、次世代のＴＦＴとして、ＩｎＧａＺｎＯＸ（ＩＧＺＯ）等の酸化物半導体をチャネル層に用いた酸化物半導体ＴＦＴの開発が盛んに行われている。例えば、特許文献１には、チャネル層が酸化物半導体層である酸化物半導体ＴＦＴが開示されている。
特開２０１０−１６１２２７号公報 特開２０１０−８０９４７号公報
Hideyuki Omura, Hideya Kumomi, Kenji Nomura, Toshio Kamiya, Masahiro Hirano and Hideo Hosono,「First-principles study of native point defects in crystalline indium gallium zinc oxide」, J. Appl. Phys. 105, pp.093712-093719, 2009 Haruka Yamazaki, Mami Fujii, Yoshihiro Ueoka, Yasuaki Ishikawa, Masaki Fujiwara, Eiji Takahashi, and Yukiharu Uraoka, 「High Realiable a-IGZO TFTs with SiNx Gate Insulator deposited bu SiF4/N2」, AM-FPD P-22(2012)
酸化物半導体ＴＦＴの電気特性は、酸素や水素の影響を受けやすい（例えば非特許文献１参照）。このため、信頼性の高い酸化物半導体ＴＦＴを得ることが難しいという課題がある。
本発明は、このような課題を解決するためになされたものであり、信頼性の高い薄膜トランジスタ等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る薄膜トランジスタは、ゲート電極と、前記ゲート電極の上方に配置されたゲート絶縁層と、前記ゲート絶縁層の上方に配置された酸化物半導体層と、前記酸化物半導体層と電気的に接続されたソース電極及びドレイン電極とを備え、前記酸化物半導体層を構成する金属元素には少なくともインジウムが含まれており、前記酸化物半導体層の内部領域であって前記ゲート絶縁層と近接する領域にはフッ素が含有されており、前記酸化物半導体層における前記ゲート絶縁層と近接する領域のフッ素濃度は、前記酸化物半導体層における前記ソース電極又はドレイン電極とのコンタクト領域のフッ素濃度よりも高いことを特徴とする。
酸素や水素の影響を受けにくくすることができるので、信頼性の高い薄膜トランジスタを実現できる。
図１は、実施の形態に係る薄膜トランジスタの構成を示す断面図である。 図２Ａは、実施の形態に係る薄膜トランジスタの製造方法における基板準備工程の断面図である。 図２Ｂは、実施の形態に係る薄膜トランジスタの製造方法におけるアンダーコート形成工程の断面図である。 図２Ｃは、実施の形態に係る薄膜トランジスタの製造方法におけるゲート電極形成工程の断面図である。 図２Ｄは、実施の形態に係る薄膜トランジスタの製造方法におけるゲート絶縁層形成工程の断面図である。 図２Ｅは、実施の形態に係る薄膜トランジスタの製造方法における酸化物半導体層形成工程の断面図である。 図２Ｆは、実施の形態に係る薄膜トランジスタの製造方法における保護層形成工程の断面図である。 図２Ｇは、実施の形態に係る薄膜トランジスタの製造方法におけるソース電極及びドレイン電極形成工程の断面図である。 図３は、酸化物半導体層にフッ素を含有させた場合とフッ素を含有させなかった場合とにおけるシート抵抗値の測定結果を示す図である。 図４は、耐水素性に関する実験で用いた試料のデバイス構造の断面図である。 図５は、図４に示す構造の試料について、シリコン酸化層の膜厚を変化させたときのμ−ＰＣＤのピーク強度及び酸化物半導体層の抵抗値を示す図である。 図６は、μ−ＰＣＤのピーク強度と酸化物半導体層中へのフッ素導入の有無を比較した結果を示す図である。 図７Ａは、酸化物半導体層にフッ素を含有させた場合とフッ素を含有させない場合とにおけるＩｎ３ｄ５のＸＰＳスペクトルを示す図である。 図７Ｂは、酸化物半導体層にフッ素を含有させた場合とフッ素を含有させない場合とにおけるＺｎ２ｐ３のＸＰＳスペクトルを示す図である。 図７Ｃは、酸化物半導体層にフッ素を含有させた場合とフッ素を含有させない場合とにおけるＧａ２ｐ３のＸＰＳスペクトルを示す図である。 図８は、酸化物半導体にフッ素を含有させた場合とフッ素を含有させない場合とにおけるＴＤＳ法によるＺｎの昇温脱離スペクトルを示す図である。 図９は、酸化物半導体層（ＩＧＺＯ）内にフッ素を導入させる工程を示す図である。 図１０は、図９によって形成された酸化物半導体層及びシリコン酸化膜との積層構造におけるフッ素の濃度分布を示す図である。 図１１は、実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。 図１２は、図１１に示す有機ＥＬ表示装置における画素回路の電気回路図である。
本発明の一態様に係る薄膜トランジスタは、ゲート電極と、前記ゲート電極の上方に配置されたゲート絶縁層と、前記ゲート絶縁層の上方に配置された酸化物半導体層と、前記酸化物半導体層と電気的に接続されたソース電極及びドレイン電極とを備え、前記酸化物半導体層を構成する金属元素には少なくともインジウムが含まれており、前記酸化物半導体層の内部領域であって前記ゲート絶縁層と近接する領域にはフッ素が含有されており、前記酸化物半導体層における前記ゲート絶縁層と近接する領域のフッ素濃度は、前記酸化物半導体層における前記ソース電極又はドレイン電極とのコンタクト領域のフッ素濃度よりも高い。
本態様によれば、酸化物半導体層にはフッ素が含有されており、当該酸化物半導体層におけるフッ素が含有されている領域（フッ素含有領域）は、厚み方向にフッ素濃度勾配を有する。
フッ素は、酸素よりも金属との結合エネルギーが高い。したがって、酸化物半導体層にフッ素を含有させることによって、酸化物半導体層の酸素欠損によるダングリングボンドや不安定なサイトをフッ素で容易に終端させることができる。つまり、酸化物半導体層にフッ素を含有させることによって、酸化物半導体層の酸素欠損を補完することができる。
また、酸化物半導体層にフッ素を含有させることによって、酸化物半導体層に混入する水素が酸化物半導体層に結合できなくなる。これにより、酸化物半導体層に水素が混入することをブロックできるので、酸化物半導体層において酸素と水素が結合してキャリアが放出することを抑制できる。つまり、酸化物半導体層にフッ素を含有させることによって、酸化物半導体層の耐水素性を向上させることができる。
また、酸化物半導体層にフッ素を含有させることによって、酸化物半導体層を構成する金属元素がフッ素と化学結合するので、酸化物半導体層の構造を安定化させることができる。
そして、本態様では、酸化物半導体層の内部領域であってゲート絶縁層と近接する領域にはフッ素が含有されている。つまり、酸化物半導体層におけるフロントチャネル領域にはフッ素が含有している。これにより、酸化物半導体層のフロントチャネル領域において、水素や酸素に起因するダメージを受けにくくすることができるとともに、酸化物半導体層の構造を安定化させることができる。したがって、安定したチャネル領域を有する酸化物半導体層を得ることができる。
しかも、本態様では、酸化物半導体層におけるゲート絶縁層と近接する領域のフッ素濃度は、酸化物半導体層におけるソース電極又はドレイン電極とのコンタクト領域におけるフッ素濃度よりも高くなっている。これにより、酸化物半導体層のバックチャネル側の抵抗をフロントチャネル側の抵抗よりも低くすることができる。つまり、酸化物半導体層におけるソースコンタクト部及びドレインコンタクト部のコンタクト抵抗を小さくすることができる。
このように、本態様によれば、酸化物半導体層において、チャネル領域の安定化とコンタクト抵抗の低抵抗化との両立を図ることができるので、信頼性の高い薄膜トランジスタを実現することができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記酸化物半導体層における前記フッ素が含有されている領域において、前記ゲート絶縁層側の領域のフッ素濃度は、前記ゲート絶縁層とは反対側の領域のフッ素濃度よりも大きいとよい。
本態様によれば、酸化物半導体層のフッ素含有領域において、ゲート絶縁層側の領域のフッ素濃度がゲート絶縁層とは反対側の領域のフッ素濃度よりも大きくなっている。これにより、酸化物半導体層において、さらに安定したチャネル領域を実現できるとともに、ソースコンタクト部及びドレインコンタクト部のコンタクト抵抗を一層低くすることができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記酸化物半導体層における前記フッ素が含有されている領域のフッ素濃度は、前記ゲート絶縁層に近づく方向に向けて漸次増加していてもよい。
本態様によれば、酸化物半導体層において、チャネル領域の安定化とコンタクト抵抗の低抵抗化との両立を容易に図ることができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記酸化物半導体層における前記フッ素が含有されている領域の膜厚は、少なくとも５ｎｍ以上であるとよい。
本態様によれば、上記のフッ素含有効果を十分に発揮させることができる。
さらに、本発明の一態様に係る薄膜トランジスタにおいて、前記酸化物半導体層における前記フッ素が含有されている領域の膜厚は、少なくとも２０ｎｍ以上であるとよい。
酸化物半導体層の特性を安定化させる等を目的としてアニール処理を施す場合があるが、このアニール処理によって水素が拡散して、酸化物半導体層に水素が混入してくる場合がある。そこで、酸化物半導体層におけるフッ素含有領域の膜厚を２０ｎｍ以上とすることによって、アニール処理等によって水素が拡散する場合であっても、酸化物半導体層のフッ素含有領域によって、酸化物半導体層に水素が混入することをブロックできる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記酸化物半導体層のフッ素含有濃度は、少なくとも前記酸化物半導体層の水素含有濃度よりも高いとよい。
本態様によれば、上記のフッ素含有効果を効果的に発揮させることができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記酸化物半導体層を構成する金属元素には、さらに、ガリウム及び亜鉛の少なくとも一方又は両方が含まれているとよい。
本態様によれば、大型量産設備とのターゲット整合性が高くなるので、製造コストを抑えることができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、さらに、前記酸化物半導体層上に形成された保護層を備えるとよい。
本態様によれば、酸化物半導体層（チャネル層）のバックチャネル側のプロセスダメージを低減することができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法は、ゲート電極を形成する工程と、前記ゲート電極の上方にゲート絶縁層を形成する工程と、前記ゲート絶縁層の上方にフッ素を含有する酸化物半導体層を形成する工程と、前記酸化物半導体層と電気的に接続されるように前記酸化物半導体層の上方にソース電極及びドレイン電極を形成する工程とを含み、前記酸化物半導体層を構成する金属元素には少なくともインジウムが含まれており、前記酸化物半導体層の内部領域であって前記ゲート絶縁層と近接する領域にはフッ素が含有されており、前記酸化物半導体層における前記ゲート絶縁層と近接する領域のフッ素濃度は、前記酸化物半導体層における前記ソース電極又はドレイン電極とのコンタクト領域のフッ素濃度よりも高い。
本態様によれば、チャネル領域の安定化とコンタクト抵抗の低抵抗化との両立を図ることのできる酸化物半導体層を形成することができるので、信頼性の高い薄膜トランジスタを製造できる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記酸化物半導体層における前記フッ素が含有されている領域において、前記ゲート絶縁層側の領域のフッ素濃度は、前記ゲート絶縁層とは反対側の領域のフッ素濃度よりも大きいとよい。
本態様によれば、酸化物半導体層において、さらに安定したチャネル領域を実現できるとともに、ソースコンタクト部及びドレインコンタクト部のコンタクト抵抗を一層低くすることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記酸化物半導体層における前記フッ素が含有されている領域のフッ素濃度は、前記ゲート絶縁層に近づく方向に向けて漸次増加していてもよい。
本態様によれば、酸化物半導体層において、チャネル領域の安定化とコンタクト抵抗の低抵抗化との両立を容易に図ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、フッ素を含むガスを用いて前記酸化物半導体層にフッ素を導入するとよい。
本態様によれば、フッ素を含むガスを供給することによって、フッ素が含有された酸化物半導体層を成膜することができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記酸化物半導体層における前記フッ素が含有されている領域の膜厚は、少なくとも５ｎｍ以上であるとよい。
本態様によれば、上記のフッ素含有効果を十分に発揮できる薄膜トランジスタを得ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記酸化物半導体層における前記フッ素が含有されている領域の膜厚は、少なくとも２０ｎｍ以上であるとよい。
本態様によれば、アニール処理等によって水素が拡散する場合であっても、酸化物半導体層のフッ素含有領域によって、酸化物半導体層に水素が混入することをブロックできる。また、フッ素含有領域を２０ｎｍ以上にすることによって、酸化物半導体層のプロセス制御が十分可能となる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記酸化物半導体層のフッ素含有濃度は、少なくとも前記酸化物半導体層の水素含有濃度よりも高いとよい。
本態様によれば、上記のフッ素含有効果を効果的に発揮させることができる薄膜トランジスタを得ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記酸化物半導体層を構成する金属元素には、さらに、ガリウム及び亜鉛の少なくとも一方又は両方が含まれているとよい。
本態様によれば、大型量産設備とのターゲット整合性が高くなるので、製造コストを抑えることができる。
また、本発明の一態様に係る有機ＥＬ表示装置は、上記いずれかに記載の薄膜トランジスタを備える有機ＥＬ表示装置であって、マトリクス状に配置された複数の画素と、前記複数の画素の各々に対応して形成された有機ＥＬ素子とを備え、前記薄膜トランジスタは、前記有機ＥＬ素子を駆動する駆動トランジスタである。
本態様によれば、有機ＥＬ素子を駆動する駆動トランジスタとして高信頼性の薄膜トランジスタを用いているので、表示性能に優れた有機ＥＬ表示装置を実現できる。
（実施の形態）
以下、本発明の一実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程（ステップ）、工程の順序等は、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
［薄膜トランジスタの構成］
まず、本発明の実施の形態に係る薄膜トランジスタ１について、図１を用いて説明する。図１は、本発明の実施の形態に係る薄膜トランジスタの構成を示す断面図である。なお、図１には２つの薄膜トランジスタ１が図示されており、２つの薄膜トランジスタ１は同じ構造である。
図１に示すように、本実施の形態に係る薄膜トランジスタ１は、酸化物半導体層をチャネル層とするボトムゲート型の酸化物半導体ＴＦＴである。
薄膜トランジスタ１は、基板１０と、アンダーコート層２０と、ゲート電極３０と、ゲート絶縁層４０と、酸化物半導体層５０と、保護層６０と、ソース電極７０Ｓ及びドレイン電極７０Ｄとを備える。
以下、本実施の形態に係る薄膜トランジスタ１の各構成要素について詳述する。
基板１０は、例えば、石英ガラス、無アルカリガラス又は高耐熱性ガラス等のガラス材料で構成されるガラス基板である。なお、基板１０は、ガラス基板に限らず、樹脂基板等であってもよい。また、基板１０は、リジッド基板ではなく、ポリミイドやポリエチレンテレフタレート、ポリエチレンナフタレート等のフィルム材料の単層又は積層で構成されるフレキシブル基板であってもよい。
アンダーコート層２０は、基板１０上に形成されている。アンダーコート層２０を形成することによって、基板１０（ガラス基板）中に含まれるナトリウム及びリン等の不純物又は大気中から透過される水分等が、ゲート電極３０、ゲート絶縁層４０及び酸化物半導体層５０に進入することを抑制できる。
アンダーコート層２０は、酸化物絶縁層又は窒化物絶縁層を用いた単層絶縁層又は積層絶縁層である。一例として、アンダーコート層２０としては、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｙ）、酸窒化シリコン（ＳｉＯｙＮｘ）又は酸化アルミニウム（ＡｌＯｘ）等の単層膜、あるいは、これらの積層膜を用いることができる。アンダーコート層２０の膜厚は、１００ｎｍ〜５００ｎｍに設定することが好ましい。なお、アンダーコート層２０は、必ずしも形成する必要はない。
ゲート電極３０は、基板１０の上方に位置し、アンダーコート層２０上に所定形状でパターン形成される。ゲート電極３０は、金属等の導電性材料又はその合金等の単層構造又は多層構造の電極であり、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）又はモリブデンタングステン（ＭｏＷ）等で構成することができる。ゲート電極３０の膜厚は、５０ｎｍ〜３００ｎｍに設定することが好ましい。
ゲート絶縁層４０は、ゲート電極３０の上方に位置するように配置される。本実施の形態において、ゲート絶縁層４０は、ゲート電極３０を覆うようにアンダーコート層２０上に形成される。ゲート絶縁層４０は、ゲート電極３０と酸化物半導体層５０との間に配置される。
ゲート絶縁層４０は、酸化物絶縁層又は窒化物絶縁層を用いた単層絶縁層又は積層絶縁層である。ゲート絶縁層４０としては、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化タンタル又は酸化アルミニウム等の単層膜、あるいは、これらの積層膜等を用いることができる。本実施の形態において、ゲート絶縁層４０は、例えば、シリコン酸化膜とシリコン窒化膜との積層膜である。ゲート絶縁層４０の膜厚は、ＴＦＴの耐圧等を考慮して設計することができ、例えば、５０ｎｍ〜５００ｎｍとすることが望ましい。
酸化物半導体層５０は、チャネル層として用いられ、ゲート電極３０と対向するようにゲート絶縁層４０の上方に配置される。つまり、酸化物半導体層５０は、ゲート絶縁層４０を挟んでゲート電極３０と対向するチャネル領域を含む半導体層である。本実施の形態において、酸化物半導体層５０は、ゲート絶縁層４０上に所定形状で形成されている。
酸化物半導体層５０の材料には、例えば、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が用いられる。酸化物半導体層５０を構成する金属元素には、少なくともインジウム（Ｉｎ）が含まれており、さらに、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の少なくとも一方又は両方が含まれているとよい。
本実施の形態における酸化物半導体層５０は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含む酸化物であるＩｎＧａＺｎＯｘ（ＩＧＺＯ）によって構成されている。
また、酸化物半導体層５０はフッ素（Ｆ）を含有している。具体的には、酸化物半導体層５０の内部領域であってゲート絶縁層４０と近接する領域にはフッ素が含有されている。つまり、酸化物半導体層５０のフロントチャネル側にはフッ素が含有されている。さらに、酸化物半導体層５０におけるゲート絶縁層４０と近接する領域のフッ素濃度は、酸化物半導体層５０におけるソース電極７０Ｓ又はドレイン電極７０Ｄとのコンタクト領域（ゲート絶縁層４０と離間した領域）のフッ素濃度よりも高くなっている。
なお、酸化物半導体層５０内において、フッ素は化学的に結合した状態で混入されている。また、酸化物半導体層５０におけるゲート絶縁層４０と近接する領域とは、例えば、ゲート絶縁層４０と酸化物半導体層５０との界面から厚み方向に３０ｎｍ程度の領域のことである。
本実施の形態における酸化物半導体層５０は、フッ素が含有されている領域である第１領域（フッ素含有領域）５１と、フッ素が含有されていない領域である第２領域（フッ素含無領域）５２とからなる。
第１領域５１は、酸化物半導体層５０の内部領域であって、酸化物半導体層５０におけるゲート絶縁層４０側の領域（フロントチャネル領域）である。また、第２領域５２は、酸化物半導体層５０の内部領域であって、酸化物半導体層５０におけるゲート絶縁層４０とは反対側の領域（バックチャネル領域）である。例えば、第１領域５１は、酸化物半導体層５０の膜厚中心を基準にしたときに酸化物半導体層５０の膜厚中心から下側の領域（下層）であり、第２領域５２は、酸化物半導体層５０の膜厚中心から上側の領域（上層）である。このように、本実施の形態では、酸化物半導体層５０におけるゲート絶縁層４０側の領域（第１領域５１）のみにフッ素が含有されている。
本実施の形態において、第１領域５１（フッ素含有領域）は、厚み方向にフッ素濃度勾配を有する。具体的には、第１領域５１において、ゲート絶縁層４０側の領域のフッ素濃度は、ゲート絶縁層４０とは反対側の領域のフッ素濃度よりも大きくなっている。さらに、本実施の形態において、第１領域５１のフッ素濃度は、ゲート絶縁層４０に近づく方向に向けて漸次増加している。
なお、本実施の形態では、酸化物半導体層５０の一部の領域にフッ素を含有させているが、酸化物半導体層５０の厚み方向にフッ素濃度勾配があれば、酸化物半導体層５０の全領域にフッ素が含有されていてもよい。つまり、第２領域５２はなくても構わない。
また、第１領域（フッ素含有領域）５１におけるフッ素濃度は一定であってもよい。つまり、フッ素を含有しない第２領域５２と、フッ素を一定濃度で含有する第１領域５１とによって、酸化物半導体層５０の厚み方向にフッ素濃度勾配を持たせてもよい。
第１領域５１（フッ素含有領域）の膜厚は、少なくとも５ｎｍ以上であり、本実施の形態では、２０ｎｍ以上としている。また、酸化物半導体層５０の膜厚は２０ｎｍ以上であるとよい。
第１領域５１の膜厚を５ｎｍ以上とすることによって、上記のフッ素含有効果を十分に発揮させることができる。
また、第１領域５１の膜厚を２０ｎｍ以上にすることによって、アニール処理等によって酸化物半導体層５０に水素が拡散する場合であっても、フッ素を含有する第１領域５１によって、拡散する水素をブロックすることができる。本実施の形態では、第１領域５１がゲート絶縁層４０と近接しているので、ゲート絶縁層４０側から酸化物半導体層５０に進入する水素を、酸化物半導体層５０におけるゲート絶縁層４０と近接する領域（第１領域５１）でブロックすることができる。
また、第１領域５１の膜厚を少なくとも２０ｎｍ以上にすることによって、酸化物半導体層５０のプロセス制御が十分可能となる。すなわち、第１領域５１の膜厚を少なくとも２０ｎｍ以上にすることによって、酸化物半導体層５０の膜厚を少なくとも２０ｎｍ以上にすることができる。これにより、酸化物半導体層５０のスパッタ等による成膜とフォトリソグラフィ法及びエッチング法等によるパターニングとを容易に行うことができる。
また、酸化物半導体層５０のフッ素含有濃度は、少なくとも酸化物半導体層５０の水素含有濃度よりも高い。本実施の形態において、酸化物半導体層５０のフッ素含有濃度は、１×１０２２ａｔｍ／ｃｍ３以上としている。
保護層６０は、酸化物半導体層５０上に形成されている。保護層６０は、酸化物半導体層５０のチャネル領域を保護するチャネル領域保護層であり、エッチングストッパー層として機能する。これにより、ボトムゲート型ＴＦＴにおいて、酸化物半導体層５０のバックチャネル側のプロセスダメージを低減することができる。また、本実施の形態において、保護層６０は、基板１０上の全面に形成された層間絶縁層である。
保護層６０は、有機物を主成分とする材料によって形成されていてもよいし、酸化シリコン、窒化シリコン、酸窒化シリコン又は酸化アルミニウム等のような無機物によって形成されていてもよい。本実施の形態において、保護層６０は、有機物を主成分とする材料によって構成されている。なお、保護層６０は、単層膜であってもよいし、積層膜であってもよい。
なお、シリコン酸化膜は、シリコン窒化膜と比べて水素含有量が少ない。したがって、保護層６０としてシリコン酸化膜を用いることによって、水素による酸化物半導体層５０の性能劣化を抑制できる。さらに、保護層６０として酸化アルミニウム膜を用いることによって、上層で発生する水素や酸素を酸化アルミニウム膜によってブロックすることができる。これらのことから、保護層６０としては、例えば、シリコン酸化膜、酸化アルミニウム膜及びシリコン酸化膜の３層構造の積層膜を用いるとよい。
また、保護層６０には、当該保護層６０の一部を貫通するように開口部（コンタクトホール）が形成されている。この保護層６０の開口部を介して、酸化物半導体層５０とソース電極７０Ｓ及びドレイン電極７０Ｄとが接続されている。
ソース電極７０Ｓ及びドレイン電極７０Ｄは、酸化物半導体層５０の上方に配置され、かつ、酸化物半導体層５０と電気的に接続されるように、保護層６０上に所定形状で形成されている。
ソース電極７０Ｓ及びドレイン電極７０Ｄは、トップコンタクト構造であり、保護層６０を介して酸化物半導体層５０のソースコンタクト部及びドレインコンタクト部に電気的に接続される。具体的には、ソース電極７０Ｓ及びドレイン電極７０Ｄは、保護層６０に形成された開口部を介して酸化物半導体層５０に接続されている。
本実施の形態において、ソース電極７０Ｓ及びドレイン電極７０Ｄは、酸化物半導体層５０と物理的に直接接続されることで電気的に接続されているが、他の導電体層又は半導体層を介して酸化物半導体層５０と電気的に接続されていてもよい。
ソース電極７０Ｓ及びドレイン電極７０Ｄは、導電性材料又はその合金等の単層構造又は多層構造の電極である。ソース電極７０Ｓ及びドレイン電極７０Ｄの材料としては、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデンタングステン合金（ＭｏＷ）又は銅マンガン合金（ＣｕＭｎ）等を用いることができる。ソース電極７０Ｓ及びドレイン電極７０Ｄの膜厚は、例えば５０ｎｍ〜３００ｎｍに設定することが好ましい。
［薄膜トランジスタの製造方法］
次に、本実施の形態に係る薄膜トランジスタ１の製造方法について、図２Ａ〜図２Ｇを用いて説明する。図２Ａ〜図２Ｇは、本発明の実施の形態に係る薄膜トランジスタの製造方法における各工程の断面図である。
まず、図２Ａに示すように、基板１０を準備する。基板１０として、例えばガラス基板を準備する。
次に、図２Ｂに示すように、基板１０上にアンダーコート層２０を形成する。プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等によって、基板１０上に、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜又は酸化アルミニウム膜等で構成されるアンダーコート層２０を形成する。
次に、図２Ｃに示すように、基板１０の上方にゲート電極３０を形成する。本実施の形態では、アンダーコート層２０上にモリブデンタングステン（ＭｏＷ）で構成される金属膜（ゲート金属膜）をスパッタによって成膜した後、フォトリソグラフィ法及びウェットエッチング法を用いて金属膜をパターニングすることにより、所定形状のゲート電極３０を形成した。ＭｏＷのウェットエッチングは、例えば、リン酸（ＨＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）及び水を所定の配合で混合した薬液を用いて行うことができる。
次に、図２Ｄに示すように、ゲート電極３０の上方にゲート絶縁層４０を形成する。例えば、ゲート電極３０と酸化物半導体層５０との間に位置するようにゲート絶縁層４０を形成する。本実施の形態では、ゲート電極３０を被覆するようにプラズマＣＶＤ等によって、基板１０の上方全面にゲート絶縁層４０を形成する。ゲート絶縁層４０は、例えば、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、タンタル酸化膜、酸化アルミニウム膜又はそれらの積層膜等である。一例として、プラズマＣＶＤ法によってシリコン窒化膜を成膜する場合、シランガス（ＳｉＨ４）、アンモニアガス（ＮＨ３）及び窒素ガス（Ｎ２）を導入ガスに用いて成膜する。
次に、図２Ｅに示すように、少なくともゲート電極３０と対向するように、ゲート絶縁層４０の上方にフッ素を含有する所定形状の酸化物半導体層５０を形成する。フッ素を含有する酸化物半導体層５０は、フッ素を含むガス（ＮＦ３）を用いることによって酸化物半導体層５０にフッ素を導入することができる。
例えば、ゲート絶縁層４０上に酸化物半導体層５０を成膜した後に、フッ素を用いたフッ化処理を施すことによって、濃度勾配を有するようにフッ素が含有された酸化物半導体層５０を成膜することができる。酸化物半導体層５０の材料としては、ＩｎＧａＺｎＯｘの透明アモルファス酸化物半導体を用いている。この場合、スパッタ法やレーザー蒸着法等の気相成膜法によってＩｎＧａＺｎＯｘからなる酸化物半導体層５０を成膜することができる。
また、酸化物半導体層５０の成膜後にフッ素を導入するのではなく、酸化物半導体層５０の成膜の途中でフッ素を導入してもよい。つまり、フッ素を導入しながら酸化物半導体層５０を成膜してよい。この場合でも、濃度勾配を有するようにフッ素が含有された酸化物半導体層５０を成膜することができる。
具体的には、Ｉｎ、Ｇａ及びＺｎを含むターゲット材（例えばＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体）を用いて、真空チャンバー内に不活性ガスとしてアルゴン（Ａｒ）ガスを流入するとともに反応性ガスとして酸素（Ｏ２）を含むガスを流入し、所定のパワー密度の電圧をターゲット材に印加する。これにより、ＩｎＧａＺｎＯｘ膜を成膜することができる。
このとき、まず、フッ素を導入しながらスパッタを行うことによってフッ素が含有された第１酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ：Ｆ）を成膜することができる。第１酸化物半導体層へのフッ素の導入（供給）は、ターゲット中にフッ素を含ませたり、フッ素を含ませたプロセスガス（ＮＦ３ガス等）を導入したりすることで行うことができる。具体的には、フッ素を含むターゲット材を用いたスパッタによってＩｎＧａＺｎＯｘ膜を成膜することによって、フッ素を含む第１酸化物半導体層を成膜することができる。あるいは、フッ素を含むガス（ＮＦ３ガス等）を用いてＩｎＧａＺｎＯｘ膜を成膜することによって、フッ素を含む第１酸化物半導体層を成膜することができる。なお、第１酸化物半導体層の成膜途中でフッ素の導入量を変えることによって、フッ素の濃度勾配を持たせることができる。
その後、フッ素の導入（供給）をしないでスパッタ等を行うことによって、フッ素を含まない第１酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）を成膜する。なお、本実施の形態において、第１酸化物半導体層と第２の酸化物半導体層とは、同一チャンバー内で連続成膜している。
その後、第１酸化物半導体層と第２酸化物半導体層との積層構造からなる酸化物半導体膜を、フォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、所定形状の酸化物半導体層５０を形成することができる。
具体的には、まず、酸化物半導体膜上に所定形状のレジストを形成し、レジストが形成されていない領域の酸化物半導体膜をウェットエッチングによって除去することで、島状の酸化物半導体層５０を形成することができる。なお、酸化物半導体膜がＩｎＧａＺｎＯｘである場合、エッチング液としては、例えば、リン酸（Ｈ３ＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）及び水を混合した薬液を用いればよい。
次に、図２Ｆに示すように、酸化物半導体層５０を覆うようゲート絶縁層４０上に保護層６０を形成する。保護層６０としては、有機物を主成分したものでもシリコン酸化膜のような無機物でも構わない。
その後、酸化物半導体層５０の一部を露出させるように、保護層６０に開口部（コンタクトホール）を形成する。具体的には、フォトリソグラフィ法及びエッチング法によって保護層６０の一部をエッチング除去することによって、酸化物半導体層５０におけるソース電極７０Ｓ及びドレイン電極７０Ｄとの接続部分上に開口部を形成する。例えば、保護層６０がシリコン酸化膜である場合、反応性イオンエッチング（ＲＩＥ）法によるドライエッチング法によってシリコン酸化膜に開口部を形成することができる。この場合、エッチングガスとしては、例えば、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）を用いることができる。
次に、図２Ｇに示すように、保護層６０に形成した開口部を介して酸化物半導体層５０に接続するソース電極７０Ｓ及びドレイン電極７０Ｄを形成する。本実施の形態では、保護層６０に形成した開口部を埋めるようにして保護層６０上に金属膜（ソースドレイン金属膜）をスパッタによって成膜した後に、フォトリソグラフィ法及びウェットエッチング法を用いて金属膜をパターニングすることにより、所定形状のソース電極７０Ｓ及びドレイン電極７０Ｄを形成している。
なお、その後、図示しないが、例えば３００℃の熱処理（アニール処理）を行う。この熱処理によって、酸化物半導体層５０の酸素欠損を修復することができ、酸化物半導体層５０の特性を安定化させることができる。
［薄膜トランジスタの作用効果］
次に、本実施の形態に係る薄膜トランジスタ１の作用効果について、本発明に至った経緯も含めて説明する。
酸化物半導体層を有する酸化物半導体ＴＦＴの電気特性は、酸素や水素に対して影響を受けやすい。このため、酸化物半導体ＴＦＴは、安定性及び信頼性において課題を有している。
特許文献２や非特許文献２に開示されるように、これまでは、絶縁層と酸化物半導体層との界面を改善することによって安定性及び信頼性を向上できるといった報告がなされている。
例えば、非特許文献２には、フッ素を混入させたゲート絶縁層を用いて酸化物半導体層（ＩＧＺＯ）との界面を改善することによって酸化物半導体層を構成するＩｎのダングリングボンドサイトにフッ素補完を生じさせ、これにより信頼性の向上に繋がることが報告されている。
さらに、非特許文献２によれば、その酸化物半導体層（ＩＧＺＯ）を二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した結果、ＩＧＺＯのバルク中にフッ素の混入が観測できなかったことも報告されている。
本願発明者も実際にフッ素を混入させた絶縁層を用いて熱等によって酸化物半導体層（ＩＧＺＯ）中にフッ素が拡散するか否かについての検証を行ったところ、昇温脱離法でのフッ素の脱離は５００℃以上にならないと確認できなかった。このことは、フッ素が酸化物半導体層の膜中で安定な構造を示しており、非特許文献２で示されるように、フッ素を混入させたゲート絶縁層は、絶縁層と酸化物半導体層との界面での改善効果に終始するものと考えられる。
しかしながら、酸化物半導体ＴＦＴは、絶縁層と酸化物半導体層との界面だけではなく、製造プロセス中での水素等に起因するプロセスダメージによっても特性のばらつきや信頼性の低下が生じる。したがって、絶縁層と酸化物半導体層との界面を改善させるだけでは十分でない。
本発明は、このような知見に基づいてなされたものであり、本願発明者は、上述のように酸化物半導体層５０の内部にフッ素を含有させることによって信頼性の高い薄膜トランジスタが得られるという着想を得た。
そして、本願発明者は、酸化物半導体層にフッ素を含有させることによって信頼性の高い薄膜トランジスタが得られることを検証するために、種々の実験を行った。以下、その実験とその分析について説明する。なお、以下の実験では、酸化物半導体層５０として、金属元素の主成分が、Ｉｎ、Ｇａ、ＺｎであるＩｎＧａＺｎＯｘ膜を用いた。
まず、酸化物半導体層５０にフッ素を含有させることで酸素欠損を補完できる点について、図３を用いて説明する。図３は、４端子測定法を利用して、酸化物半導体層にフッ素を含有させた場合とフッ素を含有させなかった場合とについて、真空加熱（３００℃）でのシート抵抗値を測定した結果を示している。
酸化物半導体層５０は、酸素欠損（酸素の離脱）によってキャリアが発生し、抵抗値が低下する。図３に示すように、酸化物半導体層５０にフッ素を含有させなかった場合（Ｆ含無ＩＧＺＯ）のシート抵抗値は、１×１０５Ω／□程度と低い。
一方、酸化物半導体層５０にフッ素を含有させた場合（Ｆ含有ＩＧＺＯ）のシート抵抗値は、測定限界（＞１×１０１０Ω／□）であり、フッ素を含有させない場合と比べて抵抗値が上昇している。
これは、フッ素は酸素よりも金属との結合エネルギーが高いことから、酸化物半導体層５０にフッ素を含有させることによって、酸化物半導体層５０の酸素欠損によるダングリングボンドや不安定なサイトをフッ素で終端させることができるからである。
この結果から、酸化物半導体層５０にフッ素を含有させることによって、キャリアが発生しにくい構造、つまり、酸素欠損を補完して酸素欠損に対して鈍感な構造が得られることが分かる。
次に、酸化物半導体層５０にフッ素を含有させることによって耐水素性を向上できる点について、図４〜図６を用いて説明する。
図４は、この実験で用いた試料のデバイス構造を示す断面図である。図４に示すように、本実験では、ガラス基板上に、酸化物半導体層（ＩＧＺＯ）、シリコン酸化層（ＳｉＯ）及び水素を含むシリコン窒化層（ＳｉＮ：Ｈ）が積層された３層構造の試料を用いた。
図５は、図４に示す構造の試料について、シリコン酸化層の膜厚を変化させたときのμ−ＰＣＤのピーク強度及び酸化物半導体層の抵抗値を示す図である。なお、シリコン酸化層の膜厚は、１０ｎｍ、１２０ｎｍ、２４０ｎｍに変化させている。また、酸化物半導体層の抵抗値は、非接触抵抗測定装置によって測定した。
図５に示すように、酸化物半導体層（ＩＧＺＯ）の抵抗値とμ−ＰＣＤのピーク強度とは、正の相関を有していることが分かる。つまり、酸化物半導体層（ＩＧＺＯ）の抵抗値とμ−ＰＣＤのピーク強度とは、フッ素導入の有無による水素起因のダメージを判断する一つの目安になることが分かる。
図６は、μ−ＰＣＤのピーク強度と酸化物半導体層中へのフッ素導入の有無を比較した結果を示している。
図６に示すように、酸化物半導体層にフッ素を含有させないと、酸化物半導体層におけるμ−ＰＣＤの強度値（ＳｉＮ：Ｈ成膜前のピーク強度値とＳｉＮ：Ｈ成膜後のピーク強度値との比）が低下することが分かる。つまり、抵抗値が低い場合にフッ素を導入しても抵抗値がほとんど変化しない、つまり、抵抗値が下がらないことが分かる。
一般的に、水素が酸化物半導体層中に混入すると、混入した水素が酸化物半導体層中の酸素と結合してキャリアが放出される。
そこで、酸化物半導体層にフッ素を含有させてフッ素と酸化物半導体層とを結合させることによって、水素が酸化物半導体層中に混入したとしても、混入した水素が酸化物半導体層に結合しなくなる。これは、フッ素の結合手は一つであることから、水素が入り込んできても結合手が存在しておらず不活性な状態になっているからであると推測している。このように、酸化物半導体層にフッ素を含有させることによって酸化物半導体層におけるキャリアの放出を抑制できる。つまり、酸化物半導体層にフッ素を含有させることによって、耐水素性を向上させることができる。
次に、酸化物半導体層５０にフッ素を含有させることによって構造が安定化する点について、図７Ａ〜図７Ｃ及び図８を用いて説明する。
図７Ａ〜図７Ｃは、それぞれ、酸化物半導体層（ＩＧＺＯ）にフッ素を含有させた場合（Ｆ含有ＩＧＺＯ）とフッ素を含有させない場合（Ｆ含無ＩＧＺＯ）とにおける、Ｉｎ３ｄ５、Ｚｎ１ｐ３、Ｇａ２ｐ３のＸＰＳスペクトルを示している。
図７Ａに示すように、フッ素を含有させることによって、Ｉｎ３ｄ５のＸＰＳスペクトルのピーク位置が０．５ｅＶ以上高バインディングエネルギー側にシフトしていることが分かる。つまり、Ｆ含有ＩＧＺＯにおけるＸＰＳで測定したＩｎ３ｄ５のピーク位置は、Ｆ含無ＩＧＺＯのＩｎ３ｄ５のピーク位置と比較して結合エネルギーが少なくとも０．５ｅＶ以上高エネルギー側にシフトしている。
また、図７Ｂに示すように、フッ素を含有させることによって、Ｚｎ２ｐ３のＸＰＳスペクトルのピーク位置が０．４ｅＶ以上高バインディングエネルギー側にシフトしていることが分かる。つまり、Ｆ含有ＩＧＺＯにおけるＸＰＳで測定したＺｎ２ｐ３のピーク位置は、Ｆ含無ＩＧＺＯのＺｎ２ｐ３のピーク位置と比較して結合エネルギーが少なくとも０．４ｅＶ以上高エネルギー側にシフトしている。
また、図７Ｃに示すように、フッ素を含有させることによって、Ｇａ２ｐ３のＸＰＳスペクトルのピーク位置が０．５ｅＶ以上高バインディングエネルギー側にシフトしていることが分かる。つまり、Ｆ含有ＩＧＺＯにおけるＸＰＳで測定したＧａ２ｐ３のピーク位置は、Ｆ含無ＩＧＺＯのＧａ２ｐ３のピーク位置と比較して結合エネルギーが少なくとも０．５ｅＶ以上高エネルギー側にシフトしている。
図７Ａ〜図７Ｃに示す結果から、酸化物半導体層５０にフッ素を含有させることによって、フッ素が単に酸化物半導体層５０内に物理的に混入しているのではなく、酸化物半導体層を構成する元素と化学的に結合した状態で混入していることが分かる。この結果、酸化物半導体層５０を構成する金属元素が抜け出しにくくなる。
このように、酸化物半導体層５０にフッ素を含有させることによって、酸化物半導体層５０を構成する金属元素がフッ素と化学結合するので、酸化物半導体層５０の構造を安定な方向に変化させることができる。これにより、信頼性の高い薄膜トランジスタを得ることができる。
また、図８は、酸化物半導体層５０（ＩＧＺＯ）にフッ素を含有させた場合（Ｆ含有ＩＧＺＯ）とフッ素を含有させない場合（Ｆ含無ＩＧＺＯ）とにおける、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）法によるＺｎの昇温脱離スペクトルを示している。なお、図８において、フッ素を含有させた場合の酸化物半導体層５０のフッ素含有濃度は、１×１０２２ａｔｍ／ｃｍ３以上であった。また、図８において、横軸は、Ｚｎが昇温脱離する温度（℃）を示しており、縦軸は、昇温脱離するＺｎの量（任意単位）を示している。
図８に示すように、フッ素を含有させた場合の酸化物半導体層５０（Ｆ含有ＩＧＺＯ）のＺｎの昇温脱離は、フッ素を含有させない場合の酸化物半導体層５０（Ｆ含無ＩＧＺＯ）のＺｎの昇温脱離に比べて、５０℃以上高温から脱離することが分かる。つまり、フッ素含有濃度が少なくとも１×１０２２ａｔｍ／ｃｍ３以上となるように酸化物半導体層５０にフッ素を含有させることによって、Ｚｎが昇温脱離する温度（昇温脱離温度）が５０℃上昇することが分かる。
これは、Ｚｎ−Ｏの結合から酸素が脱離し、Ｚｎが不安定となってＺｎの脱離が生じるからである。昇温脱離温度については、酸化物半導体層の物性指標として用いることができ、昇温脱離温度の上昇は、構造が安定化していることを示している。
このように、Ｚｎの昇温脱離温度の観点からも、酸化物半導体層５０にフッ素を含有させることによって、酸化物半導体層５０を構成する金属元素がフッ素と化学結合するので、酸化物半導体層５０の構造を安定化させることができる。
次に、酸化物半導体層５０がフッ素濃度勾配を有する点について、図９及び図１０を用いて説明する。図９は、この実験で用いた試料の作製方法を示す図であり、酸化物半導体層（ＩＧＺＯ膜）内にフッ素を導入させる工程を示している。
具体的には、まず、図９（ａ）に示すように、膜厚が４８２ｎｍのＩＧＺＯ膜（酸化物半導体膜）をスパッタで成膜した。このＩＧＺＯ膜は、上記実施の形態における酸化物半導体層５０に対応する。
その後、図９（ｂ）に示すように、ＩＧＺＯ膜に対してＮＦ３処理（フッ化処理）を行う。具体的には、１００Ｗで６０秒間のＮＦ３プラズマ処理を行った。
その後、図９（ｃ）に示すように、ＩＧＺＯ膜の上にＳｉＯ膜（シリコン酸化膜）をプラズマＣＶＤで成膜した。このＳｉＯ膜は、上記実施の形態における保護層６０に対応する。
その後、所定温度及び所定時間でアニール処理を行う。具体的には、３５０℃１時間のアニール処理を行った。このアニール処理は、上記実施の形態において、酸化物半導体層５０の特性を安定化させるための工程に対応する。
このようにして得られた試料のフッ素の濃度分布を二次イオン質量分析法（ＳＩＭＳ）によって分析した。図１０は、その分析結果を示しており、厚み（深さ）方向におけるフッ素濃度をＳＩＭＳによって測定してプロットしたものである。
図１０に示すように、本実験では、５つの条件で図９に示される構造の試料を作製し、それぞれ、試料１〜試料５としている。具体的には、「試料１」は、図９（ｂ）のＮＦ３処理及び図９（ｄ）のアニール処理をいずれも行わずに作製したものである。「試料２」は、ＮＦ３処理を行わず、アニール処理のみを行って作製したものである。「試料３」は、プラズマＮＦ３処理（１００Ｗ３０秒）及びアニール処理（３５０℃１時間）を行って作製したものである。「試料４」は、プラズマＮＦ３処理（１００Ｗ６０秒）及びアニール処理（３５０℃１時間）を行って作製したものである。「試料５」は、プラズマＮＦ３処理（１００Ｗ６０秒）を行ったが、アニール処理を行わずに作製したものである。
図１０に示す結果から、ＩＧＺＯ膜（酸化物半導体層５０）は、深さ方向（厚み方向）にフッ素濃度勾配を有することが分かる。特に、ＩＧＺＯ膜の表面から深さ方向の約２８ｎｍ内に濃度勾配を有するように拡散していることが分かる。この場合、資料３と試料４とを比べると、ＩＧＺＯ膜におけるフッ素濃度勾配が同じになっていることから、試料３ではフッ素の拡散量が飽和状態になっていることが分かる。
また、ＩＧＺＯ膜において、試料３、４と試料５とを比べると、アニール処理によって、ＩＧＺＯ膜中にフッ素が拡散することも分かる。なお、ＳｉＯ膜においても、試料３、４と試料５とを比べると、アニール処理によって、ＳｉＯ膜中にフッ素が拡散することも分かる。
以上、本実施の形態に係る薄膜トランジスタ１によれば、酸化物半導体層５０にはフッ素が含有されている。これにより、上述のように、酸化物半導体層５０の酸素欠損を補完することができるとともに、酸化物半導体層５０の耐水素性を向上させることができ、さらには、酸化物半導体層５０の構造を安定化させることができる。
そして、本実施の形態における薄膜トランジスタ１は、ボトムゲート構造であり、酸化物半導体層５０の内部領域におけるゲート絶縁層４０と近接する領域にはフッ素が含有されている。具体的には、酸化物半導体層５０のフロントチャネル側の領域である第１領域５１にはフッ素が含有されている。
これにより、酸化物半導体層５０のフロントチャネル領域において、水素や酸素に起因するダメージを受けにくくすることができるとともに、酸化物半導体層５０の構造を安定化させることができる。したがって、安定したチャネル領域を有する酸化物半導体層５０を得ることができる。
さらに、本実施の形態における薄膜トランジスタ１では、ソース電極７０Ｓ及びドレイン電極７０Ｄがトップコンタクト構造でとなっており酸化物半導体層５０の上部に接続されている。そして、酸化物半導体層５０におけるゲート絶縁層４０と近接する領域のフッ素濃度は、酸化物半導体層５０におけるソース電極７０Ｓ又はドレイン電極７０Ｄとのコンタクト領域におけるフッ素濃度よりも高くなっている。具体的には、酸化物半導体層５０における第１領域５１のフッ素濃度は、第２領域５２のフッ素濃度よりも高くなっている。
これにより、酸化物半導体層５０のバックチャネル側の抵抗をフロントチャネル側の抵抗よりも低くすることができる。つまり、酸化物半導体層５０におけるソースコンタクト部及びドレインコンタクト部のコンタクト抵抗を小さくすることができる。
したがって、本実施の形態に係る薄膜トランジスタ１によれば、酸化物半導体層５０において、チャネル領域の安定化とコンタクト抵抗の低抵抗化との両立を図ることができる。よって、信頼性の高い薄膜トランジスタを実現することができる。
また、本実施の形態では、第１領域５１（フッ素含有領域）において、ゲート絶縁層４０側の領域のフッ素濃度は、ゲート絶縁層４０とは反対側の領域のフッ素濃度よりも大きい。
この構成により、酸化物半導体層５０において、さらに安定したチャネル領域を実現できるとともに、ソースコンタクト部及びドレインコンタクト部のコンタクト抵抗を一層低くすることができる。
しかも、第１領域５１（フッ素含有領域）のフッ素濃度は、ゲート絶縁層４０に近づく方向に向けて漸次増大している。言い換えると、第１領域５１（フッ素含有領域）のフッ素濃度は、ゲート絶縁層４０から離れるに従って漸次減少している。
この構成により、酸化物半導体層５０において、チャネル領域の安定化とコンタクト抵抗の低抵抗化との両立を容易に図ることができる。
［表示装置］
次に、上記の実施の形態に係る薄膜トランジスタ１を表示装置に適用した例について、図１１及び図１２を用いて説明する。なお、本実施の形態では、有機ＥＬ表示装置への適用例について説明する。
図１１は、本発明の実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。また、図１２は、図１１に示す有機ＥＬ表示装置における画素回路の電気回路図である。なお、画素回路は、図１２に示す構成に限定されるものではない。
上述の薄膜トランジスタ１は、有機ＥＬ表示装置におけるアクティブマトリクス基板のスイッチングトランジスタＳｗＴｒ及び駆動トランジスタＤｒＴｒとして用いることができる。
図１１に示すように、有機ＥＬ表示装置１００は、複数個の薄膜トランジスタが配置されたＴＦＴ基板（ＴＦＴアレイ基板）１１０と、下部電極（反射電極）である陽極１３１、ＥＬ層（発光層）１３２及び上部電極（透明電極）である陰極１３３からなる有機ＥＬ素子（発光部）１３０との積層構造により構成される。
本実施の形態におけるＴＦＴ基板１１０には、上記の薄膜トランジスタ１が用いられている。ＴＦＴ基板１１０には複数の画素１２０がマトリクス状に配置されており、各画素１２０には画素回路が設けられている。
有機ＥＬ素子１３０は、複数の画素１２０の各々に対応して形成されており、各画素１２０に設けられた画素回路によって各有機ＥＬ素子１３０の発光の制御が行われる。有機ＥＬ素子１３０は、複数の薄膜トランジスタを覆うように形成された層間絶縁層（平坦化膜）の上に形成される。
また、有機ＥＬ素子１３０は、陽極１３１と陰極１３３との間にＥＬ層１３２が配置された構成となっている。陽極１３１とＥＬ層１３２との間にはさらに正孔輸送層が積層形成され、ＥＬ層１３２と陰極１３３との間にはさらに電子輸送層が積層形成されている。なお、陽極１３１と陰極１３３との間には、その他の機能層が設けられていてもよい。ＥＬ層１３２をはじめ陽極１３１と陰極１３３との間に形成される機能層は、有機材料によって構成された有機層である。
各画素１２０は、それぞれの画素回路によって駆動制御される。また、ＴＦＴ基板１１０には、画素１２０の行方向に沿って配置される複数のゲート配線（走査線）１４０と、ゲート配線１４０と交差するように画素１２０の列方向に沿って配置される複数のソース配線（信号配線）１５０と、ソース配線１５０と平行に配置される複数の電源配線（図１１では省略）とが形成されている。各画素１２０は、例えば直交するゲート配線１４０とソース配線１５０とによって区画されている。
ゲート配線１４０は、各画素回路に含まれるスイッチングトランジスタのゲート電極と行毎に接続されている。ソース配線１５０は、スイッチングトランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路に含まれる駆動トランジスタのドレイン電極と列毎に接続されている。
図１２に示すように、画素回路は、スイッチングトランジスタＳｗＴｒと、駆動トランジスタＤｒＴｒと、対応する画素１２０に表示するためのデータを記憶するキャパシタＣとで構成される。本実施の形態において、スイッチングトランジスタＳｗＴｒは、画素１２０を選択するためのＴＦＴであり、駆動トランジスタＤｒＴｒは、有機ＥＬ素子１３０を駆動するためのＴＦＴである。
スイッチングトランジスタＳｗＴｒは、ゲート配線１４０に接続されるゲート電極Ｇ１と、ソース配線１５０に接続されるソース電極Ｓ１と、キャパシタＣ及び第２薄膜トランジスタＤｒＴｒのゲート電極Ｇ２に接続されるドレイン電極Ｄ１と、酸化物半導体層（図示せず）とを備える。スイッチングトランジスタＳｗＴｒは、接続されたゲート配線１４０及びソース配線１５０に所定の電圧が印加されると、当該ソース配線１５０に印加された電圧がデータ電圧としてキャパシタＣに保存される。
駆動トランジスタＤｒＴｒは、スイッチングトランジスタＳｗＴｒのドレイン電極Ｄ１及びキャパシタＣに接続されるゲート電極Ｇ２と、電源配線１６０及びキャパシタＣに接続されるドレイン電極Ｄ２と、有機ＥＬ素子１３０の陽極１３１に接続されるソース電極Ｓ２と、酸化物半導体層（図示せず）とを備える。駆動トランジスタＤｒＴｒは、キャパシタＣが保持しているデータ電圧に対応する電流を電源配線１６０からソース電極Ｓ２を通じて有機ＥＬ素子１３０の陽極１３１に供給する。これにより、有機ＥＬ素子１３０では、陽極１３１から陰極１３３へと駆動電流が流れてＥＬ層１３２が発光する。
なお、上記構成の有機ＥＬ表示装置１００では、ゲート配線１４０とソース配線１５０との交差点に位置する画素１２０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素１２０におけるスイッチングトランジスタＳｗＴｒ及び駆動トランジスタＤｒＴｒによって、対応する有機ＥＬ素子１３０が選択的に発光し、所望の画像が表示される。
以上、本実施の形態における有機ＥＬ表示装置１００では、スイッチングトランジスタＳｗＴｒ及び駆動トランジスタＤｒＴｒとして高信頼性及び高ロバスト性を有する薄膜トランジスタ１を用いているので、信頼性に優れた有機ＥＬ表示装置を実現できる。特に、薄膜トランジスタ１を、有機ＥＬ素子１３０を駆動する駆動トランジスタＤｒＴｒとして用いているので、表示性能に優れた有機ＥＬ表示装置を実現できる。
（その他変形例等）
以上、薄膜トランジスタ及びその製造方法について、実施の形態に基づいて説明したが、本発明は、上記実施の形態に限定されるものではない。
例えば、上記実施の形態では、酸化物半導体層に用いる酸化物半導体として、ＩｎＧａＺｎＯｘ（ＩＧＺＯ）のアモルファス酸化物半導体を用いたが、これに限らず、ＩｎＧａＯ等の多結晶酸化物半導体等のＩｎを含む酸化物半導体を用いることができる。
また、上記実施の形態では、薄膜トランジスタを用いた表示装置として有機ＥＬ表示装置について説明したが、これに限らない。例えば、上記実施の形態における薄膜トランジスタは、液晶表示装置等の他の表示装置にも適用することもできる。
この場合、有機ＥＬ表示装置（有機ＥＬパネル）は、フラットパネルディスプレイとして利用することができる。例えば、有機ＥＬ表示装置は、テレビジョンセット、パーソナルコンピュータ又は携帯電話等、あらゆる電子機器の表示パネルとして利用することができる。
その他、各実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明に係る薄膜トランジスタは、有機ＥＬ表示装置等の表示装置（表示パネル）、表示装置を用いた、テレビジョンセット、パーソナルコンピュータ及び携帯電話等、薄膜トランジスタを有する様々な電気機器に広く利用することができる。
１ 薄膜トランジスタ
１０ 基板
２０ アンダーコート層
３０、Ｇ１、Ｇ２ ゲート電極
４０ ゲート絶縁層
５０ 酸化物半導体層
５１ 第１領域
５２ 第２領域
５０Ｓ、Ｓ１、Ｓ２ ソース領域
５０Ｄ、Ｄ１、Ｄ２ ドレイン領域
６０ 保護層
７０Ｓ ソース電極
７０Ｄ ドレイン電極
１００ 有機ＥＬ表示装置
１１０ ＴＦＴ基板
１２０ 画素
１３０ 有機ＥＬ素子
１３１ 陽極
１３２ ＥＬ層
１３３ 陰極
１４０ ゲート配線
１５０ ソース配線
１６０ 電源配線
ＳｗＴｒ スイッチングトランジスタ
ＤｒＴｒ 駆動トランジスタ
Ｃ キャパシタ

Claims (17)

  1. ゲート電極と、
    前記ゲート電極の上方に配置されたゲート絶縁層と、
    前記ゲート絶縁層の上方に配置された酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極及びドレイン電極とを備え、
    前記酸化物半導体層を構成する金属元素には少なくともインジウムが含まれており、
    前記酸化物半導体層の内部領域であって前記ゲート絶縁層と近接する領域にはフッ素が含有されており、
    前記酸化物半導体層における前記ゲート絶縁層と近接する領域のフッ素濃度は、前記酸化物半導体層における前記ソース電極又はドレイン電極とのコンタクト領域のフッ素濃度よりも高い
    薄膜トランジスタ。
  2. 前記酸化物半導体層における前記フッ素が含有されている領域において、前記ゲート絶縁層側の領域のフッ素濃度は、前記ゲート絶縁層とは反対側の領域のフッ素濃度よりも大きい
    請求項１に記載の薄膜トランジスタ。
  3. 前記酸化物半導体層における前記フッ素が含有されている領域のフッ素濃度は、前記ゲート絶縁層に近づく方向に向けて漸次増加している
    請求項２に記載の薄膜トランジスタ。
  4. 前記酸化物半導体層における前記フッ素が含有されている領域の膜厚は、少なくとも５ｎｍ以上である
    請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
  5. 前記酸化物半導体層における前記フッ素が含有されている領域の膜厚は、少なくとも２０ｎｍ以上である
    請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
  6. 前記酸化物半導体層のフッ素含有濃度は、少なくとも前記酸化物半導体層の水素含有濃度よりも高い
    請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
  7. 前記酸化物半導体層を構成する金属元素には、さらに、ガリウム及び亜鉛の少なくとも一方又は両方が含まれている
    請求項１〜６のいずれか１項に記載の薄膜トランジスタ。
  8. さらに、前記酸化物半導体層上に形成された保護層を備える
    請求項１〜７のいずれか１項に記載の薄膜トランジスタ。
  9. ゲート電極を形成する工程と、
    前記ゲート電極の上方にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層の上方にフッ素を含有する酸化物半導体層を形成する工程と、
    前記酸化物半導体層と電気的に接続されるように前記酸化物半導体層の上方にソース電極及びドレイン電極を形成する工程とを含み、
    前記酸化物半導体層を構成する金属元素には少なくともインジウムが含まれており、
    前記酸化物半導体層の内部領域であって前記ゲート絶縁層と近接する領域にはフッ素が含有されており、
    前記酸化物半導体層における前記ゲート絶縁層と近接する領域のフッ素濃度は、前記酸化物半導体層における前記ソース電極又はドレイン電極とのコンタクト領域のフッ素濃度よりも高い
    薄膜トランジスタの製造方法。
  10. 前記酸化物半導体層における前記フッ素が含有されている領域において、前記ゲート絶縁層側の領域のフッ素濃度は、前記ゲート絶縁層とは反対側の領域のフッ素濃度よりも大きい
    請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記酸化物半導体層における前記フッ素が含有されている領域のフッ素濃度は、前記ゲート絶縁層に近づく方向に向けて漸次増加している
    請求項１０に記載の薄膜トランジスタの製造方法。
  12. フッ素を含むガスを用いて前記酸化物半導体層にフッ素を導入する
    請求項９〜１１のいずれか１項に記載の薄膜トランジスタの製造方法。
  13. 前記酸化物半導体層における前記フッ素が含有されている領域の膜厚は、少なくとも５ｎｍ以上である
    請求項９〜１２のいずれか１項に記載の薄膜トランジスタの製造方法。
  14. 前記酸化物半導体層における前記フッ素が含有されている領域の膜厚は、少なくとも２０ｎｍ以上である
    請求項９〜１２のいずれか１項に記載の薄膜トランジスタの製造方法。
  15. 前記酸化物半導体層のフッ素含有濃度は、少なくとも前記酸化物半導体層の水素含有濃度よりも高い
    請求項９〜１４のいずれか１項に記載の薄膜トランジスタの製造方法。
  16. 前記酸化物半導体層を構成する金属元素には、さらに、ガリウム及び亜鉛の少なくとも一方又は両方が含まれている
    請求項９〜１５のいずれか１項に記載の薄膜トランジスタの製造方法。
  17. 請求項１〜８のいずれか１項に記載の薄膜トランジスタを備える有機ＥＬ表示装置であって、
    マトリクス状に配置された複数の画素と、
    前記複数の画素の各々に対応して形成された有機ＥＬ素子とを備え、
    前記薄膜トランジスタは、前記有機ＥＬ素子を駆動する駆動トランジスタである
    有機ＥＬ表示装置。
JP2016529054A 2014-06-20 2015-06-17 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置 Active JP6263721B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014127485 2014-06-20
JP2014127485 2014-06-20
PCT/JP2015/003042 WO2015194176A1 (ja) 2014-06-20 2015-06-17 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置

Publications (2)

Publication Number Publication Date
JPWO2015194176A1 JPWO2015194176A1 (ja) 2017-04-20
JP6263721B2 true JP6263721B2 (ja) 2018-01-24

Family

ID=54935181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016529054A Active JP6263721B2 (ja) 2014-06-20 2015-06-17 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置

Country Status (3)

Country Link
US (1) US9871097B2 (ja)
JP (1) JP6263721B2 (ja)
WO (1) WO2015194176A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170162713A1 (en) * 2014-06-20 2017-06-08 Joled Inc. Thin film transistor, method for manufacturing thin film transistor, and organic el display device
US10134878B2 (en) * 2016-01-14 2018-11-20 Applied Materials, Inc. Oxygen vacancy of IGZO passivation by fluorine treatment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010161227A (ja) 2009-01-08 2010-07-22 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JPWO2011039853A1 (ja) 2009-09-30 2013-02-21 キヤノン株式会社 薄膜トランジスタ
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR101929190B1 (ko) 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8431955B2 (en) * 2010-07-21 2013-04-30 International Business Machines Corporation Method and structure for balancing power and performance using fluorine and nitrogen doped substrates
JP6023994B2 (ja) * 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法

Also Published As

Publication number Publication date
US20170148924A1 (en) 2017-05-25
JPWO2015194176A1 (ja) 2017-04-20
WO2015194176A1 (ja) 2015-12-23
US9871097B2 (en) 2018-01-16

Similar Documents

Publication Publication Date Title
JP6311901B2 (ja) 薄膜トランジスタ及び有機ｅｌ表示装置
US10535779B2 (en) Thin film transistor and method for manufacturing thin film transistor
JP6358596B2 (ja) 薄膜トランジスタ基板の製造方法
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
WO2016056204A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
US10276722B2 (en) Thin film transistor
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
US9741588B2 (en) Method of manufacturing thin-film transistor substrate
JP6331052B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP6263721B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
US20160163838A1 (en) Method of fabricating thin-film semiconductor substrate
JP6500202B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102212457B1 (ko) 유기발광표시장치 및 그의 제조방법
WO2016038823A1 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6500203B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2016067585A1 (ja) 薄膜半導体装置、有機ｅｌ表示装置及び薄膜半導体装置の製造方法
JP2016111092A (ja) 薄膜トランジスタ
WO2015052858A1 (ja) 薄膜トランジスタ及びその製造方法
JP2016076599A (ja) 薄膜トランジスタ及びその製造方法
JP2016111151A (ja) 薄膜トランジスタ基板の製造方法
JP2015185610A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171114

R150 Certificate of patent or registration of utility model

Ref document number: 6263721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250