TWI692816B - 顯示裝置及其製作方法 - Google Patents

顯示裝置及其製作方法 Download PDF

Info

Publication number
TWI692816B
TWI692816B TW108117731A TW108117731A TWI692816B TW I692816 B TWI692816 B TW I692816B TW 108117731 A TW108117731 A TW 108117731A TW 108117731 A TW108117731 A TW 108117731A TW I692816 B TWI692816 B TW I692816B
Authority
TW
Taiwan
Prior art keywords
light
layer
emitting element
display device
shielding
Prior art date
Application number
TW108117731A
Other languages
English (en)
Other versions
TW202044415A (zh
Inventor
阮丞禾
曾建洲
侯智元
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108117731A priority Critical patent/TWI692816B/zh
Priority to CN201911112721.0A priority patent/CN110783438B/zh
Priority to US16/699,824 priority patent/US10879218B2/en
Application granted granted Critical
Publication of TWI692816B publication Critical patent/TWI692816B/zh
Publication of TW202044415A publication Critical patent/TW202044415A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

一種顯示裝置的製作方法，包含以下步驟。在介電層之上形成接合墊。在介電層之上形成遮光材料。提升遮光材料的溫度，以使遮光材料固化成為遮光層，其中於遮光材料固化成為遮光層之過程中，遮光材料流動至接觸接合墊之表面的一部分。將發光元件電性連接至接合墊。

Description

顯示裝置及其製作方法
本揭露內容是關於一種顯示裝置及其製作方法。
近年來，發光二極體(light-emitting diode；LED)已經廣泛被使用於消費性電子產品的應用之中。發光二極體具有許多優點，像是較低的能量消耗、較長的壽命，更小的尺寸與更快速的開關切換，因此適於做為光源使用。此外，發光二極體也已開始被引入至顯示裝置之中。顯示裝置中的發光二極體可透過薄膜電晶體或是線路層來驅動。然而，在如此的架構中，部分的元件將可能因反射環境光而造成顯示裝置發生漏光現象，並致使顯示品質下降。因此，如何改善上述問題，已成為當前相關領域的研發課題之一。
本揭露內容之一實施方式提供一種顯示裝置的製作方法，包含以下步驟。在介電層之上形成接合墊。在介電層之上形成遮光材料。提升遮光材料的溫度，以使遮光材料固化成為遮光層，其中於遮光材料固化成為遮光層之過程中，遮 光材料流動至接觸接合墊之表面的一部分。將發光元件電性連接至接合墊。
於部分實施方式中，提升遮光材料的溫度係於形成接合墊之後進行，並於將發光元件電性連接至接合墊之前進行。
於部分實施方式中，於遮光材料固化成為遮光層之過程中，遮光材料流動至接觸發光元件之表面的一部分。
於部分實施方式中，提升遮光材料的溫度係將遮光材料的溫度提升至180度C至250度C之間。
本揭露內容之一實施方式提供一種顯示裝置，包含介電層、接合墊、發光元件以及遮光層。接合墊設置在介電層之上。發光元件設置在介電層之上，並電性連接接合墊。遮光層設置在介電層之上，至少覆蓋並接觸接合墊之表面的一部分。
於部分實施方式中，遮光層的厚度介於30微米與100微米之間。
於部分實施方式中，接合墊具有側表面以及上表面，且遮光層自接合墊的側表面延伸至接合墊的上表面。
於部分實施方式中，發光元件包含基底、半導體結構與電極結構，半導體結構位在電極結構與基底之間，而電極結構位在接合墊與半導體結構之間，且遮光層接觸發光元件，其中基底具有上表面，上表面背向接合墊，且遮光層覆蓋基底之上表面的一部份。
於部分實施方式中，發光元件包含半導體結構與 電極結構，半導體結構位在接合墊與電極結構之間，且該遮光層接觸該半導體結構。
於部分實施方式中，發光元件包含第一電極與第二電極，且遮光層延伸至第一電極與第二電極之間。
藉由上述配置，由於遮光層會覆蓋並接觸接合墊之表面(例如側表面或上表面)的一部分，故可降低顯示裝置反射環境光的機會，從而避免顯示裝置的畫素於亮態時發生顏色不均的狀況，並也避免顯示裝置的畫素於暗態時產生亮點的狀況。
100A、100B、100C、100D、100E、100F、100G、100H、100I‧‧‧顯示裝置
102‧‧‧基板
110‧‧‧薄膜電晶體
112‧‧‧通道層
114‧‧‧閘極絕緣層
116‧‧‧閘極電極
118‧‧‧第一金屬圖案層
120‧‧‧介電層
122‧‧‧線路層
124‧‧‧第一導電部
126‧‧‧第二導電部
128‧‧‧第三導電部
130‧‧‧鈍化層
132、134、136‧‧‧導電墊
150A、150B‧‧‧導電結構
152‧‧‧第一導電層
154‧‧‧第二導電層
156‧‧‧第三導電層
160‧‧‧遮光材料
161、161A、161B、163、163A、163B、165、166‧‧‧開口
162‧‧‧遮光層
170‧‧‧發光元件
172‧‧‧基底
174‧‧‧半導體結構
176‧‧‧電極結構
178‧‧‧第一半導體層
180‧‧‧主動層
182‧‧‧第二半導體層
184‧‧‧第一電極
186‧‧‧第二電極
188‧‧‧膠體層
190‧‧‧連接結構
192‧‧‧第一導體層
192A‧‧‧第一連接部
192B‧‧‧第二連接部
194‧‧‧第二導體層
194A‧‧‧第一保護部
194B‧‧‧第二保護部
A1‧‧‧第一區
A2‧‧‧第二區
A3‧‧‧第三區
D1‧‧‧重摻雜區
D2‧‧‧輕摻雜區
TH1‧‧‧第一接觸洞
TH2‧‧‧第二接觸洞
TH3‧‧‧第三接觸洞
TH4‧‧‧第四接觸洞
TH5‧‧‧第五接觸洞
SW1、SW2、SW3、SW4‧‧‧內壁
S1A、S1B、S5、S6、S7、S8‧‧‧側表面
S2A、S2B、S3、S4、S10、S11、S12‧‧‧上表面
S9‧‧‧下表面
第1A圖至第1E圖為依據本揭露內容的第一實施方式繪示顯示裝置的製作方法於不同階段中的側視示意圖。
第2圖為依據本揭露內容的第二實施方式繪示顯示裝置的側視示意圖。
第3A圖至第3D圖為依據本揭露內容的第三實施方式繪示顯示裝置的製作方法於不同階段中的側視示意圖。
第4圖為依據本揭露內容的第四實施方式繪示顯示裝置的側視示意圖。
第5A圖至第5B圖為依據本揭露內容的第五實施方式繪示顯示裝置的製作方法於不同階段中的側視示意圖。
第6圖為依據本揭露內容的第六實施方式繪示顯示裝置的側視示意圖。
第7圖為依據本揭露內容的第七實施方式繪示顯示裝置的側視示意圖。
第8A圖至第8C圖為依據本揭露內容的第八實施方式繪示顯示裝置的製作方法於不同階段中的側視示意圖。
第9圖為依據本揭露內容的第九實施方式繪示顯示裝置的側視示意圖。
以下將以圖式揭露本揭露內容之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露內容。也就是說，在本揭露內容的部分實施方式中，這些實務上的細節為非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之或是被省略。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件或區域是可以被理解的。這些詞彙可用來辨別單一元件或區域。因此，在下文中的一第一元件或區域也可被稱為第二元件或區域，而不脫離本揭露內容的本意。本文使用的「約」或「實質上」包括所述值和在可接受的偏差範圍內的平均值。例如，「約」或「實質上」可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。
本揭露內容為提供一種顯示裝置的製作方法，於製作階段中，可將遮光層形成為覆蓋並接觸接合墊之表面(例 如側表面或上表面)的一部分，從而降低顯示裝置反射環境光的機會。
請參照第1A圖至第1E圖，第1A圖至第1E圖為依據本揭露內容的第一實施方式繪示顯示裝置100A的製作方法於不同階段中的側視示意圖。如第1A圖所示，可在基板102上形成薄膜電晶體110。於部分實施方式中，基板102可以是透光基板，例如像是玻璃基板。薄膜電晶體110的各層體可以是依序形成的。具體來說，可先在基板102上形成通道層112，並接著再形成閘極絕緣層114，使得閘極絕緣層114覆蓋基板102及通道層112。之後，可在閘極絕緣層114上形成第一金屬層，並圖案化第一金屬層，從而形成薄膜電晶體110的閘極電極116以及第一金屬圖案層118。於部分實施方式中，第一金屬圖案層118可做為顯示裝置100A的共用電極使用。
於部分實施方式中，通道層112的材料可包含晶矽材料或非晶矽材料，像是單晶矽、微晶矽、多晶矽、金屬氧化物或類似物。於部分實施方式中，閘極絕緣層114可包含無機材料，像是氧化矽(SiOx)、氮化矽(SiNx)、由氧化矽及氮化矽共同組成的複合層、其他合適的介電材料或上述之組合。
在形成薄膜電晶體110的過程中，通道層112可藉由進行擴散、離子佈植、電漿處理或是其他合適製程，來改變其部分區域的導電性，以定義出導體區及半導體區。舉例來說，通道層112可分為第一區A1、第二區A2以及第三區A3，其中第二區A2位在第一區A1與第三區A3之間。第一區A1以及第三區A3各自可包括重摻雜區D1及輕摻雜區D2，且重摻雜 區D1及輕摻雜區D2的掺雜濃度大於第二區A2的掺雜濃度，以使得第一區A1以及第三區A3的導電性大於第二區A2的導電性。此外，閘極電極116於通道層112的垂直投影係會與第二區A2重疊。
以上配置僅為示例，於部分實施方式中，也可省略輕摻雜區D2或是採其他摻雜分布配置。於此配置下，第二區A2可為半導體區並可做為通道區使用，而第一區A1以及第三區A3則可為導體區並可做為源極/汲極區使用。於部分實施方式中，第一區A1以及第三區A3可以是帶有P型或N型摻雜物而形成重摻雜區D1及輕摻雜區D2。於其他實施方式中，薄膜電晶體110的通道區與源極/汲極區也可以是藉由不同的層體形成。
於薄膜電晶體110形成之後，可在閘極絕緣層114上形成介電層120，且介電層120會覆蓋閘極電極116以及第一金屬圖案層118。於部分實施方式中，介電層120可包含有機材料或無機材料，像是環氧樹脂、氧化矽(SiOx)、氮化矽(SiNx)、由氧化矽及氮化矽共同組成的複合層或是其組合。
接著，可移除介電層120之一部份以及閘極絕緣層114之一部份，以形成第一接觸洞TH1、第二接觸洞TH2以及第三接觸洞TH3。具體來說，介電層120與閘極絕緣層114會共同具有第一接觸洞TH1以及第二接觸洞TH2，而介電層120會具有第三接觸洞TH3。第一接觸洞TH1以及第二接觸洞TH2分別會將通道層112的第一區A1以及第三區A3暴露出來，而第三接觸洞TH3會將第一金屬圖案層118暴露出來。之 後，可在介電層120上形成第一導體膜材，並圖案化第一導體膜材，從而形成線路層122。於部分實施方式中，第一導體膜材的材料可以是金屬或合金，像是鈦、鋁、鎢、銅或其組合。線路層122會包含第一導電部124、第二導電部126以及第三導電部128。第一導電部124以及第二導電部126分別位在第一接觸洞TH1以及第二接觸洞TH2內，並連接通道層112的第一區A1以及第三區A3。通道層112的第一區A1可透過線路層122的第一導電部124電性連接至其他層體。第三導電部128位在第三接觸洞TH3內，並連接第一金屬圖案層118。
於線路層122形成之後，可在線路層122上形成鈍化層130，且鈍化層130覆蓋線路層122。於部分實施方式中，鈍化層130可包含有機材料或無機材料，像是環氧樹脂、氧化矽(SiOx)、氮化矽(SiNx)、由氧化矽及氮化矽共同組成的複合層或是其組合。於部分實施方式中，鈍化層130的厚度可以是2微米至3微米，如此厚度範圍的鈍化層130可提供阻水性予其下的層體或元件。
接著，可移除鈍化層130之一部份，以形成第四接觸洞TH4以及第五接觸洞TH5。鈍化層130的第四接觸洞TH4以及第五接觸洞TH5分別會將線路層122的第二導電部126以及第三導電部128暴露出來。之後，可在鈍化層130上形成第二導體膜材，並圖案化第二導體膜材，從而形成導電墊132及134。於部分實施方式中，第二導體膜材的材料可以是金屬或合金，像是鈦、鋁、鎢、銅或其組合。導電墊132及134分別會位在第四接觸洞TH4以及第五接觸洞TH5內，並連接線 路層122的第二導電部126以及第三導電部128。
如第1B圖所示，可在鈍化層130上形成導電結構150A及150B。導電結構150A及150B可以是複合結構，且具有約2微米至3微米的厚度。舉例來說，導電結構150A及150B各自可包含第一導電層152、第二導電層154以及第三導電層156。第一導電層152設置在導電墊132及134上。第二導電層154覆蓋第一導電層152及相對應的導電墊132或134。第三導電層156覆蓋第二導電層154。第一導電層152、第二導電層154以及第三導電層156的材料可相異。於部分實施方式中，第一導電層152可以是透過銅形成，第二導電層154可以是透過鎳形成，而第三導電層156可以是透過金形成，如此的材料配置可利於電性訊號傳導。
導電結構150A可透過導電墊132電性連接至薄膜電晶體110，而導電結構150B可透過導電墊134電性連接至第一金屬圖案層118。於部分實施方式中，導電結構150A及150B各自於鈍化層130的投影面積可以是矩形並具有長度及寬度，其中長度可以是30微米至150微米，而寬度可以是30微米至90微米。
如第1C圖及第1D圖所示，可在鈍化層130上形成遮光材料160，並將遮光材料160固化成為遮光層162。具體來說，可先在鈍化層130上形成覆蓋鈍化層130及導電結構150A及150B的遮光膜材，並圖案化遮光膜材，從而形成遮光材料160。圖案化製程包含曝光流程與顯影流程。於部分實施方式中，圖案化製程中的曝光流程可使用半調式(halftone)光罩。
遮光材料160會與導電結構150A及150B分隔開來。舉例來說，遮光材料160可具有開口161，且導電結構150A及150B會位在開口161內並與遮光材料160的內壁SW1相隔一段距離。也就是說，遮光材料160的內壁SW1可圍繞在導電結構150A及150B的周圍。於使用半調式光罩進行曝光流程的實施方式中，遮光材料160於開口161處的鍵結強度會小於其他處，以利進行後續製程。於部分實施方式中，導電結構150A及150B與遮光材料160的內壁SW1相隔的距離可大於0微米並小於等於10微米。
於圖案化製程後，可透過進行高溫製程來提升遮光材料160的溫度，以將遮光材料160固化成為遮光層162。於部分實施方式中，所進行之提升遮光材料160的溫度的高溫製程為提供高溫環境，此高溫環境的溫度為介於180度C至250度C之間，藉以將遮光材料的溫度提升至180度C至250度C之間。於進行高溫製程期間，至少一部分的遮光材料160會處在流動狀態。這些處在流動狀態的遮光材料160會沿著層體的最外層表面流動。對於開口161處或接近開口161處的遮光材料160而言，其會朝著導電結構150A及150B流動至接觸導電結構150A及150B之表面的一部分。因此，於將遮光材料160固化成為遮光層162之後，遮光層162會覆蓋並接觸導電結構150A及150B之表面的一部分，如第1D圖所示。
導電結構150A及150B受遮光層162覆蓋的程度可由控制遮光材料160的流動持續時間來調整。舉例來說，導電結構150A及150B各自會具有側表面S1A及S1B以及上表 面S2A及S2B。本實施方式中，於進行高溫製程期間，遮光材料160可自導電結構150A及150B的側表面S1A及S1B延伸至導電結構150A及150B的上表面S2A及S2B，因此由遮光材料160固化形成的遮光層162也會自導電結構150A及150B的側表面S1A及S1B延伸至導電結構150A及150B的上表面S2A及S2B，從而覆蓋導電結構150A及150B的側表面S1A及S1B以及上表面S2A及S2B。於其他實施方式中，遮光層162也可以是覆蓋導電結構150A及150B的側表面S1A及S1B而未覆蓋上表面S2A及S2B。於部分實施方式中，遮光層162的厚度可介於30微米至100微米之間。在此，「遮光層的厚度」指的可以是遮光層162的上表面相對鈍化層130的高度。此外，所形成的遮光層162具有開口163，且開口163會與導電結構150A及150B重疊。於部分實施方式中，遮光層162可以是單層體結構或是複合層體結構，其中複合層體結構中的各層可包含相同材料，且其是透過疊層的方式形成並藉此增加遮光層162的厚度。
如第1E圖所示，可在鈍化層130上設置發光元件170，並將發光元件170電性連接至導電結構150A及150B。發光元件170會設置在遮光層162的開口163內，並位在導電結構150A及150B之上。本實施方式中，由於設置在鈍化層130之上的發光元件170是透過連接導電結構150A及150B而電性連接至鈍化層130之下的層體或元件，像是薄膜電晶體110及第一金屬圖案層118，故導電結構150A及150B可視為是用來與發光元件170接合的接合墊。
發光元件170可以是先透過其他製程完成，接著再轉移至遮光層162的開口163內，且設置發光元件170之步驟為晚於提升遮光材料的溫度之步驟。於將發光元件170置入至遮光層162的開口163內之後，遮光層162的內壁SW2可與發光元件170相隔一段距離。也就是說，遮光層162的內壁SW2可圍繞在發光元件170的周圍。於部分實施方式中，可在發光元件170上配置固晶膠，從而固定發光元件170並防止發光元件170自遮光層162的開口163內脫落。
發光元件170包含基底172、半導體結構174與電極結構176。半導體結構174位在基底172與電極結構176之間，且半導體結構174及電極結構176共同位在鈍化層130與基底172之間。半導體結構174包含第一半導體層178、主動層180以及第二半導體層182，其中主動層180位在第一半導體層178與第二半導體層182之間。第一半導體層178、主動層180以及第二半導體層182可依序自基底172形成，例如透過磊晶的方式形成。主動層180以及第二半導體層182的寬度可小於第一半導體層178的寬度，以使第一半導體層178的一部分未被主動層180以及第二半導體層182覆蓋。
於部分實施方式中，基底172可以是藍寶石基板。第一半導體層178可為N型半導體層，並包含氮化鎵(gallium nitride；GaN)、氮化鋁鎵(aluminium gallium nitride；AlGaN)或其組合，且具有約1微米的厚度。主動層180可為量子井，並包含氮化鎵銦(indium gallium nitride；InGaN)，且具有約10奈米的厚度。第二半導體層182可為P型 半導體層，並包含氮化鎵、氮化鋁鎵、氮化鎵銦或其組合，且具有約10奈米的厚度。
電極結構176包含第一電極184以及第二電極186。第一電極184可連接第一半導體層178，而第二電極186可連接第二半導體層182。第一電極184與第一半導體層178之間的連接面相對鈍化層130的高度會大於第二電極186與第二半導體層182之間的連接面相對鈍化層130的高度，而第一電極184與第二電極186的下表面相對鈍化層130的高度大致相等。於部分實施方式中，第一電極184以及第二電極186各自的材料可以是合金。第一電極184以及第二電極186可透過接合製程而分別與導電結構150B及150A連接，使得發光元件170可電性連接至導電結構150A及150B。於部分實施方式中，接合製程係在高溫環境下進行，且此高溫環境為介於180度C至250度C之間，以利將發光元件170的電極結構176接合至導電結構150A及150B並進行退火。透過此配置，於接合製程之後，可藉由薄膜電晶體110及第一金屬圖案層118施加偏壓予發光元件170的半導體結構174，從而驅動半導體結構174發光。
發光元件170可做為光源或是畫素使用。於部分實施方式中，可在發光元件170上方設置量子點材料或螢光材料，使得發光元件170可作為光源並發出光線來激發量子點材料或螢光材料。於其他實施方式中，顯示裝置100A的多個發光元件170可分別提供不同的色光，像是紅色色光、綠色色光及藍色色光，從而使多個發光元件170直接做為畫素來提供影 像，此可藉由使半導體結構174包含不同的材料實現。
透過上述配置，由於遮光層162會覆蓋並接觸導電結構150A及150B之表面(例如側表面或上表面)的一部分，故可降低顯示裝置100A反射環境光的機會。更進一步來說，當環境光自顯示裝置100A的上方朝著遮光層162的開口163行進時，由於導電結構150A及150B之表面的一部分是由遮光層162覆蓋，故可減少導電結構150A及150B反射環境光的機會。另一方面，遮光層162也會因位在薄膜電晶體110上方，而減少環境光自薄膜電晶體110反射的機會。透過降低顯示裝置100A反射環境光的機會，可避免顯示裝置100A的畫素於亮態時發生顏色不均的狀況，並也避免顯示裝置100A的畫素於暗態時產生亮點的狀況。另一方面，發光元件170相對鈍化層130的最大高度會小於遮光層162的相對鈍化層130的最大高度。因此，若發光元件170發生側向漏光現象，則遮光層162可遮蔽此側向漏光，從而避免顯示裝置100A產生色偏。
請再看到第2圖，第2圖為依據本揭露內容的第二實施方式繪示顯示裝置100B的側視示意圖。本實施方式與第一實施方式的至少一個差異點在於，本實施方式的顯示裝置100B省略了鈍化層(例如第1E圖的鈍化層130)。具體來說，本實施方式中，在形成線路層122之後，可直接在線路層122的第一導電部124、第二導電部126及第三導電部128上形成導電墊132、134及136，且導電墊132、134及136分別包覆第一導電部124、第二導電部126及第三導電部128。接著，可在介電層120及導電墊134及136上形成導電結構150A及150B及遮 光層162。形成導電結構150A及150B及遮光層162的步驟可雷同第一實施方式，在此不再贅述。同樣地，於形成遮光層162後，可再將發光元件170置入遮光層162的開口163內，並使發光元件170電性連接至導電結構150A及150B。
本實施方式中，仍可藉由遮光層162覆蓋並接觸做為接合墊的導電結構150A及150B之表面(例如側表面或上表面)的一部分，從而實現降低顯示裝置100B反射環境光的機會以及避免顯示裝置100B產生色偏。此外，由於省略了鈍化層，故可利於薄化顯示裝置100B。
請再看到第3A圖至第3D圖，第3A圖至第3D圖為依據本揭露內容的第三實施方式繪示顯示裝置100C的製作方法於不同階段中的側視示意圖。本實施方式與第一實施方式的至少一個差異點在於，本實施方式的發光元件(第3C圖的發光元件170)與第一實施方式的發光元件反向。此外，本實施方式中，鈍化層130、導電墊132及134及其下的層體或元件的製作方式可同前所述，在此不再贅述。
如第3A圖及第3B圖所示，可在鈍化層130上形成遮光材料160，並將遮光材料160固化成為遮光層162。同前所述，可先形成覆蓋鈍化層130、導電墊132及134的遮光膜材，並接著圖案化遮光膜材，從而形成遮光材料160。遮光材料160會具有開口161A、161B及165，且導電墊132及134分別會位在開口161A及161B內，並與遮光材料160分隔開來。開口165位在開口161A與161B之間，且開口165的寬度會大於開口161A與161B各自的寬度。
接著，可透過進行高溫製程來提升遮光材料160的溫度，以將遮光材料160固化成為遮光層162。於進行高溫製程期間，至少一部分的遮光材料160會處在流動狀態。對於開口161A及161B處或接近開口161A及161B處的遮光材料160而言，其會朝著導電墊132及134流動至接觸導電墊132及134之表面(例如側表面或上表面)的一部分。因此，於將遮光材料160固化成為遮光層162之後，遮光層162會覆蓋並接觸導電墊132及134之表面的一部分，如第3B圖所示。
本實施方式中，遮光層162會自導電墊132及134各自的側表面延伸至導電墊132及134各自的上表面，從而覆蓋導電墊132及134的側表面以及上表面。於其他實施方式中，遮光層162也可以是覆蓋導電墊132及134各自的側表面而未覆蓋導電墊132及134各自的上表面。此外，所形成的遮光層162具有開口163A、163B及166。開口163A及163B會與導電墊132及134重疊。開口166位在開口163A與163B之間，且開口166的寬度會大於開口163A與163B各自的寬度。
如第3C圖所示，可在鈍化層130上設置發光元件170。發光元件170會設置在遮光層162的開口166內，並位在導電墊132與134之間。同樣地，發光元件170可以是先透過其他製程完成，接著再轉移至遮光層162的開口166內，且設置發光元件170之步驟為提升遮光材料的溫度之步驟。於將發光元件170置入至遮光層162的開口166內之後，遮光層162的內壁SW3可與發光元件170分隔開來。也就是說，遮光層162的內壁SW3可圍繞在發光元件170的周圍。於部分實施方式中， 可在發光元件170上配置固晶膠。
發光元件170包含基底172、半導體結構174與電極結構176，其中半導體結構174位在基底172與電極結構176之間。發光元件170的基底172及半導體結構174位在鈍化層130與電極結構176之間。發光元件170的基底172可透過膠體層188與鈍化層130連接，從而固定在鈍化層130的表面。發光元件170的半導體結構174與電極結構176可與第一實施方式的發光元件相同，且發光元件170可做為光源或是畫素使用，在此不再贅述。
此外，遮光層162可高過發光元件170的半導體結構174。具體來說，遮光層162的上表面S3相對鈍化層130的高度可大於發光元件170的半導體結構174的上表面S4相對鈍化層130的高度。如此一來，若發光元件170的半導體結構174發生側向漏光，則遮光層162可遮蔽此側向漏光，從而避免顯示裝置100C發生色偏。
如第3D圖所示，可形成連接結構190，從而將發光元件170的電極結構176電性連接至導電墊132及134。連接結構190包含第一導體層192以及第二導體層194。
第一導體層192可包含互相分離的第一連接部192A及第二連接部192B。第一連接部192A覆蓋導電墊132、發光元件170的電極結構176的第一電極184、導電墊132與發光元件170之間的遮光層162。換言之，第一連接部192A可自發光元件170的電極結構176的第一電極184延伸並跨過部分的遮光層162，從而伸入至開口163A內連接導電墊132。第二 連接部192B覆蓋導電墊134、發光元件170的電極結構176的第二電極186、導電墊134與發光元件170之間的遮光層162。換言之，第二連接部192B可自發光元件170的電極結構176的第二電極186延伸並跨過部分的遮光層162，從而伸入至開口163B內連接導電墊134。透過此配置，第一連接部192A可電性連接薄膜電晶體110，而第二連接部192B則可電性連接第一金屬圖案層118。因此，可藉由薄膜電晶體110及第一金屬圖案層118施加偏壓予發光元件170的半導體結構174，從而驅動半導體結構174發光。
第二導體層194可包含互相分離的第一保護部194A及第二保護部194B。第一保護部194A覆蓋第一連接部192A，而第二保護部194B覆蓋第二連接部192B。第二導體層194的第一保護部194A及第二保護部194B的材料包含透明導電材料，像是氧化銦錫、氧化銦鋅、氧化鋅、氧化銦鎵鋅或其它合適的材料。藉由透明導電材料的材料性質，可防止第一導體層192的第一連接部192A及第二連接部192B發生氧化。此外，第二導體層194可與顯示裝置100C的其他層體同時形成。舉例來說，若顯示裝置100C的周邊區(或稱面外區)有形成透明導電層的需求，則第二導體層194可與此透明導電層透過同一道光罩製程並使用相同的透明導電材料形成。
本實施方式中，由於設置在鈍化層130之上的發光元件170及連接結構190是透過導電墊132及134而電性連接至鈍化層130之下的層體或元件，像是薄膜電晶體110及第一金屬圖案層118，故導電墊132及導電墊134可視為是顯示裝 置100C的接合墊。對此，由於遮光層162會覆蓋並接觸做為接合墊的導電墊132及134之表面(例如側表面或上表面)的一部分，故可實現降低顯示裝置100C反射環境光的機會。
請再看到第4圖，第4圖為依據本揭露內容的第四實施方式繪示顯示裝置100D側視示意圖。本實施方式與第三實施方式的至少一個差異點在於，本實施方式的顯示裝置100D省略了鈍化層(例如第3D圖的鈍化層130)。具體來說，本實施方式中，在形成線路層122之後，可直接在線路層122的第一導電部124、第二導電部126及第三導電部128上形成導電墊132、134及136，且導電墊132、134及136分別包第一導電部124、第二導電部126及第三導電部128。
接著，可在介電層120之上形成遮光材料，並透過進行高溫製程來提升遮光材料的溫度，以將遮光材料固化成為遮光層162。於進行高溫製程期間，遮光材料會流動至覆蓋並接觸導電墊134及136之表面(例如側表面或上表面)的一部分。於將遮光材料固化成為遮光層162之後，遮光層162會覆蓋並接觸導電墊134及136之表面(例如側表面或上表面)的一部分。之後，可在介電層120上設置發光元件170，並透過形成連接結構190來將發光元件170電性連接至導電墊134及136。連接結構190的形成方式可同前所述，在此不再贅述。
本實施方式中，仍可藉由遮光層162覆蓋並接觸做為接合墊的導電墊134及136之表面(例如側表面或上表面)的一部分，從而實現降低顯示裝置100D反射環境光的機會以及避免顯示裝置100D產生色偏。此外，由於省略了鈍化層， 故可利於薄化顯示裝置100D。
請再看到第5A圖至第5B圖，第5A圖至第5B圖為依據本揭露內容的第五實施方式繪示顯示裝置100E的製作方法於不同階段中的側視示意圖。本實施方式與第一實施方式的至少一個差異點在於，本實施方式的遮光層(第5B圖的遮光層162)會接觸發光元件(第5B圖的發光元件170)。此外，本實施方式中，導電結構150A及150B、導電墊132及134、鈍化層130及其下的層體或元件的製作方式可同前所述，在此不再贅述。
如第5A圖所示，可在鈍化層130上形成遮光材料160。同前所述，可先形成覆蓋鈍化層130及導電結構150A及150B的遮光膜材，並接著圖案化遮光膜材，從而形成遮光材料160。遮光材料160具有開口161，而導電結構150A及150B會位在開口161內並與遮光材料160的內壁SW4相隔一段距離。也就是說，遮光材料160的內壁SW4可圍繞在導電結構150A及150B的周圍。於部分實施方式中，導電結構150A及150B與遮光材料160的內壁SW4相隔的距離可小於10微米。
如第5B圖所示，可在鈍化層130上設置發光元件170，並提升遮光材料(例如第5A圖的遮光材料160)的溫度，以將遮光材料固化成為遮光層162。本實施方式中，用來提升遮光材料的溫度之高溫製程與用來使發光元件170的電極結構176接合至導電結構150A及150B之接合製程為同時進行。也就是說，可在進行高溫製程的期間將發光元件170的電極結構176接合至導電結構150A及150B。
發光元件170包含基底172、半導體結構174與電極結構176。半導體結構174位在電極結構176與基底172之間，且電極結構176位在導電結構150A及150B與半導體結構174之間。當將發光元件170設置在導電結構150A及150B上之後，可進行高溫製程，以利提升遮光材料的溫度以及進行接合製程。於部分實施方式中，所進行之高溫製程為提供高溫環境，此高溫環境的溫度為介於180度C至250度C之間。此高溫環境除了可將遮光材料的溫度提升至180度C至250度C之間以外，尚可使發光元件170的電極結構176接合至導電結構150A及150B。此外，在進行高溫製程之前，發光元件170可與遮光材料的內壁(例如第5A圖的內壁SW4)相隔一段距離。
於進行高溫製程期間，至少一部分的遮光材料會處在流動狀態。因此，處在流動狀態的遮光材料會朝著發光元件170以及導電結構150A及150B流動，並流動至接觸發光元件170以及導電結構150A及150B。也因此，於將遮光材料固化成為遮光層162之後，遮光層162會覆蓋並接觸發光元件170以及導電結構150A及150B之表面的一部分。
對於導電結構150A及150B而言，遮光層162至少可覆蓋並接觸導電結構150A及150B各自之側表面S1A及S1B的一部分以及上表面S2A及S2B的一部分。本實施方式中，由於設置在鈍化層130之上的發光元件170是透過導電結構150A及150B而電性連接至鈍化層130之下的層體或元件，像是薄膜電晶體110及第一金屬圖案層118，故導電結構150A及150B可視為是顯示裝置100E的接合墊。對此，由於遮光層 162會覆蓋並接觸做為接合墊的導電結構150A及150B，故可實現降低顯示裝置100E反射環境光的機會。
對於發光元件170而言，遮光層162至少可覆蓋並接觸電極結構176的側表面S5及S6的一部分、半導體結構174的側表面S7的一部分以及基底172的側表面S8的一部分。於部分實施方式中，電極結構176的側表面S5及S6、半導體結構174的側表面S7及基底172的側表面S8係完全由遮光層162覆蓋。於部分實施方式中，遮光層162可不接觸電極結構176的側表面S5及S6。藉由如此配置，若發光元件170的半導體結構174發生側向漏光，則遮光層162可遮蔽此側向漏光，從而避免顯示裝置100E發生色偏。
此外，發光元件170的半導體結構174具有下表面S9，且半導體結構174的下表面S9朝向導電結構150A及150B，而發光元件170的基底172具有上表面S10，且基底172的上表面S10背向導電結構150A及150B。遮光層162至少可覆蓋半導體結構174的下表面S9之一部分以及基底172的上表面S10之一部分。然而本揭露內容不以此為限，於其他實施方式中，遮光層162也可以是覆蓋基底172的上表面S10之一部分，而未覆蓋半導體結構174的下表面S9。遮光層162對發光元件170的覆蓋程度可藉由控制遮光材料發生流動的持續時間來調整，例如控制高溫製程的時間參數、溫度參數或其他相關參數。如此一來，發光元件170可藉由被遮光層162覆蓋而增強其與導電結構150A及150B之間的連接強度，從而防止發光元件170自導電結構150A及150B脫落。
另一方面，於進行高溫製程期間，發光元件170的電極結構176與導電結構150A及150B之間的連接界面處可藉由高溫環境進行退火，以降低發光元件170的電極結構176與導電結構150A及150B之間的阻抗。
因此，於高溫製程進行完成後，除了可將遮光材料固化成為遮光層162外，尚可使發光元件170的電極結構176接合至導電結構150A及150B，藉以使發光元件170的電極結構176電性連接至導電結構150A及150B。
請再看到第6圖，第6圖為依據本揭露內容的第六實施方式繪示顯示裝置100F的側視示意圖。本實施方式與第五實施方式的至少一個差異點在於，本實施方式的遮光層162對導電結構150A及150B及發光元件170的覆蓋程度多於第五實施方式。具體來說，覆蓋在導電結構150A及150B之上表面S2A及S2B的遮光層162可延伸至發光元件170的電極結構176的第一電極184與第二電極186之間，從而更進一步地增強發光元件170與導電結構150A及150B之間的連接強度。在此，「遮光層162可延伸至發光元件170的電極結構176的第一電極184與第二電極186之間」指的可以是，覆蓋在導電結構150A上的遮光層162與覆蓋在導電結構150B上的遮光層162之間的距離小於第一電極184與第二電極186之間的距離。
請再看到第7圖，第7圖為依據本揭露內容的第七實施方式繪示顯示裝置100G的側視示意圖。本實施方式與第五實施方式的至少一個差異點在於，本實施方式的顯示裝置100G省略了鈍化層(例如第5B圖的鈍化層130)。具體來說， 本實施方式中，在形成線路層122之後，可直接在線路層122的第一導電部124、第二導電部126及第三導電部128上形成導電墊132、134及136，導電墊132、134及136分別包覆第一導電部124、第二導電部126及第三導電部128。接著，可在導電墊134及136上形成導電結構150A及150B。形成導電結構150A及150B的步驟可雷前所述，在此不再贅述。
之後，可形成遮光材料，並在遮光材料的開口內設置發光元件170，且發光元件170係位在導電結構150A及150B上。接著，可進行高溫製程，以利提升遮光材料的溫度並進行對發光元件170的接合製程。
於進行高溫製程期間，遮光材料會流動至接觸發光元件170以及導電結構150A及150B。因此，於將遮光材料固化成為遮光層162之後，遮光層162會覆蓋並接觸發光元件170以及導電結構150A及150B之表面(例如側表面或上表面)的一部分，從而實現降低顯示裝置100G反射環境光的機會以及避免發光元件170因側向漏光致使色偏。此外，由於省略了鈍化層，故可利於薄化顯示裝置100G。
於高溫製程進行完成後，即可將遮光材料固化成為遮光層162外，並使發光元件170的電極結構176接合至導電結構150A及150B。
請再看到第8A圖至第8C圖，第8A圖至第8C圖為依據本揭露內容的第八實施方式繪示顯示裝置100H的製作方法於不同階段中的側視示意圖。本實施方式與第三實施方式的至少一個差異點在於，本實施方式的遮光層(第8B圖的遮光層 162)會接觸發光元件(第8B圖的發光元件170)。此外，本實施方式中，鈍化層130、導電墊132及134及其下的層體或元件的製作方式可雷前所述，在此不再贅述。
如第8A圖所示，可在鈍化層130上形成遮光材料160。同前所述，可先行程覆蓋鈍化層130、導電墊132及134的遮光膜材，並接著圖案化遮光膜材，從而形成遮光材料160。遮光材料160會具有開口161A、161B及165，且導電墊132及134分別會位在開口161A及161B內並與遮光材料160分隔開來。開口165位在開口161A與161B之間，且開口165的寬度會大於開口161A與161B各自的寬度。
如第8B圖所示，可在鈍化層130上設置發光元件170。發光元件170包含基底172、半導體結構174與電極結構176，其中半導體結構174位在基底172與電極結構176之間。發光元件170的基底172及半導體結構174位在鈍化層130與電極結構176之間，且發光元件170的基底172可透過膠體層188固定在鈍化層130的表面。
於在鈍化層130上設置發光元件170之後，可透過進行高溫製程來提升遮光材料的溫度，以將遮光材料固化成為遮光層162。於進行高溫製程期間，遮光材料會流動至接觸發光元件170以及導電墊132及134。因此，於將遮光材料固化成為遮光層162之後，遮光層162會覆蓋並接觸發光元件170以及導電墊132及134之表面(例如側表面或上表面)的一部分，從而實現降低顯示裝置100H反射環境光的機會以及避免發光元件因側向漏光致使色偏。
遮光層162可高過發光元件170的半導體結構174。具體來說，遮光層162的上表面S11相對鈍化層130的高度可大於發光元件170的半導體結構174的上表面S4相對鈍化層130的高度。如此一來，若發光元件170的半導體結構174發生側向漏光，則遮光層162可遮蔽此側向漏光，從而避免顯示裝置100H發生色偏。
除此之外，發光元件170的半導體結構174的第一半導體層178具有上表面S12，且第一半導體層178的上表面S12背向基底172。遮光層162至少可覆蓋第一半導體層178的上表面S12之一部分。如此一來，發光元件170可藉由第一半導體層178的上表面S12被遮光層162覆蓋而增強其與鈍化層130之間的連接強度，從而防止發光元件170自鈍化層130脫落。
另一方面，透過進行高溫製程，可對膠體層188進行退火，以增強發光元件170的基底172對鈍化層130的固定強度。
如第8C圖所示，可形成連接結構190，從而將發光元件170的電極結構176電性連接至導電墊132及134。同樣地，連接結構190包含第一導體層192以及第二導體層194。第一導體層192的第一連接部192A可將發光元件170的電極結構176的第一電極184電性連接至薄膜電晶體110，而第一導體層192的第二連接部192B則可將發光元件170的電極結構176的第二電極186電性連接至第一金屬圖案層118。因此，可藉由薄膜電晶體110及第一金屬圖案層118施加偏壓予發光元件 170的半導體結構174，從而驅動半導體結構174發光。
本實施方式中，由於設置在鈍化層130之上的發光元件170及連接結構190是透過導電墊132及134而電性連接至鈍化層130之下的層體或元件，像是薄膜電晶體110及第一金屬圖案層118，故導電墊132及導電墊134可視為是顯示裝置100H的接合墊。
請再看到第9圖，第9圖為依據本揭露內容的第九實施方式繪示顯示裝置100I的側視示意圖。本實施方式與第八實施方式的至少一個差異點在於，本實施方式的顯示裝置100I省略了鈍化層(例如第8C圖的鈍化層130)。具體來說，本實施方式中，在形成線路層122之後，可直接在線路層122的第一導電部124、第二導電部126及第三導電部128上形成導電墊132、134及136，且導電墊132、134及136分別包覆第一導電部124、第二導電部126及第三導電部128。
接著，可形成遮光材料，並將發光元件170設置於遮光材料的開口內。之後，可透過進行高溫製程來提升遮光材料的溫度，以將遮光材料固化成為遮光層162。於進行高溫製程期間，遮光材料會流動至接觸發光元件170以及導電墊134及136。因此，於將遮光材料固化成為遮光層162之後，遮光層162會覆蓋並接觸發光元件170以及導電墊134及136之表面(例如側表面或上表面)的一部分，從而實現降低顯示裝置100I反射環境光的機會以及避免發光元件因側向漏光致使顯示裝置100I發生色偏。
於將遮光材料固化成為遮光層162之後，可形成 連接結構190來將發光元件170電性連接至導電墊134及136。連接結構190的形成方式可同前所述，在此不再贅述。
綜上所述，本揭露內容提供一種顯示裝置的製作方法，包含使遮光材料於固化成為遮光層之過程中，流動至接觸接合墊之表面的一部分。由於接合墊之表面的一部分是由遮光層覆蓋，故可減少接合墊反射環境光的機會。因此，可避免顯示裝置的畫素於亮態時發生顏色不均的狀況，並也避免顯示裝置的畫素於暗態時產生亮點的狀況。此外，可將發光元件電性連接至接合墊，以做為光源或是畫素使用。所形成的遮光層可圍繞在發光元件的周圍。因此，若發光元件發生側向漏光現象，則遮光層可遮蔽此側向漏光，從而避免顯示裝置產生色偏。
雖然本發明已以多種實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100A‧‧‧顯示裝置
110‧‧‧薄膜電晶體
118‧‧‧第一金屬圖案層
130‧‧‧鈍化層
150A、150B‧‧‧導電結構
162‧‧‧遮光層
163‧‧‧開口
170‧‧‧發光元件
172‧‧‧基底
174‧‧‧半導體結構
176‧‧‧電極結構
178‧‧‧第一半導體層
180‧‧‧主動層
182‧‧‧第二半導體層
184‧‧‧第一電極
186‧‧‧第二電極
SW2‧‧‧內壁

Claims (10)

  1. 一種顯示裝置的製作方法，包含：在一介電層之上形成一接合墊；在該介電層之上形成一遮光材料；提升該遮光材料的溫度，以使該遮光材料固化成為一遮光層，其中於該遮光材料固化成為該遮光層之過程中，該遮光材料流動至接觸該接合墊之表面的一部分；以及將一發光元件電性連接至該接合墊。
  2. 如申請專利範圍第1項所述之顯示裝置的製作方法，其中提升該遮光材料的溫度係於形成該接合墊之後進行，並於將該發光元件電性連接至該接合墊之前進行。
  3. 如申請專利範圍第1項所述之顯示裝置的製作方法，其中於該遮光材料固化成為該遮光層之過程中，該遮光材料流動至接觸該發光元件之表面的一部分。
  4. 如申請專利範圍第1項所述之顯示裝置的製作方法，其中提升該遮光材料的溫度係將該遮光材料的溫度提升至180度C至250度C之間。
  5. 一種顯示裝置，包含：一介電層；一接合墊，設置在該介電層之上； 一發光元件，設置在該介電層之上，並電性連接該接合墊；以及一遮光層，設置在該介電層之上，至少覆蓋並接觸該接合墊之表面的一部分，該遮光層自該發光元件的一側表面延伸至該發光元件的背對該介電層的一上表面。
  6. 如申請專利範圍第5項所述之顯示裝置，其中該遮光層的厚度介於30微米與100微米之間。
  7. 如申請專利範圍第5項所述之顯示裝置，其中該接合墊具有一側表面以及一上表面，且該遮光層自該接合墊的該側表面延伸至該接合墊的該上表面。
  8. 如申請專利範圍第5項所述之顯示裝置，其中該發光元件包含一基底、一半導體結構與一電極結構，該半導體結構位在該電極結構與該基底之間，而該電極結構位在該接合墊與該半導體結構之間，且該遮光層接觸該發光元件，其中該基底具有一上表面，該上表面背向該接合墊，且該遮光層覆蓋該基底之該上表面的一部份。
  9. 如申請專利範圍第5項所述之顯示裝置，其中該發光元件包含一半導體結構與一電極結構，該半導體結構位在該接合墊與該電極結構之間，且該遮光層接觸該半導體結構。
  10. 如申請專利範圍第5項所述之顯示裝置，其中該發光元件包含一第一電極與一第二電極，且該遮光層延伸至該第一電極與該第二電極之間。
TW108117731A 2019-05-22 2019-05-22 顯示裝置及其製作方法 TWI692816B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108117731A TWI692816B (zh) 2019-05-22 2019-05-22 顯示裝置及其製作方法
CN201911112721.0A CN110783438B (zh) 2019-05-22 2019-11-14 显示装置及其制作方法
US16/699,824 US10879218B2 (en) 2019-05-22 2019-12-02 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108117731A TWI692816B (zh) 2019-05-22 2019-05-22 顯示裝置及其製作方法

Publications (2)

Publication Number Publication Date
TWI692816B true TWI692816B (zh) 2020-05-01
TW202044415A TW202044415A (zh) 2020-12-01

Family

ID=69391246

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117731A TWI692816B (zh) 2019-05-22 2019-05-22 顯示裝置及其製作方法

Country Status (3)

Country Link
US (1) US10879218B2 (zh)
CN (1) CN110783438B (zh)
TW (1) TWI692816B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748371B (zh) 2020-03-13 2021-12-01 陳冠宇 發光裝置
CN116666523A (zh) * 2023-06-30 2023-08-29 西安赛富乐斯半导体科技有限公司 Led单面发光实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130126926A1 (en) * 2011-11-21 2013-05-23 Stanley Electric Co., Ltd. Semiconductor light emitting device and manufacturing method of the same
JP2015126209A (ja) * 2013-12-27 2015-07-06 日亜化学工業株式会社 発光装置
JP2015211158A (ja) * 2014-04-28 2015-11-24 日亜化学工業株式会社 半導体発光素子

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI367686B (en) * 2004-04-07 2012-07-01 Semiconductor Energy Lab Light emitting device, electronic device, and television device
WO2007135707A1 (ja) * 2006-05-18 2007-11-29 Nichia Corporation 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
US8637593B2 (en) * 2008-01-09 2014-01-28 Hitachi Chemical Company, Ltd. Thermosetting resin composition, epoxy resin molding material, and polyvalent carboxylic acid condensate
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8486724B2 (en) * 2010-10-22 2013-07-16 Tsmc Solid State Lighting Ltd. Wafer level reflector for LED packaging
WO2013011628A1 (ja) 2011-07-19 2013-01-24 パナソニック株式会社 発光装置及びその製造方法
TWI440228B (zh) * 2011-09-29 2014-06-01 Viking Tech Corp Light emitting diode package structure and manufacturing method thereof
JP2013239540A (ja) * 2012-05-14 2013-11-28 Shin Etsu Chem Co Ltd 光半導体装置用基板とその製造方法、及び光半導体装置とその製造方法
TWI518382B (zh) * 2013-06-26 2016-01-21 友達光電股份有限公司 畫素結構及具有此畫素結構的顯示面板
JP6311319B2 (ja) * 2014-01-14 2018-04-18 大日本印刷株式会社 樹脂組成物、リフレクター、リフレクター付きリードフレーム、及び半導体発光装置
JP5920497B2 (ja) * 2014-03-31 2016-05-18 大日本印刷株式会社 半導体発光装置及び光半導体実装用基板
JP2017092092A (ja) * 2015-11-04 2017-05-25 豊田合成株式会社 発光装置の製造方法
TWI761317B (zh) * 2015-11-04 2022-04-21 日商琳得科股份有限公司 熱固化性樹脂膜、第一保護膜形成用片以及第一保護膜的形成方法
CN107195653A (zh) * 2016-03-14 2017-09-22 群创光电股份有限公司 显示装置
TWI588984B (zh) * 2016-03-14 2017-06-21 群創光電股份有限公司 顯示裝置
KR102631259B1 (ko) * 2016-09-22 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
TW201814880A (zh) 2016-09-26 2018-04-16 啟端光電股份有限公司 頂部發光型微發光二極體顯示器與底部發光型微發光二極體顯示器及其形成方法
TWI663744B (zh) * 2018-03-23 2019-06-21 友達光電股份有限公司 發光二極體顯示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130126926A1 (en) * 2011-11-21 2013-05-23 Stanley Electric Co., Ltd. Semiconductor light emitting device and manufacturing method of the same
JP2015126209A (ja) * 2013-12-27 2015-07-06 日亜化学工業株式会社 発光装置
JP2015211158A (ja) * 2014-04-28 2015-11-24 日亜化学工業株式会社 半導体発光素子

Also Published As

Publication number Publication date
US10879218B2 (en) 2020-12-29
CN110783438A (zh) 2020-02-11
CN110783438B (zh) 2021-07-16
TW202044415A (zh) 2020-12-01
US20200373281A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
US11018089B2 (en) Display devices and methods for manufacturing the same
CN108155201B (zh) 显示装置
TW201530809A (zh) 具有電流注入侷限溝槽之發光二極體
TW201733105A (zh) 顯示裝置
US9219195B2 (en) Columnar light emitting device, liquid crystal display device including the same, and method of manufacturing the same
CN108352429A (zh) 发光器件和包括发光器件的发光器件封装
TW201503358A (zh) 有機發光顯示裝置及其製造方法
TWI663744B (zh) 發光二極體顯示器
TWI692816B (zh) 顯示裝置及其製作方法
CN109328399A (zh) 半导体器件
KR20140127382A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP7289849B2 (ja) 多層バス電極を含む発光ダイオードアレイ、および、その製造方法
US20240107855A1 (en) Display panel
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
CN110504281A (zh) 显示阵列的制造方法
TW201838171A (zh) 頂部發光型微發光二極體顯示器與底部發光型微發光二極體顯示器及其形成方法
CN112310142A (zh) 一种显示装置、显示面板及其制作方法
KR20170107619A (ko) 표시장치 및 표시장치 제조방법
US20210091275A1 (en) Electronic device and manufacturing method of electronic device
CN110504280A (zh) 显示阵列
US20240047629A1 (en) Display panel and manufacturing method thereof
TWI546986B (zh) 發光元件、發光元件陣列以及發光元件的製造方法
US20220223769A1 (en) Light-emitting diode device containing microlenses and method of making the same
TWI797915B (zh) 鏡面顯示器
US20210193889A1 (en) Light emitting diode device containing a micro lens array and method of making the same