JP2023168348A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2023168348A
JP2023168348A JP2023143832A JP2023143832A JP2023168348A JP 2023168348 A JP2023168348 A JP 2023168348A JP 2023143832 A JP2023143832 A JP 2023143832A JP 2023143832 A JP2023143832 A JP 2023143832A JP 2023168348 A JP2023168348 A JP 2023168348A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
transistor
film
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023143832A
Other languages
English (en)
Inventor
純一 肥塚
Junichi Hizuka
健一 岡崎
Kenichi Okazaki
昌孝 中田
Masataka Nakata
泰靖 保坂
Hiroyasu Hosaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023168348A publication Critical patent/JP2023168348A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Abstract

【課題】電気特性の良好な半導体装置を提供する。電気特性の安定した半導体装置を提供する。信頼性の高い半導体装置を提供する。【解決手段】金属酸化物を含む半導体層を形成し、半導体層上に酸化物を含むゲート絶縁層を形成し、ゲート絶縁層上に金属酸化物層を形成する。金属酸化物層を形成した後に加熱処理を行い、加熱処理を行った後に、金属酸化物層を除去する。金属酸化物層を除去した後に、ゲート絶縁層上に半導体層の一部と重なるゲート電極を形成する。そして、半導体層におけるゲート電極が重ならない領域に、ゲート絶縁層を介して、第１の元素を供給する。第１の元素としては、リン、ホウ素、マグネシウム、アルミニウム、及びシリコンなどが挙げられる。金属酸化物層を除去した後に行う工程は、それぞれ、加熱処理の温度以下の温度で行うことが好ましい。【選択図】図５

Description

本発明の一態様は、半導体装置及びその作製方法に関する。本発明の一態様は、表示装置
及びその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野と
しては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、
入力装置（例えば、タッチセンサなど）、入出力装置（例えば、タッチパネルなど）、そ
れらの駆動方法、またはそれらの製造方法を一例として挙げることができる。半導体装置
は、半導体特性を利用することで機能しうる装置全般を指す。
トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目さ
れている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物
半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、かつ
インジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動
度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。
半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できる
ため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、
多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用
することが可能なため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタ
は、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を
設けた高性能の表示装置を実現できる。
また、特許文献２には、ソース領域及びドレイン領域に、アルミニウム、ホウ素、ガリウ
ム、インジウム、チタン、シリコン、ゲルマニウム、スズ、及び鉛からなる群のうちの少
なくとも一種をドーパントとして含む低抵抗領域を有する酸化物半導体膜が適用された薄
膜トランジスタが開示されている。
特開２０１４－７３９９号公報 特開２０１１－２２８６２２号公報
本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。本発
明の一態様は、電気特性の安定した半導体装置を提供することを課題の一とする。本発明
の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は
、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求
項の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、金属酸化物を含む半導体層を形成し、半導体層上に酸化物を含むゲー
ト絶縁層を形成し、ゲート絶縁層上に金属酸化物層を形成し、金属酸化物層を形成した後
に加熱処理を行い、加熱処理を行った後に金属酸化物層を除去し、金属酸化物層を除去し
た後に、ゲート絶縁層上に半導体層の一部と重なるゲート電極を形成し、半導体層におけ
るゲート電極が重ならない領域に、ゲート絶縁層を介して、第１の元素を供給する半導体
装置の作製方法である。
第１の元素は、例えば、リン、ホウ素、マグネシウム、アルミニウム、またはシリコンで
ある。
金属酸化物層は、酸化アルミニウム膜を有することが好ましい。または、金属酸化物層及
び半導体層は、同一の金属酸化物を有することが好ましい。
金属酸化物層を除去した後に行う工程は、それぞれ、当該加熱処理の温度以下の温度で行
うことが好ましい。
ゲート絶縁層は、半導体層上の第１の層、第１の層上の第２の層、及び第２の層上の第３
の層を有することが好ましい。第１の層の成膜速度は、第２の層の成膜速度よりも低いこ
とが好ましく、第３の層の成膜速度は、第２の層の成膜速度よりも低いことが好ましい。
本発明の一態様により、電気特性の良好な半導体装置を提供できる。本発明の一態様によ
り、電気特性の安定した半導体装置を提供できる。本発明の一態様により、信頼性の高い
半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は
、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から
、これら以外の効果を抽出することが可能である。
（Ａ）トランジスタの一例を示す上面図。（Ｂ）、（Ｃ）トランジスタの一例を示す断面図。 トランジスタの一例を示す断面図。 （Ａ）トランジスタの一例を示す上面図。（Ｂ）、（Ｃ）トランジスタの一例を示す断面図。 トランジスタの一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 表示装置の一例を示す上面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 （Ａ）表示装置の一例を示すブロック図。（Ｂ）、（Ｃ）表示装置の一例を示す回路図。 （Ａ）、（Ｃ）、（Ｄ）表示装置の一例を示す回路図。（Ｂ）表示装置のタイミングチャート。 表示モジュールの一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 実施例１に係る比較試料のトランジスタを示す断面図。 実施例１に係るトランジスタの電気特性を示すグラフ。 実施例１に係るトランジスタの電気特性を示すグラフ。 実施例１に係るトランジスタの信頼性評価結果を示すグラフ。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同
一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の
機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際
の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ず
しも、図面に開示された位置、大きさ、範囲などに限定されない。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じ
て、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」
という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「
絶縁層」という用語に変更することが可能である。
本明細書等において、トランジスタのチャネル長方向とは、ソース領域とドレイン領域の
間を最短距離で結ぶ直線に平行な方向のうちの１つをいう。すなわち、チャネル長方向は
、トランジスタがオン状態のときに半導体層を流れる電流の方向のうちの１つに相当する
。また、チャネル幅方向とは、当該チャネル長方向に直交する方向をいう。なお、トラン
ジスタの構造や形状によっては、チャネル長方向及びチャネル幅方向は１つに定まらない
場合がある。
本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非
導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に
断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがし
きい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態
をいう。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置及びその作製方法について図１～図８を
用いて説明する。本実施の形態では、半導体装置として、トランジスタについて具体的に
説明する。
本発明の一態様の半導体装置は、金属酸化物を含む半導体層を形成し、半導体層上に酸化
物を含むゲート絶縁層を形成し、ゲート絶縁層上に金属酸化物層を形成し、金属酸化物層
を形成した後に加熱処理を行い、加熱処理を行った後に金属酸化物層を除去し、金属酸化
物層を除去した後に、ゲート絶縁層上に半導体層の一部と重なるゲート電極を形成し、半
導体層におけるゲート電極が重ならない領域に、ゲート絶縁層を介して、第１の元素を供
給（添加または注入ともいう）して形成される。
本発明の一態様では、半導体層、ゲート絶縁層、及び金属酸化物層を形成した後、ゲート
電極を形成する前に、加熱処理を行う。当該加熱処理では、ゲート絶縁層から半導体層に
酸素を供給することができる。
金属酸化物層は、酸素を含む雰囲気下で成膜することが好ましい。これにより、金属酸化
物層の成膜時に、ゲート絶縁層中、さらには半導体層中に酸素を供給することができる。
金属酸化物層は、酸素を透過しにくいことが好ましい。これにより、ゲート絶縁層に含ま
れる酸素が金属酸化物層側に放出されることを抑制し、当該酸素が半導体層に供給される
ことを促進できる。したがって、半導体層中の酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａ
ｎｃｙともいう。）を補填することができ、トランジスタの信頼性を高めることができる
。
例えば、金属酸化物層に、酸化アルミニウム膜を用いることができる。
または、金属酸化物層及び半導体層は、同一の金属酸化物を有することが好ましい。
金属酸化物層が導電性を有する場合、金属酸化物層を島状に加工して残して、ゲート電極
の一部として用いることが考えられる。しかし、金属酸化物層の材料及び加工方法によっ
ては、加工が難しい場合がある。例えば、金属酸化物層の形状不良が生じると、金属酸化
物層上に形成する層の被覆性が低下してしまう。
また、金属酸化物層が絶縁性を有する場合であっても、当該金属酸化物層を残して、ゲー
ト絶縁層の一部として用いると、トランジスタの信頼性が低下することがある。例えば、
金属酸化物層の膜質などによっては、先に形成したゲート絶縁層と金属酸化物層との界面
またはその近傍に欠陥準位が形成される恐れがある。
ここで、トランジスタの信頼性を評価する指標の１つとして、ゲートバイアス熱（Ｇａｔ
ｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験がある。ＧＢＴストレス試験は加
速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で
評価することができる。その中でも、ソース電位及びドレイン電位に対して、ゲートに正
の電位を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ
Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験、ゲートに負の電位を与えた状態で、高
温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ
Ｓｔｒｅｓｓ）試験と呼ぶ。また、白色ＬＥＤ光などの光を照射した状態で行うＰＢＴ
Ｓ試験及びＮＢＴＳ試験を、それぞれＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍ
ｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅ
ｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒ
ｅｓｓ）試験と呼ぶ。
金属酸化物を半導体層に用いたｎ型のトランジスタにおいては、トランジスタをオン状態
（電流を流す状態）とする際にゲートに正の電位が与えられるため、ＰＢＴＳ試験でのし
きい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つ
となる。
ゲート電極とゲート絶縁層との間に、金属酸化物層を有する場合、金属酸化物層を有さな
い場合に比べて、トランジスタのＰＢＴＳ試験でのしきい値電圧の変動量が大きいことが
ある（実施例１参照）。
したがって、本発明の一態様では、加熱処理を行った後、金属酸化物層を全て除去する。
当該金属酸化物層を除去することで、トランジスタの信頼性を高めることができる。
金属酸化物層は、ウェットエッチングにより除去することが好ましい。ウェットエッチン
グを用いることで、金属酸化物層と同時に、ゲート絶縁層がエッチングされることを抑制
できる。これにより、ゲート絶縁層の膜厚が減少することを抑制し、ゲート絶縁層の膜厚
を均一にすることができる。
その後、ゲート電極を形成し、ゲート電極をマスクに用いて半導体層に第１の元素を供給
することで、半導体層に一対の低抵抗領域を形成することができる。つまり、半導体層は
、ゲート電極と重なるチャネル形成領域と、当該チャネル形成領域を挟む一対の低抵抗領
域と、を有するように、形成される。
第１の元素は、例えば、リン、ホウ素、マグネシウム、アルミニウム、またはシリコンで
ある。
なお、前述の加熱処理は、ゲート絶縁層から半導体層に酸素を十分に供給するため、比較
的高温（例えば３５０℃）で行うことが好ましい。一方、金属酸化物層を除去した後は、
金属酸化物層が設けられていた時に比べて、酸素が半導体層及びゲート絶縁層から抜けや
すい場合がある。例えば、半導体層のチャネル形成領域やゲート絶縁層に含まれる酸素が
、低抵抗領域やゲート電極に拡散してしまう恐れがある。そのため、金属酸化物層を除去
した後に行う工程は、前述の加熱処理の温度以下の温度で行うことが好ましい。これによ
り、半導体層中に酸素欠損が形成されることを抑制できる。半導体層のチャネル形成領域
の酸素欠損が少なく、キャリア密度が低いと、トランジスタのオフ電流を著しく小さくで
き、また、トランジスタの信頼性を高めることができる。
一般に、シリコンを低抵抗化させるためには、不純物を供給した後、加熱処理が必要であ
る。一方、金属酸化物を含む半導体層は、第１の元素が供給されるだけで低抵抗化するた
め、低抵抗化のための加熱処理を行う必要が無い。したがって、金属酸化物層を除去した
後に、半導体層に一対の低抵抗領域を形成する工程を行っても、酸素欠損が十分に低減さ
れ、キャリア密度の極めて低いチャネル形成領域と、電気抵抗の極めて低いソース領域及
びドレイン領域と、を兼ね備えた半導体層を形成することができ、電気特性に優れ、かつ
、信頼性の高い半導体装置を実現することができる。
また、本発明の一態様では、ゲート絶縁層にも第１の元素を供給することができる。具体
的には、ゲート電極をマスクに用いることで、ゲート絶縁層において、主に、半導体層の
低抵抗領域と重なる部分に第１の元素が供給され、半導体層のチャネル形成領域と重なる
部分には第１の元素が供給されにくい。したがって、第１の元素が供給された後に加熱処
理が行われた場合、ゲート絶縁層からチャネル形成領域に酸素が供給され、チャネル形成
領域の酸素欠損が補填される。一方で、低抵抗領域は、ゲート絶縁層から酸素が供給され
にくいため、電気抵抗が上昇しにくい。このことからも、酸素欠損が十分に低減され、キ
ャリア密度の極めて低いチャネル形成領域と、電気抵抗の極めて低いソース領域及びドレ
イン領域と、を兼ね備えた半導体層を形成することができ、電気特性に優れ、かつ、信頼
性の高い半導体装置を実現することができる。
［構成例１］
図１（Ａ）に、トランジスタ１００の上面図を示す。図１（Ｂ）に、図１（Ａ）における
一点鎖線Ａ１－Ａ２間の断面図を示す。図１（Ｃ）に、図１（Ａ）における一点鎖線Ｂ１
－Ｂ２間の断面図を示す。一点鎖線Ａ１－Ａ２方向はチャネル長方向、一点鎖線Ｂ１－Ｂ
２方向はチャネル幅方向に相当する。なお、図１（Ａ）では、トランジスタ１００の構成
要素の一部（ゲート絶縁層等）を省略して図示している。トランジスタの上面図について
は、以降の図面においても、図１（Ａ）と同様に、構成要素の一部を省略して図示する。
トランジスタ１００は、絶縁層１０３、島状の半導体層１０８、ゲート絶縁層１１０、ゲ
ート電極１１２、及び絶縁層１１８を有する。
絶縁層１０３は、基板１０２上に設けられている。半導体層１０８は、絶縁層１０３上に
設けられている。ゲート絶縁層１１０は、絶縁層１０３の上面、並びに、半導体層１０８
の上面及び側面に接する。ゲート電極１１２は、ゲート絶縁層１１０上に設けられている
。ゲート電極１１２は、ゲート絶縁層１１０を介して半導体層１０８と重なる部分を有す
る。絶縁層１１８は、ゲート絶縁層１１０の上面、並びに、ゲート電極１１２の上面及び
側面を覆って設けられている。
トランジスタ１００は、半導体層１０８上にゲート電極１１２を有する、トップゲート型
のトランジスタである。
図１（Ａ）、（Ｂ）に示すように、トランジスタ１００は、絶縁層１１８上に導電層１２
０ａ及び導電層１２０ｂを有していてもよい。導電層１２０ａ及び導電層１２０ｂのうち
、一方はソース電極として機能し、他方はドレイン電極として機能する。導電層１２０ａ
及び導電層１２０ｂは、それぞれ、絶縁層１１８及びゲート絶縁層１１０に設けられた開
口部１４１ａまたは開口部１４１ｂを介して、後述する低抵抗領域１０８ｎと電気的に接
続される。
半導体層１０８は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を有す
ることが好ましい。
半導体層１０８は、ゲート電極１１２と重なる領域と、当該領域を挟む一対の低抵抗領域
１０８ｎと、を有する。半導体層１０８におけるゲート電極１１２と重なる領域は、トラ
ンジスタ１００のチャネルが形成されうるチャネル形成領域として機能する。一対の低抵
抗領域１０８ｎは、トランジスタ１００のソース領域及びドレイン領域として機能する。
低抵抗領域１０８ｎは、チャネル形成領域よりも低抵抗な領域、チャネル形成領域よりも
キャリア密度が高い領域、チャネル形成領域よりも酸素欠損密度の高い領域、チャネル形
成領域よりも不純物濃度の高い領域、またはｎ型である領域ともいうことができる。
低抵抗領域１０８ｎは、１種または２種以上の不純物元素を含む領域である。当該不純物
元素としては、例えば、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミ
ニウム、マグネシウム、シリコン、及び希ガス（ヘリウム、ネオン、アルゴン、クリプト
ン、キセノン等）などが挙げられる。一対の低抵抗領域１０８ｎは、ホウ素、リン、アル
ミニウム、マグネシウム、またはシリコンを含むことが好ましく、ホウ素またはリンを含
むことがより好ましい。
なお、作製工程中にかかる熱の影響などにより、低抵抗領域１０８ｎに含まれる上記不純
物元素の一部がチャネル形成領域に拡散する場合がある。チャネル形成領域中の不純物元
素の濃度は、低抵抗領域１０８ｎ中の不純物元素の濃度の１０分の１以下であることが好
ましく、１００分の１以下であることがより好ましい。
ゲート絶縁層１１０は、半導体層１０８のチャネル形成領域と接し、かつ、ゲート電極１
１２と重なる領域を有する。ゲート絶縁層１１０は、半導体層１０８の一対の低抵抗領域
１０８ｎと接し、かつ、ゲート電極１１２と重ならない領域を有する。
半導体層１０８が金属酸化物を含む場合、ゲート絶縁層１１０は酸化物を含むことが好ま
しい。特に、ゲート絶縁層１１０は加熱により酸素を放出しうる酸化物膜であることが好
ましい。
半導体層１０８の上面に接して酸化物を含むゲート絶縁層１１０が設けられた状態で加熱
処理を行うことで、ゲート絶縁層１１０から放出される酸素を半導体層１０８に供給する
ことができる。これにより、半導体層１０８中の酸素欠損を補填することができ、信頼性
の高いトランジスタを実現することができる。
本発明の一態様では、ゲート電極１１２の形成及び半導体層１０８への不純物元素の供給
よりも前に、加熱処理を行い、ゲート絶縁層１１０から半導体層１０８に酸素を供給する
。一方で、トランジスタ、または当該トランジスタを有する半導体装置や表示装置などの
構成によっては、当該ゲート電極１１２の形成及び半導体層１０８への不純物元素の供給
よりも後に、さらに加熱処理を行う場合もある。このとき、半導体層１０８のチャネル形
成領域に含まれる酸素が、低抵抗領域１０８ｎやゲート電極１１２に拡散してしまう恐れ
がある。また、ゲート絶縁層１１０から低抵抗領域１０８ｎに酸素が供給される可能性が
ある。低抵抗領域１０８ｎに酸素が供給されると、キャリア密度が低減し、電気抵抗が上
昇してしまう場合がある。
そこで、ゲート絶縁層１１０のうち、一対の低抵抗領域１０８ｎと接する領域、すなわち
、ゲート電極１１２と重ならない領域に、上記不純物元素が含まれることが好ましい。ゲ
ート絶縁層１１０におけるゲート電極１１２と重ならない領域は、不純物濃度がゲート絶
縁層１１０におけるゲート電極１１２と重なる領域よりも高く、低抵抗領域１０８ｎより
も低い領域を有することが好ましい。加熱により酸素を放出しうる酸化物膜に、上述した
不純物元素を供給することにより、放出される酸素の量を低減することができる。そのた
め、ゲート絶縁層１１０の低抵抗領域１０８ｎに接する領域に上述した不純物元素が含ま
れていると、ゲート絶縁層１１０から低抵抗領域１０８ｎに酸素が供給されにくくなり、
低抵抗領域１０８ｎは電気抵抗が低い状態を維持することができる。
このような構成とすることで、酸素欠損が十分に低減され、キャリア密度の極めて低いチ
ャネル形成領域と、電気抵抗の極めて低いソース領域及びドレイン領域と、を兼ね備え、
電気特性に優れ、かつ信頼性の高い半導体装置を実現することができる。
半導体層１０８のチャネル形成領域に接する絶縁層１０３とゲート絶縁層１１０は、それ
ぞれ、酸化物を含むことが好ましい。絶縁層１０３及びゲート絶縁層１１０には、それぞ
れ、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの酸化物膜を用いる
ことができる。これにより、トランジスタ１００の作製工程における熱処理などで、絶縁
層１０３やゲート絶縁層１１０から脱離した酸素を半導体層１０８のチャネル形成領域に
供給し、半導体層１０８中の酸素欠損を低減することができる。
図２に、図１（Ｂ）中の一点鎖線で囲った領域Ｐを拡大した断面図を示す。
ゲート絶縁層１１０は、上述した不純物元素を含む領域１１０ｄを有する。領域１１０ｄ
は、少なくともゲート絶縁層１１０と低抵抗領域１０８ｎとの界面またはその近傍に位置
している。領域１１０ｄは、半導体層１０８及びゲート電極１１２が設けられていない領
域において、少なくともゲート絶縁層１１０と絶縁層１０３との界面またはその近傍にも
位置している。また、図１（Ｂ）、図１（Ｃ）、及び図２に示すように、領域１１０ｄは
、半導体層１０８のチャネル形成領域と接する部分には設けられていないことが好ましい
。
絶縁層１０３は、ゲート絶縁層１１０と接する界面またはその近傍に、上述した不純物元
素を含む領域１０３ｄを有している。また、図２に示すように、領域１０３ｄは、絶縁層
１０３と低抵抗領域１０８ｎとが接する界面またはその近傍にも設けられていてもよい。
このとき、領域１０３ｄにおいて、低抵抗領域１０８ｎと重なる部分の不純物濃度は、ゲ
ート絶縁層１１０と接する部分よりも低い濃度となる。
ここで、低抵抗領域１０８ｎにおける不純物濃度は、ゲート絶縁層１１０に近いほど濃度
が高くなるような濃度勾配を有することが好ましい。これにより、低抵抗領域１０８ｎの
上部ほど低抵抗となるため、導電層１２０ａ（または導電層１２０ｂ）との接触抵抗をよ
り効果的に低減することができる。また、低抵抗領域１０８ｎ全体に亘って均一な濃度と
した場合に比べて、低抵抗領域１０８ｎ内の不純物元素の総量を少なくできるため、作製
工程中の熱などの影響によりチャネル形成領域に拡散しうる不純物の量を少なく保つこと
ができる。
また、領域１１０ｄにおける不純物濃度は、低抵抗領域１０８ｎに近いほど濃度が高くな
るような濃度勾配を有することが好ましい。加熱により酸素を放出可能な酸化物膜を適用
したゲート絶縁層１１０において、上述した不純物元素を含む領域１１０ｄでは、他の領
域に比べて酸素の放出を抑えることができる。そのため、ゲート絶縁層１１０の低抵抗領
域１０８ｎとの界面またはその近傍に位置する領域１１０ｄは、酸素に対するブロッキン
グ層として機能し、低抵抗領域１０８ｎに供給される酸素を効果的に低減することができ
る。
不純物元素の供給は、ゲート電極１１２をマスクに用いて、少なくとも半導体層１０８に
対して行う。さらに、ゲート絶縁層１１０に対しても当該不純物元素を供給することが好
ましい。これにより、低抵抗領域１０８ｎの形成と同時に、領域１１０ｄを自己整合的に
形成することができる。
なお、図２等では、ゲート絶縁層１１０の不純物濃度の高い部分が、半導体層１０８との
界面またはその近傍に位置することを誇張して示すために、領域１１０ｄをゲート絶縁層
１１０中の半導体層１０８の近傍にのみハッチングパターンを付して図示しているが、実
際にはゲート絶縁層１１０の厚さ方向全体に亘って上記不純物元素が含まれる。
不純物元素の供給は、プラズマイオンドーピング法またはイオン注入法により行うことが
好ましい。これらの方法は、イオンを添加する深さを調整しやすいため、ゲート絶縁層１
１０と半導体層１０８とを含む領域を狙って、イオンを添加することが容易となる。
不純物元素の供給条件は、半導体層１０８のゲート絶縁層１１０側の領域、または、半導
体層１０８とゲート絶縁層１１０との界面またはその近傍の不純物濃度が最も高くなるよ
うに、設定することが好ましい。これにより、一度の工程で半導体層１０８とゲート絶縁
層１１０の両方に適切な濃度の不純物元素を供給することができる。さらに、低抵抗領域
１０８ｎの上部に高い濃度で不純物元素を供給し、低抵抗化することで、低抵抗領域１０
８ｎとソース電極またはドレイン電極との接触抵抗を低くできる。また、ゲート絶縁層１
１０の低抵抗領域１０８ｎに近い部分に不純物元素の濃度が高い領域を形成することで、
この部分の酸素の拡散性が低下し、ゲート絶縁層１１０中の酸素が低抵抗領域１０８ｎ側
に拡散することをより抑制することができる。
低抵抗領域１０８ｎ及び領域１１０ｄはそれぞれ、不純物濃度が、１×１０１９ａｔｏｍ
ｓ／ｃｍ３以上１×１０２３ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍ
ｓ／ｃｍ３以上５×１０２２ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔ
ｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下である領域を含むことが好まし
い。また、低抵抗領域１０８ｎは、ゲート絶縁層１１０の領域１１０ｄよりも不純物濃度
が高い部分を有すると、低抵抗領域１０８ｎの電気抵抗をより低くできるため好ましい。
低抵抗領域１０８ｎ及び領域１１０ｄに含まれる不純物の濃度は、例えば二次イオン質量
分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ
）や、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ）等の分析法により分析することができる。ＸＰＳ分析を用いる場合に
は、表面側または裏面側からのイオンスパッタリングとＸＰＳ分析を組み合わせることで
、深さ方向の濃度分布を知ることができる。
不純物元素として酸素と結合しやすい元素を用いる場合、不純物元素は半導体層１０８中
の酸素と結合した状態で存在する。すなわち、不純物元素が半導体層１０８中の酸素を奪
うことで、半導体層１０８中に酸素欠損が生じ、当該酸素欠損が膜中の水素と結合するこ
とでキャリアが生成される。さらに半導体層１０８中の不純物元素は酸化した状態で安定
に存在するため、工程中にかかる熱などで脱離しにくく、電気抵抗が低い状態で安定した
低抵抗領域１０８ｎを実現できる。
不純物元素として酸素と結合しやすい元素を用いる場合、半導体層１０８と同様にゲート
絶縁層１１０においても、不純物元素は酸素と結合した状態で存在する。酸素と不純物元
素とが結合して安定化することで、不純物元素を含む領域では、加熱を行っても酸素がほ
とんど脱離しない状態となり、酸素が他の層に拡散しにくい状態となる。これにより、ゲ
ート絶縁層１１０から低抵抗領域１０８ｎに酸素が供給されることを抑制しつつ、チャネ
ル形成領域に酸素を供給することができる。したがって、低抵抗領域１０８ｎの高抵抗化
を防ぎつつ、チャネル形成領域の酸素欠損を低減できる。その結果、電気特性が良好で、
信頼性の高いトランジスタを実現できる。
不純物元素は、半導体層１０８中及びゲート絶縁層１１０中の酸素と結合して安定化する
元素を用いることが好ましい。例えば、酸化物が標準状態において固体で存在しうる元素
を用いることが好ましい。特に好ましい元素としては、希ガス、水素以外の典型非金属元
素、典型金属元素、及び遷移金属元素が挙げられ、特に、ホウ素、リン、アルミニウム、
マグネシウム、シリコンが好ましい。
例えば、不純物元素としてホウ素を用いた場合、低抵抗領域１０８ｎ及び領域１１０ｄに
含まれるホウ素は酸素と結合した状態で存在しうる。このことは、ＸＰＳ分析において、
Ｂ２Ｏ３結合に起因するスペクトルピークが観測されることで確認できる。また、ＸＰＳ
分析において、ホウ素元素が単体で存在する状態に起因するスペクトルピークが観測され
ない、または測定下限のバックグラウンドノイズに埋もれる程度にまでピーク強度が極め
て小さくなる。
絶縁層１１８は、トランジスタ１００を保護する保護層として機能する。絶縁層１１８は
、ゲート絶縁層１１０から放出されうる酸素が外部に拡散することを防ぐ機能を有するこ
とが好ましい。例えば、酸化物または窒化物などの無機絶縁材料を用いることができる。
より具体的な例としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ア
ルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムア
ルミネートなどの無機絶縁材料を用いることができる。
［構成例２］
図３（Ａ）に、トランジスタ１００Ａの上面図を示す。図３（Ｂ）に、図３（Ａ）におけ
る一点鎖線Ａ１－Ａ２間の断面図を示す。図３（Ｃ）に、図３（Ａ）における一点鎖線Ｂ
１－Ｂ２間の断面図を示す。一点鎖線Ａ１－Ａ２方向はチャネル長方向、一点鎖線Ｂ１－
Ｂ２方向はチャネル幅方向に相当する。
トランジスタ１００Ａは、基板１０２と絶縁層１０３との間に導電層１０６を有する点で
、トランジスタ１００と異なる。導電層１０６は半導体層１０８及びゲート電極１１２と
重なる領域を有する。
トランジスタ１００Ａにおいて、導電層１０６は、第１のゲート電極（ボトムゲート電極
ともいう）としての機能を有し、ゲート電極１１２は、第２のゲート電極（トップゲート
電極ともいう）としての機能を有する。また、絶縁層１０３の一部は第１のゲート絶縁層
として機能し、ゲート絶縁層１１０の一部は、第２のゲート絶縁層として機能する。
半導体層１０８の、ゲート電極１１２及び導電層１０６の少なくとも一方と重なる部分は
、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層１０
８のゲート電極１１２と重なる部分をチャネル形成領域と呼ぶ場合があるが、実際にはゲ
ート電極１１２と重ならず導電層１０６と重なる部分（低抵抗領域１０８ｎを含む部分）
にもチャネルが形成しうる。
また、図３（Ｃ）に示すように、導電層１０６は、ゲート絶縁層１１０及び絶縁層１０３
に設けられた開口部１４２を介して、ゲート電極１１２と電気的に接続されていてもよい
。これにより、導電層１０６とゲート電極１１２に、同じ電位を与えることができる。
導電層１０６は、ゲート電極１１２、導電層１２０ａ、または導電層１２０ｂと同様の材
料を用いることができる。特に導電層１０６に銅を含む材料を用いると、配線抵抗を低減
できるため好ましい。
また、図３（Ａ）及び図３（Ｃ）に示すように、チャネル幅方向において、ゲート電極１
１２及び導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好まし
い。このとき、図３（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、ゲ
ート絶縁層１１０と絶縁層１０３を介して、ゲート電極１１２と導電層１０６に覆われた
構成となる。
このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で
、電気的に取り囲むことができる。このとき特に、導電層１０６とゲート電極１１２に同
じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるた
めの電界を効果的に印加できるため、トランジスタ１００Ａのオン電流を増大させること
ができる。そのため、トランジスタ１００Ａを微細化することも可能となる。
なお、ゲート電極１１２と導電層１０６とを接続しない構成としてもよい。このとき、一
対のゲート電極の一方に定電位を与え、他方にトランジスタ１００Ａを駆動するための信
号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ１００Ａを
他方の電極で駆動する際のしきい値電圧を制御することもできる。
［応用例］
次に、応用例として、トランジスタと容量素子を有する本発明の一態様の半導体装置につ
いて、図４を用いて説明する。具体的には、不純物を含む半導体層１０８ｃを容量素子の
一方の電極として用い、トランジスタと容量素子とを同一面上に形成する例について説明
する。
図４（Ａ）に示す容量素子１３０Ａは、トランジスタ１００（図１（Ａ）～図１（Ｃ））
と並べて設けられている。
図４（Ｂ）に示す容量素子１３０Ａは、トランジスタ１００Ａ（図３（Ａ）～図３（Ｃ）
）と並べて設けられている。
容量素子１３０Ａは、半導体層１０８ｃと、導電層１２０ｂとの間に、誘電体として機能
するゲート絶縁層１１０及び絶縁層１１８が設けられた構成を有する。
半導体層１０８ｃは、半導体層１０８と同一面上に設けられている。例えば半導体層１０
８ｃは、半導体層１０８と同一の金属酸化物膜を加工した後に、低抵抗領域１０８ｎと同
じ不純物元素を供給することにより形成することができる。
このような構成とすることで、作製工程を増やすことなくトランジスタと同時に容量素子
１３０Ａを作製することができる。
図４（Ｃ）に示す容量素子１３０Ｂは、トランジスタ１００Ａ（図３（Ａ）～図３（Ｃ）
）と並べて設けられている。
容量素子１３０Ｂは、導電層１０６ｃと、半導体層１０８ｃとの間に、誘電体として機能
する絶縁層１０３が設けられた構成を有する。
導電層１０６ｃは、導電層１０６と同一面上に設けられている。導電層１０６ｃは、導電
層１０６と同一の導電膜を加工して形成することができる。
容量素子１３０Ｂは、容量素子１３０Ａに比べて誘電体の厚さを薄くできるため、より大
容量の容量素子とすることができる。
［半導体装置の構成要素］
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。なお、
既に説明した構成要素については説明を省略する場合がある。
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半
導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板
、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用い
てもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用
いてもよい。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００
等を形成してもよい。または、基板１０２とトランジスタ１００等の間に剥離層を設けて
もよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２よ
り分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００等
は耐熱性の劣る基板や可撓性基板にも転載できる。
絶縁層１０３としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して
形成することができる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１
０３において少なくとも半導体層１０８と接する領域は酸化物絶縁膜で形成することが好
ましい。また、絶縁層１０３には、加熱により酸素を放出する膜を用いることが好ましい
。
絶縁層１０３として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物な
どを用いればよく、単層または積層で設けることができる。
また、絶縁層１０３の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の
膜を用いた場合、半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を
行い、当該表面、または表面近傍を酸化することが好ましい。
ゲート電極１１２、ゲート電極として機能する導電層１０６、並びに、ソース電極及びド
レイン電極として機能する導電層１２０ａ及び導電層１２０ｂは、クロム、銅、アルミニ
ウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケ
ル、鉄、コバルトから選ばれた金属元素、上述した金属元素を成分とする合金、または上
述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、ゲート電極１１２、導電層１０６、導電層１２０ａ、及び導電層１２０ｂには、Ｉ
ｎ－Ｓｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔ
ｉ－Ｓｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｓｉ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物
等の酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）または金属酸化物を適用す
ることもできる。
なお、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加する
と、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり
導電体化する。導電体化された金属酸化物を、酸化物導電体（ＯＣ）ということができる
。
また、ゲート電極１１２及び導電層１０６は、それぞれ、上記酸化物導電体（金属酸化物
）を含む導電膜と、金属または合金を含む導電膜の積層構造であってもよい。金属または
合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。なお、ゲート電
極１１２のゲート絶縁層１１０と接する側または導電層１０６の絶縁層１０３と接する側
には酸化物導電体を含む導電膜を適用することが好ましい。
また、ゲート電極１１２、導電層１０６、導電層１２０ａ、及び導電層１２０ｂは、それ
ぞれ、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデン
の中から選ばれるいずれか一つまたは複数を有することが好ましい。特に、窒化タンタル
膜を用いることが好ましい。窒化タンタル膜は、導電性を有し、かつ、銅、酸素、または
水素に対して高いバリア性を有し、かつ自身からの水素の放出が少ないため、半導体層１
０８と接する導電膜、または半導体層１０８の近傍の導電膜として、好適である。
ゲート絶縁層１１０としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン
膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸
化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタ
ン膜、酸化セリウム膜、及び酸化ネオジム膜のうち一種以上を含む絶縁層を用いることが
できる。なお、ゲート絶縁層１１０は、単層に限られず、２層以上の積層構造としてもよ
い。
ゲート絶縁層１１０において少なくとも半導体層１０８と接する領域は、酸化物絶縁膜で
あることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域を有することがよ
り好ましい。別言すると、ゲート絶縁層１１０は、酸素を放出することが可能な絶縁膜で
ある。例えば、酸素雰囲気下にてゲート絶縁層１１０を形成すること、成膜後のゲート絶
縁層１１０に対して酸素雰囲気下での熱処理、プラズマ処理等を行うこと、または、ゲー
ト絶縁層１１０上に酸素雰囲気下で酸化物膜を成膜することなどにより、ゲート絶縁層１
１０中に酸素を供給することもできる。
また、ゲート絶縁層１１０として、酸化シリコンや酸化窒化シリコンと比べて比誘電率の
高い酸化ハフニウム等の材料を用いることもできる。これによりゲート絶縁層１１０の膜
厚を厚くしトンネル電流によるリーク電流を抑制できる。特に、結晶性を有する酸化ハフ
ニウムは、非晶質の酸化ハフニウムと比べて高い比誘電率を備えるため好ましい。
半導体層１０８は、酸化物半導体を有することが好ましい。または、半導体層１０８は、
シリコンを有していてもよい。シリコンとしては、アモルファスシリコン、結晶性のシリ
コン（低温ポリシリコン、単結晶シリコンなど）などが挙げられる。
半導体層１０８は、例えば、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコ
ン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル
、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウ
ム、タンタル、タングステン、及びマグネシウムから選ばれた一種または複数種）と、亜
鉛と、を有することが好ましい。特に、Ｍは、アルミニウム、ガリウム、イットリウム、
及びスズから選ばれた一種または複数種であることが好ましい。
特に、半導体層１０８として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ
）を含む酸化物（ＩＧＺＯとも記す）を用いることが好ましい。
半導体層１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために
用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１
：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ
＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：
Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉ
ｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６
、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶
性を有する半導体層１０８を形成しやすくなるため好ましい。なお、成膜される半導体層
１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比の
プラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングタ
ーゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半
導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合が
ある。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍と記載する場合、Ｉｎの
原子数比を４としたとき、Ｇａの原子数比が１以上３以下であり、Ｚｎの原子数比が２以
上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその
近傍であると記載する場合、Ｉｎの原子数比を５としたときに、Ｇａの原子数比が０．１
より大きく２以下であり、Ｚｎの原子数比が５以上７以下である場合を含む。また、原子
数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であると記載する場合、Ｉｎの原子
数比を１としたときに、Ｇａの原子数比が０．１より大きく２以下であり、Ｚｎの原子数
比が０．１より大きく２以下である場合を含む。
半導体層１０８において、Ｉｎの原子数比がＭ（例えばＧａ）の原子数比より高いと、ト
ランジスタの電界効果移動度を高めることができ、好ましい。また、半導体層１０８にお
いて、Ｍ（例えばＧａ）の原子数比がＩｎの原子数比より高いと、酸素欠損が形成されに
くく、好ましい。
また、半導体層１０８は、複数の金属酸化物層を積層して有していてもよい。半導体層１
０８は、例えば、結晶性の異なる２層以上の金属酸化物層を有していてもよい。
例えば、先に形成する第１の金属酸化物膜として、Ｉｎの原子数比がＭ（例えばＧａ）の
原子数比より高いＩｎ－Ｍ－Ｚｎ酸化物膜を形成し、後に形成する第２の金属酸化物膜と
して、Ｍ（例えばＧａ）の原子数比がＩｎの原子数比より高いＩｎ－Ｍ－Ｚｎ酸化物膜を
形成することが好ましい。これにより、トランジスタの電界効果移動度を高め、かつ、半
導体層１０８中の酸素欠損を抑制し、トランジスタの電気特性及び信頼性を高めることが
できる。
または、同じスパッタリングターゲットを用い、成膜条件を異ならせることで、大気に触
れることなく連続して複数の金属酸化物層を形成することが好ましい。
例えば、先に形成する第１の金属酸化物膜の成膜時の酸素流量比を、後に形成する第２の
金属酸化物膜の成膜時の酸素流量比よりも小さくする。または、第１の金属酸化物膜の成
膜時に、酸素を流さない条件とする。これにより、第２の金属酸化物膜の成膜時に、酸素
を効果的に供給することができる。また、第１の金属酸化物膜は第２の金属酸化物膜より
も結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる第２
の金属酸化物膜を第１の金属酸化物膜よりも結晶性の高い膜とすることで、半導体層１０
８の加工時やゲート絶縁層１１０の成膜時に受けるダメージを抑制することができる。
より具体的には、第１の金属酸化物膜の成膜時の酸素流量比を、０％以上５０％未満、好
ましくは０％以上３０％以下、より好ましくは０％以上２０％以下、代表的には１０％と
する。また第２の金属酸化物膜の成膜時の酸素流量比を、５０％以上１００％以下、好ま
しくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好まし
くは９０％以上１００％以下、代表的には１００％とする。また、第１の金属酸化物膜と
第２の金属酸化物膜とで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸
素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮することができる
ため好ましい。
ここで、半導体層１０８中に形成されうる酸素欠損について説明する。
半導体層１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題とな
る。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、
キャリア供給源となりうる。半導体層１０８中にキャリア供給源が生成されると、トラン
ジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって
、半導体層１０８においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、半導体層１０８近傍の絶縁膜、具体的には、半導体
層１０８の上方に位置するゲート絶縁層１１０、及び下方に位置する絶縁層１０３が、酸
化物膜を含む構成である。作製工程中の熱などにより絶縁層１０３及びゲート絶縁層１１
０から半導体層１０８へ酸素を移動させることで、半導体層１０８中の酸素欠損を低減す
ることが可能となる。
以下では、半導体層に適用可能な金属酸化物について説明する。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉ
ｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔ
ａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。例えば、亜鉛酸窒化物（ＺｎＯＮ）な
どの窒素を有する金属酸化物を、半導体層に用いてもよい。
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ
）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合が
ある。ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能または材料の構成の一例を表す。
例えば、半導体層にはＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－Ｏ
Ｓを用いることができる。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能
と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する
。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層
に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり
、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性
の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆ
ｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することが
できる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能
を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性
領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性
の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベ
ルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に
偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察され
る場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶
縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ
以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを
有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記Ｃ
ＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材
（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導
体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａ
ｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉ
ｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：
ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶
質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結
し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領
域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の
向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合が
ある。また、歪みにおいて、五角形及び七角形などの格子配列を有する場合がある。なお
、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリ
ーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界
の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向におい
て酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変
化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ
、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（
層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能
であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と
表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層
と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶
粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくい
といえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する
場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物と
もいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。
そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウ
ム－ガリウム－亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構
造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、
大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば
、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化
物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋ
ｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本
発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋ
ｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
半導体層として機能する金属酸化物膜は、不活性ガス及び酸素ガスのいずれか一方または
双方を用いて成膜することができる。なお、金属酸化物膜の成膜時における酸素の流量比
（酸素分圧）に、特に限定はない。ただし、電界効果移動度が高いトランジスタを得る場
合においては、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）は、０％以上３
０％以下が好ましく、５％以上３０％以下がより好ましく、７％以上１５％以下がさらに
好ましい。
金属酸化物は、エネルギーギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上
であることがより好ましく、３ｅＶ以上であることがさらに好ましい。このように、エネ
ルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減するこ
とができる。
［作製方法例］
次に、本発明の一態様のトランジスタの作製方法について図５～図８を用いて説明する。
ここでは、構成例２で示したトランジスタ１００Ａの作製方法について説明する。図５～
図８では、トランジスタの作製工程の各段階におけるチャネル長方向及びチャネル幅方向
の断面を並べて示す。
なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法
、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、
真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）
法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣ
ＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法などがある。また、
熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉ
ｃ ＣＶＤ）法がある。
また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、デ
ィップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印
刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等
の方法により形成することができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加
工することができる。または、ナノインプリント法、サンドブラスト法、リフトオフ法な
どにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法
により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工した
い薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジスト
マスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、
現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ
線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いる
ことができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いるこ
ともできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光とし
て、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）やＸ線を用いて
もよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光
、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお
、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不
要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法
などを用いることができる。
まず、図５（Ａ）に示すように、基板１０２上に導電膜を成膜し、エッチングにより加工
することで、ゲート電極として機能する導電層１０６を形成する。
次に、基板１０２及び導電層１０６を覆う絶縁層１０３を形成する（図５（Ａ））。
絶縁層１０３のより詳細な構成について、図６（Ａ）及び図６（Ｂ）を用いて説明する。
図６（Ａ）に示す絶縁層１０３は、絶縁層１０３ａと、絶縁層１０３ａ上の絶縁層１０３
ｂと、絶縁層１０３ｂ上の絶縁層１０３ｃと、を有する３層構造である。
図６（Ｂ）に示す絶縁層１０３は、絶縁層１０３ｅと、絶縁層１０３ｅ上の絶縁層１０３
ａと、絶縁層１０３ａ上の絶縁層１０３ｂと、絶縁層１０３ｂ上の絶縁層１０３ｃと、を
有する４層構造である。図６（Ｂ）に示す絶縁層１０３は、図６（Ａ）に示す絶縁層１０
３に、絶縁層１０３ｅを追加した構成である。
絶縁層１０３ａ及び絶縁層１０３ｂは、互いに成膜条件が異なる窒化絶縁膜であることが
好ましく、絶縁層１０３ｃは、酸化絶縁膜であることが好ましい。絶縁層１０３ｅは、絶
縁層１０３ａ及び絶縁層１０３ｂのそれぞれと成膜条件が異なる窒化絶縁膜であることが
好ましい。絶縁層１０３ｅ、絶縁層１０３ａ、絶縁層１０３ｂ、及び絶縁層１０３ｃは、
大気に触れることなく連続して成膜されることが好ましい。例えば、絶縁層１０３ｅ、絶
縁層１０３ａ、絶縁層１０３ｂ、及び絶縁層１０３ｃは、それぞれ、プラズマＣＶＤ法に
より形成されることが好ましい。
絶縁層１０３ｅ、絶縁層１０３ａ、及び絶縁層１０３ｂとしては、それぞれ、窒化シリコ
ン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化ハフニウム膜などの窒化絶縁膜を
用いることができる。絶縁層１０３ｃとしては、酸化シリコン膜、酸化窒化シリコン膜、
窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸
化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタ
ン膜、酸化セリウム膜、酸化ネオジム膜などの酸化絶縁膜を用いることができる。
例えば、絶縁層１０３ｅ、絶縁層１０３ａ、及び絶縁層１０３ｂとして、それぞれ、プラ
ズマＣＶＤ法により窒化シリコン膜を形成し、絶縁層１０３ｃとして、プラズマＣＶＤ法
により酸化窒化シリコン膜を形成することが好ましい。
絶縁層１０３ａは、耐圧が高く、応力が低い膜であることが望ましい。絶縁層１０３が応
力の低い膜を有することで、基板の反りを抑制することができる。これにより、大判基板
を用いても搬送が容易となり、製造時間の短縮及び製造歩留まりの向上を図ることができ
る。また、絶縁層１０３ａは、絶縁層１０３ｅ及び絶縁層１０３ｂのそれぞれよりも厚く
形成されることが好ましい。これにより、絶縁層１０３の生産性を高めることができる。
絶縁層１０３ｅ及び絶縁層１０３ｂは、それぞれ、基板１０２側からの不純物の拡散を防
止できる、緻密な膜であることが好ましい。
具体的には、絶縁層１０３ｅは、導電層１０６に含まれる金属元素に対するブロッキング
性が高いことが望ましい。例えば、導電層１０６に銅を用いる場合、銅が半導体層１０８
に拡散することを抑制するために、絶縁層１０３ｅを設けることが好ましい。なお、導電
層１０６を、絶縁層１０３に拡散しにくい金属元素を用いて形成する場合などは、絶縁層
１０３ｅを設けなくてもよい。
絶縁層１０３ｂは、水素の放出量が少なく、水素に対するブロッキング性が高いことが望
ましい。絶縁層１０３から水素が放出されると、半導体層１０８中の酸素と結合し、水と
して脱離することで、半導体層１０８中に酸素欠損が形成される恐れがある。さらに、酸
素欠損に水素が入ることで、ドナーを形成し、キャリア密度が増加してしまう。絶縁層１
０３からの水素の放出を抑制することで、トランジスタの特性変動を抑制し、信頼性を高
めることができる。
例えば、絶縁層１０３ａの成膜時の圧力及び電力の一方または双方を、絶縁層１０３ｂの
成膜条件よりも低くすることで、絶縁層１０３ａの応力を、絶縁層１０３ｂの応力よりも
低くすることができる。また、絶縁層１０３ｂを、絶縁層１０３ａよりも水素に対するブ
ロッキング性の高い膜にすることができる。
絶縁層１０３ｃは、半導体層１０８と接する層である。絶縁層１０３ｃは、表面に欠陥が
少なく、大気中に含まれる水などの不純物が表面に吸着しにくい、極めて緻密な膜である
ことが好ましい。
絶縁層１０３を構成する各層の成膜に用いる成膜ガスには、堆積性ガスを含む原料ガスを
少なくとも用いる。成膜ガスは、原料ガスに加えて、アルゴン、ヘリウム、窒素などの希
釈ガスを含んでもよい。成膜ガスの全流量に対する堆積性ガスの流量の割合（以下、単に
流量比ともいう）を小さくすることで、成膜速度を低くでき、緻密で欠陥の少ない膜を成
膜することができる。
絶縁層１０３ａは、絶縁層１０３ｂに比べて、堆積性ガスの流量比が高い条件で、成膜さ
れることが好ましい。これにより、絶縁層１０３ａの成膜速度を高め、絶縁層１０３の生
産性を高めることができる。
絶縁層１０３ｂ及び絶縁層１０３ｅは、それぞれ、絶縁層１０３ａに比べて、堆積性ガス
の流量比が低い条件で、成膜されることが好ましい。これにより、絶縁層１０３ｂ及び絶
縁層１０３ｅとして、それぞれ、緻密で欠陥の少ない膜を成膜することができる。
ここで、絶縁層１０３ａと絶縁層１０３ｂとの境界、及び絶縁層１０３ｅと絶縁層１０３
ａとの境界は、それぞれ、不明瞭である場合があるため、図６（Ａ）及び図６（Ｂ）では
、これらの境界を破線で明示している。なお、絶縁層１０３ａと絶縁層１０３ｂは、膜密
度が異なるため、絶縁層１０３の断面における透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍ
ｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像などにおいて、これらの境
界をコントラストの違いとして観察できる場合がある。同様に、絶縁層１０３ｅと絶縁層
１０３ａとの境界も観察できる場合がある。
絶縁層１０３を形成した後に、絶縁層１０３に対して酸素を供給する処理を行ってもよい
。酸素を供給する処理としては、例えば、酸素雰囲気下でのプラズマ処理、酸素雰囲気下
での加熱処理、プラズマイオンドーピング法を用いた処理、及びイオン注入法を用いた処
理などが挙げられる。
次に、絶縁層１０３上に金属酸化物膜を成膜し、加工することで、島状の半導体層１０８
を形成する（図５（Ｂ））。
金属酸化物膜は、金属酸化物ターゲットを用いたスパッタリング法により形成することが
好ましい。
金属酸化物膜を成膜する際には酸素ガスを用いることが好ましい。また、金属酸化物膜を
成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キ
セノンガスなど）を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体
に占める酸素ガスの割合（以下、酸素流量比ともいう）が高いほど、金属酸化物膜の結晶
性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低
いほど、金属酸化物膜の結晶性が低くなり、オン電流が大きいトランジスタとすることが
できる。
金属酸化物膜の成膜条件としては、基板温度を室温以上２００℃以下、好ましくは基板温
度を室温以上１４０℃以下とすればよい。例えば基板温度を室温以上１４０℃未満とする
と、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しな
い状態で、金属酸化物膜を成膜することで、結晶性を低くすることができる。
また、金属酸化物膜を成膜する前に、絶縁層１０３の表面に吸着した水や水素、有機物成
分等を脱離させるための処理や、絶縁層１０３中に酸素を供給する処理を行うことが好ま
しい。例えば、減圧雰囲気下にて７０℃以上２００℃以下の温度で加熱処理を行うことが
できる。または、酸素を含む雰囲気下においてプラズマ処理を行ってもよい。また、一酸
化窒素（Ｎ２Ｏ）ガスを含む雰囲気下においてプラズマ処理を行うと、絶縁層１０３の表
面の有機物を好適に除去することができる。このような処理の後、絶縁層１０３の表面を
大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。
金属酸化物膜の加工には、ウェットエッチング法及びドライエッチング法の一方または双
方を用いればよい。このとき、半導体層１０８と重ならない絶縁層１０３の一部がエッチ
ングされ、薄くなる場合がある。
金属酸化物膜の成膜後または半導体層１０８に加工した後、金属酸化物膜または半導体層
１０８中の水素や水を除去するために加熱処理を行ってもよい。加熱処理の温度は、代表
的には、１５０℃以上基板の歪み点未満、２５０℃以上４５０℃以下、または３００℃以
上４５０℃以下とすることができる。
加熱処理は、希ガスまたは窒素を含む雰囲気で行うことができる。または、当該雰囲気で
加熱した後、酸素を含む雰囲気で加熱してもよい。なお、上記加熱処理の雰囲気に水素、
水などが含まれないことが好ましい。該加熱処理は、電気炉、ＲＴＡ装置等を用いること
ができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。
次に、絶縁層１０３及び半導体層１０８を覆って、ゲート絶縁層１１０と金属酸化物層１
１４を積層して成膜する（図５（Ｃ））。
ゲート絶縁層１１０を成膜する前に、半導体層１０８の表面に対して、プラズマ処理を行
うことが好ましい。これにより、半導体層１０８の表面に吸着する水などの不純物を除去
することができる。半導体層１０８とゲート絶縁層１１０との界面に存在する不純物を低
減できるため、トランジスタの信頼性を高めることができる。特に、半導体層１０８の形
成からゲート絶縁層１１０の形成までの間に、半導体層１０８の表面が大気に曝される場
合に好適である。プラズマ処理は、例えば、酸素、オゾン、窒素、一酸化二窒素（Ｎ２Ｏ
）、アルゴンなどを含む雰囲気下で行うことができる。酸素を含む雰囲気下でプラズマ処
理を行うことが好ましい。また、Ｎ２Ｏプラズマ処理を行うと、半導体層１０８の表面の
有機物を好適に除去することができる。プラズマ処理の後、半導体層１０８の表面を大気
に暴露することなく、連続してゲート絶縁層１１０を成膜することが好ましい。
ゲート絶縁層１１０としては、例えば、酸化シリコン膜または酸化窒化シリコン膜などの
酸化物膜を、プラズマＣＶＤ法により形成することが好ましい。また、マイクロ波を用い
たプラズマＣＶＤ法を用いて形成してもよい。
ゲート絶縁層１１０のより詳細な構成について、図６（Ｃ）を用いて説明する。
図６（Ｃ）に示すゲート絶縁層１１０は、絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層
１１０ｂと、絶縁層１１０ｂ上の絶縁層１１０ｃと、を有する３層構造である。
絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃは、それぞれ成膜条件が異なる酸
化絶縁膜であることが好ましい。このとき、絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁
層１１０ｃは、同じ成膜装置で連続して成膜されることが好ましい。例えば、絶縁層１１
０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃとして、それぞれ、プラズマＣＶＤ法により
酸化窒化シリコン膜を形成することが好ましい。
絶縁層１１０ａは、半導体層１０８と接する層である。絶縁層１１０ａの成膜時に半導体
層１０８が受けるダメージを低減するため、絶縁層１１０ａの成膜速度（成膜レートとも
いう）は低いことが好ましい。
絶縁層１１０ａは、絶縁層１１０ｂに比べて、低電力の条件で形成することが好ましい。
これにより、半導体層１０８に与えるダメージを極めて小さくすることができる。
また、絶縁層１１０ａは、低欠陥で、水素及び水の放出量が少ないことが望ましい。これ
により、半導体層１０８に酸素欠損が形成されることを抑制できる。
ゲート絶縁層１１０の生産性を高めるため、絶縁層１１０ｂの成膜速度は高いことが好ま
しい。また、絶縁層１１０ａ及び絶縁層１１０ｃのそれぞれに比べて、絶縁層１１０ｂは
厚く設けられることが好ましい。
絶縁層１１０ｃは、表面に欠陥が少なく、大気中に含まれる水などの不純物が表面に吸着
しにくい、極めて緻密な膜であることが好ましい。
ゲート絶縁層１１０を構成する各層の成膜に用いる成膜ガスには、堆積性ガスを含む原料
ガスを少なくとも用いる。成膜ガスは、原料ガスに加えて、アルゴン、ヘリウム、窒素な
どの希釈ガスを含んでもよい。成膜ガスの全流量に対する堆積性ガスの流量の割合（以下
、単に流量比ともいう）を小さくすることで、成膜速度を低くでき、緻密で欠陥の少ない
膜を成膜することができる。
例えば、酸化窒化シリコン膜の成膜には、シラン、ジシランなどのシリコンを含む堆積性
ガスと、酸素、オゾン、一酸化二窒素、二酸化窒素などの酸化性ガスと、を含む原料ガス
を用いることができる。
絶縁層１１０ａは、絶縁層１１０ｂに比べて、堆積性ガスの流量比が低い条件で、成膜さ
れることが好ましい。これにより、絶縁層１１０ａとして、緻密で欠陥の少ない膜を成膜
することができる。
絶縁層１１０ｂは、絶縁層１１０ａ及び絶縁層１１０ｃの一方または双方に比べて、堆積
性ガスの流量比が高い条件で、成膜されることが好ましい。これにより、絶縁層１１０ｂ
の成膜速度を高め、ゲート絶縁層１１０の生産性を高めることができる。
絶縁層１１０ｃは、絶縁層１１０ａと同様に、絶縁層１１０ｂに比べて、堆積性ガスの流
量比が低い条件で、成膜されることが好ましい。なお、絶縁層１１０ｃは、絶縁層１１０
ａ及び絶縁層１１０ｂを介して、半導体層１０８上に形成されるため、絶縁層１１０ｃの
成膜時に、半導体層１０８が受けるダメージは小さい。そのため、絶縁層１１０ｃは、絶
縁層１１０ａよりも高電力の条件で形成することができる。堆積性ガスの流量比が低く、
比較的高い電力で成膜することで、絶縁層１１０ｃとして、緻密で表面の欠陥が少ない膜
を成膜することができる。
ここで、絶縁層１１０ａと絶縁層１１０ｂとの境界、及び絶縁層１１０ｂと絶縁層１１０
ｃとの境界は、それぞれ、不明瞭である場合があるため、図６（Ｃ）では、これらの境界
を破線で明示している。なお、絶縁層１１０ａと絶縁層１１０ｂは、膜密度が異なるため
、ゲート絶縁層１１０の断面におけるＴＥＭ像などにおいて、これらの境界をコントラス
トの違いとして観察できる場合がある。同様に、絶縁層１１０ｂと絶縁層１１０ｃとの境
界も観察できる場合がある。
金属酸化物層１１４は、酸素及び水素を透過しにくい材料で形成される。金属酸化物層１
１４は、ゲート絶縁層１１０に含まれる酸素が半導体層１０８とは反対側に拡散すること
を抑制する機能を有する。金属酸化物層１１４は、外部から水素及び水がゲート絶縁層１
１０側に拡散することを抑制する機能を有する。金属酸化物層１１４は、少なくともゲー
ト絶縁層１１０よりも酸素及び水素を透過しにくい材料を用いることが好ましい。
金属酸化物層１１４は、絶縁層または導電層のどちらであってもよい。
金属酸化物層１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが
好ましい。例えば、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネ
ート膜等を用いることができる。
金属酸化物層１１４として、例えば、インジウム酸化物、インジウムスズ酸化物（ＩＴＯ
）、またはシリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）などの、導電性酸化物
を用いることもできる。
また、金属酸化物層１１４として、半導体層１０８と同一の元素を一以上含む酸化物材料
を用いることが好ましい。特に、半導体層１０８に適用可能な酸化物半導体材料を用いる
ことが好ましい。このとき、金属酸化物層１１４として、半導体層１０８と同じスパッタ
リングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できる
ため、好ましい。
または、半導体層１０８と金属酸化物層１１４の両方に、インジウム及びガリウムを含む
金属酸化物材料を用いる場合、半導体層１０８よりもガリウムの組成（含有割合）が高い
材料を用いると、酸素に対するブロッキング性をより高めることができるため、好ましい
。このとき、半導体層１０８には、金属酸化物層１１４よりもインジウムの組成が高い材
料を用いることで、トランジスタ１００の電界効果移動度を高めることができる。
金属酸化物層１１４は、スパッタリング装置を用いて形成すると好ましい。例えば、スパ
ッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成すること
で、ゲート絶縁層１１０や半導体層１０８中に好適に酸素を供給することができる。
金属酸化物層１１４は、例えば、酸素を含む雰囲気下で成膜することが好ましい。特に、
酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、金
属酸化物層１１４の成膜時にゲート絶縁層１１０に酸素を供給することができる。
金属酸化物層１１４を、半導体層１０８の場合と同様の金属酸化物を含む酸化物ターゲッ
トを用いたスパッタリング法により形成する場合には、上記方法を援用することができる
。
例えば、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により
、金属酸化物層１１４を形成してもよい。例えば、金属ターゲットとしてアルミニウムを
用いた場合には、酸化アルミニウム膜を成膜することができる。
金属酸化物層１１４の成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対す
る酸素流量の割合（酸素流量比）または成膜室内の酸素分圧が高いほど、ゲート絶縁層１
１０中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば５
０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上
１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比１０
０％とし、酸素分圧を１００％にできるだけ近づけることが好ましい。
このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物層１１４を形成す
ることにより、金属酸化物層１１４の成膜時に、ゲート絶縁層１１０へ酸素を供給すると
ともに、ゲート絶縁層１１０から酸素が脱離することを防ぐことができる。その結果、ゲ
ート絶縁層１１０に極めて多くの酸素を閉じ込めることができる。そして、後の加熱処理
によって、半導体層１０８に多くの酸素を供給することができる。その結果、半導体層１
０８中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
次に、加熱処理を行うことで、ゲート絶縁層１１０から半導体層１０８に酸素を供給する
ことが好ましい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、２
００℃以上４００℃以下の温度で行うことができる。
金属酸化物層１１４を形成した後、ゲート電極１１２を形成する前に加熱処理を行うこと
で、ゲート絶縁層１１０から半導体層１０８に効果的に酸素を供給することができる。
次に、金属酸化物層１１４を除去する（図５（Ｄ））。なお、金属酸化物層１１４を除去
した後の工程は、それぞれ、上記加熱処理の温度以下の温度で行うことが好ましい。これ
により、半導体層１０８中の酸素が脱離することを抑制でき、半導体層１０８中に酸素欠
損が形成されることを抑制できる。したがって、トランジスタの信頼性を高めることがで
きる。
金属酸化物層１１４の除去方法に特に限定は無いが、ウェットエッチングを用いると、金
属酸化物層１１４と同時に、ゲート絶縁層１１０がエッチングされることを抑制できる。
これにより、ゲート絶縁層１１０の膜厚が減少することを抑制し、ゲート絶縁層１１０の
膜厚を均一にすることができる。
金属酸化物層１１４の除去後に、ゲート絶縁層１１０及び絶縁層１０３の一部をエッチン
グすることで、導電層１０６に達する開口部１４２を形成する。これにより、後に形成す
るゲート電極１１２と導電層１０６とを、開口部１４２において電気的に接続することが
できる。なお、金属酸化物層１１４の形成前に、開口部１４２を形成してもよい。
次に、ゲート絶縁層１１０上に、ゲート電極１１２となる導電膜１１２ｆを成膜する（図
５（Ｅ））。導電膜１１２ｆは、金属または合金のスパッタリングターゲットを用いたス
パッタリング法により成膜することが好ましい。ここで、開口部１４２において、導電膜
１１２ｆと導電層１０６とが接続される。
次に、導電膜１１２ｆの一部をエッチングし、ゲート電極１１２を形成する（図７（Ａ）
）。
このように、ゲート絶縁層１１０が、半導体層１０８の上面及び側面、並びに絶縁層１０
３を覆った状態とすることで、ゲート電極１１２を形成するためのエッチングの際に、半
導体層１０８や絶縁層１０３の一部がエッチングされ、薄膜化することを防ぐことができ
る。
次に、ゲート電極１１２をマスクとして、ゲート絶縁層１１０及び半導体層１０８に不純
物元素１４０を供給する処理を行い、低抵抗領域１０８ｎ、領域１１０ｄ、及び領域１０
３ｄを形成する（図７（Ｂ）及び図７（Ｃ））。半導体層１０８及びゲート絶縁層１１０
のうち、ゲート電極１１２と重なる領域には、ゲート電極１１２がマスクとなり不純物元
素１４０は供給されない。
不純物元素１４０の供給には、プラズマイオンドーピング法またはイオン注入法を好適に
用いることができる。これらの方法は、深さ方向の濃度プロファイルを、イオンの加速電
圧とドーズ量等により、高い精度で制御することができる。プラズマイオンドーピング法
を用いることで、生産性を高めることができる。また、質量分離を用いたイオン注入法を
用いることで、供給される不純物元素の純度を高めることができる。
不純物元素１４０の供給処理において、半導体層１０８とゲート絶縁層１１０との界面、
または半導体層１０８中の当該界面に近い部分、またはゲート絶縁層１１０中の当該界面
に近い部分が、最も高い濃度となるように、処理条件を制御することが好ましい。これに
より、一度の処理で半導体層１０８とゲート絶縁層１１０の両方に、最適な濃度の不純物
元素１４０を供給することができる。
不純物元素１４０としては、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、ア
ルミニウム、マグネシウム、シリコン、及び希ガスなどが挙げられる。不純物元素１４０
として、ホウ素、リン、アルミニウム、マグネシウム、またはシリコンを用いることが好
ましく、ホウ素またはリンを用いることがより好ましい。
不純物元素１４０の原料ガスとしては、上記不純物元素を含むガスを用いることができる
。ホウ素を供給する場合、代表的にはＢ２Ｈ６ガスやＢＦ３ガスなどを用いることができ
る。また、リンを供給する場合には、代表的にはＰＨ３ガスを用いることができる。また
、これらの原料ガスを希ガスで希釈した混合ガスを用いてもよい。
その他、原料ガスとして、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓ
ｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２、（Ｃ５Ｈ５）２Ｍｇ、及び希ガス等を用いることができる
。また、イオン源は、気体に限られず、固体や液体を加熱して気化させてもよい。
不純物元素１４０の供給は、ゲート絶縁層１１０及び半導体層１０８の組成や密度、厚さ
などを考慮して、加速電圧やドーズ量などの条件を設定することで制御することができる
。
なお、不純物元素１４０の供給方法に限定は無く、例えばプラズマ処理や、加熱による熱
拡散を利用した処理などを用いてもよい。プラズマ処理法の場合、供給する不純物元素を
含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元
素を供給することができる。上記プラズマを発生させる装置としては、ドライエッチング
装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いること
ができる。
本発明の一態様では、ゲート絶縁層１１０を介して不純物元素１４０を半導体層１０８に
供給することができる。これにより、不純物元素１４０の供給の際に半導体層１０８の結
晶性が低下することを抑制できる。そのため、結晶性の低下により電気抵抗が増大してし
まうような場合に特に好適である。
不純物元素１４０の供給工程において、ゲート絶縁層１１０のゲート電極１１２と重なっ
ていない部分にも不純物元素１４０が供給される。これにより、ゲート絶縁層１１０のゲ
ート電極１１２と重なっている部分と重なっていない部分とで、加熱による酸素の放出さ
れやすさに差が生じる。したがって、不純物元素１４０の供給工程後に加熱処理を行う場
合でも、ゲート絶縁層１１０から低抵抗領域１０８ｎに酸素が供給されることを抑制でき
、低抵抗領域１０８ｎの電気抵抗が上昇することを抑制できる。
次に、ゲート絶縁層１１０及びゲート電極１１２を覆う絶縁層１１８を形成する（図８（
Ａ））。
絶縁層１１８をプラズマＣＶＤ法により形成する場合、成膜温度が高すぎると、低抵抗領
域１０８ｎ等に含まれる不純物が、半導体層１０８のチャネル形成領域を含む周辺部に拡
散する恐れや、低抵抗領域１０８ｎの電気抵抗が上昇する恐れがある。絶縁層１１８の成
膜温度としては、例えば１５０℃以上４００℃以下、好ましくは１８０℃以上３６０℃以
下、より好ましくは２００℃以上２５０℃以下とすることが好ましい。絶縁層１１８を低
温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を
付与することができる。
次に、絶縁層１１８の所望の位置にリソグラフィによりマスクを形成した後、絶縁層１１
８及びゲート絶縁層１１０の一部をエッチングすることで、低抵抗領域１０８ｎに達する
開口部１４１ａ及び開口部１４１ｂを形成する。
次に、開口部１４１ａ及び開口部１４１ｂを覆うように、絶縁層１１８上に導電膜を成膜
し、当該導電膜を所望の形状に加工することで、導電層１２０ａ及び導電層１２０ｂを形
成する（図８（Ｂ））。
以上の工程により、トランジスタ１００Ａを作製することができる。例えば、トランジス
タ１００Ａを表示装置の画素に適用する場合には、この後に、保護絶縁層、平坦化層、表
示素子、及び配線のうち１以上を形成する工程を追加すればよい。
本実施の形態の半導体装置の作製方法では、半導体層、ゲート絶縁層、及び金属酸化物層
を形成した後、ゲート電極を形成する前に、加熱処理を行う。ゲート絶縁層上に、酸素を
透過しにくい金属酸化物層を設けるため、ゲート絶縁層から半導体層に効果的に酸素を供
給することができる。これにより、半導体層のチャネル形成領域の酸素欠損を低減し、ト
ランジスタの信頼性を高めることができる。また、加熱処理後、ゲート電極を形成する前
に、金属酸化物層を除去する。これにより、金属酸化物層の加工及び残存に起因するトラ
ンジスタの特性低下を抑制できる。したがって、電気特性に優れ、信頼性の高い半導体装
置を実現できる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書にお
いて、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わ
せることが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図９～図１
３を用いて説明する。
本発明の一態様の半導体装置は、電気特性が良好であるため、表示装置に用いることで、
表示装置の信頼性を高めることができる。例えば、本発明の一態様のトランジスタは、当
該表示装置の画素及び駆動回路の一方または双方が有するトランジスタに適用することが
できる。
本発明の一態様の半導体装置は、表示装置、または、当該表示装置を有するモジュールに
用いることができる。当該表示装置を有するモジュールとしては、当該表示装置にフレキ
シブルプリント回路基板（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ、以下、
ＦＰＣと記す）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等のコネ
クタが取り付けられたモジュール、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式もしくは
ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により集積回路（ＩＣ）が実装されたモジュ
ール等が挙げられる。
［表示装置の上面構成］
図９（Ａ）に、表示装置７００の上面図を示す。表示装置７００は、シール材７１２によ
り貼り合わされた第１の基板７０１と第２の基板７０５を有する。第１の基板７０１、第
２の基板７０５、及びシール材７１２で封止される領域に、画素部７０２、ソースドライ
バ７０４、及びゲートドライバ７０６が設けられる。画素部７０２には、複数の表示素子
が設けられる。
第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６が接続されるＦ
ＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信
号線７１０を介して、画素部７０２、ソースドライバ７０４、及びゲートドライバ７０６
のそれぞれに各種信号等が供給される。
ゲートドライバ７０６は、複数設けられていてもよい。また、ゲートドライバ７０６及び
ソースドライバ７０４は、それぞれ、半導体基板等に別途形成され、パッケージされたＩ
Ｃチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ
７１６に実装することができる。
画素部７０２、ソースドライバ７０４、及びゲートドライバ７０６が有するトランジスタ
に、本発明の一態様のトランジスタを適用することができる。
画素部７０２に設けられる表示素子としては、液晶素子、発光素子などが挙げられる。液
晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用い
ることができる。また、発光素子としては、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄ
ｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ
ＬＥＤ）、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター
方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ
Ｓｙｓｔｅｍｓ）素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッテ
ィング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いること
もできる。
図９（Ｂ）に示す表示装置７００Ａは、第１の基板７０１に換えて、可撓性を有する樹脂
層７４３が適用された、フレキシブルディスプレイとして用いることのできる表示装置の
例である。
表示装置７００Ａは、画素部７０２が矩形形状でなく、角部が円弧状の形状を有している
。表示装置７００Ａは、図９（Ｂ）中の領域Ｐ１に示すように、画素部７０２及び樹脂層
７４３の一部が切りかかれた切欠き部を有する。一対のゲートドライバ７０６は、画素部
７０２を挟んで両側に設けられる。ゲートドライバ７０６は、画素部７０２の角部におい
て、円弧状の輪郭に沿って設けられている。
樹脂層７４３は、ＦＰＣ端子部７０８が設けられる部分が突出した形状を有している。ま
た、樹脂層７４３のＦＰＣ端子部７０８を含む一部は、図９（Ｂ）中の領域Ｐ２で裏側に
折り返すことができる。樹脂層７４３の一部を折り返すことで、ＦＰＣ７１６を画素部７
０２の裏側に重ねて配置した状態で、表示装置７００Ａを電子機器に実装することができ
、電子機器の省スペース化を図ることができる。
表示装置７００Ａに接続されるＦＰＣ７１６には、ＩＣ７１７が実装されている。ＩＣ７
１７は、例えばソースドライバとしての機能を有する。このとき、表示装置７００Ａにお
けるソースドライバ７０４は、保護回路、バッファ回路、デマルチプレクサ回路等の少な
くとも一を含む構成とすることができる。
図９（Ｃ）に示す表示装置７００Ｂは、大型の画面を有する電子機器に好適に用いること
のできる表示装置である。表示装置７００Ｂは、例えばテレビジョン装置、モニタ装置、
パーソナルコンピュータ（ノート型またはデスクトップ型を含む）、タブレット端末、デ
ジタルサイネージなどに好適に用いることができる。
表示装置７００Ｂは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ７２２
を有する。
複数のソースドライバＩＣ７２１は、それぞれ、ＦＰＣ７２３に取り付けられている。複
数のＦＰＣ７２３の一方の端子は第１の基板７０１に接続され、他方の端子はプリント基
板７２４に接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画
素部７０２の裏側に配置して、表示装置７００Ｂを電子機器に実装することができ、電子
機器の省スペース化を図ることができる。
一方、ゲートドライバ７２２は、第１の基板７０１上に形成されている。これにより、狭
額縁の電子機器を実現できる。
このような構成とすることで、大型でかつ高解像度の表示装置を実現できる。例えば画面
サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上
の表示装置にも適用することができる。また、解像度が４Ｋ２Ｋ、または８Ｋ４Ｋなどと
いった極めて高解像度の表示装置を実現することができる。
［表示装置の断面構成］
図１０及び図１１に、表示素子として液晶素子を有する表示装置を示す。図１２及び図１
３に、表示素子としてＥＬ素子を有する表示装置を示す。図１０、図１１、及び図１２は
、それぞれ、図９（Ａ）に示す一点鎖線Ｑ－Ｒ間の断面図である。図１３は、図９（Ｂ）
に示す一点鎖線Ｓ－Ｔ間の断面図である。
図１０乃至図１２に示す表示装置７００及び図１３に示す表示装置７００Ａは、引き回し
配線部７１１と、画素部７０２と、ソースドライバ７０４と、ＦＰＣ端子部７０８と、を
有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジス
タ７５０及び容量素子７９０を有する。図１１では、容量素子７９０を設けない場合を示
している。ソースドライバ７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、チャネルが形成される半導体層に、酸化
物半導体を適用したトランジスタである。例えば、それぞれ、実施の形態１で例示したト
ランジスタを適用できる。また、表示装置は、半導体層にシリコン（アモルファスシリコ
ン、多結晶シリコン、または単結晶シリコン）を用いたトランジスタを有していてもよい
。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半
導体膜を有する。該トランジスタは、オフ電流を小さくできる。よって、画像信号等の電
気信号の保持時間を長くでき、画像信号などの書き込み間隔を長く設定できる。よって、
リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため
、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置
に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバ
トランジスタを同一基板上に形成することができる。すなわち、別途、駆動回路として、
シリコンウェハ等により形成された半導体装置を用いる必要がないため、表示装置の部品
点数を削減することができる。また、画素部において、高速駆動が可能なトランジスタを
用いることで、高画質な画像を提供することができる。
図１０及び図１２に示す容量素子７９０は、トランジスタ７５０が有する半導体層と同一
の膜を加工して形成され、低抵抗化された下部電極と、ソース電極及びドレイン電極と同
一の導電膜を加工して形成される上部電極と、を有する。また、下部電極と上部電極との
間には、トランジスタ７５０を覆う２層の絶縁膜が設けられる。すなわち、容量素子７９
０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
図１３に示す容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の
膜を加工して形成される下部電極と、半導体層と同一の金属酸化物膜を加工して形成され
る上部電極と、を有する。上部電極は、トランジスタ７５０の低抵抗領域と同様に、低抵
抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲ
ート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一
対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。また、上
部電極には、トランジスタのソース電極及びドレイン電極と同一の膜を加工して得られる
配線が接続されている。
トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には平坦化絶縁膜７７
０が設けられている。
画素部７０２が有するトランジスタ７５０と、ソースドライバ７０４が有するトランジス
タ７５２とは、互いに異なる構造であってもよい。例えばいずれか一方にトップゲート型
のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用してもよい。なお
、上記のゲートドライバ７０６についても、ソースドライバ７０４と同様である。
信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導
電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線
抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０
、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介して、ＦＰＣ７１
６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０、
７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。
第１の基板７０１及び第２の基板７０５としては、例えばガラス基板、またはプラスチッ
ク基板等の可撓性基板を用いることができる。可撓性基板を用いることで、フレキシブル
ディスプレイを実現することができる。第１の基板７０１に可撓性基板を用いる場合、第
１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶
縁層を設けることが好ましい。
第２の基板７０５側には、遮光膜７３８と、着色膜７３６と、これらに接する絶縁膜７３
４と、が設けられる。
図１０、図１１、及び図１２において、第１の基板７０１と第２の基板７０５の間には、
当該２つの基板の間隔を調整するためのスペーサ７７８が設けられている。また、第１の
基板７０１と第２の基板７０５は、シール材７１２によって貼り合わされている。
図１０に示す表示装置７００は、縦電界方式の液晶素子７７５を有する。液晶素子７７５
は、導電層７７２、導電層７７４、及びこれらの間に液晶層７７６を有する。導電層７７
４は、第２の基板７０５側に設けられ、共通電極としての機能を有する。導電層７７２は
、トランジスタ７５０が有するソース電極またはドレイン電極と電気的に接続される。導
電層７７２は、平坦化絶縁膜７７０上に形成され、画素電極として機能する。
導電層７７２には、可視光に対する透過性を有する材料、または可視光に対する反射性を
有する材料を用いることができる。可視光に対する透過性を有する材料としては、例えば
、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。可視光に対する反射性を
有する材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
導電層７７２に可視光に対する反射性を有する材料を用いると、表示装置７００は反射型
の液晶表示装置となる。一方、導電層７７２に可視光に対する透過性を有する材料を用い
ると、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設
ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように一対の偏光板を設ける
。
図１１に示す表示装置７００は、横電界方式（例えば、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌ
ｄ Ｓｗｉｔｃｈｉｎｇ）モード）の液晶素子７７５を用いる例を示す。導電層７７２上
に絶縁層７７３を介して、共通電極として機能する導電層７７４が設けられる。導電層７
７２と導電層７７４との間に生じる電界によって、液晶層７７６の配向状態を制御するこ
とができる。
図１１において、導電層７７２、絶縁層７７３、導電層７７４の積層構造により保持容量
を構成することができる。そのため、容量素子を別途設ける必要がなく、開口率を高める
ことができる。
図１０及び図１１において図示しないが、液晶層７７６と接する配向膜を設ける構成とし
てもよい。また、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）、及
びバックライト、サイドライトなどの光源を適宜設けることができる。
液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶
、高分子ネットワーク型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい
。
液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖ
ｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃ
ｈｉｎｇ）モード、ＦＦＳモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌ
ｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓ
ａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ
Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＶＡ－ＩＰＳモード、ゲ
ストホストモードなどを用いることができる。
また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分
割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合
、着色膜７３６を設けない構成とすることができる。時間分割表示方式を用いる場合、例
えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のそれぞれの色を呈する副画素を設ける必要が
ないため、画素の開口率や表示装置の精細度を高めることができる。
図１２に示す表示装置７００及び図１３に示す表示装置７００Ａは、発光素子７８２を有
する。発光素子７８２は、導電層７７２、ＥＬ層７８６、及び導電膜７８８を有する。Ｅ
Ｌ層７８６は、発光物質を有する。
発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱
活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅ
ｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、無機化合物（量子
ドット材料など）などを用いることができる。
図１２に示す表示装置７００及び図１３に示す表示装置７００Ａには、平坦化絶縁膜７７
０上に導電層７７２の一部を覆う絶縁膜７３０が設けられる。ここで、発光素子７８２は
可視光を透過する導電膜７８８を有する、トップエミッション型の発光素子である。なお
、発光素子７８２は、導電層７７２側に光を射出するボトムエミッション構造や、導電層
７７２側及び導電膜７８８側の双方に光を射出するデュアルエミッション構造としてもよ
い。
図１２において、着色膜７３６は発光素子７８２と重なる位置に設けられ、遮光膜７３８
は絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ７０４に設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１３
に示すように、各色の副画素にそれぞれ異なるＥＬ層７８６を形成するサイドバイサイド
方式（塗り分け方式ともいう）を用いる場合、着色膜７３６を設けなくてもよい。
図１３において、発光素子７８２が有するＥＬ層７８６は、絶縁膜７３０及び導電層７７
２上に島状に設けられている。ＥＬ層７８６を、副画素毎に発光色が異なるように作り分
けることで、着色膜７３６を用いずにカラー表示を実現することができる。また、発光素
子７８２を覆って、保護層７４１が設けられている。保護層７４１は発光素子７８２に水
などの不純物が拡散することを防ぐ機能を有する。保護層７４１は、無機絶縁膜を用いる
ことが好ましい。また、無機絶縁膜と有機絶縁膜をそれぞれ一以上含む積層構造とするこ
とがより好ましい。
図１３に示す表示装置７００Ａは、図１２で示した第１の基板７０１に換えて、支持基板
７４５、接着層７４２、樹脂層７４３、及び絶縁層７４４が積層された構成を有する。ト
ランジスタ７５０や容量素子７９０等は、絶縁層７４４上に設けられている。
支持基板７４５は、有機樹脂やガラス等を含み、可撓性を有する程度に薄い基板である。
樹脂層７４３は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層７４４は
、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層７４３
と支持基板７４５とは、接着層７４２によって貼り合わされている。樹脂層７４３は、支
持基板７４５よりも薄いことが好ましい。
また、図１３に示す表示装置７００Ａは、図１２で示した第２の基板７０５に換えて保護
層７４０を有する。保護層７４０は、封止膜７３２と貼り合わされている。保護層７４０
としては、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層７４０と
して、偏光板、散乱板などの光学部材や、タッチセンサなどの入力装置、またはこれらを
２つ以上積層した構成を適用してもよい。
また、図１３では、折り曲げ可能な領域Ｐ２を示している。領域Ｐ２は、支持基板７４５
、接着層７４２のほか、絶縁層７４４等の無機絶縁膜が設けられていない部分を有する。
また、領域Ｐ２において、配線７６０を覆って樹脂層７４６が設けられている。折り曲げ
可能な領域Ｐ２に無機絶縁膜をできるだけ設けず、かつ、金属または合金を含む導電層と
、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じること
を防ぐことができる。また、領域Ｐ２に支持基板７４５を設けないことで、極めて小さい
曲率半径で、表示装置７００Ａの一部を曲げることができる。
本実施の形態の表示装置は、タッチセンサ等の入力装置を有していてもよい。つまり、本
実施の形態の表示装置は、タッチパネルとしての機能を有していてもよい。
センサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学
方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合
わせて用いてもよい。
タッチパネルとしては、入力装置を一対の基板の内側に形成する、所謂インセル型のタッ
チパネル、入力装置を表示装置上に形成する、所謂オンセル型のタッチパネル、または表
示装置に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１４を用
いて説明する。
本発明の一態様の半導体装置は、電気特性が良好であるため、表示装置に用いることで、
表示装置の信頼性を高めることができる。例えば、本発明の一態様のトランジスタは、当
該表示装置の画素及び駆動回路の一方または双方が有するトランジスタに適用することが
できる。
図１４（Ａ）に示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６
と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジス
タを適用することができる。また、保護回路５０６にも、本発明の一態様のトランジスタ
を適用してもよい。
画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数
の表示素子を駆動する複数の画素回路５０１を有する。
駆動回路部５０４は、走査線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ
５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４
ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有
する。ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成され
る。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力する
ための端子が設けられた部分をいう。
保護回路５０６は、それ自身が接続する配線に一定の範囲外の電位が与えられたときに、
該配線と別の配線とを導通状態にする回路である。図１４（Ａ）に示す保護回路５０６は
、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬ、また
はソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線
に接続される。
ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ、画素部５０２と同じ基
板上に直接形成されていてもよいし、別の基板上に形成され、ＣＯＧやＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって画素部が形成された基板に実装する構
成としてもよい。
図１４（Ａ）に示す複数の画素回路５０１は、例えば、図１４（Ｂ）及び図１４（Ｃ）に
示す構成とすることができる。
図１４（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量
素子５６０と、を有する。画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電
位供給線ＶＬ等が接続されている。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定さ
れる。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数
の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（
コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電
極の一方に異なる電位を与えてもよい。
図１４（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２
と、発光素子５７２と、を有する。画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ
＿ｍ、電位供給線ＶＬ＿ａ、電位供給線ＶＬ＿ｂ等が接続されている。
電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂのうち、一方には高電源電位ＶＤＤが与えら
れ、他方には低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる
電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２か
らの発光輝度が制御される。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１５を用
いて説明する。
本実施の形態の表示装置の画素は、階調（輝度値）を補正するためのメモリを有する。本
発明の一態様のトランジスタは、当該画素が有するトランジスタに適用することができる
。
［画素回路］
図１５（Ａ）に、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１
、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。画素回路４００には、配線Ｓ
１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、他
方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ
２と、ソース及びドレインの一方が配線Ｓ２と、他方が容量Ｃ１の他方の電極、及び回路
４０１と、それぞれ接続する。
回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子
を用いることができるが、代表的には有機ＥＬ素子やＬＥＤ素子などの発光素子、液晶素
子、またはＭＥＭＳ素子等を適用することができる。
トランジスタＭ１と容量Ｃ１とを接続するノードをＮ１、トランジスタＭ２と回路４０１
とを接続するノードをＮ２とする。
画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持
することができる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位
を保持することができる。また、トランジスタＭ２をオフ状態とした状態で、トランジス
タＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合に
より、ノードＮ１の電位の変化に応じてノードＮ２の電位を変化させることができる。
ここで、トランジスタＭ１及びトランジスタＭ２のうち一方または両方に、実施の形態１
で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため
極めて小さいオフ電流により、ノードＮ１及びノードＮ２の電位を長期間に亘って保持す
ることができる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレー
ム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジス
タを用いてもよい。
［駆動方法］
図１５（Ｂ）を用いて、画素回路４００の動作方法の一例を説明する。図１５（Ｂ）は、
画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にする
ため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジス
タのしきい値電圧などの影響は考慮しない。
図１５（Ｂ）に示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ
１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期
間である。
期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与え
る。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ
電位Ｖｗを供給する。
ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。ま
た、ノードＮ２には、トランジスタＭ２を介して第１データ電位Ｖｗが与えられる。した
がって、容量Ｃ１には電位差Ｖｗ－Ｖｒｅｆが保持された状態となる。
期間Ｔ２では、配線Ｇ１にトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にト
ランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄ
ａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティング状態とす
る。
ノードＮ１には、トランジスタＭ１を介して第２データ電位Ｖｄａｔａが与えられる。こ
のとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２
の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位
ｄＶを足した電位が入力されることとなる。なお、図１５（Ｂ）では電位ｄＶが正の値で
あるように示しているが、負の値であってもよい。すなわち、第２データ電位Ｖｄａｔａ
が電位Ｖｒｅｆより低くてもよい。
ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される
。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２デー
タ電位Ｖｄａｔａに近い電位となる。
このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路
４０１に供給する電位を生成することができるため、画素回路４００内で階調の補正を行
うことが可能となる。
また、画素回路４００は、配線Ｓ１及び配線Ｓ２に供給可能な最大電位を超える電位を生
成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（
ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライ
ブ駆動等を実現できる。
［液晶素子を有する画素回路］
図１５（Ｃ）に示す画素回路４００ＬＣは、回路４０１ＬＣを有する。回路４０１ＬＣは
、液晶素子ＬＣと、容量Ｃ２とを有する。
液晶素子ＬＣの一方の電極は、ノードＮ２及び容量Ｃ２の一方の電極と接続し、他方の電
極は、電位Ｖｃｏｍ２が与えられる配線と接続する。容量Ｃ２の他方の電極は、電位Ｖｃ
ｏｍ１が与えられる配線と接続する。
容量Ｃ２は保持容量として機能する。なお、容量Ｃ２は不要であれば省略することができ
る。
画素回路４００ＬＣは、液晶素子ＬＣに高い電圧を供給することができるため、例えばオ
ーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用す
ることなどができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、使用
温度や液晶素子ＬＣの劣化状態等に応じて階調を補正することもできる。
［発光素子を有する画素回路］
図１５（Ｄ）に示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは
、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
トランジスタＭ３は、ゲートがノードＮ２及び容量Ｃ２の一方の電極と、ソース及びドレ
インの一方が電位ＶＨが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞ
れ接続される。容量Ｃ２の他方の電極は、電位Ｖｃｏｍが与えられる配線と接続する。発
光素子ＥＬの他方の電極は、電位ＶＬが与えられる配線と接続する。
トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は
保持容量として機能する。容量Ｃ２は不要であれば省略することができる。
なお、ここでは発光素子ＥＬのアノード側がトランジスタＭ３と接続する構成を示してい
るが、カソード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬ
の値を適宜変更することができる。
画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子
ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現することができ
る。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発
光素子ＥＬの電気特性のばらつきの補正を行うこともできる。
なお、図１５（Ｃ）及び図１５（Ｄ）で例示した回路に限られず、別途トランジスタや容
量などを追加した構成としてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の表示モジュールについて、図１６を用いて説明する
。
図１６（Ａ）に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００
２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリン
ト基板６０１０、及びバッテリ６０１１を有する。
本発明の一態様のトランジスタを用いて作製された表示装置を、表示装置６００６に用い
ることができる。表示装置６００６により、信頼性の高い表示モジュールを実現すること
ができる。
上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、
形状や寸法を適宜変更することができる。
表示装置６００６はタッチパネルとしての機能を有していてもよい。
フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により
発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号
処理回路、バッテリ制御回路等を有する。バッテリ６０１１による電源であってもよい。
図１６（Ｂ）は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図で
ある。
表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光
部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領
域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリ６
０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１
７ａ、導光部６０１７ｂに固定されている。
発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６
の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイ
ラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出するこ
とができる。
発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受
光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ
操作がなされた位置の情報を取得することができる。
発光部６０１５には、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を
発する光源を用いることが好ましい。受光部６０１６には、発光部６０１５が発する光を
受光し電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能
なフォトダイオードを用いることができる。
光６０１８を透過する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受
光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６
に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線
を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の電子機器について、図１７～図２０を用いて説明す
る。
本実施の形態の電子機器は、本発明の一態様の半導体装置を有する。例えば、電子機器の
表示部に用いる表示装置のトランジスタに、本発明の一態様のトランジスタを適用するこ
とができる。本発明の一態様のトランジスタは、電気特性が安定かつ良好で信頼性が高い
ため、表示装置及び電子機器の信頼性を高めることができる。したがって、本発明の一態
様のトランジスタは、様々な電子機器に用いることができる。
本実施の形態の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、
１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパー
ソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機な
どの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジ
タルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端
末、音響再生装置、などが挙げられる。
本実施の形態の電子機器は、家屋もしくはビルの内壁もしくは外壁、または、自動車の内
装もしくは外装の曲面に沿って組み込むことができる。
本実施の形態の電子機器は、アンテナを有していてもよい。アンテナで信号を受信するこ
とで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び
二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、
距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放
射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有し
ていてもよい。
本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静
止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダ
ー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する
機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能
等を有することができる。
図１７（Ａ）に示す電子機器６５００は、スマートフォンとして用いることのできる携帯
情報端末機である。
電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５
０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有す
る。表示部６５０２はタッチパネル機能を備える。
表示部６５０２に、本発明の一態様のトランジスタを有する表示装置を適用することがで
きる。
図１７（Ｂ）は、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１
と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッ
チセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている
。
保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネ
ル６５１３が接着層（図示しない）により固定されている。
表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されてお
り、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、Ｉ
Ｃ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端
子に接続されている。
表示パネル６５１１には本発明の一態様のフレキシブルディスプレイを適用することがで
きる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極め
て薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもで
きる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５と
の接続部を配置することにより、狭額縁の電子機器を実現できる。
図１８（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１
０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１
０１を支持した構成を示している。
表示部７０００に、本発明の一態様のトランジスタを有する表示装置を適用することがで
きる。
図１８（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイ
ッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７００
０にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョ
ン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１
１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が
備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ
、表示部７０００に表示される映像を操作することができる。
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無
線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双
方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能であ
る。
図１８（Ｂ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコ
ンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７
２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込
まれている。
表示部７０００に、本発明の一態様のトランジスタを有する表示装置を適用することがで
きる。
図１８（Ｃ）、（Ｄ）に、デジタルサイネージの一例を示す。
図１８（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及
びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、また
は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができ
る。
図１８（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である
。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００
を有する。
図１８（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様のトランジスタを有
する表示装置を適用することができる。
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示
部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることがで
きる。
表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表
示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報も
しくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作により
ユーザビリティを高めることができる。
また、図１８（Ｃ）及び図１８（Ｄ）に示すように、デジタルサイネージ７３００または
デジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１
１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、
表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１
１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１
１を操作することで、表示部７０００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７
３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行
させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむ
ことができる。
図１９（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す
図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボ
タン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付
けられている。なお、カメラ８０００は、レンズ８００６と筐体とが一体となっていても
よい。
カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能す
る表示部８００２をタッチすることにより撮像することができる。
筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ
装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００
に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表
示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタン等としての機能を有する。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発
明の一態様のトランジスタを有する表示装置を適用することができる。なお、ファインダ
ーが内蔵されたカメラ８０００であってもよい。
図１９（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０
３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッ
テリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０
３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる
。また、本体８２０３はカメラを備え、使用者の眼球やまぶたの動きの情報を入力手段と
して用いることができる。
また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる
電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また
、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。ま
た、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有し
ていてもよく、使用者の生体情報を表示部８２０４に表示する機能や、使用者の頭部の動
きに合わせて表示部８２０４に表示する映像を変化させる機能を有していてもよい。
表示部８２０４に、本発明の一態様のトランジスタを有する表示装置を適用することがで
きる。
図１９（Ｃ）、（Ｄ）、（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図
である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、
バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。な
お、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができる
ため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３
０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表
示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の
目につき１つの表示部を配置してもよい。
表示部８３０２に、本発明の一態様のトランジスタを有する表示装置を適用することがで
きる。本発明の一態様のトランジスタを用いて、精細度の極めて高い表示装置を作製する
ことも可能である。例えば、図１９（Ｅ）のようにレンズ８３０５を用いて表示を拡大し
て視認される場合でも、使用者に画素が視認されにくい。つまり、表示部８３０２を用い
て、使用者に現実感の高い映像を視認させることができる。
図２０（Ａ）乃至図２０（Ｆ）に示す電子機器は、筐体９０００、表示部９００１、スピ
ーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端
子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフ
ォン９００８、等を有する。
図２０（Ａ）乃至図２０（Ｆ）に示す電子機器は、様々な機能を有する。例えば、様々な
情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、
カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）に
よって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたは
データを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこ
れらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有して
いてもよい。また、電子機器にカメラ等を設け、静止画や動画を撮影し、記録媒体（外部
またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有し
ていてもよい。
図２０（Ａ）乃至図２０（Ｆ）に示す電子機器の詳細について、以下説明を行う。
図２０（Ａ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、
例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピ
ーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端
末９１０１は、文字や画像情報をその複数の面に表示することができる。図２０（Ａ）で
は３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０
５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、
電子メール、ＳＮＳ、電話などの着信の通知、電子メールやＳＮＳなどの題名、送信者名
、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１
が表示されている位置にはアイコン９０５０などを表示してもよい。
図２０（Ｂ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、
表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情
報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者
は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２
の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は
、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受
けるか否かを判断できる。
図２０（Ｃ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９
２００は、例えばスマートウォッチとして用いることができる。また、表示部９００１は
その表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また
、携帯情報端末９２００を、例えば無線通信可能なヘッドセットと相互通信させることに
よって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端
子９００６により、他の情報端末と相互にデータ伝送を行うことや、充電を行うこともで
きる。なお、充電動作は無線給電により行ってもよい。
図２０（Ｄ）、（Ｅ）、（Ｆ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図で
ある。また、図２０（Ｄ）は携帯情報端末９２０１を展開した状態、図２０（Ｆ）は折り
畳んだ状態、図２０（Ｅ）は図２０（Ｄ）と図２０（Ｆ）の一方から他方に変化する途中
の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展
開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９
２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９００
０に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以
下で曲げることができる。
本実施の形態は、他の実施の形態及び実施例と適宜組み合わせることができる。
本実施例では、本発明の一態様のトランジスタの作製方法を用いて、トランジスタを作製
し、評価した結果について説明する。ここでは、２種類の試料を作製した。
本発明の一態様が適用された試料Ａとして、図３（Ａ）～図３（Ｃ）に示すトランジスタ
１００Ａの構造に対応した積層構造を形成した。具体的には、基板１０２上に、導電層１
０６、絶縁層１０３、半導体層１０８、ゲート絶縁層１１０、ゲート電極１１２、絶縁層
１１８、導電層１２０ａ、及び導電層１２０ｂを形成した。さらに、絶縁層１１８、導電
層１２０ａ、及び導電層１２０ｂ上に、平坦化膜（図示しない）を形成した。
比較試料Ｂとして、図２１に示すトランジスタの構造に対応した積層構造を形成した。図
２１では、トランジスタのチャネル長方向及びチャネル幅方向の断面を並べて示す。具体
的には、基板１０２上に、導電層１０６、絶縁層１０３、半導体層１０８、ゲート絶縁層
１１０、金属酸化物層１１４、ゲート電極１１２、絶縁層１１８、導電層１２０ａ、及び
導電層１２０ｂを形成した。さらに、絶縁層１１８、導電層１２０ａ、及び導電層１２０
ｂ上に、平坦化膜（図示しない）を形成した。
本発明の一態様が適用された試料Ａでは、実施の形態１で示したように、ゲート絶縁層１
１０上に金属酸化物層１１４を形成し、加熱処理を行った後に、金属酸化物層１１４を全
て除去した。一方、比較試料Ｂでは、加熱処理を行った後、当該金属酸化物層１１４を除
去しなかった。
以下では、トランジスタの具体的な作製方法を図５～図８を用いて説明する。
まず、ガラス基板（基板１０２に相当）上に、厚さ約１００ｎｍのタングステン膜をスパ
ッタリング法により形成し、加工することで、導電層１０６を形成した（図５（Ａ））。
次に、基板１０２及び導電層１０６上に、絶縁層１０３を形成した（図５（Ａ）及び図６
（Ａ））。本実施例では、絶縁層１０３として、図６（Ａ）に示すように、絶縁層１０３
ａと、絶縁層１０３ａ上の絶縁層１０３ｂと、絶縁層１０３ｂ上の絶縁層１０３ｃと、を
形成した。絶縁層１０３ａとして、厚さ約２４０ｎｍの窒化シリコン膜を、絶縁層１０３
ｂとして、厚さ約６０ｎｍの窒化シリコン膜を、絶縁層１０３ｃとして、厚さ約５ｎｍの
酸化窒化シリコン膜を、それぞれ、プラズマＣＶＤ法により形成した。
次に、絶縁層１０３上に、厚さ約４０ｎｍのＩＧＺＯ膜を形成し、加工することで、半導
体層１０８を形成した（図５（Ｂ））。ＩＧＺＯ膜は、スパッタリング法により、原子数
比がＩｎ：Ｇａ：Ｚｎ＝１：１：１である金属酸化物ターゲットを用いて、酸素流量比５
０％、基板温度は１００℃で、形成した。ＩＧＺＯ膜を形成した後、窒素雰囲気下にて３
５０℃、１時間の加熱処理を行い、続けて、酸素と窒素の混合雰囲気下にて、３５０℃、
１時間の加熱処理を行った。
次に、Ｎ２Ｏガスを含む雰囲気下においてプラズマ処理を２０ｓｅｃ行い、その後、絶縁
層１０３及び半導体層１０８上に、ゲート絶縁層１１０を形成した（図５（Ｃ）及び図６
（Ｃ））。本実施例では、ゲート絶縁層１１０として、図６（Ｃ）に示すように、絶縁層
１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ｂ上の絶縁層１１０ｃ
と、を形成した。絶縁層１１０ａとして、厚さ約５ｎｍの酸化窒化シリコン膜を、絶縁層
１１０ｂとして、厚さ約１４０ｎｍの酸化窒化シリコン膜を、絶縁層１１０ｃとして、厚
さ約５ｎｍの酸化窒化シリコン膜を、それぞれ、プラズマＣＶＤ法により形成した。絶縁
層１１０ａ及び絶縁層１１０ｃは、それぞれ、絶縁層１１０ｂよりも成膜速度が低い条件
で形成した。
次に、ゲート絶縁層１１０上に、金属酸化物層１１４として、酸素を含む雰囲気下におけ
るスパッタリング法により、厚さ約５ｎｍの酸化アルミニウム膜を形成した（図５（Ｃ）
）。酸素を含む雰囲気下で金属酸化物層１１４を形成することで、ゲート絶縁層１１０中
に酸素を供給することができる。酸化アルミニウム膜の成膜時の基板温度は、１７０℃と
した。酸化アルミニウム膜を形成した後、酸素と窒素の混合雰囲気下にて、３５０℃、１
時間の加熱処理を行った。
ここで、試料Ａにおいては、金属酸化物層１１４を全て除去してから（図５（Ｄ））、次
の工程に進んだ。一方、比較試料Ｂにおいては、金属酸化物層１１４を除去せず、次の工
程に進んだ。
次に、試料Ａではゲート絶縁層１１０上、比較試料Ｂでは金属酸化物層１１４上に、導電
膜１１２ｆとして、厚さ約１００ｎｍのモリブデン膜をスパッタリング法により形成し（
図５（Ｅ））、加工することで、ゲート電極１１２を形成した（図７（Ａ））。
次に、プラズマイオンドーピング装置を用いて、ホウ素（Ｂ）を供給した（図７（Ｂ）及
び図７（Ｃ））。この工程では、ゲート電極１１２をマスクとして、半導体層１０８及び
ゲート絶縁層１１０に（比較試料Ｂでは、さらに金属酸化物層１１４にも）、ホウ素を供
給した。ホウ素を供給するためのガスにはＢ２Ｈ６ガスを用い、加速電圧は４０ｋＶ、ド
ーズ量は２×１０１５ｉｏｎｓ／ｃｍ２とした。
次に、ゲート絶縁層１１０及びゲート電極１１２上に、絶縁層１１８として、厚さ約３０
０ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した（図８（Ａ））。
次に、ゲート絶縁層１１０及び絶縁層１１８の一部を開口した。比較試料Ｂでは、金属酸
化物層１１４の一部も開口した。そして、厚さ約１００ｎｍのモリブデン膜をスパッタリ
ング法により形成し、加工することで、導電層１２０ａ及び導電層１２０ｂを形成した（
図８（Ｂ））。
その後、平坦化膜（図示しない）として、厚さ約１．５μｍのアクリル膜を形成し、窒素
雰囲気下、２５０℃、１時間の加熱処理を行った。
以上により、各試料を作製した。
次に、各試料において、トランジスタのＩｄ－Ｖｇ特性を測定した。図２２（Ａ）及び図
２３（Ａ）に、試料Ａの、図２２（Ｂ）及び図２３（Ｂ）に、比較試料Ｂの、トランジス
タのＩｄ－Ｖｇ特性結果を示す。図２２（Ａ）及び図２２（Ｂ）は、チャネル長（Ｌ）が
２μｍ、チャネル幅（Ｗ）が３μｍのトランジスタの結果であり、図２３（Ａ）及び図２
３（Ｂ）は、チャネル長（Ｌ）が３μｍ、チャネル幅（Ｗ）が３μｍのトランジスタの結
果である。
トランジスタのＩｄ－Ｖｇ特性の測定条件としては、ゲート電極１１２に印加する電圧（
ゲート電圧（Ｖｇ））及び導電層１０６に印加する電圧（バックゲート電圧（Ｖｂｇ））
を、－１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極に印
加する電圧（ソース電圧（Ｖｓ））を０Ｖ（ｃｏｍｍ）とし、ドレイン電極に印加する電
圧（ドレイン電圧（Ｖｄ））を、０．１Ｖ及び１０Ｖとした。
図２２及び図２３において、縦軸はドレイン電流（Ｉｄ（Ａ））、横軸はゲート電圧（Ｖ
ｇ（Ｖ））を表す。
図２２及び図２３に示すように、試料Ａと比較試料Ｂとで、Ｉｄ－Ｖｇ特性に大きな差は
見られず、ともに良好な特性が得られた。
次に、各試料において、トランジスタのストレス試験を行った。
ストレス試験としては、ゲートバイアス熱（ＧＢＴ）ストレス試験を用いた。本実施例で
は、ＰＢＴＳ試験及びＮＢＴＩＳ試験の結果を示す。ＰＢＴＳ試験では、トランジスタが
形成されている基板を６０℃に保持し、トランジスタのソースとドレインに０Ｖ、ゲート
に４５Ｖの電圧を印加し、この状態を３６００秒間保持した。ＮＢＴＩＳ試験では、トラ
ンジスタが形成されている基板を６０℃に保持し、１００００ｌｘの白色ＬＥＤ光を照射
した状態で、トランジスタのソースとドレインに０Ｖ、ゲートに－４５Ｖの電圧を印加し
、この状態を３６００秒間保持した。
図２４に、試料Ａ及び比較試料ＢのＰＢＴＳ試験及びＮＢＴＩＳ試験の結果を示す。図２
４は、チャネル長（Ｌ）が２μｍ、チャネル幅（Ｗ）が３μｍのトランジスタの結果であ
る。
図２４に示すように、比較試料Ｂに比べて、試料Ａは、ＰＢＴＳ試験におけるしきい値電
圧の変動量（ΔＶｔｈ）が約１／６であり、信頼性が極めて高いことがわかった。
このように、加熱処理後に金属酸化物層１１４を全て除去することで、ＰＢＴＳ劣化の大
幅な改善が確認された。
以上のことから、加熱処理後に金属酸化物層１１４を全て除去することで、電気特性及び
信頼性の双方が良好なトランジスタを作製できることがわかった。
１００ トランジスタ
１００Ａ トランジスタ
１０２ 基板
１０３ 絶縁層
１０３ａ 絶縁層
１０３ｂ 絶縁層
１０３ｃ 絶縁層
１０３ｄ 領域
１０３ｅ 絶縁層
１０６ 導電層
１０６ｃ 導電層
１０８ 半導体層
１０８ｃ 半導体層
１０８ｎ 低抵抗領域
１１０ ゲート絶縁層
１１０ａ 絶縁層
１１０ｂ 絶縁層
１１０ｃ 絶縁層
１１０ｄ 領域
１１２ ゲート電極
１１２ｆ 導電膜
１１４ 金属酸化物層
１１８ 絶縁層
１２０ａ 導電層
１２０ｂ 導電層
１３０Ａ 容量素子
１３０Ｂ 容量素子
１４０ 不純物元素
１４１ａ 開口部
１４１ｂ 開口部
１４２ 開口部
４００ 画素回路
４００ＥＬ 画素回路
４００ＬＣ 画素回路
４０１ 回路
４０１ＥＬ 回路
４０１ＬＣ 回路
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
７００ 表示装置
７００Ａ 表示装置
７００Ｂ 表示装置
７０１ 第１の基板
７０２ 画素部
７０４ ソースドライバ
７０５ 第２の基板
７０６ ゲートドライバ
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７１７ ＩＣ
７２１ ソースドライバＩＣ
７２２ ゲートドライバ
７２３ ＦＰＣ
７２４ プリント基板
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７４０ 保護層
７４１ 保護層
７４２ 接着層
７４３ 樹脂層
７４４ 絶縁層
７４５ 支持基板
７４６ 樹脂層
７５０ トランジスタ
７５２ トランジスタ
７６０ 配線
７７０ 平坦化絶縁膜
７７２ 導電層
７７３ 絶縁層
７７４ 導電層
７７５ 液晶素子
７７６ 液晶層
７７８ スペーサ
７８０ 異方性導電膜
７８２ 発光素子
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
６０００ 表示モジュール
６００１ 上部カバー
６００２ 下部カバー
６００５ ＦＰＣ
６００６ 表示装置
６００９ フレーム
６０１０ プリント基板
６０１１ バッテリ
６０１５ 発光部
６０１６ 受光部
６０１７ａ 導光部
６０１７ｂ 導光部
６０１８ 光
６５００ 電子機器
６５０１ 筐体
６５０２ 表示部
６５０３ 電源ボタン
６５０４ ボタン
６５０５ スピーカ
６５０６ マイク
６５０７ カメラ
６５０８ 光源
６５１０ 保護部材
６５１１ 表示パネル
６５１２ 光学部材
６５１３ タッチセンサパネル
６５１５ ＦＰＣ
６５１６ ＩＣ
６５１７ プリント基板
６５１８ バッテリ
７０００ 表示部
７１００ テレビジョン装置
７１０１ 筐体
７１０３ スタンド
７１１１ リモコン操作機
７２００ ノート型パーソナルコンピュータ
７２１１ 筐体
７２１２ キーボード
７２１３ ポインティングデバイス
７２１４ 外部接続ポート
７３００ デジタルサイネージ
７３０１ 筐体
７３０３ スピーカ
７３１１ 情報端末機
７４００ デジタルサイネージ
７４０１ 柱
７４１１ 情報端末機
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ アイコン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (1)

  1. 金属酸化物を含む半導体層を形成し、
    前記半導体層上に、酸化物を含むゲート絶縁層を形成し、
    前記ゲート絶縁層上に、金属酸化物層を形成し、
    前記金属酸化物層を形成した後に、加熱処理を行い、
    前記加熱処理を行った後に、前記金属酸化物層を除去し、
    前記金属酸化物層を除去した後に、前記ゲート絶縁層上に、前記半導体層の一部と重なるゲート電極を形成し、
    前記半導体層における前記ゲート電極が重ならない領域に、前記ゲート絶縁層を介して、第１の元素を供給し、
    前記第１の元素は、リン、ホウ素、マグネシウム、アルミニウム、またはシリコンである、半導体装置の作製方法。
JP2023143832A 2018-08-09 2023-09-05 半導体装置の作製方法 Pending JP2023168348A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018149954 2018-08-09
JP2018149954 2018-08-09
JP2019144689A JP7344707B2 (ja) 2018-08-09 2019-08-06 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019144689A Division JP7344707B2 (ja) 2018-08-09 2019-08-06 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2023168348A true JP2023168348A (ja) 2023-11-24

Family

ID=69407116

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019144689A Active JP7344707B2 (ja) 2018-08-09 2019-08-06 半導体装置の作製方法
JP2023143832A Pending JP2023168348A (ja) 2018-08-09 2023-09-05 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019144689A Active JP7344707B2 (ja) 2018-08-09 2019-08-06 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US11069796B2 (ja)
JP (2) JP7344707B2 (ja)
KR (1) KR20200018281A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002706B (zh) * 2020-08-10 2022-09-09 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2023189549A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP7464863B2 (ja) 2022-05-31 2024-04-10 日新電機株式会社 固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
JP7382608B1 (ja) 2022-05-31 2023-11-17 国立大学法人東京農工大学 固定電荷発現方法、薄膜トランジスタの製造方法及び薄膜トランジスタ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN102906881B (zh) 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
CN102939659B (zh) * 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8969130B2 (en) * 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6091905B2 (ja) * 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
KR102320576B1 (ko) 2013-12-27 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN112233982A (zh) 2014-02-28 2021-01-15 株式会社半导体能源研究所 半导体装置的制造方法
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
WO2015159183A2 (en) 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20170104090A1 (en) 2015-10-12 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US10714633B2 (en) * 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP7344707B2 (ja) 2023-09-14
US11069796B2 (en) 2021-07-20
KR20200018281A (ko) 2020-02-19
JP2020027942A (ja) 2020-02-20
US20200052100A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
JP7344707B2 (ja) 半導体装置の作製方法
WO2020089726A1 (ja) 半導体装置
JP7183184B2 (ja) 半導体装置
JP7242633B2 (ja) 半導体装置、および半導体装置の作製方法
JP7462391B2 (ja) 半導体装置
JP2023166508A (ja) 半導体装置の作製方法
JP7462087B2 (ja) 半導体装置
JP2023118763A (ja) 半導体装置の作製方法
JP7475282B2 (ja) 半導体装置
JP2023017043A (ja) 半導体装置
JP2024037777A (ja) 半導体装置の作製方法
WO2020089762A1 (ja) 半導体装置
WO2021028750A1 (ja) 半導体装置、および半導体装置の作製方法
JP2021019197A (ja) 半導体装置
WO2020074993A1 (ja) 半導体装置
JP7275112B2 (ja) 半導体装置
WO2020012276A1 (ja) 半導体装置
TW202410452A (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231005